CN1169209C - 铝连接的制作方法 - Google Patents
铝连接的制作方法 Download PDFInfo
- Publication number
- CN1169209C CN1169209C CNB971254788A CN97125478A CN1169209C CN 1169209 C CN1169209 C CN 1169209C CN B971254788 A CNB971254788 A CN B971254788A CN 97125478 A CN97125478 A CN 97125478A CN 1169209 C CN1169209 C CN 1169209C
- Authority
- CN
- China
- Prior art keywords
- silicon dioxide
- deposit
- layer
- aluminium
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005498 polishing Methods 0.000 claims abstract description 24
- 239000004411 aluminium Substances 0.000 claims description 68
- 239000000377 silicon dioxide Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 51
- 235000012239 silicon dioxide Nutrition 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 239000010955 niobium Substances 0.000 claims description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 3
- -1 silicon oxide-aluminum Chemical compound 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 17
- 229910000831 Steel Inorganic materials 0.000 description 7
- 239000010959 steel Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910010038 TiAl Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- XAGFODPZIPBFFR-BJUDXGSMSA-N Aluminum-26 Chemical compound [26Al] XAGFODPZIPBFFR-BJUDXGSMSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229960005363 aluminium oxide Drugs 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种形成亚微米尺度的铝连接的方法，其中当在二氧化硅层上形成通路和线路开孔之后，淀积上一金属阻挡层，再淀积上铝。另外，金属阻挡层也可在通路及线路开孔形成之前淀积上。多余的铝用化学-机械抛光方法去除，阻挡层对化学-机械抛光有较高的选择性。然后去掉阻挡层。二氧化硅-铝的最后表面是平坦的，没有被化学-机械抛光工艺损伤。
Description
技术领域
本发明涉及制作集成电路铝通路和连接的方法。更具体地说，本发明涉及从集成电路表面清除多余铝的镶嵌(damascene)工艺。
背景技术
在集成电路制作中铝被广泛用作导电金属，因为它电导率高，淀积温度低。铝用于制造多层器件之间的接触件，也用于制造连接器件的导线。铝可用溅射方法在低温度下进行淀积，因此器件或其零件处于未扰动过的原始状态。
例如在制造晶体管时，用离子注入或扩散技术形成源极和漏极层，在它们中间形成栅极，而整体镀覆一层绝缘层，如呈平面状的二氧化硅钝化层。以图案的形式形成铝层成为使各器件互相连接的铝线。还可淀积上第二层氧化硅层，于是第二层金属导线就形成在第一层上方。
为了使两层金属导线连接起来，在第一层导线上面的二氧化硅层中形成一些开孔，在这些开孔中注满像铝那样的导电金属，这样即可使两层导线互相连接起来。
按照所谓的双镶嵌工艺(dual damascene)，先后采用光刻胶膜和蚀刻工序，形成通到下层金属导线的第一开孔或通路，然后形成同轴线的第二开孔以成为通路上的导电线路。这样采用光刻胶膜成图和蚀刻方法便在二氧化硅层上形成了相通的通路和线路。然后两个开孔中再注满铝。由于通路和线路或互连部分是相通的，所以，只要一次铝溅射淀积工艺即可填满通路和互连部分。这样降低了工艺所需成本和时间。此外，由于通路和互连部分之间无界面，因而铝互连部分的电迁移也减少了，并改进了电特性，诸如接触电阻。
开孔注满铝(一般采用溅射淀积或化学汽相淀积(CVD))之后，接点和线路及二氧化硅表面上多余的铝必须清理。传统方法是采用机械抛光，或化学-机械抛光(下文中用CMP表示)。这时同时使用抛光垫和内含研磨剂的抛光液，使多余的铝被擦去。由于在沟槽或开孔四周表面上还会留有一些铝，因此二氧化硅表面要过分抛光才能清除全部多余的铝。
由于一片半导体基片上器件个数越来越多，且这些器件变得越来越小、互相越来越靠近，所以重叠的相似铝层也变得越来越不整齐。铝层的不整齐使铝在抛光成平面而又不损坏或侵蚀下面的二氧化硅层变得比较困难。
因而人们一直在寻找先进的清除二氧化硅表面上多余铝的方法。
发明概述
我们发现，在淀积铝之前淀积一层金属阻挡层能够在去除多余铝的同时不会侵蚀下面的二氧化硅表面。这种金属阻挡层可采用难熔金属。先抛光去除所有多余的铝，再用蚀刻法(例如用湿法或干法蚀刻)或对下面的二氧化硅作第二次抛光去除难熔金属，从而形成光滑的、平整的、未受损伤的二氧化硅表面。这里用作阻挡层的难熔金属为铝和基片的抛光提供了较好的选择性，因此在去除多余的铝之后，可获得光滑、平坦的二氧化硅层。
为此，本发明提供一种在一集成电路中形成铝连接的方法，包括：
a)提供一层二氧化硅层；
b)在此二氧化硅层上形成通路；
c)在此二氧化硅层上淀积上光刻胶膜，且在膜上开孔，此孔位于通路上方且比通路宽；
d)对二氧化硅层进行局部蚀刻，并清除光刻胶膜；
e)淀积一金属阻挡层；
f)淀积一层铝，使通路及开孔填满铝；
g)对铝层进行化学机械抛光加工，使下降到金属阻挡层；及
h)去除所述金属阻挡层。
最好是在步骤e之后，将开孔涂上一层钛。
最好是开孔进一步淀积一层氮化钛。
本发明还提供一种在集成电路中形成铝连接的方法，包括：
a)提供一层二氧化硅层；
b)在二氧化硅层的光滑表面上淀积一金属阻挡层；
c)在二氧化硅层上形成通路；
d)在二氧化硅层上淀积上光刻胶膜，且在膜上开孔，此孔位于通路上方且比通路宽；
e)腐蚀金属阻挡层，局部蚀刻二氧化硅层，并去除光刻胶膜；
f)淀积一层铝，使二氧化硅层中的通路和开孔填满铝；
g)对铝层进行化学-机械抛光加工，使下降到金属阻挡层；及
h)去除剩余的金属阻挡层。
附图的简要说明
图1是组成图案的二氧化硅层的横断面图。
图2是二氧化硅层上蚀刻出通到第一导电金属层的开孔之后的横断面图。
图3是第二个光刻胶膜图案的横断面图。
图4是第二次蚀刻后的二氧化硅层的横断面图。
图5是淀积上阻挡层后的二氧化硅层的横断面图。
图6是开孔中注入铝之后的二氧化硅层的横断面图。
图7是铝经过化学机械抛光后二氧化硅层的横断面图。
图8是去除阻挡层后二氧化硅层的横断面图。
图9是本发明的又一实施例。
优选实施方式的详细描述
如上所述，本发明涉及可得到光滑、平整表面的互连部分的结构的形成。为了说明起见，本发明以镶嵌工艺(damascene)形成铝互连部分为例进行说明。然而本发明涉及的内容很广，通常可扩展到器件的制作。
在本发明的一个实施例中，一层二氧化硅层12淀积在第一个组成图案的导电金属层14上，并且如需要进行平整。然后将一层光刻胶膜16淀积在二氧化硅层12上并形成图案，使开孔在导电金属14上方。此图案的组成示于图1。
然后，二氧化硅层12以众所周知的方法蚀刻出通向第一金属层14的开口或通路18。适用的蚀刻剂包括例如CF3H、CH3Cl、CF4等。然后第一光刻胶膜16被清除。该工序如图2所示。
然后淀积上第二光刻胶膜20并形成图案，结果在原先的通路上面形成开孔，如图3所示。
在二氧化硅层12上进行第二次蚀刻，这时只蚀刻该层部分厚度。此开孔22比原先通路略宽些，以保证提供线路连接的两孔对中。然后清除第二光刻胶膜20，见图4所示。
然后用常规技术，诸如溅射或蒸镀技术淀积上一层金属阻挡层24。这种技术在S.M.Sze所著的《超大规模集成电路技术》第二版，New York，McGraw-Hill，1988一书中已有描述，本文将该书作为通用参考书。金属阻挡层24盖住二氧化硅层的外表面并至少要盖住开孔和通路18、22的部分侧面，如图5所示。金属阻挡层要足够厚，以便在下一步用CMP工艺清除并平整多余的铝时不会使二氧化硅层12暴露出来。金属阻挡层的厚度要求使通路开度足够，以便往里注入铝时不出现空隙。此外，金属阻挡层还起铝的衬里作用。照这样，金属阻挡层的厚度要足够薄，使铝的电阻等于或小于要求值。金属阻挡层最好应尽可能地薄，但在用CMP工艺清除多余铝时不应使二氧化硅层暴露出来。在一实施例中，金属层的厚度约为200-400埃。
然后将铝层26淀积到金属阻挡层24上，使开孔及通路18、22注满。铝层不平坦，而是有点向开孔下凹。图6示出注满后的开孔。由于通路和互连部分连通。只用一次铝溅射淀积即可同时将通路和互连部分注满。这样有另外的优点。因为通路和互连部分之间无界面，所以铝互连部分的电迁移减少了，还改进了电性能，诸如接触电阻。
用CMP工艺从二氧化硅层的表面去除多余的铝使铝层26得到处理，而将金属阻挡层24露出表面。这一步示于图7。通常，CMP工艺使铝中产生凹陷28，使铝比金属阻挡层略低。
于是显露的金属阻挡层24可用普通蚀刻或抛光方法去除，正如《超大规模集成电路技术》一书中所述，该书已成为本文的通用参考书，蚀刻和抛光去掉金属层，却基本上未对铝产生影响。由于铝经CMP工艺造成凹陷而略有下凹，所以用蚀刻或抛光可得到如图8所示基本上是平坦、未受损伤的二氧化硅-铝层12、26。
本工艺尤其适用于制作高密度多层器件，如64M和256M的动态随机存取存储器(DRAM)。
图9示出本发明又一实施例。如图所示，先淀积一层二氧化硅层12，再在其上淀积一层金属阻挡层24。然后淀积一层光刻胶膜并形成图案，将二氧化硅层12蚀刻而形成接点/通路的开孔。由于在通路/相互连接的开孔形成之前先在二氧化硅层上淀积上金属阻挡层，因此，沟槽/通路开孔的侧壁上未衬金属阻挡层。然后将沟槽/通路注满铝26。
具有代表性的做法是在填注沟槽/通路之前先在侧壁上形成衬里。该衬里可用作扩散屏障。此外，衬里可用作铝的湿润剂，有利于在注满沟槽/通路时不形成空隙。在高纵横比的沟槽/通路中常常形成空隙。在有些实施例中，衬里是由例如钛(Ti)或氮化钛(TiN)组成的。
铝被溅射到有图案的表层上。溅射后将铝加热到足够的温度，通过表面扩散使它流入沟槽/通路中。典型地，铝的加热温度约为400-550℃。铝注满沟槽/通路后表面上显得不太规则，有凸和凹。
例如，对尺寸为0.25微米的通路和宽0.3微米、深0.5微米的沟槽而言，应用标准的铝淀积工艺，800纳米厚的铝层26流动后将在组成图案的二氧化硅层表面上形成的凸凹高度达400纳米。然后将基片做CMP处理，形成金属导线，但此工艺对铝与二氧化硅和/或钛的选择性差。所以铝线横跨硅片的厚度变化从170纳米到370纳米，其变化程度取决于图形密度，CMP时中心至边缘抛光去除率的不均匀性，以及CMP工艺固有的变化，如使用的垫、使用的抛光液等。此外，由于用钛作湿润层而产生了TiAl3，使铝的导电性也发生变化。铝线厚度变化和电阻变化是直接相关的；当铝线细时，TiAl3层的高电阻率成为Ti/Al结构的主要部分。当铝的厚度变小时这样会对铝线的电阻产生不利影响。
对非常细小的线路和空间，如0.25微米的通路或空间及0.3微米的线路，电阻从0.2ohm/sq变到0.8ohm/sq，即大于100％。这样的变化范围是不可接受的。
本工艺在淀积铝之前有一金属阻挡层，即使在致密包覆的金属线上，其厚度及电阻的变化也很小，同时本工艺在清除了阻挡层，或立即淀积二氧化硅之后有一光滑、平整的二氧化硅表面。
可在通路和线路上淀积此种阻挡层来代替或叠加到传统的通常是TiN的屏蔽层上。
为了按顺序形成通路和空间，然后以阻挡层、附加的屏蔽层和铝注入此通路和空间中，可应用多室真空系统，使基片在一由多个淀积室和与转换室相连的蚀刻处理室组成的真空系统中依次作处理。
阻挡层也用溅射方法淀积。为了将保护涂层溅射到很小的开孔(即通路及线路)中，可用准直仪来溅射金属阻挡层。但当金属阻挡层使用高分子量的金属(如耐熔金属)时，准直仪就不能用。
在一个实施例中，金属阻挡层的材料在抛光和腐蚀时与铝有选择性。由于对铝的选择性使金属阻挡层去除时不会对注入的铝线或下面的二氧化硅层产生损坏。例如，金属阻挡层的合适材料包括钛、钨、铪、锆、铌、钽、钼或它们的组合物。
可以用普通干法蚀刻、湿法蚀刻、或CMP抛光法来清除金属阻挡层，CMP抛光使用的抛光液其化学组成能清除平的金属阻挡层。
本发明所生产的铝线及通路具有均匀的电阻率，而与晶片上的图样密度无关。此外，金属阻挡层由于选择性高故得到大的抛光窗口。再有，因为可以在不剥蚀铝的情况下作过度抛光，所以沟深得到保存，二氧化硅层的厚度可以减薄，传统的二氧化硅层厚约为1微米，采用本工艺使用阻挡层可以减薄到5000埃。二氧化硅层薄可缩短蚀刻通路的时间。同样，采用较薄的光刻胶膜也能减少去除光刻胶膜的时间。此外，由于通路的纵横比较小，可较易使通路和沟槽填满铝而不会形成空隙。
虽然本发明参照各种实施例作了具体说明，但熟悉本行业人士会认识到，在不违背本发明范围条件下可作许多修改或变化，如处理工序应用附加的工艺过程或材料。本发明范围不限于上述的说明，而是所附权利要求书所涉及的整个内容。
Claims (11)
1.一种在一集成电路中形成铝连接的方法，包括：
a)提供一层二氧化硅层；
b)在此二氧化硅层上形成通路；
c)在此二氧化硅层上淀积上光刻胶膜，且在膜上开孔，此孔位于通路上方且比通路宽；
d)对二氧化硅层进行局部蚀刻，并清除光刻胶膜；
e)淀积一金属阻挡层；
f)淀积一层铝，使通路及开孔填满铝；
g)对铝层进行化学机械抛光加工，使下降到金属阻挡层；及
h)去除所述金属阻挡层。
2.根据权利要求1所述的方法，其中在步骤e之后，将开孔涂上一层钛。
3.根据权利要求2所述的方法，其中开孔进一步淀积一层氮化钛。
4.根据权利要求1所述的方法，其中所述金属阻挡层的材料是从包括钨、铪、锆、铌、钽、钼中选出的一种金属。
5.根据权利要求4所述的方法，其中金属阻挡层是钨。
6.根据权利要求1所述的方法，其中铝层是用溅射或化学蒸镀方法淀积的。
7.根据权利要求6所述的方法，其中铝层是用溅射方法淀积的。
8.根据权利要求6所述的方法，其中铝层是用化学蒸镀方法淀积的。
9.根据权利要求4所述的方法，其中金属阻挡层是溅射淀积上去的。
10.根据权利要求5所述的方法，其中钨是溅射淀积上去的。
11.一种在集成电路中形成铝连接的方法，包括：
a)提供一层二氧化硅层；
b)在二氧化硅层的光滑表面上淀积一金属阻挡层；
c)在二氧化硅层上形成通路；
d)在二氧化硅层上淀积上光刻胶膜，且在膜上开孔，此孔位于通路上方且比通路宽；
e)腐蚀金属阻挡层，局部蚀刻二氧化硅层，并去除光刻胶膜；
f)淀积一层铝，使二氧化硅层中的通路和开孔填满铝；
g)对铝层进行化学-机械抛光加工，使下降到金属阻挡层；及
h)去除剩余的金属阻挡层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US764382 | 1996-12-13 | ||
| US08/764,382 US5854140A (en) | 1996-12-13 | 1996-12-13 | Method of making an aluminum contact |
| US764,382 | 1996-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1185034A CN1185034A (zh) | 1998-06-17 |
| CN1169209C true CN1169209C (zh) | 2004-09-29 |
Family
ID=25070568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB971254788A Expired - Fee Related CN1169209C (zh) | 1996-12-13 | 1997-12-11 | 铝连接的制作方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5854140A (zh) |
| EP (1) | EP0848419A1 (zh) |
| JP (1) | JPH10178096A (zh) |
| KR (1) | KR19980063976A (zh) |
| CN (1) | CN1169209C (zh) |
| TW (1) | TW436911B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209279A (ja) * | 1997-01-27 | 1998-08-07 | Matsushita Electron Corp | 金属プラグの形成方法 |
| US6143648A (en) * | 1997-02-18 | 2000-11-07 | Motorola, Inc. | Method for forming an integrated circuit |
| JP4651815B2 (ja) * | 1998-01-23 | 2011-03-16 | ローム株式会社 | ダマシン配線および半導体装置 |
| JP2000040679A (ja) | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6635562B2 (en) * | 1998-09-15 | 2003-10-21 | Micron Technology, Inc. | Methods and solutions for cleaning polished aluminum-containing layers |
| US6245668B1 (en) * | 1998-09-18 | 2001-06-12 | International Business Machines Corporation | Sputtered tungsten diffusion barrier for improved interconnect robustness |
| JP4095731B2 (ja) * | 1998-11-09 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び半導体装置 |
| JP2000260768A (ja) * | 1999-03-05 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
| US6555466B1 (en) * | 1999-03-29 | 2003-04-29 | Speedfam Corporation | Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers |
| JP3353740B2 (ja) * | 1999-04-21 | 2002-12-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6211086B1 (en) * | 1999-06-08 | 2001-04-03 | United Microelectronics Corp. | Method of avoiding CMP caused residue on wafer edge uncompleted field |
| FR2795236B1 (fr) * | 1999-06-15 | 2002-06-28 | Commissariat Energie Atomique | Procede de realisation d'interconnexions notamment en cuivre pour dispositifs micro-electroniques |
| DE19937994C2 (de) * | 1999-08-11 | 2003-12-11 | Infineon Technologies Ag | Ätzprozeß für eine Dual Damascene Strukturierung einer Isolierschicht auf einer Halbleiterstruktur |
| US6429119B1 (en) | 1999-09-27 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | Dual damascene process to reduce etch barrier thickness |
| US6274485B1 (en) | 1999-10-25 | 2001-08-14 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce dishing in metal chemical-mechanical polishing |
| TW490718B (en) * | 2000-01-25 | 2002-06-11 | Toshiba Corp | Semiconductor device and the manufacturing method thereof |
| US6812130B1 (en) | 2000-02-09 | 2004-11-02 | Infineon Technologies Ag | Self-aligned dual damascene etch using a polymer |
| US6258709B1 (en) | 2000-06-07 | 2001-07-10 | Micron Technology, Inc. | Formation of electrical interconnect lines by selective metal etch |
| US6509274B1 (en) * | 2000-08-04 | 2003-01-21 | Applied Materials, Inc. | Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate |
| US6376376B1 (en) | 2001-01-16 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Method to prevent CU dishing during damascene formation |
| US6759332B2 (en) * | 2001-01-31 | 2004-07-06 | International Business Machines Corporation | Method for producing dual damascene interconnections and structure produced thereby |
| US6461887B1 (en) * | 2002-01-03 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form an inverted staircase STI structure by etch-deposition-etch and selective epitaxial growth |
| US20030224958A1 (en) * | 2002-05-29 | 2003-12-04 | Andreas Michael T. | Solutions for cleaning polished aluminum-containing layers |
| US20040175918A1 (en) * | 2003-03-05 | 2004-09-09 | Taiwan Semiconductor Manufacturing Company | Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP |
| KR20080086661A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 알루미늄막 증착방법 및 이를 이용한 반도체소자의 컨택형성방법 |
| US8444865B2 (en) * | 2008-08-18 | 2013-05-21 | International Busines Machines Corporation | Magnetic recording head coating and method |
| US8778804B2 (en) * | 2009-01-30 | 2014-07-15 | Fei Company | High selectivity, low damage electron-beam delineation etch |
| US8003536B2 (en) * | 2009-03-18 | 2011-08-23 | International Business Machines Corporation | Electromigration resistant aluminum-based metal interconnect structure |
| KR20110003191A (ko) * | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 소자 분리막 및 반도체 소자의 형성 방법 |
| CN101937864B (zh) * | 2009-07-03 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 接触孔填充方法 |
| CN102479744B (zh) * | 2010-11-25 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 铝填孔连线工艺 |
| US9711403B2 (en) * | 2011-01-17 | 2017-07-18 | Xintec Inc. | Method for forming chip package |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4698128A (en) * | 1986-11-17 | 1987-10-06 | Motorola, Inc. | Sloped contact etch process |
| US5354386A (en) * | 1989-03-24 | 1994-10-11 | National Semiconductor Corporation | Method for plasma etching tapered and stepped vias |
| US5256565A (en) * | 1989-05-08 | 1993-10-26 | The United States Of America As Represented By The United States Department Of Energy | Electrochemical planarization |
| US4985374A (en) * | 1989-06-30 | 1991-01-15 | Kabushiki Kaisha Toshiba | Making a semiconductor device with ammonia treatment of photoresist |
| US5093279A (en) * | 1991-02-01 | 1992-03-03 | International Business Machines Corporation | Laser ablation damascene process |
| US5445996A (en) * | 1992-05-26 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method for planarizing a semiconductor device having a amorphous layer |
| US5209816A (en) * | 1992-06-04 | 1993-05-11 | Micron Technology, Inc. | Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing |
| US5512163A (en) * | 1992-06-08 | 1996-04-30 | Motorola, Inc. | Method for forming a planarization etch stop |
| JPH06124948A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 配線形成方法 |
| JP3240724B2 (ja) * | 1993-02-09 | 2001-12-25 | ソニー株式会社 | 配線形成方法 |
| KR0166404B1 (ko) * | 1993-03-26 | 1999-02-01 | 사토 후미오 | 연마방법 및 연마장치 |
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5429989A (en) * | 1994-02-03 | 1995-07-04 | Motorola, Inc. | Process for fabricating a metallization structure in a semiconductor device |
| JP3332668B2 (ja) * | 1994-07-14 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法 |
| KR0138305B1 (ko) * | 1994-11-30 | 1998-06-01 | 김광호 | 반도체소자 배선형성방법 |
| JPH09115866A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP3353874B2 (ja) * | 1996-09-24 | 2002-12-03 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JPH10125783A (ja) * | 1996-10-15 | 1998-05-15 | Sony Corp | 半導体装置の製造方法 |
-
1996
- 1996-12-13 US US08/764,382 patent/US5854140A/en not_active Expired - Fee Related
-
1997
- 1997-11-18 TW TW086117195A patent/TW436911B/zh not_active IP Right Cessation
- 1997-11-25 EP EP97309503A patent/EP0848419A1/en not_active Withdrawn
- 1997-12-10 JP JP9340051A patent/JPH10178096A/ja not_active Withdrawn
- 1997-12-10 KR KR1019970067221A patent/KR19980063976A/ko not_active Application Discontinuation
- 1997-12-11 CN CNB971254788A patent/CN1169209C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1185034A (zh) | 1998-06-17 |
| JPH10178096A (ja) | 1998-06-30 |
| TW436911B (en) | 2001-05-28 |
| KR19980063976A (ko) | 1998-10-07 |
| EP0848419A1 (en) | 1998-06-17 |
| US5854140A (en) | 1998-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1169209C (zh) | 铝连接的制作方法 | |
| KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| CN1111908C (zh) | 半导体器件 | |
| CN1155071C (zh) | 制造叠状电容器的方法和叠状电容器 | |
| JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
| CN100347808C (zh) | 金属容器结构的平面化 | |
| CN1139111C (zh) | 半导体器件及其制造方法 | |
| CN1685475A (zh) | 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法 | |
| US7470609B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1127123C (zh) | 形成半导体器件接触塞的方法 | |
| JPH11260917A (ja) | バリヤ層及びその製造方法 | |
| US7586142B2 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| US6133628A (en) | Metal layer interconnects with improved performance characteristics | |
| US6509257B1 (en) | Semiconductor device and process for making the same | |
| CN1532911A (zh) | 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法 | |
| KR100721190B1 (ko) | 반도체 메모리소자 제조방법 | |
| KR100602114B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100699684B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100239903B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| CN1321450C (zh) | 形成金属－绝缘体－金属电容的方法 | |
| KR100542498B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |