CN1127123C - 形成半导体器件接触塞的方法 - Google Patents

形成半导体器件接触塞的方法 Download PDF

Info

Publication number
CN1127123C
CN1127123C CN98102092A CN98102092A CN1127123C CN 1127123 C CN1127123 C CN 1127123C CN 98102092 A CN98102092 A CN 98102092A CN 98102092 A CN98102092 A CN 98102092A CN 1127123 C CN1127123 C CN 1127123C
Authority
CN
China
Prior art keywords
insulating barrier
corrosion
conductive layer
contact plug
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN98102092A
Other languages
English (en)
Other versions
CN1203444A (zh
Inventor
尹普彦
丁寅权
李元成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1203444A publication Critical patent/CN1203444A/zh
Application granted granted Critical
Publication of CN1127123C publication Critical patent/CN1127123C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

形成半导体器件接触塞的方法，包括在绝缘层上形成导电层填充接触孔的步骤。该方法还包括：在形成接触塞之后，通过深腐蚀或CMP工艺腐蚀导电层，平面化-腐蚀绝缘层上表面和接触塞，直到暴露绝缘层的上表面。或者用CMP工艺同时平面化-腐蚀导电层和绝缘层，以形成接触塞并平面化绝缘层的上表面。

Description

形成半导体器件接触塞的方法
本发明涉及制备半导体器件的方法，特别涉及制备半导体器件接触塞的方法，该接触塞能防止其上互连之间的桥接。
随着半导体器件的高集成度的提高，更加需要多层互连技术。
为了确保光刻工艺的裕度、并使这种多层互连技术中互连的长度最小化，应该平面化形成在半导体衬底上的绝缘层和导电层。如果它们没有平面化，则由于复杂的形貌，经常使互连出现开路或短路。
为此进行了很多努力来平面化绝缘层和导电层，以形成接触塞。
图1A到1D表示形成接触塞的现有技术方法的工艺步骤。参见图1A，例如栅极4，半导体存储器件的字线形成在半导体衬底1上，衬底1上形成有器件隔离层2。在包括栅极4的半导体衬底上淀积氧化物绝缘层6。沿栅极4的形貌，氧化物层6有不平的表面。而且在绝缘层6上产生彼此之间有台阶的两个区域，一个是形成栅极4的高台阶区，另一个是不形成栅极的低台阶区。
接着，当用CMP(化学机械抛光)工艺腐蚀具有不平表面的绝缘层6时，如图1B所示，可以平面化绝缘层6的上表面。
参见图1C，再腐蚀平面化的绝缘层6，直到暴露半导体衬底1上的扩散区(未示出)，由此形成接触孔8。随后，在绝缘层6上淀积如多晶硅等导电层10，以填充接触孔8。
最后，如图1D所示，进行CMP工艺，腐蚀导电层10直到暴露绝缘层6的上表面，由此形成多晶硅接触塞10a。
这里，我们应该注意到：在已有技术方法中，在形成接触塞10a之前应先进行绝缘层6的CMP工艺，在CMP工艺过程中绝缘层6上会产生划伤。绝缘层6的划伤导致因用导电材料覆盖划伤处而在将要形成在接触塞上的互连之间形成桥接。而且，应该充分淀积绝缘层6以覆盖栅极4，并确保绝缘层的表面平面化。这样，需要足够的时间来平面化—腐蚀绝缘层。这导致了半导体器件制造生产率的下降。
简单地说，已有技术形成接触塞的方法有两个问题：第一，在CMP过程中由于抛光材料而在绝缘层6上产生微划伤和腐蚀坑。该问题导致在随后金属化形成的互连之间形成桥接。第二，很难减少用来平面化的绝缘层的厚度。这些问题导致可靠性和成品率的降低。
本发明旨在解决上述问题，其目的是提供形成半导体器件接触塞的方法，该方法不会在互连之间形成桥接。
本发明的另一个目的是提供形成半导体器件接触塞的方法，该器件的绝缘层有下绝缘层、和比下绝缘层相对硬的上绝缘层，以便可以有效平面化高台阶和低台阶区。
根据本发明的一个方案，提供的形成半导体器件接触塞的方法，包括步骤：在其上有多个扩散区的半导体衬底上形成导电结构；在包括导电结构的半导体衬底上形成绝缘层；腐蚀绝缘层直到暴露至少一个扩散区，以形成接触孔；在绝缘层上淀积导电层，用导电层填充接触孔；腐蚀导电层直到暴露绝缘层的上表面，以形成接触塞；用平面化—腐蚀工艺方法腐蚀包括接触塞的绝缘层上表面，由此平面化接触塞和绝缘层的上表面。
根据本发明另一个方案，提供的形成半导体器件接触塞的方法，包括步骤：在其上有多个扩散区的半导体衬底上形成导电结构；随后在包括导电结构的半导体衬底上形成第一和第二绝缘层，所说第二绝缘层有比第一绝缘层相对高的硬度；接着腐蚀第二和第一绝缘层直到暴露扩散区和导电结构中的至少一个，以形成接触孔；在第二绝缘层上形成导电层，填充接触孔；腐蚀导电层直到暴露至少第二绝缘层的上表面，以形成接触塞；平面化—腐蚀包括接触塞的第二和第一绝缘层。在平面化—腐蚀的步骤中，第二绝缘层的腐蚀速度低于没有形成导电结构和接触孔处的第二绝缘层的低台阶部分的腐蚀速度及第一绝缘层的腐蚀速度。
根据本发明再一个方案，提供的形成半导体器件接触塞的方法包括步骤：在其上有多个扩散区的半导体衬底上形成导电结构；随后在包括导电结构的半导体衬底上形成第一和第二绝缘层，所说第二绝缘层有比第一绝缘层相对高的硬度；腐蚀第二和第一绝缘层直到暴露导电结构的上表面，以形成接触孔；在第二绝缘层上形成导电层，填充接触孔；随后平面化—腐蚀导电层、第二绝缘层、和第一绝缘层，以形成接触塞并平面化的第一绝缘层表面。所说第二绝缘层的腐蚀速度低于没有形成导电结构和接触孔处的第二绝缘层的低台阶部分的腐蚀速度以及低于第一绝缘层的腐蚀速度。
上述每个方法还包括：在形成导电层之前，在包括接触孔的绝缘层上形成阻挡层。
参见下面附图，本领域的技术人可以理解本发明及其目的：
图1A到图1D是表示形成半导体器件接触塞的已有技术方法的工艺步骤的流程图；
图2A到图2E是表示根据本发明第一实施例形成半导体器件接触塞的新方法的工艺步骤的流程图；
图3是根据本发明第一实施例制备的凹陷接触塞的剖面图；
图4A到图4E是表示根据本发明第二实施例形成半导体器件接触塞的新方法的工艺步骤的流程图；以及
图5是根据本发明第二实施例制备的凹陷接触塞的剖面图。
下面参见优选实施例说明本发明，但是必须认识到，本发明可以有很多变形和改变，本发明的范围并不限于此，而是限制在所属权利要求书中。
参见图2D和4D，根据本发明形成半导体器件接触塞的新方法，包括在绝缘层上形成导电层来填充接触孔的步骤。该方法还包括在形成接触塞之后，通过采用深腐蚀或CMP方法腐蚀导电层，从而平面化—腐蚀绝缘层上表面以及接触塞，直到至少暴露绝缘层的上表面。或者，一次使用CMP工艺同时平面化—腐蚀导电层和绝缘层，以形成接触塞并平面化绝缘层的上表面。采用该方法，在用导电层填充接触孔之后，通过平面化—腐蚀导电层可以防止由于划伤绝缘层上表面而在互连之间产生的桥接。而且，由于绝缘层包括下绝缘层和比下绝缘层相对硬的上绝缘层，可以有效平面化沿栅极或金属互连形貌所形成的绝缘层的高台阶区和低台阶区。由此，可以大大减小绝缘层的厚度。
实施例1
下面参见图2和图3说明根据本发明第一实施例的形成半导体存储器接触塞的方法。这些图表示本发明的第一实施例。
参见图2A，如硅片等半导体衬底100已经有了器件隔离层102(此时为场氧化区)，该隔离层已构图用以限定有源区和无源区。在图2A所示的实施例中，器件隔离层102有STI(浅沟槽隔离)场氧化物的特征形状，但是本发明当然也可以用其它隔离技术，如LOCOS场氧化、侧壁掩模隔离、或直接场隔离。栅极104如半导体存储器的字线形成在硅衬底100上。该硅衬底包括扩散区(未示出)例如形成在有源区中、栅极104两边的源/漏区。
接着，在包括栅极104的硅衬底100上淀积绝缘层(或层间绝缘层)106，使互连之间电绝缘。可以由SiO2、USG(未掺杂硅酸盐玻璃)、BPSG、PSG(磷硅玻璃)、SiN、SiON、SiOF、SOG(旋涂玻璃)、FOX(可流动氧化物)、聚合物等构成的组中的至少一种及它们的组合构成绝缘层106。绝缘层106最好是多层膜，即有不同硬度的下绝缘层106a和上绝缘层106b。下绝缘层106a由氧化层构成，厚度最好在4000到12000埃。可以采用CVD(化学汽相淀积)工艺、回流工艺、淀积/腐蚀工艺、或HDP(高密度等离子体)工艺，由SiO2、USG、BPSG、PSG中的至少一种及它们的组合构成下层绝缘层106a。或者可以用SOG(旋涂玻璃)工艺或旋涂工艺，由SiOF、FOX(可流动氧化物)、和聚合物中的一种及它们的组合构成下绝缘层106a。
上绝缘层106b由相对硬度比下绝缘层106a高的材料构成，厚度最好在100到1000埃。上绝缘层106b可以由例如SiN、SiON、AlN、Al2O3、BN、类金刚石的碳组成的组中的一种或它们的组合构成。最重要的是，在随后的平面化—腐蚀步骤中，使用硬度相对高的上绝缘层106b，以低速度腐蚀下绝缘层106a的低台阶部分。
实际上，形成的绝缘层106沿栅极104的形貌有不平的表面，形成栅极104的区域比没有形成栅极的区域有相对高的台阶。
参见图2B，腐蚀绝缘层106直到暴露至少一个扩散区，由此形成接触孔108。
如图2C所示，在上绝缘层106b上淀积形成接触塞的导电层110，其厚度(例如3000到5000埃)足够填充接触孔108。利用CVD、PVD、回流、或强迫填充工艺，由W、Al、Cu、Ti、TiN、多晶硅、W-Si、Al-Au、和Al-Cu-Si组成的组中的一个构成导电层110。
在第一实施例中，直接在上绝缘层106b的上面形成导电层110，填充接触孔108，而在第一实施例的变形中，可以直接在上绝缘层106b上和接触孔108的侧壁及底部形成阻挡层(未示出)，然后在阻挡层上形成导电层110，用以填充接触孔108。阻挡层可以由Ti、TiN、Ta、TaN、WN、TiSiN中的一种及它们的组合构成，以改进接触电阻和粘附性能，并抑制相互反应。
参见图2D，腐蚀导电层110直到暴露上绝缘层106b的上表面，由此形成接触塞110a。用湿法或干法腐蚀的CMP工艺或深腐蚀工艺进行导电层的腐蚀工艺。当用CMP工艺腐蚀导电层110时，使用的抛光材料特点是，使导电层110与绝缘层106的抛光速度比在1：几百到几百：1的范围内。最好使用这样的抛光材料，使导电层110如多晶硅的抛光速度为如氧化物下绝缘层106的抛光速度或如氮化物(SiN或SiON)上绝缘层例的抛光速度的五倍。
或者，在用深腐蚀工艺腐蚀导电层110的情况下，如果充分深腐蚀填充接触孔108的导电层110，则形成如图3所示的凹陷接触塞110b。图3表示根据第一实施例的另一个变形形成的凹陷接触塞110b。在下面的绝缘层106的平面化—腐蚀过程中，该凹陷接触塞110b可以作为腐蚀阻止层。
最后，如图2E所示，进行CMP平面化—腐蚀工艺，以平面化绝缘层106和接触塞110a。在CMP过程中，去除上绝缘层106b，并平面化下绝缘层106a的上表面。由此形成的接触塞110a或110b有平的表面，该表面和下绝缘层106a的上表面有相同的水平位置。最好使用使导电层110与绝缘层106的抛光速度比在1∶几百到几百∶1的范围内的抛光材料。
或者，在形成凹陷接触塞110b时，用凹陷接触塞110b作为腐蚀停止层来进行平面化绝缘层106的CMP工艺，如图3的点线111所示。
由于抛光—腐蚀绝缘层106的形成栅极104和接触孔108的相对高台阶部分的抛光速度高于平面化—腐蚀没有形成它们的部分的抛光速度，由此可以容易地平面化绝缘层106。而且，用比腐蚀下绝缘层106a慢的抛光速度来腐蚀比下绝缘层106a硬的上绝缘层106b，可以得到绝缘层106的有效平面化。因此，和已有技术中半导体器件的绝缘层相比，可以大大降低可以用作互连间的层间绝缘层的下绝缘层106a的厚度。
另一方面，可以用CMP工艺同时平面化—腐蚀导电层110和绝缘层106。此时，用腐蚀氧化层的抛光材料来进行CMP工艺，即抛光材料对多晶硅导电层110、氮化物上绝缘层106b、和氧化物下绝缘层106a的随后腐蚀没有选择性。
随后，形成上互连(未示出)，与接触塞110a或110b电接触。根据本发明的第一实施例，由于在平面化的绝缘层106的上表面形成接触塞所淀积的导电材料没有残留，所以即使在绝缘层上形成互连时也不会在互连之间形成桥接。
实施例2
下面参见图4和图5说明根据本发明第二实施例的形成半导体存储器接触塞的方法。
参见图4A，在半导体衬底200上，如在限定了有源区和无源区的硅片上，形成金属互连202。金属互连202形成在有源区上。
或者，尽管没有示出，可以在其上形成栅极(未示出)的硅片200上淀积4000埃到20000埃的绝缘层，然后在绝缘层上形成金属互连202。
接着，在包括金属互连202的硅衬底200上淀积绝缘层204，使互连之间电绝缘。可以由SiO2、USG、BPSG、PSG、SiN、SiON、SiOF、SOG、FOX、聚合物等构成的组中的至少一种及它们的组合构成绝缘层204。绝缘层204最好是多层薄膜，即有不同硬度的下绝缘层204a和上绝缘层204b。下绝缘层204a由氧化层构成，厚度最好在10000到30000埃。可以采用CVD工艺、回流工艺、淀积/腐蚀工艺、或HDP工艺时，由SiO2、USG、BPSG、PSG中的至少一种及它们的组合构成下层绝缘层204a。或者，可以用SOG工艺或旋涂工艺时，由SiOF、FOX、和聚合物中的一种及它们的组合构成下绝缘层204a。
上绝缘层204b由相对硬度比下绝缘层204a高的材料构成，厚度最好在100到1000埃。上绝缘层204b可以由例如SiN、SiON、AlN、Al2O3、BN、类金刚石的碳组成的组中的一种及它们的组合构成。在随后的平面化—腐蚀步骤中，使用上绝缘层204b，以便以低速度腐蚀下绝缘层204a的低台阶部分。
实际上，形成的绝缘层204沿金属互连202的形貌有不平的表面，形成金属互连202的区域比没有形成金属互连的区域有相对高的台阶。
参见图4B，腐蚀绝缘层204直到暴露至少一个金属互连，由此形成接触孔206。
如图4C所示，可以直接在上绝缘层204b上和接触孔206的侧壁及底部形成阻挡层207。阻挡层207可以由Ti、TiN、Ta、TaN、WN、TiSiN中的一种及它们的组合构成，以改进金属互连202与接触塞的导电材料之间的接触电阻和粘附性能、并抑制其相互反应。然后，在阻挡层207上淀积形成接触塞的导电层208，其厚度(例如2000到6000埃)足够填充接触孔206。利用CVD、PVD、回流、或强迫填充工艺，由W、Al、Cu、Ti、TiN、多晶硅、W-Si、Al-Au、和Al-Cu-Si组成的组中的一个构成导电层208。
参见图4D，依次腐蚀导电层208和阻挡层207直到暴露上绝缘层204b的上表面，由此形成接触塞208a。用湿法或干法腐蚀的CMP工艺或深腐蚀工艺进行导电层208和阻挡层207的腐蚀工艺。当用CMP工艺腐蚀导电层208时，使用的抛光材料的特点是，使导电层208与绝缘层204的抛光速度比在1∶几百到几百∶1的范围内。最好使用这样的抛光材料，使钨(W)导电层208的抛光速度为氧化物下绝缘层204的抛光速度或氮化物(SiN或SiON)上绝缘层的抛光速度的五倍。
或者，在深腐蚀工艺腐蚀导电层208的情况下，如果充分深腐蚀填充接触孔206的导电层208，则形成如图5所示的凹陷接触塞208b。图5表示根据第二实施例的一个变形形成的凹陷接触塞208b。在随后的绝缘层204的平面化—腐蚀过程中，该凹陷接触塞208b可以作为腐蚀阻止层。
最后，如图4E所示，进行CMP平面化—腐蚀工艺，以平面化绝缘层204和接触塞208a。在CMP过程中，去除上绝缘层204b，并平面化下绝缘层204a的上表面。由此形成的接触塞208a或208b有平整的表面，该表面和下绝缘层204a的上表面有相同的水平位置。最好使用使导电层208与绝缘层204的抛光速度比在1∶几百到几百∶1的范围内的抛光材料进行CMP工艺。
或者，在用深腐蚀工艺形成凹陷接触塞208b时，用凹陷接触塞208b作为腐蚀停止层来进行平面化绝缘层204的CMP工艺，如图5的点线209所示。最好的是使用使导电层208与绝缘层204的抛光速度比为1∶10的抛光材料进行CMP工艺。
与第一实施例类似，由于抛光—腐蚀绝缘层204的形成金属互连202和接触孔206的相对高台阶部分的抛光速度高于平面化—腐蚀没有形成它们的部分的抛光速度，由此可以容易地平面化绝缘层204。而且，用比腐蚀下绝缘层204a慢的抛光速度来腐蚀比下绝缘层204a硬的上绝缘层204b，可以实现绝缘层204的有效平面化。因此，与现有技术中半导体器件的绝缘层相比，可以显著减小可以用作互连间的绝缘层的下绝缘层204a的厚度。
另一方面，可以用CMP工艺同时平面化—腐蚀导电层208和绝缘层204。此时，用腐蚀氧化层的抛光材料来进行CMP工艺，即抛光材料对钨导电层208、阻挡层207、氮化物上绝缘层204b、和氧化物下绝缘层204a的随后腐蚀没有选择性。
随后，形成上互连(未示出)，与接触塞208a或208b电接触。根据本发明的第二实施例，由于在平面化的绝缘层204的上表面形成接触塞所淀积的导电材料没有残留，所以即使形成上互连时也不会在互连之间形成桥接。
由此可知，本发明提供的接触塞的优点是：可以防止由于绝缘层上表面划伤导致的互连之间的桥接。这是因为在平面化绝缘层的CMP工艺之后进行形成接触塞的CMP工艺的缘故。
而且，由于绝缘层包括两层，下绝缘层和比下绝缘层相对硬的上绝缘层，所以可以平面化形成导电结构的高台阶区和没有形成导电结构的低台阶区。因此，本发明的另外优点是：可以显著减小绝缘层的厚度。

Claims (22)

1.一种形成半导体器件接触塞的方法，包括步骤：
在其中有多个扩散区的半导体衬底上形成导电结构；
在包括导电结构的半导体衬底上形成绝缘层；
腐蚀绝缘层直到暴露至少一个扩散区，以形成接触孔；
在绝缘层上淀积导电层，用导电层填充接触孔；
腐蚀导电层直到暴露绝缘层的上表面，以形成接触塞，腐蚀导电
层的步骤包括深腐蚀导电层以形成凹陷接触塞，其中凹陷接触塞
在平面化—腐蚀过程中用作腐蚀阻止层；及
用平面化—腐蚀工艺方法腐蚀包括接触塞的绝缘层上表面，
其中，接触塞和绝缘层的上表面都被平面化。
2.如权利要求1的方法，其特征为：所说绝缘层由SiO2、未掺杂硅酸盐玻璃、硼磷硅玻璃、磷硅玻璃、SiN、SiON、SiOF、旋涂玻璃、可流动氧化物、聚合物等构成的组中的至少一种及它们的组合构成。
3.如权利要求1的方法，其特征为：利用CVD、PVD、回流、或强迫填充工艺，由W、Al、Cu、Ti、TiN、多晶硅、W-Si、Al-Au、和Al-Cu-Si组成的组中的一种工艺构成所说导电层。
4.如权利要求1的方法，其特征为：用选自深腐蚀工艺和CMP工艺组成的组中的一个进行导电层的所说腐蚀步骤。
5.如权利要求4的方法，其特征为：用湿法或干法腐蚀工艺进行所说深腐蚀工艺。
6.如权利要求4的方法，其特征为：使用抛光材料进行所说CMP工艺，其中使导电层与绝缘层的抛光速度比在几百∶1到1∶几百的范围内。
7.如权利要求1的方法，其特征为：使用抛光材料进行所说平面化—腐蚀工艺，其中使导电层与绝缘层的抛光速度比在1∶几百到几百∶1的范围内。
8.如权利要求1的方法，其特征为：该方法还包括：在形成导电层之前在包括接触孔的绝缘层上形成阻挡层。
9.如权利要求8的方法，其特征为：所说阻挡层至少由Ti、TiN、Ta、TaN、WN、TiSiN中的一种及它们的组合构成。
10.一种形成半导体器件接触塞的方法，包括步骤：
在其中有多个扩散区的半导体衬底上形成导电结构；
随后在包括导电结构的半导体衬底上形成第一和第二绝缘层，所说第二绝缘层有比第一绝缘层相对高的硬度；
接着腐蚀第二和第一绝缘层直到暴露扩散区和导电结构中的至少一个，以形成接触孔；
在第二绝缘层上形成导电层，填充接触孔；
腐蚀导电层直到暴露至少第二绝缘层的上表面，以形成接触塞，腐蚀导电层的步骤包括深腐蚀导电层以形成凹陷接触塞，其中凹陷接触塞在平面化—腐蚀过程中用作腐蚀阻止层；及
平面化—腐蚀包括接触塞的第二和第一绝缘层，
其中，在平面化—腐蚀步骤中，包括导电结构和接触孔的第二绝缘层的高台阶部分的腐蚀速度高于没有形成导电结构和接触孔的第二绝缘层的低台阶部分的腐蚀速度，其中第二绝缘层的腐蚀速度低于第一绝缘层的腐蚀速度。
11.如权利要求10的方法，其特征为：所说第一绝缘层由SiO2、未掺杂硅酸盐玻璃、硼磷硅玻璃、磷硅玻璃、SiOF、可流动氧化物、聚合物等构成的组中的至少一种构成，所说第二绝缘层由SiN、SiON、AlN、Al2O3、BN、类金刚石的碳等构成的组中的至少一种构成。
12.如权利要求10的方法，其特征为：利用CVD、PVD、回流、或强迫填充工艺中的一种，由W、Al、Cu、Ti、TiN、多晶硅、W-Si、Al-Au、和Al-Cu-Si组成的组中的至少一个构成所说导电层。
13.如权利要求10的方法，其特征为：用选自深腐蚀工艺和CMP工艺组成的组中的一种工艺进行导电层的所说腐蚀步骤。
14.如权利要求13的方法，其特征为：用湿法或干法腐蚀工艺进行所说深腐蚀工艺。
15.如权利要求13的方法，其特征为：使用抛光材料进行所说CMP工艺，其中使第一绝缘层与第二绝缘层的抛光速度比在1∶几百到几百∶1的范围内。
16.如权利要求10方法，其特征为：腐蚀导电层的步骤包括深腐蚀导电层以形成凹陷接触塞，其中凹陷接触塞在平面化—腐蚀过程中用作腐蚀阻止层。
17.如权利要求10的方法，其特征为：使用抛光材料的CMP工艺进行所说平面化—腐蚀工艺，其中使第一绝缘层与第二绝缘层的抛光速度比在1∶几百到几百∶1的范围内。
18.如权利要求10的方法，其特征为：该方法还包括：在形成导电层之前在包括接触孔的绝缘层上形成阻挡层。
19.如权利要求18的方法，其特征为：所说阻挡层至少由Ti、TiN、Ta、TaN、WN、TiSiN中的一种及它们的组合构成。
20.一种形成半导体器件接触塞的方法，包括步骤：
在其中有多个扩散区的半导体衬底上形成导电结构；
随后在包括导电结构的半导体衬底上形成第一和第二绝缘层，所说第二绝缘层有比第一绝缘层相对高的硬度；
接着腐蚀第二和第一绝缘层直到暴露扩散区和导电结构之一的上表面，以形成接触孔；
在第二绝缘层上形成导电层，填充接触孔；
随后平面化—腐蚀导电层、第二绝缘层、和第一绝缘层，以形成接触塞并平面化第一绝缘层，腐蚀导电层的步骤包括深腐蚀导电层以形成凹陷接触塞，其中凹陷接触塞在平面化—腐蚀过程中用作腐蚀阻止层；
其中，在平面化—腐蚀步骤中，包括导电结构和接触孔的第二绝缘层的高台阶部分的腐蚀速度高于没有形成导电结构和接触孔的第二绝缘层的低台阶部分的腐蚀速度，其中第二绝缘层的腐蚀速度低于第一绝缘层的腐蚀速度。
21.如权利要求20的方法，其特征为：该方法还包括：在形成导电层之前在包括接触孔的第二绝缘层上形成阻挡层。
22.如权利要求21的方法，其特征为：所说阻挡层由Ti、TiN、Ta、TaN、WN、TiSiN中的一种及它们的组合构成。
CN98102092A 1997-06-11 1998-06-11 形成半导体器件接触塞的方法 Expired - Lifetime CN1127123C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR24146/97 1997-06-11
KR19970024146 1997-06-11
KR24146/1997 1997-06-11
KR14850/98 1998-04-25
KR1019980014850A KR100266749B1 (ko) 1997-06-11 1998-04-25 반도체 장치의 콘택 플러그 형성 방법
KR14850/1998 1998-04-25

Publications (2)

Publication Number Publication Date
CN1203444A CN1203444A (zh) 1998-12-30
CN1127123C true CN1127123C (zh) 2003-11-05

Family

ID=26632828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102092A Expired - Lifetime CN1127123C (zh) 1997-06-11 1998-06-11 形成半导体器件接触塞的方法

Country Status (9)

Country Link
US (1) US6121146A (zh)
JP (1) JPH1131745A (zh)
KR (1) KR100266749B1 (zh)
CN (1) CN1127123C (zh)
DE (1) DE19826031C2 (zh)
FR (1) FR2764734B1 (zh)
GB (1) GB2326281B (zh)
NL (1) NL1009351C2 (zh)
TW (1) TW396576B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727170B2 (en) * 1998-02-16 2004-04-27 Renesas Technology Corp. Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof
JPH11233621A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6218306B1 (en) 1998-04-22 2001-04-17 Applied Materials, Inc. Method of chemical mechanical polishing a metal layer
KR100268459B1 (ko) * 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
JP2000294640A (ja) 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2795236B1 (fr) * 1999-06-15 2002-06-28 Commissariat Energie Atomique Procede de realisation d'interconnexions notamment en cuivre pour dispositifs micro-electroniques
US6225226B1 (en) * 1999-12-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for processing and integrating copper interconnects
US6420267B1 (en) * 2000-04-18 2002-07-16 Infineon Technologies Ag Method for forming an integrated barrier/plug for a stacked capacitor
KR100373356B1 (ko) * 2000-06-30 2003-02-25 주식회사 하이닉스반도체 반도체장치 제조방법
KR100399064B1 (ko) * 2000-06-30 2003-09-26 주식회사 하이닉스반도체 반도체 소자 제조방법
DE10208714B4 (de) * 2002-02-28 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung
JP4034115B2 (ja) * 2002-05-14 2008-01-16 富士通株式会社 半導体装置の製造方法
TW519858B (en) * 2002-05-20 2003-02-01 Via Tech Inc Printing method for manufacturing through hole and circuit of circuit board
JP3918933B2 (ja) * 2002-12-06 2007-05-23 Ｊｓｒ株式会社 化学機械研磨ストッパー、その製造方法および化学機械研磨方法
CN1315189C (zh) * 2003-05-06 2007-05-09 旺宏电子股份有限公司 字符线交接点布局结构
US6909131B2 (en) * 2003-05-30 2005-06-21 Macronix International Co., Ltd. Word line strap layout structure
DE102006030265B4 (de) * 2006-06-30 2014-01-30 Globalfoundries Inc. Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur
KR100955838B1 (ko) 2007-12-28 2010-05-06 주식회사 동부하이텍 반도체 소자 및 그 배선 제조 방법
DE102010028460B4 (de) 2010-04-30 2014-01-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
CN103160781B (zh) * 2011-12-16 2015-07-01 中国科学院兰州化学物理研究所 模具钢表面多层梯度纳米复合类金刚石薄膜的制备方法
CN104233222B (zh) * 2014-09-26 2016-06-29 厦门大学 一种直接在Si衬底上生长六方氮化硼二维薄膜的方法
KR102406583B1 (ko) * 2017-07-12 2022-06-09 삼성전자주식회사 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989000503A1 (en) * 1987-07-21 1989-01-26 Storage Technology Corporation Control of printer functions via band id
JPH0682660B2 (ja) * 1987-08-17 1994-10-19 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 導電性スタツドを形成する方法
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
DE4311484A1 (de) * 1992-04-09 1993-10-14 Micron Technology Inc Verfahren zur Bildung einer leitfähigen Struktur auf der Oberfläche eines Substrats
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
DE69424388T2 (de) * 1993-12-23 2000-08-31 St Microelectronics Inc Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums
JPH07221292A (ja) * 1994-02-04 1995-08-18 Citizen Watch Co Ltd 半導体装置およびその製造方法
US5885899A (en) * 1995-11-14 1999-03-23 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium hydroxide slurry
US5573633A (en) * 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
US5915189A (en) * 1997-08-22 1999-06-22 Samsung Electronics Co., Ltd. Manufacturing method for semiconductor memory device having a storage node with surface irregularities

Also Published As

Publication number Publication date
FR2764734A1 (fr) 1998-12-18
FR2764734B1 (fr) 2002-11-08
KR100266749B1 (ko) 2000-09-15
GB9812552D0 (en) 1998-08-05
US6121146A (en) 2000-09-19
CN1203444A (zh) 1998-12-30
DE19826031A1 (de) 1998-12-17
KR19990006403A (ko) 1999-01-25
GB2326281B (en) 2000-07-12
DE19826031C2 (de) 2002-12-05
TW396576B (en) 2000-07-01
NL1009351A1 (nl) 1998-12-14
NL1009351C2 (nl) 2000-02-23
JPH1131745A (ja) 1999-02-02
GB2326281A (en) 1998-12-16

Similar Documents

Publication Publication Date Title
CN1127123C (zh) 形成半导体器件接触塞的方法
US6051508A (en) Manufacturing method of semiconductor device
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6380084B1 (en) Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
US8390038B2 (en) MIM capacitor and method of making same
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN1967845A (zh) 半导体器件及其制造方法
CN1507045A (zh) 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置
KR19980064089A (ko) 다공성 유전체 금속화 방법
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN100481381C (zh) 在快闪存储器件中形成金属线的方法
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
CN1134835C (zh) 半导体器件及其制造方法
US6071812A (en) Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes
US20010026952A1 (en) Integrated circuit configuration and production method
CN101471324B (zh) 一种超低k互连结构及其制造方法
JP2004014828A (ja) 半導体装置の製造方法
KR100827498B1 (ko) 다마신을 이용한 금속 배선의 제조 방법
CN1114942C (zh) 在集成电路中形成接触销且同时平面化衬底表面的方法
KR100577446B1 (ko) 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어
CN2793918Y (zh) 半导体装置
US6358845B1 (en) Method for forming inter metal dielectric
US7384865B2 (en) Semiconductor device with a metal line and method of forming the same
KR100224721B1 (ko) 반도체장치의 금속배선 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20031105

CX01 Expiry of patent term