TW396576B - Method for forming the contact plug of semiconductor device - Google Patents
Method for forming the contact plug of semiconductor device Download PDFInfo
- Publication number
- TW396576B TW396576B TW087108698A TW87108698A TW396576B TW 396576 B TW396576 B TW 396576B TW 087108698 A TW087108698 A TW 087108698A TW 87108698 A TW87108698 A TW 87108698A TW 396576 B TW396576 B TW 396576B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- layer
- forming
- plug
- conductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000000126 substance Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910020177 SiOF Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 229910008482 TiSiN Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 4
- 229910017758 Cu-Si Inorganic materials 0.000 claims description 4
- 229910017931 Cu—Si Inorganic materials 0.000 claims description 4
- -1 polycrystalline Sand Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910008938 W—Si Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 235000015170 shellfish Nutrition 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 2
- 230000035515 penetration Effects 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 235000012907 honey Nutrition 0.000 claims 1
- 150000003839 salts Chemical class 0.000 claims 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 5
- 238000005498 polishing Methods 0.000 abstract description 4
- 235000019589 hardness Nutrition 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012771 household material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
經满部中央標準局員Η消費合作社印^ 3319PIF.DOC/002 A7 __B7__ 五、發明説明(j ) 本發明是有關於一種半導體元件的製造方法,且特別 是有關於一種形成半導體元件之接觸窗插塞的方法,墓里 以避免在接觸窗插塞上之內連線(Interconnections)間的 橋接(Bridge )。 隨著半導體元件的積集度日益增加,多層內連線技術 仍然相當需要。 爲了保證微影程序(Photolithography Process)的極 限,並且使多層內連線技術之內建嚴屋度量止i匕,所以在 半導體基底上所形成的絕緣層和導體層須經平坦化。假使 ------------ 未經過平坦化,內連線經常會因爲嚴重的表面起伏,而造 成開路(Open)或短路(Short)。 爲了此一原因,在形成接觸窗插塞之前必須先將絕緣 層和皇體:層平坦化。 第1A圖至第1D圖係繪示習知之接觸窗插塞之製造流 程的剖面示意圖。請參照第1A圖,在已形成元件隔離層2 之半導體基底1上形成一閘極4,例如半導體記憶元件中 的字元線。在包含閘極4之半導體基底1上,沉積一層氧 化矽的絕緣層6。氧化矽層6沿著閘極4的起伏表面,而 具有不平坦的表面。此外,絕緣層6中具有互相呈階梯狀 的兩個區域,一種是形成閘極4處之高階(High-Step)區, 另一種是未形成鬧極處之低階(Low-Step)區。 其次,請參照第1B圖,以化學機械硏磨法(Chemical Mechanical Polishing ; CMP)進行具有不平坦表面之絕緣 層6的蝕刻(Etching),可以使絕緣層6的上層表面平坦 _ 5 本紙張尺度適用巾關家料(CMS ) A4%# ( 21GX297公幻 ---------riK.-- (請先閲讀背面之注意事項再填寫本頁) 訂 ΛΓ. 經消部中决標準局負Μ消費合作社印" 3319PIF.DOC/002 A7 B7 ---- 五、發明説明(1) 化。 ’ 請參照第1C圖,進行已平坦化之絕緣層6的蝕刻,直 到暴露出半導體基底1上的擴散區(Diffusion Region,β 中未顯示),因而形成接觸窗開口 8。接著,在絕緣層6 上沉積導體層10,例如多晶矽層,以塡滿接觸窗開口 8。 然後,請參照第1D圖,進行化學機械硏磨法以軸刻導 體層10,直到暴露出絕緣層6的上層表面,且形成多晶砂 的接觸窗插塞l〇a。 在此應注意的是,習知之絕緣層6以化學機械硏磨& 進行平坦化,是在形成接觸窗插塞l〇a之前進行,所以& 應遊,會在絕緣層痕。絕緣 層ό上的刮痕,复墨g垄里里里轰上名內_間形成橋 接,此橋接是因在刮痕上覆蓋導體層而造成。此外,胃Μ 積足夠的絕緣層6以覆蓋閘極4,且保證絕緣層表®的平 坦化。因此,需要足夠的時間以進行絕緣層的平坦 (Planarization-etching)。此種結果導致半導體元件生產 率的降低。 總而言之,習知之形成接觸窗插塞造成兩個問_:第 —5 MMM. 6 ( Microscratch.)和Η篮Cgjtting ) 的形成係由於化學機械硏磨法中的硏磨物質所造成。 題造成後續之金屬化所形成之內連線間產生橋接。第二, 進行平坦化之絕緣層的厚度很難再予以縮小。上述的問題 會造成信賴度(Reliability)和產率(Yield)的減少。 有鑑於此,本發明的目的就是在提供一種形成半導體 6 {請先閱讀背面之注意事項再填寫本頁} 、?τ Γ>. 本紙張尺度適用中國國家標準(CNS ) Λ4規格(21〇X297公嫠) 經满部中决標隼局貝工消费合作社印紫 33 19PIF.DOC/002 A 7 _B7_ 五、發明説明(> ) 元件之接觸窗插塞的方法,且在內連線之間沒有橋接。 本發明的另一目的就是在提供一種形成半導體元件之 接觸窗插塞的方法,此半導體元件的絕緣層具有一下層的 /絕緣層和一上層的絕緣層,上層的絕緣層具有較下層的絕 緣層高的硬度,所以可以有效地進行高階區和低階區的平 坦化。 根據本發明的主要目的,提出一種形成半導體元件之 接觸窗插塞的方法,包括:在具有數個擴散區的半導體基 底上形成一導體結構。在具有此導體結構的半導體元件上 形成一絕緣層。蝕刻此絕緣層直到暴露出至少數個擴散區 其中之一,以形成一接觸窗開口。在絕緣層上沉積一導體 層,此導體層塡滿接觸窗開口。蝕刻此導體層直到暴露出 絕緣層的上層表面,以形成一接觸窗插塞。藉由平坦化-蝕刻程序蝕刻包含接觸窗插塞之絕緣層的上層表面,其中 接觸窗插塞和絕緣層的上層表面均被平坦化。 根據本發明的另一目的,提出一種形成半導體元件之 接觸窗插塞的方法,包括:在具有數個擴散區的半導體基 底上形成一導體結構。接著在具有此導體結構的半導體元 件上形成第一絕緣層和第二絕緣層。第二絕緣層較第一絕 緣層具有較高的硬度。然後,蝕刻第二絕緣層和第一絕緣 層直到暴露出至少數個擴散區其中之一,且暴露出導體結 構,而形成一接觸窗開口。在第二絕緣層上形成一導體 層,此導體層塡滿接觸窗開口。蝕刻此導體層直到至少暴 露出第二絕緣層的上層表面,以形成一接觸窗插塞,並且 7 本紙張尺度適用中國國家標準( CNS ) A4規格(2丨0X 297公釐) m —^m I i i K ml n an— ^ (請先閱讀背面之注意事項再填寫本頁) 經满部中央榡率局員J.消費合作社印褽 3319PIF.DOC/002 A7 B7 五、發明説明(if ) 對第二絕緣層和包含接觸窗插塞之第一絕緣層,進行平坦 化-蝕刻程序。在進行平坦化-蝕刻時,第二絕緣層的蝕刻 速率比第二絕緣層中未形成導體結構和接觸窗開口之低 階部份慢,並且比第一絕緣層慢。 根據本發明的另一目的,提出一種形成半導體元件之 接觸窗插塞的方法,包括:在具有數個擴散區的半導體基 底上形成一導體結構。接著在具有此導體結構的半導體元 件上形成第一絕緣層和第二絕緣層。第二絕緣層較第一絕 緣層夢有較高的硬度。蝕刻第二絕緣層和第一絕緣層直到 暴露出導體結構的上層表面,而形成一接觸窗開口。在第 二絕緣層上形成一導體層,此導體層塡滿接觸窗開口。然 後對導體層、第二絕緣層和第一絕緣層進行平坦化-蝕刻 程序,以形成一接觸窗插塞,且完成第一絕緣層表面的平 坦化。第二絕緣層的蝕刻速率比第二絕緣層中未形成導體 結構和接觸窗開口之低階部份慢,並且比第一絕緣層慢。 上述所提的每一方法,在形成導體層之前,更包括在 包含接觸窗開口的絕緣層上,形成一阻障層。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A圖至第1D圖係繪示習知之接觸窗插塞之製造流 程的剖面示意圖; 第2A圖至第2E圖係繪示根據本發明之第一實施例, 8 ---------— (請先閲讀背面之注項再填寫本頁) 訂 i紙张尺度適用中國國家標準(CNS)A4«^ ( 210X297公釐) " ' 33 19PIF.DOC/002 33 19PIF.DOC/002 經滴部中央標準局貝工消费合作社印聚 B7 五、發明説明(又) 一種形成半導體元件之接觸窗插塞之製造流程的剖面示 意圖; 第、3圖係繪示根據本發明之第一實施例,一種形成半 導體元件之凹入的接觸窗插塞的剖面示意圖; 第4A圖至第4E圖係繪示根據本發明之第二實施例, 一輸形成半導體元件之接觸窗插塞之製造流程的剖面示 意圖;以及 第5圖係繪示根據本發明之第二實施例,一種形成半 導體元件之凹入的接觸窗插塞的剖面示意圖。 實施例 雖然本發明係依據較佳實施例加以敘述,但是須強調 的是本發明可以經廣泛的修改和變化,且本發明的觀點非 僅侷限於所附之申請專利範圍。 請參照第2D圖和第4D圖,其係繪示根據本發明之較 佳實施例,一種形成半導體元件之接觸窗插塞的方法,包 括在一絕緣層上形成一導體層,且塡滿接觸窗開口。此方 法更包括在藉由回蝕刻或化學機械硏磨法(CMP)以蝕刻 導體層,直到至少暴露出絕緣層的上層表面,而形成接觸 窗插塞之後,對絕緣層的上層表面和接觸窗插塞進行一個 平坦化-鈾刻步驟。另一方面,導體層和絕緣層係同時地以 化學機械硏磨法(CMP)進行平坦化-蝕刻,以形成接觸窗 插塞,且平坦化絕緣層的上層表面。以此種方法,由絕緣 層之上層表面的刮痕所產生之內連線間的橋接,m導體 層塡滿接觸窗開口後,對導體層進行平坦化-蝕刻法而加以 --- ~ —1 ••一 - _ _________-—... 一 --------- 9 ----------- (請先閱讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 丨 9P丨F.DOC/002 A7 B7 五、發明説明(p ) (請先閲讀背面之注意事項再填寫本頁) 預防。因爲絕緣層包含一層下層絕緣層和一層上層絕緣 層,且上層絕緣層較下層絕緣層具有較高的硬度,所以沿 著閘極或金屬內連線之起伏表面,而形成之絕緣層的高階 和低階區可以有效率地平坦化。結果,這絕緣餍厚度可大 大地減少。 第一實施例 現在,請參照第2圖和第3圖,其係繪示根據本發明 之第一較佳實施例,一種形成半導體元件之接觸窗插塞的 方法。這些圖示顯示本發明之第一實施例。 請參照第2A圖,半導體基底1〇〇,例如具有一元件隔 離層102(場氧化區),且已定義出一主動區。在第2A圖 的實施例中,元件隔離層102具有STI (淺溝渠隔離)場 氧化物的特別形狀,但本發明當然亦可以使用其他的隔離 技術,例如LOCOS場氧化物,側壁罩幕隔離(Sidewall Mask Isolation)或直接場隔離(Direct Field Isolation)。在半 導體基底100形成閘極104,例如半導體記憶元件的字元 線。此矽基底包含擴散區(圖中未顯示),例如在閘極104 兩側主動區中形成的源極/汲極區。 經滴部中央榡準局貝Η消費合作社印製 其次,在包含閘極104之半導體基底100上,沈積一 絕緣層(或內層絕緣層)106,用以做爲內連線之間的電 性絕緣。絕緣層106至少可由以下族群中之一所選出而組 成,包括Si02、USG (未摻雜的矽酸鹽玻璃)、BPSG (硼 磷矽酸鹽玻璃)、PSG(磷矽酸鹽玻璃)、SiN、SiON、 SiOF、SOG (旋塗式玻瑪)、F〇X (流動性的氧化物)、 本紙張尺度適用中國國家樣準(CNS)A4規格(210x297公嫠) 經请部中次標準局貝Μ消费合作社印製 3319PIF.DOC/002 A 7 ____B7 ____ 五、發明説明(1) 聚合物,和上述的組合所構成。較佳的絕緣層106具有多 層膜(Multi-layer Film),亦即下餍絕緣層106a和上層絕 緣層l;06b,彼此之間具有不同的硬度。較佳的下層絕緣層 l〇6a是由氧化矽層所構成,其厚度約爲4000埃至12000 埃之間。下層絕緣層l〇6a可由以下族群中之一所選出而組 成,包括Si02、USG、BPSG、PSG,和上述的組合所構成, 且可藉由化學氣相沈積法(CVD)、熱回流程序、沈積/ 蝕刻程序或HDP (高密度電漿)程序而形成。另一方面, 下層絕緣層l〇6a,可由以下族群中之一所選出而組成,包 括SiOF、FOX (流動性的氧化物)、聚合物,和上述的組 合所構成,且可藉由S0G(旋塗式玻璃)或旋轉塗佈(Spin Coating)程序而形成。 上層絕緣層l〇6b係由較下層絕緣層106a具有較高硬 度的材質所組成,較佳的厚度約爲100埃至1000埃之間。 上層絕緣層106b,可由以下族群中之一所選出而組成,包 括 SiN、SiON、AIN、Al2〇3、BN、類鑽石的(diamond-like) 碳,和上述的組合所構成。重要的關鍵在於:具有較高硬 度的上層絕緣層l〇6b,係在後續平坦化·蝕刻步驟時,以 慢速率進行下層絕緣層l〇6a之低階部份的蝕刻。 大體上而言,絕緣層1〇6是沿著閘極104高低起伏之 不平坦表面形成,且形成閘極1〇4的區域較未形成閘極的 區域,具有較高階的區域。 請參照第2B圖,蝕刻絕緣層106,直到至少暴露出擴 散區之一,因而形成接觸窗開口 1〇8。 (請先閲讀背面之注意事項再填寫本頁) 訂
-V 本紙張尺度適用中國國家楳绰(CNS > Α4規格(210X297公釐) 經确部中决標準局貝工消费合作社印聚 3319PIF.DOC/002 A 7 ___B7___ 五、發明説明(?) 請參照第2C圖,在上層絕緣層l〇6b上沈積一導體層 110,用以做爲形成接觸窗插塞之用,其厚度足夠塡滿接 觸窗開口 108 (例如,約爲3000埃至5000埃之間)。導 體層110可由以下族群中之一所選出而組成,包括W、A1、 Cu、Ti、TiN、多晶矽、W-Si、Al-Cu 和 Al-Cu-Si,且藉由 CVD、PVD、熱回流或力塡入程序(Force Fill Process)。 在第一實施例中,導體層110係直接在上層絕緣層 l〇6b上形成,且塡滿接觸窗開口 108,然而在第一實施例 的改良方法中,可以直接在上層絕緣層106b上,及接觸 窗開口 108的側壁和底部形成一阻障層(圖中未顯示), 然後在阻障層上形成導體層110,以塡滿接觸窗開口 1〇8。 阻障層可由以下族群中之一所選出而組成,包括Ti、TiN、 Ta、TaN、WN、TiSiN,和上述的組合所構成,用以改進 接觸窗電阻値,黏著特性且抑制彼此間的反應。 請參照第2D圖,蝕刻導體層110,直到暴露出上層絕 緣層106b的上層表面,因而形成接觸窗插塞n〇a。導體 層的蝕刻程序是經由化學機械硏磨法(CMP),或是使用 濕式或乾式的回蝕刻程序。以化學機械硏磨法(CMP)進 行導體層110的蝕刻時,係使用一硏磨物質,其中導體層 110對絕緣層106的硏磨速率比的範圍,約從1 :數百到 數百:1。所使用之硏磨物質,其中導體層11〇 (例如多晶 矽)的硏磨速率,較佳爲絕緣層106 (例如氧化矽)或上 層絕緣層(例如氮化砂或氮氧化砂)的約5倍大。 另一方面,如果以回蝕刻程序來蝕刻導體層110,而假 12 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0·Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 Γ 33 I9PIF.DOC/002 A7 ^__—— 五、發明説明(斤) (請先閲讀背面之注意事項再填寫本頁j 如塡滿接觸窗開口 108的導體層11〇足以進行過度蝕刻’ 則會形成如第3圖所示之內凹的接觸窗插塞ii〇b。第3圖 係繪示依據本發明之第一實施例的另一種改良,而形成之 內凹的接觸窗插塞ll〇b。在後續進行絕緣層106平坦化· 蝕刻程序時,內凹的接觸窗插塞U〇b可用來做爲蝕刻終 止層(Etch Stopper Layer)。 -、*! 然後,請參照第2E圖,以化學機械硏磨法(CMP)進 行平坦化-蝕刻程序,以平坦化絕緣層1〇6和接觸窗插塞 ll〇a。在化學機械硏磨法(CMP)時,上層絕緣層1〇6b 被移除,且下層絕緣層l〇6a的上層表面被平坦化。如此〜 來’形成之接觸窗插塞ll〇a或110b具有平的表面,且具 有與下層絕緣層106a的上層表面相同的水平位置。較佳之 化學機械硏磨法(CMP)係使用一硏磨物質,其中導體層 Π0對絕緣層106的硏磨速率比的範圍,約從1 :數百到 數百:1。 經消部中央標率局貝工消費合作社印掣 另一方面,當內凹的接觸窗插塞110b形成時,用以使 絕緣層106平坦化的化學機械硏磨法(CMP),係以內凹 的接觸窗插塞ll〇b做爲蝕刻終止層,如第3圖中之點線 111所描畫。 因爲絕緣層106中形成閘極104和接觸窗開口 108 $ 相對的高階部份,是以較其餘部份之硏磨速率高來進行¥ 坦化-蝕刻程序,所以絕緣層1〇6的平坦化可以很容易的達 成。此外,因爲上層絕緣層106b較下層絕緣層106a具有 較高硬度,而上層絕緣層106b的硏磨速率較下層絕緣層 本紙張尺度適用中國國家標準(C'NS ) A4規格(210X 297公釐) 3319PIF.DOC/002 3319PIF.DOC/002 經碘部中决標隼局貝-T-消费合作社印$!. B7 五、發明説明(β) 106a慢,所以可以使絕緣層ι〇6有效的平坦化。如此一來, 可用以做爲內連線間之內層絕緣層的下層絕緣層l〇6a,與 習知之半導體元件的絕緣層的厚度相較之下,可以大大地 減小。 另一方面,導體層110和絕緣層106可以使用化學機 械硏磨法(CMP)同時進行平坦化-蝕刻程序。在此情形下, 化學機械硏磨法(CMP)以係使用蝕刻氧化矽層的硏磨物 質’亦即此硏磨物質對於多晶矽的導體層110、氮化矽的 上層絕緣層106b和氧化矽的下層絕緣層106a之連續地蝕 刻,具有非選擇性(Non-selectivity) 〇 然後,形成與接觸窗插塞ll〇a或ll〇b電性連接之上 層的內連線(圖中未顯示)。依據本發明之第一實施例, 因爲導體材料不殘存(Trapped),且經沈積而在平坦化之 絕緣層106的上層表面上形成一接觸窗插塞,所以即使上 層的內連線形成於絕緣層上,內連線間不會形成橋接。 第二實施例 自此以後,請參照第4圖和第5圖,其係繪示根據本 發明之第二實施例,一種形成半導體記憶元件之接觸窗插 塞的方法。 請參照第4A圖,在半導體基底200,例如已定義出主 動區和非主動區之矽基底上,形成一金屬內連線202。此 金屬內連線202形成於主動區之上。 另一方面,雖然未顯示於圖,在已形成閘極(圖中未 顯示)之矽基底200上沈積一層絕緣層,厚度約爲4000 本紙張尺度適用中國囤家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 丁 經滅部十央標率局貝Η消费合作社印聚 3319PIF.DOC/002 A7 B7___ 五、發明説明(ί|) 埃至20000埃之間。然後在絕緣層上形成金屬內連線202。 其次,在包含金屬內連線202之矽基底200上沈積一 層絕緣層2〇4,以做爲內連線間之電性絕緣。絕緣層204 可由以下族群中之一所選出而組成’包括Si〇2、USG、 BPSG ' PSG、SiN、SiON、SiOF、SOG、FOX、聚合物’ 和上述的組合所構成。較佳的絕緣層204具有多層膜’亦 即下層絕緣層204a和上層絕緣層204b ’彼此之間具有不 同的硬度。較佳的下層絕緣層204a是由氧化矽層所構成, 其厚度約爲10000埃至30000埃之間。下層絕緣層204a 可由以下族群中之一所選出而組成,包括Si02、USG、 BPSG、PSG,或上述的組合所構成,且可藉由化學氣相沈 積法(CVD)、熱回流程序、沈積/蝕刻程序或HDP (高密 度電漿)程序而形成。另一方面,下層絕緣層204a,可由 以下族群中之一所選出而組成,包括SiOF、FOX (流動性 的氧化物)、聚合物,或上述的組合所構成,且可藉由SOG (旋塗式玻璃)或旋轉塗佈(Spin Coating)程序而形成。 上層絕緣層204b係由較下層絕緣層204a具有較高硬 度的材質所組成,較佳的厚度約爲100埃至1000埃之間。 上層絕緣層204b,可由以下族群中之一所選出而組成,包 括 SiN' SiON、AIN、Al2〇3、BN、類鑽石的(diamond-like) 碳’或上述的組合所構成。上層絕緣層204b係在後續平 坦化-蝕刻步驟時,以慢速率進行下層絕緣層204a之低階 部份的蝕刻。 大體上而言,絕緣層106是沿著金屬內連線202高低 15 本紙張尺度適用中國國( CNS ) M祕(UOX297公着) -— (請先閲讀背面之注意事項再填寫本頁.) 訂 r, 33 I9PIF.DOC/002 A7 33 I9PIF.DOC/002 A7 經消部中央榡準局貝Η消費合作社印裝 _____B7 _ __ 五、發明説明(丨i) 起伏之不平坦表面形成,且形成金屬內連線202的區域較 未形成金屬內連線的區域,具有較高階的區域。 請參照第4B圖,蝕刻絕緣層204,直到至少暴露出金 屬內連線202之一,因而形成接觸窗開口 206。 請參照第4C圖,直接在上層絕緣層204b上,及接觸 窗開口 2〇6的側壁和底部形成一阻障層207。阻障層207 可由以下族群中之一所選出而組成,包括Ti、TiN ' Ta、 TaN、WN、TiSiN,和上述的組合所構成,用以改進接觸 窗電阻値,黏著特性且抑制金屬內連線202和形成接觸窗 插塞之導體材料彼此間的反應。之後,在阻障層207上沈 積一導體層208,用以做爲形成接觸窗插塞之用’其厚度 足夠塡滿接觸窗開口 206 (例如,約爲2000埃至6000埃 之間)。導體層208可由以下族群中之一所選出而組成’ 包括 W、A卜 Cu、Ti、TiN、多晶矽、W,Si、Al-Cu 和 Al-Cu-Si ’ 且藉由CVD、PVD、熱回流或力塡入程序。 請參照第4D圖,連續地蝕刻導體層208和阻障層 207,直到暴露出上層絕緣層204b的上層表面’因而形成 接觸窗插塞208a。導體層208和阻障層207的蝕刻程序是 經由化學機械硏磨法(CMP),或是使用濕式或乾式的回 蝕刻程序。以化學機械硏磨法(CMP)進行導體層208的 蝕刻時,係使用一硏磨物質,其中導體層2〇8對絕緣層204 的硏磨速率比的範圍,約從1:數百到數百:1。所使用之 硏磨物質,其中鎢之導體層208的硏磨速率’較佳爲氧化1 矽之絕緣層204或氮化矽之上層絕緣層(SiN或SiON)的 本紙張尺度適用中國國家標卑(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 Γ 3319PIF.DOC/002 A7 3319PIF.DOC/002 A7 經"1部中央樣準局貝Μ消资合作社印製 B7 _____ 五、發明説明(θ) 約5倍或更大。 另一方面,如果以回蝕刻程序來蝕刻導體層208,而假 如塡滿接觸窗開口 206的導體層208足以進行過度蝕刻, 則會形成如第5圖所示之內凹的接觸窗插塞208b。第5圖 係繪示依據本發明之第二實施例的一種改良’而形成之內 凹的接觸窗插塞208b。在後續進行絕緣層204平坦化-蝕 刻程序時,內凹的接觸窗插塞208b可用來做爲蝕刻終止 層。 然後,請參照第4E圖,以化學機械硏磨法(CMP)進 行平坦化-蝕刻程序,以平坦化絕緣層204和接觸窗插塞 208a。在化學機械硏磨法(CMP)時,上層絕緣層204b 被移除,且下層絕緣層204a的上層表面被平坦化。如此一 來,形成之接觸窗插塞208a或208b具有平的表面,且具 有與下層絕緣層204a的上層表面相同的水平位置。較佳之 化學機械硏磨法(CMP)係使用一硏磨物質’其中導體層 208對絕緣層204的硏磨速率比的範圍,約從1 :數百到 數百:1。 另一方面,當內凹的接觸窗插塞208b藉由過度蝕刻程 序形成時,用以使絕緣層204平坦化的化學機械硏磨法 (CMP),係以內凹的接觸窗插塞208b做爲蝕刻終止層, 如第5圖中之點線209所描畫。化學機械硏磨法(CMP) 之較佳的硏磨物質,其中導體層208和絕緣層2〇4的硏磨 速率比約爲1 : 10。 與第一實施例類似,因爲絕緣層2〇4中金屬內連線2〇2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
33I9PIF.DOC/002 A7 33I9PIF.DOC/002 A7 經滴部中戎標準局貝Η消費合作社印掣 五、發明説明(iy:) 和接觸窗開口 206之相對的高階部份,是以較其餘部份硏 磨速率高來進行平坦化-蝕刻程序,所以絕緣層204的平坦 化可以很容易的達成。此外,因爲上層絕緣層204b較下 層絕緣層204a具有較高硬度,而上層絕緣層204b的硏磨 速率較下層絕緣層204a慢,所以可以使絕緣層204有效的 平坦化。如此一來,可用以做爲內連線間之內層絕緣層的 下層絕緣層204a,與習知之半導體元件的絕緣層的厚度相 較之下,可以大大地減小。 另一方面,導體層208和絕緣層204可以使用化學機 械硏磨法(CMP)同時進行平坦化-蝕刻程序。在此情形下, 化學機械硏磨法(CMP)係使用蝕刻氧化矽層的硏磨物 質,亦即此硏磨物質對於鎢的導體層208、阻障層207、 氮化矽的上層絕緣層1 2〇4b和氧化矽的下層絕緣層204a之 連續地蝕刻,具有非選擇性(N〇n_Selectivity)。 然後,形成與接觸窗插塞208a或208b電性連接之上 層的內連線(圖中未顯示)。依據本發明之第二實施例, 因爲導體材料不殘存(Trapped ),且經沈積而在平坦化之 絕緣層2〇4的上層表面上形成一接觸窗插塞,所以即使上 層的內連線形成,內連線間不會形成橋接。 如前所述’本發明提供接觸窗插塞的優點,甚|以通 接’而此橋接係由絕緣層上層表面的刮痕 所造成。此乃因爲以(cmp)進行絕緣層 的平坦化之後,再以化學機械硏磨法(CMP)形成接觸窗 插塞。 nn· n 1 ί ίψ i (請先閱讀背面之注意事項再填寫本頁) 1 8 2 本紙張尺度制悄^^·^ (CNS) (2]Gx297 —- 33 I9p*F.D〇C/〇〇2 A7 B7 五、發明説明(id 況且’因爲絕緣層包, 緣層和具有較 賴,逝㈣诚有專竭兔—高階 口口,^^搜被有效地平坦化。 因此,本發明提供的另外優點是,絕緣層的厚度可以大大 地減小。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明’任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 高 (請先閱讀背面之注意事項再填寫本頁)
、1T 經滴部中央標率局員工消費合作社印製 本紙張尺度酬巾目 ( CNS ) Α4«/#Τ2Ϊ〇χ297^« )
Claims (1)
- 33 19PIF.DOC/002 A8 B8 C8 D8 六、申請專利範圍 1. 一種形成半導體兀件之接觸..窗插塞.的方法,包括下 列步驟: 在具有複數個擴散區的二·來導體基底上形成—導體結 構; 、口 在包含該導體結構的該半導體基底上形成〜絕緣層; 倉虫刻該絕緣層,直到至少暴露出該些擴散區之―,以 形成一接觸窗開口; 在該絕緣層上沈積一導體層’且以該導體層塡滿該接 觸窗開口; 蝕刻該導體層,直到暴露出該絕緣層的一土層表面, 以形成一接觸窗插塞;以及 藉由一平坦化-蝕刻程序,蝕刻包含該接觸窗插塞之該 絕緣層的該上層表面,其中該接觸窗插塞和該絕緣層均被 平坦化。 2 ·如申請專利範圍第1項所述之形成宰導體元件之接 觸窗插寨的方法,其中該絕緣層係選自一族群,該族群係 由Si〇2 ' USG (未摻雜的矽酸鹽玻璃)、BPSG (硼磷矽酸 鹽玻璃)、PSG.(磷矽酸鹽玻璃)、SiN、SiON、Si〇F、 S〇G (旋塗式玻璃)、pox (流動性的氧化物)和聚合物 所組成。 3.如申請專利範圍第1項所述之形成半導體元件之接 觸窗插塞的方法,其中該導體層係選自一族群’該族群係 由 W、A卜 Cu、Ti < TiN、多晶砂、W-Si、+Al-Cu 和 Al-Cu-Si 所組成,且藉由CVD、PVD、熱回流和力塡入程序其中之. 20 本纸浪尺度適用中國國家梂準(CNS > A4規格(210X297公釐) —^1 I >.1 an ^fnv (請先聞讀背面之注意事項再填寫本頁) 訂- 經濟部中央橾率局貝工消费合作社印*. 33 19PIF.DOC/002 經濟部中央揉率局貝工消费合作社印装 C8 . D8 六、申請專利範圍 一而形成y。 4. 如申請專利範圍第1項所述之形成^半導體元件之接 觸窗插塞的方法,其中蝕刻該導體層的步驟係選自一族 群,該族群係由一回蝕刻程序和一化學機械硏磨法所組 成。 5. 如申請專利範圍第4項所述之形成半導體元件之接 觸窗插塞的方法,其中該回餘.刻程序包括一濕式程序和一 乾式程序,其中之一。 6. 如申請專利範圍第4項所述之形成半導體元件之接 觸窗插塞的方法,其中該化學機械硏磨法係使用一硏磨物 質,且其中該導體層對該絕緣層的一硏磨速率比的範圍, 約從數百:1到Η數百。 7. 如申請專利範圍第1項所述之形成半導體元件之接 觸窗插塞的方法,其中蝕刻該導體層的步邊包括對該導體 層進行過度蝕刻,以形成一內凹的接觸窗插塞,且其中該 內凹的接觸窗插塞在進行該平坦化-蝕刻程序時,係做爲一 蝕刻終止層。 8. 如申請專利範圍第1項所述之形成半導體元件之接 觸窗插塞的方法,其中該平坦化-飩刻程序係使用一硏磨物 質,且其中該導體層對該絕緣層的一硏磨速率比的範圍, 約從1 :數百到數百:1。 9. 如申請專利範圍第1項所述之形成半導體元件之接 觸窗插塞的方法,其中在形成該導體層之前,更包括在包 含該接觸窗開口之該絕緣層上形成一阻障層。 (請先閲讀背面之注意事項再填寫本頁) '裝. 訂 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 33 19PIF.DOC/002 經濟部中夬標率局貝工消费合作社印装 C8 · D8 六、申請專利範圍 ίο.如申請專利範圍第9項所述之形成半導體元件之接 觸窗插塞的方法,其中該阻障層係選自一族群,該族群係 由 Ti、TiN、Ta、TaN、WN 和 TiSiN 所組成。 11. 一種形成半導體元件之接觸窗插塞的方法,包括下 列步驟: 在具有複數個擴散區的一半導體基底上形成一導體結 構; 連續地在包含該導體結構的該半導體基底上,形成一 第一絕緣層和一第二絕緣層,該第二絕緣層的硬度較該第 一絕緣層莨高; 連續地蝕刻該第二絕緣層和該第一絕緣層,直到至少 該些擴散區和該導體結構之一,以形成一接觸窗開 在該第二絕緣層上形成一導體層,且塡滿該接觸窗開 P '; 蝕刻該導體層,直到至少暴露出該第二絕緣層的一上 廢表面,以形成一接觸蜜插塞;以及 對包含該接觸窗插塞之該第二絕緣層和該第一絕緣 層,進行一王里化·蝕刻步驟,其中在進行該平坦化-蝕刻 步驟時,該第二絕緣層的蝕刻速率,較未形成該導體結構 和該接觸窗開口之該第二絕緣層的一低階區慢,且較該第 一絕緣層慢。 12. 如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中該第'一絕緣層係選自一族群,該 22 (請先閱讀背面之注意事項再填寫本頁) ”裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 33 19PIF.DOC/002 經濟部中央標準局貝工消费合作社印製 C8 · D8 六、申請專利範圍 族群係由Si02、USG(未摻雜的矽酸鹽玻璃)、BPSG (硼 磷矽酸鹽玻璃)、PSG(磷矽酸鹽玻璃)、SiOF、FOX (流 動性的氧化物)和聚合物,且該第二絕緣層係選自一族 群,該族群係由SiN、SiON、AIN、A1203、BN和類鑽石 的碳所組成。 13. 如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中該導體層係選自一族群,該族群 係由 W、A卜 Cu、Ti、TiN、多晶矽、W-Si、Al-Cu 和 Al-Cu-Si 所組成,且藉由CVD、PVD、熱回流和力塡入程序其中之 一而形成。 14. 如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中蝕刻該導體層的步驟係選自一族 群,該族群係由一回蝕刻程序和一化學機械硏磨法所組 成。 15. 如申請專利範圍第14項所述之形成半導體元件之 接觸窗插塞的方法,其中該回蝕刻程序包括一濕式程序和 一乾式程序其中之一。 16. 如申請專利範圍第14項所述之形成半導體元件之 接觸窗插塞的方法,其中該化學機械硏磨法係使用一硏磨 物質,且其中該第一絕緣層對該第二絕緣層的一硏磨速率 比的範圍,約從1 :數百到數百:1。 17. 如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中蝕刻該導體層的步驟包括對該導 >. . 體層進行過度蝕刻,以形成一內凹的接觸窗插塞,且其中 23 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準(CNS ) A4規格(2丨OX297公釐) 3319PIF.DOC/002 A8 B8 C8 D8 經濟部中央標率局工消费合作社印装 六、申請專利範圍 該內凹的接觸窗插塞在進行該平坦化-蝕刻程序時,係做爲 一倉虫刻終止層。 18·如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中該平坦化-蝕刻程序係藉由一化學 機械硏磨法,而使用一硏磨物質,且該第一絕緣層對該第 二絕緣層的一硏磨速率比的範圍,終從1:數百到數百:1。 19. 如申請專利範圍第11項所述之形成半導體元件之 接觸窗插塞的方法,其中在形成該導體層之前,更包括在 包含該接觸窗開α之該第二絕緣層上形成一阻障層。 20. 如申請專利範圍第19項所述之形晚半導體元件之 接觸窗插塞的方法,其中該阻障層係選自一族群,該族群 係由 Ti、TiN、Ta、TaN、WN 和 TiSiN 所組成。 21. —種形成半導體元件之接觸窗插塞的方法,包括下 列步驟: 在具有複數個擴散區的一半導體基底上形成一導體結 構; · 連續地在包含該導體結構的該半導體基底上,形成一 第一絕緣層和一第二絕緣層,該第二絕緣層的硬度較該第 一絕緣層爲高; 連續地餓刻該第二絕緣層和該第一絕緣層,直到至少 暴露出該些擴散區和該導體結構之一,以形成一接觸窗開 P ; 在該第二絕緣層上形成一導體層,且塡滿該接觸窗開 口;以及 24 ;^紙張尺度適用中ί國家^準(CNS ) A4说格(210X297公 {請先閲讀背面之注意事項再填寫本頁) -裝. 33 19PIF.DOC/002 A8 Bcl , D8 六、申請專利範圍 連續地對該導體層、該第二絕緣層和該第一絕緣層進 行一平坦化-蝕刻步驟,以形成一接觸窗插塞,並且使該第 一絕緣層平坦化,其中在進行該平坦化-蝕刻步驟時,該第 二絕緣層的蝕刻速率,較未形成該導體結構和該接觸窗開 口之該第二絕緣層的一低階區慢,且較該第一絕緣層慢。 22. 如申請專利範圍第21項所述之形成半導體元件之 接觸窗插塞的方法,其中在形成該導體層之前,更包括在 包含該接觸窗開口之該第二絕緣層上形成一阻障層。 23. 如申請專利範圍第22項所述之形成半導體元件之 接觸窗插塞的方法,其中該阻障層係選自一族群,該族群 係由 Ti、TiN、Ta、TaN、WN 和 TiSiN 所組成。 ^^1 ^^^1 m ^^^1 m —ί —^^1 - 1^1 H— 一eJ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局負工消费合作社印装 25 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19970024146 | 1997-06-11 | ||
KR1019980014850A KR100266749B1 (ko) | 1997-06-11 | 1998-04-25 | 반도체 장치의 콘택 플러그 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396576B true TW396576B (en) | 2000-07-01 |
Family
ID=26632828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087108698A TW396576B (en) | 1997-06-11 | 1998-06-03 | Method for forming the contact plug of semiconductor device |
Country Status (9)
Country | Link |
---|---|
US (1) | US6121146A (zh) |
JP (1) | JPH1131745A (zh) |
KR (1) | KR100266749B1 (zh) |
CN (1) | CN1127123C (zh) |
DE (1) | DE19826031C2 (zh) |
FR (1) | FR2764734B1 (zh) |
GB (1) | GB2326281B (zh) |
NL (1) | NL1009351C2 (zh) |
TW (1) | TW396576B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6727170B2 (en) * | 1998-02-16 | 2004-04-27 | Renesas Technology Corp. | Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof |
JPH11233621A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6218306B1 (en) * | 1998-04-22 | 2001-04-17 | Applied Materials, Inc. | Method of chemical mechanical polishing a metal layer |
KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
JP2000294640A (ja) | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
FR2795236B1 (fr) * | 1999-06-15 | 2002-06-28 | Commissariat Energie Atomique | Procede de realisation d'interconnexions notamment en cuivre pour dispositifs micro-electroniques |
US6225226B1 (en) * | 1999-12-13 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Method for processing and integrating copper interconnects |
US6420267B1 (en) * | 2000-04-18 | 2002-07-16 | Infineon Technologies Ag | Method for forming an integrated barrier/plug for a stacked capacitor |
KR100399064B1 (ko) * | 2000-06-30 | 2003-09-26 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
KR100373356B1 (ko) * | 2000-06-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체장치 제조방법 |
DE10208714B4 (de) * | 2002-02-28 | 2006-08-31 | Infineon Technologies Ag | Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung |
JP4034115B2 (ja) * | 2002-05-14 | 2008-01-16 | 富士通株式会社 | 半導体装置の製造方法 |
TW519858B (en) * | 2002-05-20 | 2003-02-01 | Via Tech Inc | Printing method for manufacturing through hole and circuit of circuit board |
JP3918933B2 (ja) * | 2002-12-06 | 2007-05-23 | Jsr株式会社 | 化学機械研磨ストッパー、その製造方法および化学機械研磨方法 |
CN1315189C (zh) * | 2003-05-06 | 2007-05-09 | 旺宏电子股份有限公司 | 字符线交接点布局结构 |
US6909131B2 (en) * | 2003-05-30 | 2005-06-21 | Macronix International Co., Ltd. | Word line strap layout structure |
DE102006030265B4 (de) * | 2006-06-30 | 2014-01-30 | Globalfoundries Inc. | Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur |
KR100955838B1 (ko) | 2007-12-28 | 2010-05-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 배선 제조 방법 |
DE102010028460B4 (de) | 2010-04-30 | 2014-01-23 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist |
CN103160781B (zh) * | 2011-12-16 | 2015-07-01 | 中国科学院兰州化学物理研究所 | 模具钢表面多层梯度纳米复合类金刚石薄膜的制备方法 |
CN104233222B (zh) * | 2014-09-26 | 2016-06-29 | 厦门大学 | 一种直接在Si衬底上生长六方氮化硼二维薄膜的方法 |
KR102406583B1 (ko) * | 2017-07-12 | 2022-06-09 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989000503A1 (en) * | 1987-07-21 | 1989-01-26 | Storage Technology Corporation | Control of printer functions via band id |
JPH0682660B2 (ja) * | 1987-08-17 | 1994-10-19 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 導電性スタツドを形成する方法 |
US4879257A (en) * | 1987-11-18 | 1989-11-07 | Lsi Logic Corporation | Planarization process |
US5094972A (en) * | 1990-06-14 | 1992-03-10 | National Semiconductor Corp. | Means of planarizing integrated circuits with fully recessed isolation dielectric |
US5124780A (en) * | 1991-06-10 | 1992-06-23 | Micron Technology, Inc. | Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization |
US5246884A (en) * | 1991-10-30 | 1993-09-21 | International Business Machines Corporation | Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop |
US5244534A (en) * | 1992-01-24 | 1993-09-14 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
DE4311484A1 (de) * | 1992-04-09 | 1993-10-14 | Micron Technology Inc | Verfahren zur Bildung einer leitfähigen Struktur auf der Oberfläche eines Substrats |
US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
EP0660393B1 (en) * | 1993-12-23 | 2000-05-10 | STMicroelectronics, Inc. | Method and dielectric structure for facilitating overetching of metal without damage to inter-level dielectric |
JPH07221292A (ja) * | 1994-02-04 | 1995-08-18 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
US5573633A (en) * | 1995-11-14 | 1996-11-12 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component |
US5885899A (en) * | 1995-11-14 | 1999-03-23 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component using a non-selective ammonium hydroxide slurry |
US5773314A (en) * | 1997-04-25 | 1998-06-30 | Motorola, Inc. | Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells |
US5915189A (en) * | 1997-08-22 | 1999-06-22 | Samsung Electronics Co., Ltd. | Manufacturing method for semiconductor memory device having a storage node with surface irregularities |
-
1998
- 1998-04-25 KR KR1019980014850A patent/KR100266749B1/ko not_active IP Right Cessation
- 1998-06-03 TW TW087108698A patent/TW396576B/zh not_active IP Right Cessation
- 1998-06-05 US US09/092,021 patent/US6121146A/en not_active Expired - Lifetime
- 1998-06-09 NL NL1009351A patent/NL1009351C2/nl not_active IP Right Cessation
- 1998-06-10 DE DE19826031A patent/DE19826031C2/de not_active Expired - Lifetime
- 1998-06-10 FR FR9807293A patent/FR2764734B1/fr not_active Expired - Lifetime
- 1998-06-11 JP JP10163107A patent/JPH1131745A/ja active Pending
- 1998-06-11 CN CN98102092A patent/CN1127123C/zh not_active Expired - Lifetime
- 1998-06-11 GB GB9812552A patent/GB2326281B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB9812552D0 (en) | 1998-08-05 |
CN1127123C (zh) | 2003-11-05 |
DE19826031A1 (de) | 1998-12-17 |
FR2764734B1 (fr) | 2002-11-08 |
FR2764734A1 (fr) | 1998-12-18 |
KR100266749B1 (ko) | 2000-09-15 |
KR19990006403A (ko) | 1999-01-25 |
CN1203444A (zh) | 1998-12-30 |
NL1009351C2 (nl) | 2000-02-23 |
JPH1131745A (ja) | 1999-02-02 |
GB2326281A (en) | 1998-12-16 |
NL1009351A1 (nl) | 1998-12-14 |
DE19826031C2 (de) | 2002-12-05 |
US6121146A (en) | 2000-09-19 |
GB2326281B (en) | 2000-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW396576B (en) | Method for forming the contact plug of semiconductor device | |
JP5093962B2 (ja) | 金属コンテナ構造の平坦化 | |
US6713835B1 (en) | Method for manufacturing a multi-level interconnect structure | |
TW495913B (en) | An interconnect structure of a semiconductor device with an air gap and method of manufacturing the same | |
US5985762A (en) | Method of forming a self-aligned copper diffusion barrier in vias | |
KR100230422B1 (ko) | 반도체장치의 커패시터 제조방법 | |
JP2004312007A (ja) | 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法 | |
US6495448B1 (en) | Dual damascene process | |
TW405212B (en) | The flatten process of interlayer dielectric | |
JP3485683B2 (ja) | 半導体装置のキャパシタ製造方法 | |
JP2005537646A (ja) | 開口部中に導電性材料を形成する方法および該方法に関する構造 | |
JPH10189603A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
KR100268459B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
US7332427B2 (en) | Method of forming an interconnection line in a semiconductor device | |
US7135783B2 (en) | Contact etching utilizing partially recessed hard mask | |
US6660650B1 (en) | Selective aluminum plug formation and etchback process | |
US6211079B1 (en) | Method for fabricating interconnects of a dynamic random access memory (DRAM) | |
TW386293B (en) | Fabrication of inter connection | |
US6620526B1 (en) | Method of making a dual damascene when misalignment occurs | |
TW408436B (en) | The manufacture method of metal plug having passivation layer | |
KR100718451B1 (ko) | 반도체 장치의 금속 배선 및 그 제조 방법 | |
KR100954685B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR20020006362A (ko) | 반도체 소자의 구리 배선층 형성 방법 | |
TW434864B (en) | Manufacturing method for copper metal damascene interconnect | |
TW383465B (en) | Damascene processing combining with borderless via technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |