CN1321450C - 形成金属－绝缘体－金属电容的方法 - Google Patents
形成金属－绝缘体－金属电容的方法 Download PDFInfo
- Publication number
- CN1321450C CN1321450C CNB2003101091090A CN200310109109A CN1321450C CN 1321450 C CN1321450 C CN 1321450C CN B2003101091090 A CNB2003101091090 A CN B2003101091090A CN 200310109109 A CN200310109109 A CN 200310109109A CN 1321450 C CN1321450 C CN 1321450C
- Authority
- CN
- China
- Prior art keywords
- metal
- insulator
- dielectric layer
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 48
- 239000002184 metal Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000002002 slurry Substances 0.000 claims description 3
- 229920002472 Starch Polymers 0.000 claims 1
- 235000019698 starch Nutrition 0.000 claims 1
- 239000008107 starch Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 229910000906 Bronze Inorganic materials 0.000 abstract 8
- 239000010974 bronze Substances 0.000 abstract 8
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 abstract 8
- 239000013078 crystal Substances 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 241000271510 Agkistrodon contortrix Species 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- -1 108 Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种于包含介电层、铜底部平板、铜布线及障蔽层的基层上形成金属-绝缘体-金属电容的方法，此金属-绝缘体-金属电容嵌入铜互连之中。该方法包含下列步骤：在该障蔽层上方的介电质中形成镶嵌(damascene)结构的通孔开口以及欲当作金属-绝缘体-金属电容上平板的开口；沉积一介电层于上述开口之上，此介电层当作金属-绝缘体-金属电容的中间绝缘体；形成一光阻层于欲当作金属-绝缘体-金属电容上平板的开口上方；执行一各向异性蚀刻步骤以去除通孔开口底下的介电层而暴露底下的铜布线，其中通孔开口的侧壁仍余留有介电层以充当金属障蔽；接着执行一般铜互连工艺的必要步骤(包含金属障蔽沉积、铜晶种沉积、铜电镀、及化学机械研磨)，以完成金属-绝缘体-金属电容。
Description
技术领域
本发明一般而言是关于半导体工艺，更明确地，是关于在铜金属镶嵌工艺中形成金属-绝缘体-金属(MIM)电容的方法。
背景技术
随着半导体技术的进步，半导体装置的尺寸正朝向逐渐缩小的趋势。为了缩小半导体装置的尺寸，则需减小特征(诸如，电容)所占据的面积。因此，半导体技术中已提议有一种金属-绝缘体-金属(MIM)电容。金属-绝缘体-金属电容已被广泛使用于混合模式信号装置及其他应用上。将金属-绝缘体-金属电容嵌入铜互连中是一种极有经济效益的作法。
R.Liu等人于Proc.2000 IITC，第111至113页(2000)中所提出之“SingleMask Metal-Insulator-metal (MIM) Capacitor with Copper DamasceneMetallization for sub-0.18μm Mixed Mode Signal and System-On-a-Chip(SoC)Applications”是早期有关在铜互连中形成金属-绝缘体-金属电容的技术文献。
然而，此已知技术的问题在于其平行板金属-绝缘体-金属电容的制造过程中，会由于额外的顶部平板金属工艺而造成下一层互连上的表面地形(topography)。此表面地形使金属镶嵌工艺变得较困难且需要化学机械研磨(CMP)以平坦化介电质的表面。
发明内容
有鉴于上述已知技术的问题，本发明的一个目的是提供一种嵌入铜互连中的平行板金属-绝缘体-金属电容，其是使用两相邻的铜层当作顶部平板及底部平板。
本发明的另一目的是利用金属-绝缘体-金属电容工艺中残留于铜互连侧壁上的介电质来当作障蔽(barrier)层，以藉此减少金属障蔽的厚度，其因此减少通孔(via)接触阻抗而又能增进应力迁移性能。
依据本发明的一个型态，提供一种于基层上配合铜互连工艺以形成金属-绝缘体-金属电容的方法，此基层包含介电层、铜底部平板、铜布线及障蔽层，该方法包含下列步骤：在该障蔽层上的介电质中形成镶嵌(damascene)结构的通孔开口以及欲当作金属-绝缘体-金属电容上平板的开口；沉积一介电层于上述开口之上，此介电层当作金属-绝缘体-金属电容的中间绝缘体；形成一光阻层于欲当作金属-绝缘体-金属电容上平板的开口上方；执行一各向异性蚀刻步骤以去除通孔开口底下的介电层而暴露底下的铜布线，其中通孔开口的侧壁仍余留有介电层；移除该光阻层；执行金属障蔽沉积；执行铜电镀(plating)以形成金属-绝缘体-金属电容上平板；及执行化学机械研磨(CMP)以使表面平坦化。
附图说明
现在将参考后附图形以描述本发明的示范实施例，其中：
图1显示了依据已知技术所制造的平行板金属-绝缘体-金属电容；及
图2至图6说明了依据本发明的一种制造金属-绝缘体-金属电容的方法。
具体实施方式
图1显示了已知技术中常见的一种平行板金属-绝缘体-金属电容结构100，其中102代表一般铜布线、104代表当作电容下平板的铜底部平板、106代表介电层、108代表当作电容上平板的铝顶部平板、及110代表层间介电质。该已知技术的工艺需要障蔽沉积、铝沉积、及铝图案化等繁琐步骤。此外，由于使用该已知技术的工艺，无可避免地造成一表面地形(topography)112，其将使得下一导线层的金属镶嵌工艺较难以进行，而需要在图案化步骤前增加一化学机械研磨(CMP)步骤以使介电层表面平坦化。
以下将参考图2至图6以描述本发明的形成金属-绝缘体-金属电容的方法。为简化本发明的叙述，以下说明并未涵盖完整的金属-绝缘体-金属电容工艺及铜金属镶嵌工艺，其中省略了熟悉此项技术者所熟知的一般半导体工艺的详细步骤。
首先，参考图2，其显示一基层200上的双镶嵌(dual damascene)结构的通孔(via)开口形成后的横断面图。该基层200包含一般铜布线202、当作电容下平板的铜底部平板204、障蔽(barrier)层206。在该基层200上方的介电质中形成开口208(以供后续形成金属-绝缘体-金属电容上平板)以及通孔开口210，其中开口208明显大于开口210。该障蔽层206可为使用电浆加强化学气相沉积(PECVD)所沉积的(例如，500埃)氮化硅(SiN)。由该图形中可看出，开口208及开口210底下的障蔽层206的厚度较其他部分为薄，此是因为开口之蚀刻工艺无可避免地对原本障蔽层造成些许侵蚀(erosion)。
接下来，使用电浆加强化学气相沉积法以沉积一介电层212，其将被当作金属-绝缘体-金属电容的中间绝缘体，如图3所示。由图形可知，介电层212亦覆盖开口210的底部及侧壁。此介电层212的厚度可为(例如)100至500埃，而此介电层212的材料可为(例如)氮化硅(SiN)。需注意，图3所示的通孔开口上方亦形成沟槽(trench)开口214，此工艺步骤的叙述已被省略以简化本发明的说明。
之后，一光阻(photoresist)层216被形成于开口208上方，如图4所示。由于金属-绝缘体-金属电容的尺寸通常为相对较大的(至少数微米)，所以该光阻层216的大小及重合(overlay)精准度可以是相当宽松的。
接着使用反应性离子蚀刻(RIE)以去除通孔开口210底下的介电质，而后将光阻层216移除，如图5所示。此时，通孔开口210下方的铜布线202已暴露。由于此处所使用的反应性离子蚀刻(RIE)是各向异性的(anisotropic)，亦即深度方向的蚀刻速度较水平方向的蚀刻速度为大，故通孔及沟槽的侧壁上仍覆盖有未被蚀刻掉的介电质210a及214a。这些侧壁上介电质210a及214a亦可作用为铜障蔽，而因此可减少后续需沉积的金属障蔽的厚度，以利降低成本并增进通孔及沟槽的性能。
最后，使用物理气相沉积(PVD)或化学气相沉积(CVD)以执行金属障蔽沉积、使用PVD或CVD以执行铜晶种沉积、执行铜电镀(plating)以形成铜顶部平板222、及执行化学机械研磨(CMP)，以同时完成金属-绝缘体-金属电容结构220及铜互连230，如图6所示。其中，铜底部平板204及铜顶部平板222分别为金属-绝缘体-金属电容结构220的上及下平板。需注意的是，上述步骤均与一般铜互连工艺的必要步骤相同，而无须增加额外的步骤。此外，由于先前所余留的侧壁上介电质210a及214a亦可作用为金属障蔽，因此上述金属障蔽沉积步骤得以沉积较一般已知技术更薄的障蔽层。
虽然本发明以上述内容描述有关一特定实施例的某些特点，但是不应解读本发明为仅限于任何这些特点或任何特定的实施例，而应参考后附的权利要求范围所提供与已知技术比较下的最广义的解读，以藉此合理地涵盖本发明的适当的范围。
Claims (6)
1.一种于基层上配合铜互连工艺以形成金属-绝缘体-金属电容的方法，此基层包含介电层、铜底部平板、铜布线及障蔽层，该方法包含：
在该障蔽层上方的介电质中形成镶嵌结构的通孔开口以及欲当作金属-绝缘体-金属电容上平板的开口；
在所述通孔开口上方形成沟槽开口；
沉积一介电层于上述通孔开口、欲当作金属-绝缘体-金属电容上平板的开口和沟槽开口之上，此介电层当作金属-绝缘体-金属电容的中间绝缘体；
形成一光阻层于欲当作金属-绝缘体-金属电容上平板的开口上方；
执行一各向异性蚀刻步骤以去除通孔开口底下的介电层而暴露底下的铜布线，其中通孔开口的侧壁仍余留有介电层；
移除该光阻层；
执行金属障蔽沉积；
执行铜电镀以形成金属-绝缘体-金属电容上平板；及
执行化学机械研磨以使表面平坦化。
2.如权利要求1所述的方法，其特征在于，该基层中的该障蔽层为使用电浆加强化学气相沉积法所沉积的氮化硅。
3.如权利要求2所述的方法，其特征在于，该障蔽层的厚度为500埃。
4.如权利要求1所述的方法，其特征在于，当作金属-绝缘体-金属电容的中间绝缘体的介电层使用电浆加强化学气相沉积法所沉积的氮化硅。
5.如权利要求4所述的方法，其特征在于，该介电层的厚度为100至500埃。
6.如权利要求1所述的方法，其特征在于，该各向异性蚀刻是反应性离子蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101091090A CN1321450C (zh) | 2003-12-05 | 2003-12-05 | 形成金属－绝缘体－金属电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101091090A CN1321450C (zh) | 2003-12-05 | 2003-12-05 | 形成金属－绝缘体－金属电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1624893A CN1624893A (zh) | 2005-06-08 |
| CN1321450C true CN1321450C (zh) | 2007-06-13 |
Family
ID=34758838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101091090A Expired - Lifetime CN1321450C (zh) | 2003-12-05 | 2003-12-05 | 形成金属－绝缘体－金属电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1321450C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110349761B (zh) * | 2019-07-05 | 2021-04-06 | 中国科学院微电子研究所 | 一种具有通孔阵列的平板电容结构制造方法及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
| US6413815B1 (en) * | 2001-07-17 | 2002-07-02 | Macronix International Co., Ltd. | Method of forming a MIM capacitor |
| US6468873B1 (en) * | 2001-11-01 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM formation method on CU damscene |
| US20030102522A1 (en) * | 2001-12-05 | 2003-06-05 | Samsung Electronics Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
-
2003
- 2003-12-05 CN CNB2003101091090A patent/CN1321450C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
| US6413815B1 (en) * | 2001-07-17 | 2002-07-02 | Macronix International Co., Ltd. | Method of forming a MIM capacitor |
| US6468873B1 (en) * | 2001-11-01 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM formation method on CU damscene |
| US20030102522A1 (en) * | 2001-12-05 | 2003-06-05 | Samsung Electronics Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1624893A (zh) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133144A (en) | Self aligned dual damascene process and structure with low parasitic capacitance | |
| CN101091243B (zh) | 单掩模通孔的方法和装置 | |
| CN1169209C (zh) | 铝连接的制作方法 | |
| US6309957B1 (en) | Method of low-K/copper dual damascene | |
| KR100219508B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| US6576525B2 (en) | Damascene capacitor having a recessed plate | |
| JPH06326065A (ja) | 半導体デバイスおよび製造方法 | |
| US7074716B2 (en) | Method of manufacturing a semiconductor device | |
| US6503827B1 (en) | Method of reducing planarization defects | |
| CN1242473C (zh) | 半导体器件及其制造方法 | |
| US6429119B1 (en) | Dual damascene process to reduce etch barrier thickness | |
| US6077768A (en) | Process for fabricating a multilevel interconnect | |
| CN1321450C (zh) | 形成金属－绝缘体－金属电容的方法 | |
| US7109565B2 (en) | Finger metal-insulator-metal capacitor device with local interconnect | |
| CN1110071C (zh) | 平面化半导体基片的方法 | |
| US6706589B2 (en) | Manufacturing of capacitors with metal armatures | |
| US6458708B1 (en) | Method for forming metal wiring in semiconductor device | |
| CN112992785A (zh) | 半导体结构的形成方法 | |
| US6281114B1 (en) | Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication | |
| KR20030049000A (ko) | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 | |
| US6331471B1 (en) | Method for improving peeling issues during fabrication of integrated circuits | |
| KR100721190B1 (ko) | 반도체 메모리소자 제조방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR20020011477A (ko) | 금속캡핑층을 이용한 다마신구조의 금속배선방법 | |
| US7517799B2 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111129 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111129 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20070613 |
|
| CX01 | Expiry of patent term |