CN1110071C - 平面化半导体基片的方法 - Google Patents

平面化半导体基片的方法 Download PDF

Info

Publication number
CN1110071C
CN1110071C CN98114960A CN98114960A CN1110071C CN 1110071 C CN1110071 C CN 1110071C CN 98114960 A CN98114960 A CN 98114960A CN 98114960 A CN98114960 A CN 98114960A CN 1110071 C CN1110071 C CN 1110071C
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor chip
district
depressed area
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98114960A
Other languages
English (en)
Other versions
CN1204866A (zh
Inventor
金昶圭
崔志铉
洪锡智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1204866A publication Critical patent/CN1204866A/zh
Application granted granted Critical
Publication of CN1110071C publication Critical patent/CN1110071C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

一种平面化半导体基片的方法，利用半导体基片上绝缘体腐蚀选择性的差别。该方法包括的步骤是：湿法腐蚀凸出区上部边缘的第二和第一绝缘层直到第一绝缘层的部分在上部边缘露出为止；在第一和第二绝缘层上形成第三绝缘层；湿法腐蚀第三和第二绝缘层直到第一绝缘层的上部表面露出为止。湿法腐蚀期间，第二绝缘层的腐蚀要比第三绝缘层快。借助这种方法，半导体基片具有平的表面。

Description

平面化半导体基片的方法
本发明总体上涉及平面化半导体基片的方法，尤其涉及利用绝缘体腐蚀选择性的差别来平面化半导体基片上层间绝缘膜的方法。
随着半导体器件集成度的逐渐提高，为了平面化诸如形成在半导体基片上的层间绝缘层等绝缘层，大量努力都用在平面化工艺上。近来，为LOCOS(局部区域氧化)工艺，STI(浅沟道隔离)工艺已经广泛地用于电隔离半导体基片上的器件单元，器件单元间台阶的增加要求各种各样的平面化技术。
例如，已经有几种平面化绝缘层的方法，BPSG(硼磷硅酸盐玻璃)回流工艺，SOG(旋涂玻璃)或光刻胶深腐蚀工艺和CMP(化学机械抛光)工艺。特别是CMP工艺，与其它工艺相比，其能用于平面化更大的面积，并且是在低温下完成。由于这些优点，这种CMP工艺已广泛用在基片的平面化中。抛光平面化基片的这种CMP工艺例如在美国专利US 5,064,683(1996年2月27日授权)中公开。
然而，利用CMP工艺的基片平面化导致三个主要问题：第一、具有盘形基片结构，产生凹坑(dishing)现象。第二、抛光浆料污染基片。第三、使用CMP工艺期间产生的颗粒污染基片和抛光平面化装置。
本发明欲解决这些问题，其目的是提供一种利用绝缘体腐蚀选择性的差别来平面化半导体基片的方法。
根据本发明的一个方面，提供了一种平面化半导体基片的方法，该半导体基片具有不平的形貌，包括相互邻近的凸出区和凹陷区。在半导体基片上保形地顺序地形成第一和第二绝缘层之后，进行湿法腐蚀工艺以除去凸出区上部边缘的第二和第一绝缘层，直到上部边缘暴露出第一绝缘层的部分。接着，在第一和第二绝缘层上形成第三绝缘层，然后进行湿法腐蚀工艺以除去第三和第二绝缘层，直到暴露出第一绝缘层的上部表面。湿法腐蚀工艺期间，由于第二绝缘层相对于第一或者第三绝缘层具有相对高的腐蚀选择性，因此第二绝缘层要比第三绝缘层腐蚀的要快。该半导体基片可以有平的表面。
根据本发明的另一个方面，提供了一种平面化半导体基片的方法，该半导体基片具有不平的形貌，包括相互邻近的凸出区和凹陷区。通过HDP CVD工艺或者ECR CVD工艺将第一、第二和第三绝缘层顺序形成在该凸出和凹陷区，对第三和第二绝缘层进行湿法腐蚀，直到暴露出第一绝缘层的上部表面。沉积第二绝缘层，同时在其形成期间腐蚀，以比其它部分更快地腐蚀凸出区的上部边缘，由此，在包括于凸出区上部边缘暴露的第一绝缘层的第二绝缘层上形成第三绝缘层。
参考附图，本领域技术人员可以更好地理解本发明，并且本发明的目的将变得更清楚，其中：
图1A到1F是显示根据本发明的第一实施例用于平面化半导体基片的方法的工艺步骤的操作流程图；
图2A到2E是显示根据本发明的第二实施例用于平面化半导体基片的方法的工艺步骤的操作流程图。
下面结合优选实施例说明本发明，但应当认识到，本发明可作出很多改变和修改，本发明的范围除受权利要求限定外并不受限于这些优选实施例。
图1A到1F展示了根据本发明的第一实施例平面化半导体基片的方法。
见图1A，图形12，例如多个金属互连线12a，12b和12c，形成在半导体基片10上。在图1A所示的实施例中，金属互连线具有彼此不同的尺寸。因此，半导体基片10具有包括相互邻近的凸出区(例如，金属互连线)和凹陷区的不平的形貌。第一绝缘层14形成在具有互连线12a，12b和12c的半导体基片10上，之后，第二绝缘层16形成在第一绝缘层14上。第二绝缘层16选自由SiOF、PSG(磷硅玻璃)、BN(氮化硼)和BPSG(硼磷硅玻璃)构成的组的一种，并且相对于第一绝缘层14具有相对高的腐蚀选择性。这里，凸出区可由金属间介质构成，取代金属互连线，凹陷区可以是半导体基片10。
正如能从图1B所见，进行使用氩(Ar)气的溅射工艺，直到第二绝缘层16上部边缘的全部及第一绝缘层14上部边缘的部分被去除为止。结果暴露出对应的金属互连线的上部边缘。
参考图1C，氧化物的第三绝缘层18通过CVD(化学气相沉积)工艺形成在基片之上，该CVD工艺从HDP(高密度等离子体)CVD工艺及ECR(电子回旋共振)CVD工艺中选取。第三绝缘层18相对于第二绝缘层16具有相对低的腐蚀选择性。在HDP CVD或者ECR CVD工艺期间，沉积和腐蚀同时进行。由于这个原因，具有大图形尺寸的金属互连线12a上就形成具有大台阶和大尺寸的CVD层18a。在金属互连线12b和12c上相应形成具有小台阶和小尺寸的CVD层18b和18c。
图1D到1F展示了用于平面化绝缘层的湿法腐蚀步骤。首先见图1D，连续进行第三绝缘层18的湿法腐蚀直到露出凸出区的第二绝缘层16两端。
接着，如图1E和1F所示，如果连续地进行湿法腐蚀，暴露的第二绝缘层16的腐蚀要比第三绝缘层18为快，由此可以使半导体基片具有平的表面。然而，尽管形成在金属互连线12a上的第三绝缘层18薄，但与第三绝缘层相比，去除第二绝缘层16要快的多。这是因为，相对于第一和第三绝缘层14和18，第二绝缘层16具有相对大的腐蚀选择性。而且，由于与第一或第三绝缘层相比，第二绝缘层16相对较薄，因此它能极快地去除，这从图1E中可见。
另一方面，由于形成在金属互连线12b和12c之上的第二和第三绝缘层在宽度上要比形成在金属互连线线12a上的第二和第三绝缘层要窄的多，尽管没有示出，在部分地腐蚀掉形成在金属互连线12a之上的第二和第三绝缘层的同时，形成在金属互连线12b和12c之上的第二和第三绝缘层能够完全地去除。
而且，从如上描述可以显见，即使形成在金属互连线12a上的第三绝缘层18未被完全去除，半导体基片仍可以具有如图1F所示的期望的平的表面。这是因为，第二绝缘层16能够在第三绝缘层18全部去除之前完全去除。
下面参考图2A到2E说明根据本发明的第二实施例的平面化半导体基片的方法。
参考图2A，半导体基片100已经具有经腐蚀形成的用于定义器件隔离区(沟槽隔离区情况下)的沟槽120，其内填充绝缘材料。沟槽120形成后，在沟槽120两侧壁和底部上以及在半导体基片100上形成第一绝缘层140，之后，在第一绝缘层140上形成第二绝缘层160。因此，半导体基片100就具有不平的形貌，包括相互邻近的凸出区(例如除沟槽外的半导体基片区100a和100c)和凹陷区(例如沟槽)100b。类似于第一实施例，本实施例中的第二绝缘层160是从SiOF、PSG、BN和BPSG构成的组中选取的一个构成的，并且相对于第一绝缘层140具有相对大的腐蚀选择性。
如图2B所示，进行使用氩(Ar)气的溅射工艺，直到第二绝缘层160上部边缘的全部及第一绝缘层140上部边缘的部分被去除为止。结果暴露出沟槽120的上部边缘。
参考图2C，氧化物的第三绝缘层180通过CVD工艺形成在基片之上，该CVD工艺是从HDP CVD工艺和ECR CVD工艺中选取的。相对于第二绝缘层160，第三绝缘层180具有相对低的腐蚀选择率。在HDP CVD或ECRCVD工艺期间，具有大图形尺寸的凸出区100a和100c上形成了具有大台阶和大尺寸的CVD层180a和180c。在凹陷区100b，例如沟槽120内形成了具有小台阶和小尺寸的CVD层180b。
参考图2D和2E，进行用于平面化绝缘层的湿法腐蚀步骤。首先，如图2D所示，连续进行第三绝缘层180的湿法腐蚀，直到凸出区的第二绝缘层160的端部露出为止。如果湿法腐蚀是连续地进行，暴露的第二绝缘层160的腐蚀要比第三绝缘层180快得多，由此可以获得平表面的半导体基片，如图2E所示。
在第三和第二绝缘层的湿法腐蚀期间，即使形成在凸出区100a的第三绝缘层180薄，与第三绝缘层相比，第二绝缘层160仍可很快地去除。这是因为，相对于第一和第三绝缘层140和180，第二绝缘层160具有相对高的腐蚀选择性，而且是因为对第一或第三绝缘层，第二绝缘层160具有相对薄的厚度。
此外，即使形成在凸出区100a和100c上的第三绝缘层180未完全去除，半导体基片仍可具有期望的平的表面，如图2E所示，因为第二绝缘层160能够在第三绝缘层18全部去除之前完全去除。
另一方面，如果通过HDP CVD工艺或者ECR CVD工艺，上述所有的第一、第二和第三绝缘层被形成在其上具有金属互连线图形12或沟槽120的半导体基片上，那么，在不使用氩气溅射工艺时它们也能形成。这是因为，绝缘层能被沉积，并同时被腐蚀。特别是，由于图形的上部边缘或者沟槽的上部边缘是以最大的腐蚀选择性腐蚀的，因此非连续绝缘层，例如凸出和凹陷绝缘层可被形成在半导体基片上。在这种情况下，第二绝缘层是由相对于第一和第三绝缘层具有相对大的腐蚀选择性的材料制成的。该材料是从由SiOF、PSG、BN和BPSG构成的组中选取的。第三绝缘层是从由HDP CVD氧化物及ECR CVD氧化物构成的组中选择的一个构成的。
因此，本发明提供了半导体基片的优点，其通过湿法腐蚀，在不产生凹陷现象及浆料和颗粒污染的情况下，能够获得平的表面。

Claims (11)

1.一种平面化半导体基片的方法，包括以下步骤：
制备半导体基片，该半导体基片具有不平的形貌，包括相互邻近的凸出区和凹陷区；
在凸出和凹陷区上保形地顺序形成第一和第二绝缘层；
湿法腐蚀凸出区上部边缘的第二和第一绝缘层直到在该上部边缘暴露出第一绝缘层的部分；
在第一和第二绝缘层上形成第三绝缘层，所述第二绝缘层相对于第一或第三绝缘层具有相对大的腐蚀选择性；以及
湿法腐蚀第三和第二绝缘层，直到第一绝缘层的上部表面露出为止；
其中第二绝缘层比第三绝缘层腐蚀得快。
2.根据权利要求1所述的方法，其中，所述第二和第一绝缘层通过使用氩气的溅射工艺去除。
3.根据权利要求1所述的方法，其中，所述第二绝缘层是由从SiOF、PSG、BN和BPSG构成的组中选择的一个制成的。
4.根据权利要求1所述的方法，其中，所述第三绝缘层是由从HDP CVD氧化物和ECR CVD氧化物构成的组中选择的一个制成的。
5.根据权利要求1所述的方法，其中，所述凸出区包括金属间介质图形区，凹陷区包括半导体基片。
6.根据权利要求1所述的方法，其中，所述凸出区包括半导体基片，凹陷区包括沟槽区。
7.一种平面化半导体基片的方法，包括以下步骤：
制备半导体基片，该半导体基片具有不平的形貌，包括相互邻近的凸出区和凹陷区；
通过HDP CVD工艺或者ECR CVD工艺在凸出和凹陷区上顺序形成第一、第二和第三绝缘层，所述第二绝缘层相对于第一或第三绝缘层具有相对大的腐蚀选择性；以及
湿法腐蚀第三和第二绝缘层直到第一绝缘层的上部表面露出为止；
其中第二绝缘层被沉积，同时在其形成期间被腐蚀，以比其它部分更快地湿法腐蚀凸出区的上部边缘，由此第三绝缘层形成在包括露出在凸出区上部边缘的第一绝缘层的第二绝缘层上。
8.根据权利要求7所述的方法，其中，所述第二绝缘层是由从SiOF、PSG、BN和BPSG构成的组中选择的一个制成的。
9.根据权利要求7所述的方法，其中，所述第三绝缘层是由从HDP CVD氧化物和ECR CVD氧化物构成的组中选择的一个制成的。
10.根据权利要求7所述的方法，其中，所述凸出区包括金属间介质图形区，凹陷区包括半导体基片。
11.根据权利要求7所述的方法，其中所述凸出区包括半导体基片，凹陷区包括沟槽区。
CN98114960A 1997-05-17 1998-05-17 平面化半导体基片的方法 Expired - Fee Related CN1110071C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19115/1997 1997-05-17
KR1019970019115A KR100240879B1 (ko) 1997-05-17 1997-05-17 반도체 장치의 평탄화 방법
KR19115/97 1997-05-17

Publications (2)

Publication Number Publication Date
CN1204866A CN1204866A (zh) 1999-01-13
CN1110071C true CN1110071C (zh) 2003-05-28

Family

ID=19506154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98114960A Expired - Fee Related CN1110071C (zh) 1997-05-17 1998-05-17 平面化半导体基片的方法

Country Status (7)

Country Link
US (1) US6214735B1 (zh)
EP (1) EP0878836B1 (zh)
JP (1) JP3636887B2 (zh)
KR (1) KR100240879B1 (zh)
CN (1) CN1110071C (zh)
DE (1) DE69837059T2 (zh)
TW (1) TW388084B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295782B1 (ko) * 1999-07-03 2001-07-12 윤종용 얕은 트렌치 소자분리 방법
KR100547242B1 (ko) * 1999-12-22 2006-02-01 주식회사 하이닉스반도체 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
US6737333B2 (en) * 2001-07-03 2004-05-18 Texas Instruments Incorporated Semiconductor device isolation structure and method of forming
KR100741887B1 (ko) * 2001-12-28 2007-07-23 매그나칩 반도체 유한회사 반도체 소자의 평탄화 방법
KR100832106B1 (ko) * 2006-12-05 2008-05-27 삼성전자주식회사 반도체 소자의 제조방법
KR100835420B1 (ko) * 2006-12-27 2008-06-04 동부일렉트로닉스 주식회사 반도체장치의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1165014A (en) * 1981-04-13 1984-04-03 Kei Kurosawa Method for manufacturing semiconductor device
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4642162A (en) * 1986-01-02 1987-02-10 Honeywell Inc. Planarization of dielectric layers in integrated circuits
FR2620861B1 (fr) * 1987-09-22 1990-01-19 Schiltz Andre Procede de realisation d'isolement lateral a structure plane
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
JP3128811B2 (ja) * 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
FR2680276B1 (fr) * 1991-08-05 1997-04-25 Matra Mhs Procede de controle du profil de gravure d'une couche d'un circuit integre.
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5541427A (en) * 1993-12-03 1996-07-30 International Business Machines Corporation SRAM cell with capacitor
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5872401A (en) * 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
US5946592A (en) * 1998-03-19 1999-08-31 Winbond Electronics, Corp. Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
US5920792A (en) * 1998-03-19 1999-07-06 Winbond Electronics Corp High density plasma enhanced chemical vapor deposition process in combination with chemical mechanical polishing process for preparation and planarization of intemetal dielectric layers
TW434804B (en) * 1998-04-18 2001-05-16 United Microelectronics Corp Chemical mechanical polishing method of shallow trench isolation

Also Published As

Publication number Publication date
KR100240879B1 (ko) 2000-01-15
KR19980083713A (ko) 1998-12-05
EP0878836B1 (en) 2007-02-14
JP3636887B2 (ja) 2005-04-06
CN1204866A (zh) 1999-01-13
DE69837059T2 (de) 2008-02-07
EP0878836A2 (en) 1998-11-18
TW388084B (en) 2000-04-21
JPH10326779A (ja) 1998-12-08
DE69837059D1 (de) 2007-03-29
US6214735B1 (en) 2001-04-10
EP0878836A3 (en) 1999-09-15

Similar Documents

Publication Publication Date Title
CN1099133C (zh) 用于浅沟槽绝缘隔离的空隙填充及平面化工艺方法
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
US6133144A (en) Self aligned dual damascene process and structure with low parasitic capacitance
US6486059B2 (en) Dual damascene process using an oxide liner for a dielectric barrier layer
US6503827B1 (en) Method of reducing planarization defects
US5461010A (en) Two step etch back spin-on-glass process for semiconductor planarization
EP0848419A1 (en) Method of making an aluminum contact
CN1192050A (zh) 半导体器件
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
KR100706380B1 (ko) 물결무늬 금속화층 생성을 위한 리소그래피 방법
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
CN1110071C (zh) 平面化半导体基片的方法
CN1100343C (zh) 在半导体器件中形成接触塞的方法
US6472308B1 (en) Borderless vias on bottom metal
CN1107968C (zh) 在互连图形上形成平面化介质层的方法及多层互连图形结构
US6391761B1 (en) Method to form dual damascene structures using a linear passivation
US20010055840A1 (en) Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact
CN1114942C (zh) 在集成电路中形成接触销且同时平面化衬底表面的方法
KR100301530B1 (ko) 반도체소자의 층간 절연막 형성방법
US6417106B1 (en) Underlayer liner for copper damascene in low k dielectric
KR100443148B1 (ko) 반도체소자의 제조방법
KR100560307B1 (ko) 반도체 소자 제조방법
WO1997013272A1 (en) An efficient and economical method of planarization of multilevel metallization structures in integrated circuits using cmp
US8048799B2 (en) Method for forming copper wiring in semiconductor device
CN1248059A (zh) 平坦的金属层间介电层或内层介电层的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030528

Termination date: 20130517