CN1100343C - 在半导体器件中形成接触塞的方法 - Google Patents

在半导体器件中形成接触塞的方法 Download PDF

Info

Publication number
CN1100343C
CN1100343C CN98117491A CN98117491A CN1100343C CN 1100343 C CN1100343 C CN 1100343C CN 98117491 A CN98117491 A CN 98117491A CN 98117491 A CN98117491 A CN 98117491A CN 1100343 C CN1100343 C CN 1100343C
Authority
CN
China
Prior art keywords
interlayer dielectric
conductive layer
layer
district
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98117491A
Other languages
English (en)
Other versions
CN1211066A (zh
Inventor
尹普彦
丁寅权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1211066A publication Critical patent/CN1211066A/zh
Application granted granted Critical
Publication of CN1100343C publication Critical patent/CN1100343C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

采用多步选择性抛光技术在半导体器件中形成接触塞的方法，选择性去掉层间绝缘膜和导电层，从而使CMP层的平整度和均匀性提高。该方法包括在具有多个扩散层和导电层的半导体衬底上形成层间绝缘膜。在淀积时层间绝缘膜具有不平整的上表面，其轮廓与形成于半导体衬底上的底层产生轮廓仿形。穿过层间绝缘膜开出接触孔，以暴露导电层的上表面或除导电层外的半导体衬底、在所得结构上淀积第二导电层。对所得结构进行多次选择性抛光是本发明的关键步骤。

Description

在半导体器件中形成接触塞的方法
本发明涉及一种制造半导体器件的方法，特别涉及一种利用多相选择性化学机械抛光(CMP)工艺形成接触塞的方法。
图1a-1c是展示形成接触塞的现有技术方法的流程图。
参见图1a，提供具有单元阵列区(a)和外围电路区(b)的半导体衬底10。在单元阵列区(a)上形成栅极层12。从半导体衬底10的底部起栅极层12依次包括多晶硅层图形12a、硅化物图形12b和绝缘间隔层12c。在包括栅极层12的半导体衬底10上形成层间绝缘膜14。注意，在淀积时层间绝缘膜14有不平整上表面。即，因为层间绝缘膜14趋于保形，所以层间绝缘膜14的上表面与半导体10上形成的底层结构产生的轮廓仿形。换言之，单元阵列区(a)和外围电路区(b)的表面位置十分不同，产生了巨大的台阶。
参见图1b，穿层间绝缘膜14开出接触孔16，以暴露除栅极层12之外的半导体衬底的上表面。在层间绝缘膜14上淀积导电层18，例如多晶硅层，以过度填充接触孔16。导电层18与底层14产生的形貌仿形。
参见图1c，利用CMP工艺一步去除导电层18即多晶硅层和层间绝缘膜14，从而平面化层间绝缘膜14，并形成接触塞20。
注意到，上述CMP工艺必须使用相对于多晶硅层18和层间绝缘膜14不具有去除选择率的浆料，即具有相同的去除速率，这样一步同时去掉了多晶硅层18和层间绝缘膜14。
然而，上述常规方法有许多问题。具有上述特性的浆料的生产很难，且CMP工艺的结束点也很难控制。
而且，接触孔16不可避免地形成得很深。即，因为单元阵列区(a)的层间绝缘膜14形成得很厚，为CMP工艺提供裕度。
另外，去掉大量层间绝缘膜14和多晶硅层18的一步CMP工艺会使CMP层的平整度和均匀性很差。
通过在外围电路区(b)形成假栅，并平面化层间绝缘膜14可以实现CMP工艺的裕度。然而，假栅对器件有影响，会造成器件电特性的退化。
本发明旨在解决这些问题，本发明的目的是提供一种平面化的多晶硅绝缘体表面。
本发明另一目的是平面化绝缘层。
本发明再一目的是提供利用多相选择性CMP工艺形成接触塞的方法。
通过提供具有第一和第二区的半导体衬底可以实现本发明的上述和其它目的。在第一导电层图形上形成第一导电层图形。在包括第一导电层图形的半导体衬底上形成层间绝缘膜，第二区上的层间绝缘膜的位置低于第一区上的层间绝缘膜的位置。穿过层间绝缘膜开出接触孔，以暴露除第一导电层图形外的半导体衬底和第一导电层图形的部分上表面。在层间绝缘膜上形成第二导电层，过度填充接触孔。对第二导电层进行第一抛光工艺，以暴露第一区上的层间绝缘膜的上表面。利用第二区的第二导电层的其余部分作掩模，平行于第二区的第二导电层下的层间绝缘膜的上表面，对第一区上的层间绝缘膜进行第二抛光工艺。对第二导电层进行第三抛光工艺，从而完全去掉第二区上的第二导电层。
根据本发明，对半导体衬底采用分别去掉层间绝缘膜和导电层的多相选择性CMP工艺。
或者，可以分别依次对第一和第二区进行选择性CMP工艺，并且可以重复该工艺，以提供平面化的金属绝缘体表面。
结合以下各附图，本领域的技术人可以理解本发明，清楚本发明的目的。
图1a-1c展示了形成接触塞的现有技术的工艺流程；
图2a-2f展示了本发明第一实施例形成接触塞的新颖方法的工艺流程；及
图3a-3f展示了本发明第二实施例形成接触塞的新颖方法的工艺流程。
下面将结合附图2和3说明本发明的优选实施例。
参见图2，提供具有单元阵列区(a)和外围电路区(b)的半导体衬底100。在单元阵列区(a)上形成栅极层102。从半导体衬底100底部起，栅极层102依次包括多晶硅层图形102a、硅化物层图形102b和绝缘间隔层102c。在包括栅极层102的半导体衬底100上形成层间绝缘膜104。注意，淀积时层间绝缘膜104有不平整的上表面。即，因为层间绝缘膜104趋于保形，所以层间绝缘膜104的上表面与半导体100上形成的底层结构产生的轮廓仿形。换言之，单元阵列区(a)和外围电路区(b)的表面位置十分不同，产生了巨大的台阶。
形成的层间绝缘膜104例如可以是SiO2层、未掺杂硅酸盐玻璃(USG)层、BPSG层、PSG(磷硅玻璃)、SiN(氮化硅)层、SiON(氧氮化硅层)、SOG(旋涂玻璃)、FOX(可流动氧化物)层、绝缘聚合物及这些膜的复合层。SiO2层通过例如LPCVD(低压化学汽相淀积)、PECVD(等离子增强化学汽相)及HDP(高密度等离子体)等常规方法形成。
参见图2b，穿过单元阵列区(a)的层间绝缘膜104开出接触孔106，以暴露除栅极层102外的部分半导体衬底100。在层间绝缘膜104上淀积导电层108，以过度填充接触孔106。导电层108与底层104产生的形貌仿形。导电层108包括例如W(钨)、Cu(铜)、Al(铝)等金属层，如WSi、Al-Cu、Al-Cu-Si等金属合金，和如多晶硅等非金属导电材料。本发明的该实施例中用多晶硅层作导电层108。
以下的顺序工艺是本发明的关键。参见图2c，对半导体衬底100进行第一选择性CMP工艺，从而去掉单元阵列区(a)的多晶硅层108，直到单元阵列区(a)的层间绝缘膜104的上表面为止。该CMP工艺采用对多晶硅有选择性的廉价浆料。由于摩擦力增大，单元阵列区(a)的层间绝缘膜104用作腐蚀停止层，当单元阵列区(a)的层间绝缘膜104暴露后，表示工艺的结束点。另一方面，外围电路区(b)的多晶硅层108仍存在。
参见图2d，对半导体衬底100进行第二选择性CMP工艺，平行于外围电路区(b)的层间绝缘膜104的上表面去掉单元阵列区(a)的层间绝缘膜104。
此时，轻微地腐蚀接触孔106中的多晶硅层108及单元阵列区(a)的层间绝缘膜104，从而形成平整的多晶硅-绝缘体层。
对层间绝缘膜104进行的第二CMP工艺使用对层间绝缘膜104有选择性的廉价浆料。注意，因为外围电路区(b)的层间绝缘膜104被其余多晶硅层108掩蔽，所以该部分层间绝缘膜104没有去除。因此，与常规方法相比，可以尽可能薄地形成层间绝缘膜104。
参见图2e，对半导体衬底100进行第三选择性CMP，选择性去掉其余多晶硅层108，暴露其下的层间绝缘层104的表面、第三CMP工艺使用对多晶硅层108有选择性即相对于层间绝缘膜104有高去除选择率的廉价浆料。
对层间绝缘膜104进行第四CMP工艺或抛光工艺，消除单元阵列区(a)和外围电路区(b)间的细小台阶覆盖，从而形成平面化的多晶硅-绝缘体层，即平整的接触塞110和平整的层间绝缘膜104，如图2f所示。
或者，在进行了第一CMP工艺后，如图2c所示，再重复进行对单元阵列区(a)的层间绝缘膜104的绝缘层选择性CMP工艺和对外围电路区(b)的多晶硅层108的多晶选择性CMP工艺，从而平面化层间绝缘膜104的表面。
此时可以用打磨工艺(buffing process)代替最后一步CMP工艺。
上述CMP工艺可以利用至少具有两个磨板的多相CMP设备一步完成。在多相CMP设备具有两个磨板时，一个用于去掉多晶硅，另一个用于去掉层间绝缘膜。在四个磨板的情况下，可以按多晶CMP-绝缘层CMP-多晶CMP-绝缘层CMP顺序进行抛光工艺，浆料类型可以根据多晶CMP工艺是哪一步改变。
根据上述方法，由于多相选择性CMP工艺的缘故，容易控制CMP工艺，高选择性多晶硅CMP可以为CMP裕度提供足够的时间。
图3a-3f展示了本发明第二实施例形成接触塞的新颖方法的工艺流程。
参见图3a，在半导体衬底200上形成金属线图形202。在包括金属线图形202的半导体衬底200上形成层间绝缘膜204。形成的层间绝缘膜204例如可以是SiO2层、USG层、BPSG层、PSG(磷硅玻璃)、SiN(氮化硅)层、SiON(氧氮化硅层)、SOG(旋涂玻璃)、FOX(可流动氧化物)层、绝缘聚合物及这些膜的复合层。SiO2层通过例如LPCVD(低压化学汽相淀积)、PECVD(等离子增强化学汽相)及HDP(高密度等离子体)等常规方法形成。层间绝缘膜204的上表面与底层结构(即金属线图形)产生的轮廓仿形，因而具有不整表面。换言之，其下预先形成有金属线图形202的区域(c)和其下没有形成金属线图形的区域(d)的表面位置十分不同，产生了巨大的台阶。
参见图3b，穿过层间绝缘膜204开出通孔206，以暴露金属线图形202的上表面。在层间绝缘膜204上淀积导电层208，以过度填充接触孔206。导电层208包括例如W(钨)、Cu(铜)、Al(铝)等金属层，如WSi、Al-Cu、Al-Cu-Si等金属合金，和如多晶硅等非金属导电材料。本发明的该实施例中用钨作导电层108。
参见图3c，对钨层208进行第一选择性CMP工艺，直到暴露其下具有金属线图形202的区域(c)的层间绝缘膜204的上表面为止。第一钨CMP使用对钨有高选择性的廉价浆料。另一方面，在其下没形成金属线图形的区域，例如在区域(d)，钨层仍存在。
参见图3d，通过第二选择性CMP工艺去掉第一CMP工艺暴露出的那部分层间绝缘膜204。第二绝缘层CMP工艺使用对绝缘层有高选择性的廉价浆料，并利用其余钨层208作CMP掩模。由于多相选择性CMP工艺的缘故，可以尽可能薄地形成层间绝缘膜204。
参见图3e，通过第三选择性CMP工艺，选择性去掉其余钨层208，暴露其下层间绝缘膜204的表面。第三选择性CMP工艺使用对钨有高选择性的廉价浆料。
对层间绝缘膜204进行第四CMP工艺，从而形成平面化的金属-绝缘体层，即，平整的通孔接触塞210和平整的层间绝缘膜204，如图3f所示。
或者，在第一CMP工艺后，如图3c所示，再重复进行绝缘层选择性CMP和钨选择性CMP，以平面化层间绝缘膜204的表面。此时，可以用打磨工艺代替最后一步CMP工艺。
以与上述本发明第一实施例相同的方式，上述CMP工艺可以利用至少具有两个磨板的多相CMP设备一步完成。
根据本发明第二实施例，不必为其下没形成金属线图形的区域中的层间绝缘膜的初始平面化而形成假栅极层或假金属线图形。
尽管结合优选实施例具体展示和说明了本发明，但本领域的技术人员应该理解，在不背离本发明实质和范围的情况下，可以作出各种形式上和细节上的变化。

Claims (10)

1.一种在半导体器件中形成接触塞的方法，包括以下步骤：
提供具有第一和第二区的半导体衬底；
在所说第一导电层图形上形成第一导电层图形；
在包括所说第一导电层图形的所说半导体衬底上形成层间绝缘膜，第二区上的所说层间绝缘膜的位置低于第一区上的所说层间绝缘膜的位置；
穿过所说层间绝缘膜开出接触孔，以暴露除所说第一导电层图形外的所说半导体衬底和所说第一导电层图形的部分上表面；
在所说层间绝缘膜上形成第二导电层，以过度填充所说接触孔；
对所说第二导电层进行第一抛光，以暴露所说第一区上的所说层间绝缘膜的上表面；
利用所说第二区的所说第二导电层的其余部分作掩模，在平行于所说第二区的所说第二导电层下的所说层间绝缘膜的上表面的位置，对所说第一区上的所说层间绝缘膜进行第二抛光；
腐蚀去掉第一区上突起的第二导电层，从而形成平整的导电层-绝缘体层表面；
对所说第二导电层进行第三抛光，从而完全去掉所说第二区上的所说第二导电层。
2.如权利要求1所述的方法，其中所说层间绝缘膜至少选择由SiO2、USG、BPSG、SiN、SiON、SOG、FOX、绝缘聚合物层构成的组中的一种。
3.如权利要求1所述的方法，其中所说第二导电层至少选择由W、Cu、Al、W-Si、Al-Cu、Al-Cu-Si和多晶硅层构成的组中的一种。
4.如权利要求1所述的方法，其中所说各抛光步骤利用至少包括两个或更多磨板的CMP设备完成。
5.如权利要求1所述的方法，还包括对所说第一和第二区上的所说层间绝缘膜进行抛光。
6.如权利要求1所述的方法，还包括对所说第一和第二区上的所说层间绝缘膜进行打磨。
7.一种在半导体器件中形成接触塞的方法，包括以下步骤：
提供具有第一和第二区的半导体衬底；
在所说第一导电层图形上形成第一导电层图形；
在包括所说第一导电层图形的所说半导体衬底上形成层间绝缘膜，第二区上的所说层间绝缘膜的位置低于第一区上的所说层间绝缘膜的位置；
穿过所说层间绝缘膜开出接触孔，以暴露除所说第一导电层图形外的所说半导体衬底和所说第一导电层图形的部分上表面；
在所说层间绝缘膜上形成第二导电层，以过度填充所说接触孔；
对所说第二导电层进行第一抛光，以暴露所说第一区上的所说层间绝缘膜的上表面；
利用所说第二区的所说第二导电层的其余部分作掩模，对所说第一区上的所说层间绝缘膜进行第二抛光；
腐蚀去掉第一区上突起的第二导电层，从而形成平整的导电层-绝缘体层；
对所说第二区的所说第二导电层进行第三抛光，
其中再重复所说第二和第三抛光，从而形成平整的层间绝缘膜。
8.如权利要求7所述的方法，其中所说层间绝缘膜至少选择由SiO2、USG、BSG、SiN、SiON、SOG、FOX绝缘聚合物层构成的组中的一种。
9.如权利要求7所述的方法，其中所说第二导电层至少选择由W、Cu、Al、WSi、Al-Cu、Al-Cu-Si和多晶硅层构成的组中的一种。
10.如权利要求7所述的方法，其中所说各抛光步骤利用至少包括两个或更多磨板的CMP设备完成。
CN98117491A 1997-09-08 1998-09-08 在半导体器件中形成接触塞的方法 Expired - Fee Related CN1100343C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR46200/97 1997-09-08
KR46200/1997 1997-09-08
KR1019970046200A KR100256056B1 (ko) 1997-09-08 1997-09-08 반도체 장치의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
CN1211066A CN1211066A (zh) 1999-03-17
CN1100343C true CN1100343C (zh) 2003-01-29

Family

ID=19520996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98117491A Expired - Fee Related CN1100343C (zh) 1997-09-08 1998-09-08 在半导体器件中形成接触塞的方法

Country Status (5)

Country Link
US (1) US6117766A (zh)
JP (1) JP3946880B2 (zh)
KR (1) KR100256056B1 (zh)
CN (1) CN1100343C (zh)
TW (1) TW388965B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521316B (en) * 2000-11-09 2003-02-21 Macronix Int Co Ltd Manufacturing method for reducing critical dimensions
DE10059836A1 (de) * 2000-12-01 2002-06-13 Infineon Technologies Ag Verfahren zur Strukturierung dielektrischer Schichten
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
KR100560307B1 (ko) * 2002-12-30 2006-03-14 동부아남반도체 주식회사 반도체 소자 제조방법
KR100513798B1 (ko) * 2003-06-30 2005-09-13 주식회사 하이닉스반도체 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
US7105908B2 (en) * 2003-09-05 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell having stepped boundary regions and methods of fabrication
KR101073123B1 (ko) * 2003-12-18 2011-10-12 주식회사 하이닉스반도체 반도체소자 제조 방법
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
KR100716907B1 (ko) * 2005-12-16 2007-05-10 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
CN101459124B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法及晶片清洗方法
CN103885281B (zh) * 2014-03-06 2018-03-06 京东方科技集团股份有限公司 一种光屏障基板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026666A (en) * 1989-12-28 1991-06-25 At&T Bell Laboratories Method of making integrated circuits having a planarized dielectric
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법
US5963837A (en) * 1997-04-30 1999-10-05 Siemens Aktiengesellschaft Method of planarizing the semiconductor structure

Also Published As

Publication number Publication date
KR19990024830A (ko) 1999-04-06
TW388965B (en) 2000-05-01
JPH11150116A (ja) 1999-06-02
JP3946880B2 (ja) 2007-07-18
KR100256056B1 (ko) 2000-05-01
CN1211066A (zh) 1999-03-17
US6117766A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
US6042999A (en) Robust dual damascene process
US6063711A (en) High selectivity etching stop layer for damascene process
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
CN1100343C (zh) 在半导体器件中形成接触塞的方法
US5461010A (en) Two step etch back spin-on-glass process for semiconductor planarization
CN1127123C (zh) 形成半导体器件接触塞的方法
US6503827B1 (en) Method of reducing planarization defects
US6440840B1 (en) Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits
CN1627477A (zh) 具有金属－绝缘体－金属电容器的半导体器件及制造方法
KR100243272B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US5681425A (en) Teos plasma protection technology
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
US8309424B2 (en) Methods of forming electrically insulative materials, methods of forming low k dielectric regions, and methods of forming semiconductor constructions
CN1885503A (zh) 用于在半导体器件中形成接触孔的方法
US5965938A (en) Integrated two-tiered via-plug to improve metal lithography # 4
JP4201421B2 (ja) 半導体装置の製造方法
KR100268459B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
US6319818B1 (en) Pattern factor checkerboard for planarization
CN1110071C (zh) 平面化半导体基片的方法
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
US5854130A (en) Method of forming multilevel interconnects in semiconductor devices
US20020001877A1 (en) Interconnect formation in a semiconductor device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030129