CN102113110B - 具有扩展的有源区的半导体器件 - Google Patents

具有扩展的有源区的半导体器件 Download PDF

Info

Publication number
CN102113110B
CN102113110B CN2009801297506A CN200980129750A CN102113110B CN 102113110 B CN102113110 B CN 102113110B CN 2009801297506 A CN2009801297506 A CN 2009801297506A CN 200980129750 A CN200980129750 A CN 200980129750A CN 102113110 B CN102113110 B CN 102113110B
Authority
CN
China
Prior art keywords
active area
recess
groove
characteristic body
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801297506A
Other languages
English (en)
Other versions
CN102113110A (zh
Inventor
M·D·霍尔
G·C·阿伯林
C-C·付
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102113110A publication Critical patent/CN102113110A/zh
Application granted granted Critical
Publication of CN102113110B publication Critical patent/CN102113110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在半导体层中和上实现制作半导体器件(10)的方法。与第一有源区(24、26、28、30)相邻地形成沟槽(18、20、22)。用绝缘材料(32、34、36)填充沟槽。在沟槽的中心部分上形成掩蔽特征物(48、50、52)以在掩蔽特征物的第一侧与第一有源区之间暴露沟槽的第一侧。蚀刻到沟槽的第一侧内的步骤在沟槽中留下第一凹部(54、56、58、60)。在第一凹部中生长第一外延区(62、66)以将第一有源区扩展成包括第一凹部，并由此形成扩展的第一有源区。

Description

具有扩展的有源区的半导体器件
技术领域
本公开一般地涉及半导体加工，并且更特别地涉及形成具有扩展的有源区的半导体器件。
背景技术
半导体加工技术通常强加与有源空间和有源宽度有关的各种维度限制。例如，代表性的90nm节点CMOS技术可以允许140nm的最小有源空间和110nm的最小有源宽度。典型地，此类维度限制被强加以允许半导体加工期间的制造容差以及保证充分的器件隔离。特别地，强加此类维度限制可以导致更容易的有源区的图案化以及随后的由浅沟槽产生的间隙的填充。
但是，此类维度限制降低了设计灵活性。例如在特定情况下较宽的有源区对于增加驱动电流是期望的，但是由于传统设计和工艺方法所强加的严格维度限制而不能实施。作为例子，在SRAM单元中，较宽的有源区只能以增加单元尺寸为代价来实现。因而，有在基本符合由与特定半导体加工技术有关的设计规则所强加的维度限制时形成具有扩展的有源区的半导体器件的需求。
附图说明
由附图以实例的方式例示本发明，而非限制本发明，其中相似的附图标记表示相似的元件。附图中的元件基于简洁和清楚而例示，且不必定按比例绘制。
图1是在加工步骤期间的半导体器件的截面图；
图2是在加工步骤期间的半导体器件的截面图；
图3是在加工步骤期间的半导体器件的截面图；
图4是在加工步骤期间的半导体器件的截面图；
图5是在加工步骤期间的半导体器件的截面图；
图6是在加工步骤期间的半导体器件的截面图；
图7是在加工步骤期间的半导体器件的截面图；
图8是在加工步骤期间的半导体器件的截面图；
图9是在加工步骤期间的半导体器件的截面图；
图10是在加工步骤期间的半导体器件的截面图；以及
图11是在加工步骤期间的图10的半导体器件的顶视图。
具体实施方式
以实例的方式，在相同的集成电路中，可以形成具有不同宽度的有源区，其中两种类型的有源区都处于最小允许节距(pitch)。这通过允许在相同的集成电路中具有标准驱动电流器件和较高驱动电流器件而允许增加的设计灵活性。在一个方面，提供形成半导体器件的方法。该方法包括形成与第一有源区相邻的沟槽。该方法还包括用绝缘材料填充该沟槽。该方法还包括在该沟槽的中心部分上形成掩蔽特征物以在该掩蔽特征物的第一侧与第一有源区之间暴露该沟槽的第一侧。该方法还包括蚀刻到该沟槽的第一侧内以在该沟槽中留下第一凹部。该方法还包括在第一凹部中生长第一外延区以将第一有源区扩展成包括第一凹部，并由此形成扩展的第一有源区。
在另一方面，提供一种形成半导体器件的方法。该方法包括提供半导体衬底。该方法还包括形成围绕有源区的沟槽，该沟槽限定该有源区的边界。该方法还包括用绝缘材料填充该沟槽以形成隔离区。该方法还包括在该隔离区上形成掩蔽特征物，其中该掩蔽特征物具有与该有源区间隔开的边缘，以在该掩蔽特征物的边缘与该有源区之间提供该隔离区的暴露区域。该方法还包括蚀刻到该暴露区域内以形成凹部。该方法还包括用半导体材料填充该凹部以形成作为填充有半导体材料的该凹部和该有源区的组合的扩展的有源区。
在又一方面，提供一种半导体器件。该半导体器件包括具有顶表面的半导体结构。该半导体器件还包括从该顶表面延伸到第一深度的绝缘材料的隔离区。该半导体器件还包括具有中心部分和相邻部分的半导体材料的有源区，其中：(1)该中心部分从该顶表面至少延伸到该第一深度；(2)该相邻部分具有在该顶表面处的顶部和在不大于第二深度处的底部；(3)该第二深度小于该第一深度；(4)该相邻部分从该顶部到该底部在该中心部分与隔离区之间；并且(5)该隔离区直接在该相邻部分的底部下。
图1是加工步骤期间的半导体器件10的截面图。半导体器件10可以利用传统半导体加工设备使用半导体衬底12形成。这里描述的半导体衬底12可以是任意半导体材料或材料组合，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等，以及上述材料的组合。尽管本发明的实施例用体硅衬底来描述，但是也可以使用符合本发明的其它类型的衬底，包括SOI。可以在衬底12的顶表面上生长垫氧化物层14。以实例的方式，垫氧化物层可以是5nm至25nm厚。接着，可以在垫氧化物层上沉积氮化物层16。以实例的方式，氮化物层可以是50nm至200nm厚。接着，使用半导体加工技术，可以形成有源区24、26、28和30，使得这些有源区分别由沟槽18、20和22分离。
现在参照图2，可以使用绝缘材料填充沟槽18、20和22以形成浅沟槽隔离区32、34和36。接着，可以使用例如化学机械抛光来平坦化浅沟槽隔离区的顶表面。
现在参照图3，可以使用例如湿法磷蚀刻从有源区24、26、28和30去除氮化物层16。接着，可以使用例如氢氟酸蚀刻去除垫氧化物层14。如图3所示，作为去除垫氧化物层的结果，可以形成诸如沟槽凹陷区(trench divot)46的沟槽凹陷区。接着，可以生长牺牲氧化物层38、40、42和44。接着，如图4所示，可以形成图案化的光致抗蚀剂层，其包括光致抗蚀剂区段48、50和52。参照图5，可以在蚀刻之前修整光致抗蚀剂区段48、50和52(也称为掩蔽特征物)。以实例的方式，修整可以包括灰化。作为实例，形成于浅沟槽隔离区34上的掩蔽特征物50可以在两侧上留下暴露区域。每个暴露区域可以在掩蔽特征物50的边缘与相应的有源区之间。
现在参照图6，可以去除牺牲氧化物层38、40、42和44以及沟槽隔离区32、34和36中的氧化物的一部分，产生凹部54、56、58和60。以实例的方式，使用氢氟酸(HF)的各向同性干法蚀刻或各向异性氧化物干法蚀刻可以被用作该步骤的一部分。在一个实施例中，凹部的深度可以是30nm至100nm。接着，如图7所示，可以去除光致抗蚀剂区段48、50和52。
现在参照图8，可以外延生长硅以形成外延区62和66。该步骤导致有源区的选择性加宽。因此，例如，作为所生长的外延区的结果，原始的有源区64和68被加宽。但是，同时，未被图案化的区域受例如牺牲氧化物层38和44的保护。由于硅是外延生长的，其具有与原始的有源区相同的晶体取向。因此，使用该工艺，选择的有源区可以被加宽以提供所需的更多的驱动电流。并且，使用相同的浅沟槽隔离区提供对于加宽的有源区和未加宽的有源区二者的隔离。换言之，既符合由技术(诸如90nm CMOS)所强加的维度限制，又可以形成加宽的有源区。尽管图8将该步骤描述为硅的外延生长，但是可以使用其它方法在凹部中提供硅，只要所提供的硅具有与有源区中的原始的硅相同的晶体结构和取向即可。
接着，如图9所示，可以抛光顶表面器件10以去除生长的外延区，除了例如形成于扩展的有源区82和84中的外延生长区之外。以实例的方式，该步骤可以使用化学机械抛光技术进行。作为该步骤的结果，有源区70和72可以具有与原始的宽度74相对的宽度76。具体地，延长78和80可以添加到原始宽度74，如图9所示。扩展的有源区82和84可以提供附加的表面面积，导致更高的晶体管驱动电流。但是，有源区的扩展可以使浅沟槽隔离区34变窄，如附图标记81所示。接着，如图10所示，可以在有源区70和72上形成栅极电介质层86和88。并且，可以形成栅电极层90，如图10所示。可以形成附加的间隔件(未示出)以形成晶体管。
现在参照图11，其示出图10的器件10的顶视图。晶体管96和98可以被形成为分别具有与有源区92和94对应的沟道宽度，与原始宽度74相比具有扩展的宽度76。在一个实施例中，半导体器件10可以包括具有顶表面的半导体结构(例如，衬底12)。隔离区32、34和36可以从衬底12的顶表面延伸到一定深度。有源区92可以具有中心部分(例如，以由有源区74覆盖的区域为代表)和相邻部分(例如，以由有源区84覆盖的区域为代表)。有源区的中心部分可以至少延伸到例如与隔离区32、34和36的深度相同的深度。相邻部分可以具有顶部，该顶部具有与该中心部分的顶表面处于同一平面的顶表面，并且该相邻部分可以具有在不大于一定深度处的底部，该一定深度小于该中心部分所延伸到的深度。由各个视图的组合明显可见，隔离区32的至少一部分(在图2中示出，但在图11中未示出)可以直接位于该相邻部分的底部下。
并且，说明书和权利要求中的用语“前”、“后”、“底”、“上”、“下”等(如果有的话)，被用于描述目的而非必定描述永久的相对位置。应该理解所使用的用语在适当情况下是可互换的，使得这里描述的本发明的实施例例如能够在不同于这里例示或描述的取向的其它取向下操作。
尽管这里参考具体实施例描述了本发明，但是可以做出各种修改和改变，而不脱离如以下权利要求中所提出的本发明的范围。因而，说明书和附图应该被视为示例性的而不是限制性的概念，并且所有这些修改预期被包括在本发明的范围内。这里针对具体实施例描述的任何益处、优点或对于技术问题的方案不预期被解释为任何或所有权利要求的关键、需要或必要特征或要素。
并且，这里使用的用语“一个”被定义为一个或多于一个。并且，权利要求中的诸如“至少一个”和“一个或更多个”的引导语的使用不应该被解释为暗示通过不定冠词“一个”引入的其它权利要求要素将包含此类引入的权利要求要素的任何特定权利要求限制到仅包含一个此类要素的发明，即使当同一权利要求包括导入语“一个或更多个”或“至少一个”以及诸如“一个”的不定冠词时。定冠词的使用同样如此。
除非另有声明，诸如“第一”和“第二”的用语被用来在此类用语描述要素之间进行任意区分。因此，这些用语不必定预期表示此类要素的时间或其它优先权。

Claims (17)

1.一种在半导体层中和上形成平面半导体器件的方法，包括：
形成与第一有源区相邻的沟槽；
用绝缘材料填充所述沟槽；
在所述沟槽的中心部分上形成掩蔽特征物以在所述掩蔽特征物的第一侧与所述第一有源区之间暴露所述沟槽的第一侧；
蚀刻到所述沟槽的第一侧内以在所述沟槽中留下第一凹部；以及
在所述第一凹部中生长第一外延区，其中所述第一外延区完全填充所述第一凹部，以将所述第一有源区扩展成包括所述第一凹部，并由此形成扩展的第一有源区。
2.根据权利要求1所述的方法，其中所述第一有源区具有在第一方向延伸的第一宽度，该方法还包括：
在所述扩展的第一有源区上和中形成平面晶体管，所述平面晶体管具有位于沟道上的栅极，该沟道在所述第一方向延伸，其中所述平面晶体管具有大于所述第一宽度的沟道宽度。
3.根据权利要求1所述的方法，还包括：对所述扩展的第一有源区进行化学机械抛光。
4.根据权利要求3所述的方法，其中所述第一有源区具有在第一方向延伸的第一宽度，该方法还包括：
在所述化学机械抛光的步骤之后，在所述扩展的第一有源区上和中形成平面晶体管，所述平面晶体管具有位于沟道上的栅极，该沟道在所述第一方向延伸，其中所述平面晶体管具有大于所述第一宽度的沟道宽度。
5.根据权利要求1所述的方法，还包括：在所述蚀刻的步骤之前修整所述掩蔽特征物。
6.根据权利要求5所述的方法，其中所述修整步骤的特征还在于包括灰化。
7.根据权利要求1所述的方法，其中：
所述形成沟槽的步骤的特征还在于所述沟槽位于所述第一有源区和第二有源区之间；
所述形成掩蔽特征物的步骤的特征还在于在所述掩蔽特征物的第二侧与所述第二有源区之间暴露所述沟槽的第二侧；
所述蚀刻的步骤的特征还在于蚀刻到所述沟槽的第二侧内以在所述沟槽中留下第二凹部；并且
所述生长的步骤的特征还在于在所述第二凹部中生长第二外延区，其中所述第二外延区完全填充所述第二凹部，以将所述第二有源区扩展成包括所述第二凹部，并由此形成扩展的第二有源区。
8.根据权利要求7所述的方法，还包括：对所述扩展的第一有源区和所述扩展的第二有源区进行化学机械抛光。
9.根据权利要求8所述的方法，还包括：
在所述化学机械抛光的步骤之后，形成栅极，该栅极在所述扩展的第一有源区和所述扩展的第二有源区上延伸，包括在所述第一外延区和所述第二外延区上延伸。
10.根据权利要求9所述的方法，其中所述形成掩蔽特征物的步骤的特征还在于所述掩蔽特征物包括光致抗蚀剂，该方法还包括：在所述蚀刻步骤之前修整所述光致抗蚀剂。
11.一种形成平面半导体器件的方法，包括：
提供半导体衬底；
形成围绕有源区的沟槽，该沟槽限定所述有源区的边界；
用绝缘材料填充该沟槽以形成隔离区；
在所述隔离区上形成掩蔽特征物，其中所述掩蔽特征物具有与所述有源区隔开的边缘以在所述掩蔽特征物的所述边缘与所述有源区之间提供所述隔离区的暴露区域；
蚀刻到所述暴露区域内以形成凹部；
用半导体材料填充所述凹部，其中所述半导体材料完全填充所述凹部，以形成作为填充有半导体材料的所述凹部和所述有源区的组合的扩展的有源区；以及
对所述扩展的有源区进行化学机械抛光。
12.根据权利要求11所述的方法，还包括：
在所述蚀刻的步骤之前修整所述掩蔽特征物。
13.根据权利要求11所述的方法，还包括：在所述扩展的有源区上形成栅极。
14.根据权利要求13所述的方法，其中所述形成栅极的步骤的特征还在于所述栅极在填充有半导体材料的所述凹部上穿过。
15.根据权利要求11所述的方法，其中所述形成掩蔽特征物的步骤的特征还在于所述暴露区域完全地围绕所述有源区延伸。
16.根据权利要求11所述的方法，还包括：
在所述有源区中和上形成平面晶体管，该平面晶体管具有栅极，该栅极在两个不同的位置与填充有半导体材料的所述凹部交叉。
17.根据权利要求11所述的方法，其中所述完全填充凹部的步骤的特征还在于外延生长所述半导体材料。
CN2009801297506A 2008-07-30 2009-05-11 具有扩展的有源区的半导体器件 Active CN102113110B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/182,421 2008-07-30
US12/182,421 US8062953B2 (en) 2008-07-30 2008-07-30 Semiconductor devices with extended active regions
PCT/US2009/043457 WO2010014287A1 (en) 2008-07-30 2009-05-11 Semiconductor devices with extended active regions

Publications (2)

Publication Number Publication Date
CN102113110A CN102113110A (zh) 2011-06-29
CN102113110B true CN102113110B (zh) 2013-12-11

Family

ID=41607463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801297506A Active CN102113110B (zh) 2008-07-30 2009-05-11 具有扩展的有源区的半导体器件

Country Status (5)

Country Link
US (2) US8062953B2 (zh)
JP (1) JP5721178B2 (zh)
CN (1) CN102113110B (zh)
TW (1) TW201005874A (zh)
WO (1) WO2010014287A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367147A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 一种鳍型半导体器件的制造方法
CN103681325B (zh) * 2012-09-04 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法
US9337079B2 (en) * 2012-10-09 2016-05-10 Stmicroelectronics, Inc. Prevention of contact to substrate shorts
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
CN104282612B (zh) * 2013-07-01 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件浅沟槽隔离结构的制作方法
TWI562373B (en) * 2014-02-19 2016-12-11 Vanguard Int Semiconduct Corp Semiconductor device and method for manufacturing the same
US9978861B2 (en) 2014-04-09 2018-05-22 Vanguard International Semiconductor Corporation Semiconductor device having gate in trenches
WO2015175809A1 (en) * 2014-05-15 2015-11-19 Calysta, Inc. Methods for biological production of very long carbon chain compounds
KR102675909B1 (ko) * 2017-02-20 2024-06-18 삼성전자주식회사 반도체 소자
KR102342551B1 (ko) * 2017-09-25 2021-12-23 삼성전자주식회사 아이솔레이션 영역을 포함하는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503799B2 (en) * 2001-03-08 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
CN1494732A (zh) * 2001-03-28 2004-05-05 �Ƚ�΢װ�ù�˾ 形成次平版印刷的光阻材料图案的制作方法
CN101154665A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
US6483156B1 (en) 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
JP2002158932A (ja) * 2000-11-16 2002-05-31 Sony Corp 固体撮像装置及び固体撮像素子の駆動方法
US6716571B2 (en) * 2001-03-28 2004-04-06 Advanced Micro Devices, Inc. Selective photoresist hardening to facilitate lateral trimming
KR20050045599A (ko) 2003-11-12 2005-05-17 삼성전자주식회사 선택적 에피텍셜 성장을 이용한 소자분리막 형성방법
KR100673896B1 (ko) * 2004-07-30 2007-01-26 주식회사 하이닉스반도체 트렌치 구조의 소자분리막을 갖는 반도체소자 및 그 제조방법
JP2006237509A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 半導体装置
JP4718894B2 (ja) * 2005-05-19 2011-07-06 株式会社東芝 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503799B2 (en) * 2001-03-08 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
CN1494732A (zh) * 2001-03-28 2004-05-05 �Ƚ�΢װ�ù�˾ 形成次平版印刷的光阻材料图案的制作方法
CN101154665A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20100025805A1 (en) 2010-02-04
TW201005874A (en) 2010-02-01
US20120007155A1 (en) 2012-01-12
CN102113110A (zh) 2011-06-29
US8062953B2 (en) 2011-11-22
JP2011530168A (ja) 2011-12-15
WO2010014287A1 (en) 2010-02-04
JP5721178B2 (ja) 2015-05-20

Similar Documents

Publication Publication Date Title
CN102113110B (zh) 具有扩展的有源区的半导体器件
US20230042711A1 (en) Vertical transistor and method of forming the vertical transistor
US7790528B2 (en) Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
KR100843653B1 (ko) 고성능 스트레인드 ｃｍｏｓ 디바이스
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
US20180004791A1 (en) Vertical transistor and method of forming the vertical transistor
US7435639B2 (en) Dual surface SOI by lateral epitaxial overgrowth
US8466034B2 (en) Method of manufacturing a finned semiconductor device structure
TWI575608B (zh) 用於基體鰭式場效電晶體不依賴閘極長度之氣孔上覆矽架構
US20130200483A1 (en) Fin structure and method of forming the same
US20130045580A1 (en) Methods for fabricating finfet integrated circuits in bulk semiconductor substrates
US20050176219A1 (en) Methods of forming MOSFETs using crystalline sacrificial structures and MOSFETs so formed
CN107134451A (zh) 鳍型场效晶体管及其制作方法
US20150123211A1 (en) NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE
KR100905783B1 (ko) 반도체 소자 및 그의 제조방법
CN107026125A (zh) 半导体器件的制造方法
US10177231B2 (en) Semiconductor device and method for fabricating the same
CN108091611B (zh) 半导体装置及其制造方法
CN106531630B (zh) 半导体制作工艺、平面场效晶体管及鳍状场效晶体管
CN106409748B (zh) 半导体元件及其制作方法
US8987110B2 (en) Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
CN107546127B (zh) 半导体元件及其制作方法
KR20010093767A (ko) 반도체 장치 및 그 제조 방법
CN109712934B (zh) 一种制作半导体元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder