JP5721178B2 - 拡幅活性領域を有する半導体素子 - Google Patents
拡幅活性領域を有する半導体素子 Download PDFInfo
- Publication number
- JP5721178B2 JP5721178B2 JP2011521138A JP2011521138A JP5721178B2 JP 5721178 B2 JP5721178 B2 JP 5721178B2 JP 2011521138 A JP2011521138 A JP 2011521138A JP 2011521138 A JP2011521138 A JP 2011521138A JP 5721178 B2 JP5721178 B2 JP 5721178B2
- Authority
- JP
- Japan
- Prior art keywords
- active region
- forming
- trench
- region
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000000034 method Methods 0.000 claims description 57
- 238000002955 isolation Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000009966 trimming Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
本開示は概して半導体処理に関し、特に、拡幅活性領域を有する半導体素子の形成に関する。
半導体処理技術では通常、活性領域間隔及び活性領域幅に関する種々の寸法上の制約が課される。例えば、代表的な９０ｎｍノードＣＭＯＳ技術では、１４０ｎｍの最小活性領域間隔、及び１１０ｎｍの最小活性領域幅が許容される。通常、このような寸法上の制約は、半導体処理時の製造誤差を許容し、かつ十分な素子分離を確実に行なうために課される。具体的には、このような寸法上の制約を課すことにより、活性領域のパターニングがより容易になり、かつシャロウトレンチに形成される隙間を十分に埋めることができる。
しかしながら、このような寸法上の制約によって設計上の柔軟性が低下してしまう。例えば、特定の例では、相対的に幅広の活性領域が、駆動電流を大きくするために望ましいが、従来の設計手法及びプロセス手法によって課される寸法上の制約が厳格であるために、相対的に幅広の活性領域を実現することができない。一例として、ＳＲＡＭセルでは、相対的に幅広の活性領域は、セルサイズの増加という犠牲を伴ってしか実現することができない。従って、拡幅活性領域を有する半導体素子を、特定の半導体処理技術に関する設計ルールによって課される寸法上の制約をほぼ満たしながら形成することが必要になる。
一例として、同じ集積回路では、異なる幅を有する活性領域を形成することができ、この場合、両方の導電型の活性領域は最小許容ピッチで配列される。これによって、標準的な駆動電流素子、及びより大きい電流を流す駆動電流素子を同じ集積回路内に有するという選択肢が許容されるので、設計上の柔軟性を高めることができる。１つの態様では、半導体素子を形成する方法が提供される。前記方法は、トレンチを第１活性領域に隣接して形成する工程を含む。前記方法は更に、前記トレンチに絶縁材料を充填する工程を含む。前記方法は更に、マスクパターンを前記トレンチの中央部分の上に形成して、前記トレンチのうち、前記マスクパターンの第１側部と前記第１活性領域との間に位置する第１側部を露出させる工程を含む。前記方法は更に、前記トレンチの前記第１側部を掘り込むエッチングを行なって、第１窪みを前記トレンチに残す工程を含む。前記方法は更に、第１エピタキシャル領域を前記第１窪みに成長させて、前記第１活性領域を延長して前記第１窪みを包含することにより、第１拡幅活性領域を形成する工程を含む。
別の態様では、半導体素子を形成する方法が提供される。前記方法は、 半導体基板を設ける工程を含む。前記方法は更に、トレンチを活性領域の周りに、前記活性領域の境界を画定するように形成する工程を含む。前記方法は更に、前記トレンチに絶縁材料を充填して絶縁分離領域を形成する工程を含む。前記方法は更に、マスクパターンを前記絶縁分離領域の上に形成して、前記マスクパターンが前記活性領域から離間する辺を有することにより、前記絶縁分離領域の露出領域が、前記マスクパターンの前記辺と前記活性領域との間に現われるようにする工程を含む。前記方法は更に、前記露出領域を掘り込むエッチングを行なって窪みを形成する工程を含む。前記方法は更に、前記窪みに半導体材料を充填して拡幅活性領域を、半導体材料が充填された前記窪みと前記活性領域との合体構造として形成する工程を含む。
更に別の態様では、半導体素子が提供される。前記半導体素子は、上面を有する半導体構造を含む。前記半導体素子は更に、絶縁材料から成り、かつ前記上面から第１深さまで延在する絶縁分離領域を含む。前記半導体素子は更に、半導体材料から成り、かつ中央部分及び隣接部分を有する活性領域を含み：（１）前記中央部分は、前記上面から少なくとも前記第１深さまで延在し；（２）前記隣接部分は、前記上面に位置する上側部分と、そして第２深さにしか達しない下側部分と、を有し；（３） 前記第２深さは前記第１深さよりも浅く；（４）前記隣接部分は、前記中央部分と絶縁分離領域との間に在って、前記上側部分から前記下側部分にまで達し；そして（５）前記絶縁分離領域は、前記隣接部分の前記下側部分の直下に在る。
本発明は、例を通して示され、かつ添付の図によって限定されることがなく、これらの図では、同様の参照記号は同様の構成要素を指している。これらの図における構成要素群は、図が分かり易くなるように示されているので、必ずしも寸法通りには描かれていない。
図１は、処理工程中の半導体素子１０の断面図である。半導体素子１０は、半導体基板１２を使用して、かつ従来の半導体処理装置を使用して形成することができる。本明細書において説明する半導体基板１２は、砒化ガリウム、シリコンゲルマニウム、シリコンオンインシュレータ（ＳＯＩ）、シリコン、単結晶シリコンなど、及び上に列挙した材料の組み合わせのようないずれかの半導体材料または複合材料とすることができる。本発明の１つの実施形態を、バルクシリコン基板を使用して説明しているが、ＳＯＩを含む他の種類の基板を本発明に従って使用することもできる。パッド酸化膜層１４は、基板１２の上面に成長させることができる。一例として、パッド酸化膜層は、５ｎｍ〜２５ｎｍの厚さとすることができる。次に、窒化膜層１６をパッド酸化膜層の上に堆積させることができる。一例として、窒化膜層は、５０ｎｍ〜２００ｎｍの厚さとすることができる。次に、半導体処理技術を使用して、活性領域２４，２６，２８，及び３０を、これらの活性領域がトレンチ１８，２０，及び２２によってそれぞれ分離されるように形成することができる。
次に、図２によれば、トレンチ１８，２０，及び２２への充填を、絶縁材料を使用して行なって、シャロウトレンチ絶縁分離領域３２，３４，及び３６を形成することができる。次に、これらのシャロウトレンチ絶縁分離領域の上面を、例えば化学的機械研磨法を用いて平坦化することができる。
次に、図３によれば、窒化膜層１６を、活性領域２４，２６，２８，及び３０から、例えばウェットリン酸エッチングを用いて除去することができる。次に、パッド酸化膜層１４を、例えばフッ酸エッチングを用いて除去することができる。図３に示すように、トレンチ窪み４６のようなトレンチ窪みが、パッド酸化膜層を除去した結果として形成される可能性がある。次に、犠牲酸化膜層３８，４０，４２，及び４４を成長させることができる。次に、図４に示すように、フォトレジスト部分４８，５０，及び５２を含むパターニング済みフォトレジスト層を形成することができる。図５によれば、フォトレジスト部分４８，５０，及び５２（マスクパターンとも表記される）は、エッチング前にトリミングすることができる。一例として、トリミングでは、アッシング（灰化処理）を行なうことができる。例えば、シャロウトレンチ絶縁分離領域３４の上に形成されるマスクパターン５０によって、露出領域を両側に残すことができる。各露出領域は、マスクパターン５０と対応する活性領域との間に位置する。
次に、図６によれば、犠牲酸化膜層３８，４０，４２，及び４４と、そして酸化膜のうち、トレンチ絶縁分離領域３２，３４，及び３６に位置する部分と、を除去して、窪み５４，５６，５８，及び６０を形成することができる。一例として、フッ酸（ＨＦ）を用いた等方性ドライエッチング、または異方性酸化膜ドライエッチングは、この工程の一部として用いることができる。１つの実施形態では、これらの窪みの深さは、３０ｎｍ〜１００ｎｍとすることができる。次に、図７に示すように、フォトレジスト部分４８，５０，及び５２を除去することができる。
次に、図８によれば、シリコンをエピタキシャル成長させて、エピタキシャル領域６２及び６６を形成することができる。この工程によって、活性領域群の幅を選択的に広くすることができる。このように、例えば元の活性領域６４及び６８の幅が、エピタキシャル領域を成長させた結果として広くなる。しかしながら、同時に、未パターニング領域は、例えば犠牲酸化膜層３８及び４４によって保護される。シリコンをエピタキシャル成長させているので、このシリコンは元の活性領域シリコンと同じ結晶方位を有する。このように、このプロセスを用いて、活性領域を選択的に拡幅して、更に大きい駆動電流を必要に応じて供給することができる。更に、同じシャロウトレンチ絶縁分離領域群を使用して、拡幅活性領域（ｗｉｄｅｎｅｄ ａｃｔｉｖｅ ｒｅｇｉｏｎ）、及び非拡幅活性領域（ｎｏｎ−ｗｉｄｅｎｅｄ ａｃｔｉｖｅ ｒｅｇｉｏｎ）の両方に関する絶縁を実現する。別の表現をすると、９０ｎｍＣＭＯＳのような技術によって課される寸法上の制約を満たしながら、拡幅活性領域を形成することができる。図８は、シリコンをエピタキシャル成長させるときの工程を表わしているが、シリコンは、配設されるシリコンが、活性領域中の元のシリコンと同じ結晶構造及び結晶方位を有する限り、これらの窪みに他の方法を用いて配設することができる。
次に、図９に示すように、素子１０の上面を研磨して、成長エピタキシャル領域を、例えば張り出し活性領域（ｅｘｔｅｎｄｅｄ ａｃｔｉｖｅ ｒｅｇｉｏｎｓ）８２及び８４内に形成されるエピタキシャル成長部分を除いて、除去することができる。一例として、この工程は、化学的機械研磨法を用いて行なうことができる。この工程の結果、活性領域７０及び７２は、元の幅７４とは異なる幅７６を有することができる。詳細には、図９に示すように、張り出し部分７８及び８０を元の幅７４に付加することができる。張り出し活性領域８２及び８４によって、表面積を追加することができるので、トランジスタ駆動電流が大きくなる。しかしながら、活性領域群の張り出し部分によって、シャロウトレンチ絶縁分離領域３４が、参照番号８１で示すように、狭くなる虞がある。次に、図１０に示すように、ゲート誘電体層８６及び８８を、活性領域７０及び７２の上に形成することができる。更に、ゲート電極層９０を図１０に示すように形成することができる。スペーサ群（図示せず）を更に形成してトランジスタ群を形成することができる。
次に、図１０の素子１０の上面図を示す図１１によれば、トランジスタ９６及び９８は、元の幅７４よりも広がった幅７６を有する活性領域９２及び９４にそれぞれ対応するチャネル幅を有するように形成することができる。１つの実施形態では、半導体素子１０は、上面を有する半導体構造（例えば、基板１２）を含むことができる。分離領域３２，３４，及び３６は、基板１２の上面から特定の深さまで延在することができる。活性領域９２は、中央部分（例えば、活性領域７４の範囲に収まる領域を表わす）と、そして隣接部分（例えば、活性領域８４の範囲に収まる領域を表わす）と、を有することができる。活性領域の中央部分は、例えば分離領域３２，３４，及び３６の深さと同じ深さまで少なくとも延在することができる。隣接部分は、中央部分の上面と同じ平面にある上面を有する上側部分を有することができ、そして当該隣接部分は、中央部分が延在する深さよりも浅い特定の深さにしか達しない下側部分を有することができる。種々の図を組み合わせると明らかになるが、分離領域３２の少なくとも一部分（図２に示すが、図１１には示されない）は、隣接部分の下側部分の直下に位置することができる。
更に、記述及び請求項において用いられているとすると、「ｆｒｏｎｔ」、「ｂａｃｋ」、「ｔｏｐ」、「ｂｏｔｔｏｍ」、「ｏｖｅｒ」、「ｕｎｄｅｒ」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。このように使用するこれらの用語は適切な状況の下では入れ替え可能であるので、本明細書に記載される本発明の実施形態が、例えば例示の配置以外の他の配置で、または本明細書に記載される配置以外の他の配置で動作することができることを理解されたい。
本発明について特定の実施形態を参照しながら本明細書において記載してきたが、種々の変形及び変更を、以下の請求項に示される本発明の範囲から逸脱しない限り加え得る。従って、本明細書及び図は限定的な意味ではなく、例示として捉えられるべきであり、そして全てのこのような変更は、本発明の範囲に含まれるべきである。特定の実施形態に関して本明細書に記載されるいかなる効果、利点、または技術的問題に対する解決法も、いずれかの請求項、または請求項の全ての、必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。
更に、本明細書において使用する「ａ」または「ａｎ」という用語は、「ｏｎｅ」、または「ｍｏｒｅ ｔｈａｎ ｏｎｅ」として定義される。また、請求項群における「ａｔ ｌｅａｓｔ ｏｎｅ」及び「ｏｎｅ ｏｒ ｍｏｒｅ」のような前置き語句の使用は、別の請求要素の前に不定冠詞「ａ」または「ａｎ」を配置することによって、このような不定冠詞の付いた請求要素を含む特定の請求項が必ず、同じ請求項が前置き語句「ｏｎｅ ｏｒ ｍｏｒｅ」または「ａｔ ｌｅａｓｔ ｏｎｅ」、及び「ａ」または「ａｎ」のような不定冠詞を含む場合においても、このような要素を一つしか含まない発明に限定されてしまうことを意味するものとして解釈されてはならない。同じ解釈が定冠詞の使用に関しても当てはまる。
特に断らない限り、「ｆｉｒｓｔ」及び「ｓｅｃｏｎｄ」のような用語は、このような用語によって記述される構成要素群を任意に区別するために使用される。従って、これらの用語は、必ずしもこのような構成要素群の時間的な優先度、または他の優先度を指すために使用されるのではない。
Claims (13)
- プレーナ型の半導体素子を半導体層の内部から上方にわたって形成するための方法において、
トレンチを第１活性領域に隣接して形成する工程と、
前記トレンチに絶縁材料を充填する工程と、
前記トレンチのうち、マスクパターンの第１側部と前記第１活性領域との間に位置する第１側部を露出させるように、マスクパターンを前記トレンチの中央部分の上に形成する工程と、
第１窪みを前記トレンチに残すために、前記トレンチの前記第１側部を掘り込むエッチングを行う工程と、
第１エピタキシャル領域が前記第１窪みを完全に充填するように前記第１エピタキシャル領域を前記第１窪みに成長させて、前記第１活性領域を延長して前記第１窪みを含むように、第１拡幅活性領域を形成する工程と、
プレーナ型のトランジスタを前記第１拡幅活性領域の内部から上方にわたって、チャネルの上に第１方向に延在するゲートを有するように形成する工程を備え、
前記第１活性領域は、前記第１窪みと対応する位置において前記第１方向に延びる第１幅を有し、前記プレーナ型のトランジスタは前記第１窪みと対応する位置において前記第１幅よりも広いチャネル幅を有する、方法。 - 前記第１拡幅活性領域を化学的機械研磨する工程をさらに備える、請求項１に記載の方法。
- エッチングを行なう前記工程の前に、前記マスクパターンをトリミングする工程をさらに備える、請求項１に記載の方法。
- トリミングする前記工程はさらに、アッシングを行う工程を含むことを特徴とする、請求項３に記載の方法。
- トレンチを形成する前記工程は、トレンチを、前記第１活性領域と第２活性領域とがトレンチを挟んで対向するように、前記第１活性領域と前記第２活性領域との間に設けることを含み、
前記マスクパターンを形成する工程は、前記トレンチのうち、同トレンチの前記第１側部の反対側に位置する第２側部を露出させることをさらに含み、前記トレンチの前記第２側部は、前記マスクパターンにおける前記第１側部の反対側に位置する第２側部と前記第２活性領域との間に位置しており、
エッチングを行う工程は、前記トレンチの前記第２側部を掘り込むエッチングを行なって、第２窪みを前記トレンチに残すことをさらに含み、
成長させる工程は、第２エピタキシャル領域が前記第２窪みを完全に充填するように前記第２エピタキシャル領域を前記第２窪みに成長させて、前記第２活性領域を延長して前記第２窪みを含むように、第２拡幅活性領域を形成することをさらに含む、請求項１に記載の方法。 - 前記第１拡幅活性領域及び前記第２拡幅活性領域を化学的機械研磨する工程をさらに備える、請求項５に記載の方法。
- 化学的機械研磨する前記工程の後に、前記第１拡幅活性領域及び前記第２活性領域の上を延在し、かつ前記第１エピタキシャル領域及び前記第２エピタキシャル領域の上にも延在するゲートを形成する工程をさらに備える、請求項６に記載の方法。
- 前記マスクパターンを形成する前記工程はさらに、前記マスクパターンがフォトレジストを含むことを特徴とし、前記方法は、エッチングを行う工程の前に、前記フォトレジストをトリミングする工程をさらに備える、請求項７に記載の方法。
- プレーナ型の半導体素子を形成するために方法において、
半導体基板を設ける工程と、
トレンチを活性領域の周りに、前記活性領域の境界を画定するように形成する工程と、
前記トレンチに絶縁材料を充填して絶縁分離領域を形成する工程と、
マスクパターンが前記活性領域から離間する辺を有することにより、前記絶縁分離領域の露出領域が、前記マスクパターンの前記辺と前記活性領域との間に現われるようにするように、マスクパターンを前記絶縁分離領域の上に形成する工程と、
前記露出領域を掘り込むエッチングを行って窪みを形成する工程と、
前記窪みを完全にふさぐように前記窪みに半導体材料を充填し、該半導体材料をエピタキシャル成長させて、拡幅活性領域を、半導体材料が充填された前記窪みと前記活性領域との合体構造として形成する工程と、
前記拡幅活性領域を化学的機械研磨する工程と、
プレーナ型のトランジスタを前記拡幅活性領域の内部から上方にわたって、チャネルの上に第１方向に延在するゲートを有するように形成する工程とを備え、
前記活性領域は、前記窪みと対応する位置において前記第１方向に延びる第１幅を有し、前記プレーナ型のトランジスタは前記窪みと対応する位置において前記第１幅よりも広いチャネル幅を有する、方法。 - エッチングを行なう工程の前に、前記マスクパターンをトリミングする工程をさらに備える、請求項９に記載の方法。
- 前記ゲートを形成する工程は、前記ゲートが、半導体材料が充填された前記窪みの上を延在することを特徴とする、請求項９に記載の方法。
- 前記マスクパターンを形成する工程は、前記露出領域が、前記活性領域の全周に延在することを特徴とする、請求項９に記載の方法。
- 前記プレーナ型のトランジスタが、半導体材料が充填され、かつ２つの異なる位置に在る前記窪みの上を延在するゲートを有する、請求項９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/182,421 US8062953B2 (en) | 2008-07-30 | 2008-07-30 | Semiconductor devices with extended active regions |
| US12/182,421 | 2008-07-30 | ||
| PCT/US2009/043457 WO2010014287A1 (en) | 2008-07-30 | 2009-05-11 | Semiconductor devices with extended active regions |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011530168A JP2011530168A (ja) | 2011-12-15 |
| JP2011530168A5 JP2011530168A5 (ja) | 2012-07-12 |
| JP5721178B2 true JP5721178B2 (ja) | 2015-05-20 |
Family
ID=41607463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521138A Active JP5721178B2 (ja) | 2008-07-30 | 2009-05-11 | 拡幅活性領域を有する半導体素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8062953B2 (ja) |
| JP (1) | JP5721178B2 (ja) |
| CN (1) | CN102113110B (ja) |
| TW (1) | TW201005874A (ja) |
| WO (1) | WO2010014287A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367147A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型半导体器件的制造方法 |
| CN103681325B (zh) * | 2012-09-04 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍片场效应晶体管的制备方法 |
| US9337079B2 (en) * | 2012-10-09 | 2016-05-10 | Stmicroelectronics, Inc. | Prevention of contact to substrate shorts |
| US9437440B2 (en) * | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| CN104282612B (zh) * | 2013-07-01 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件浅沟槽隔离结构的制作方法 |
| TWI562373B (en) * | 2014-02-19 | 2016-12-11 | Vanguard Int Semiconduct Corp | Semiconductor device and method for manufacturing the same |
| US9978861B2 (en) | 2014-04-09 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device having gate in trenches |
| BR112016026562A2 (pt) * | 2014-05-15 | 2017-08-15 | Calysta Inc | Métodos para produção biológica de compostos de cadeia de carbono muito longa |
| KR20180096850A (ko) * | 2017-02-20 | 2018-08-30 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260952A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置 |
| US6483156B1 (en) | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| JP2002158932A (ja) * | 2000-11-16 | 2002-05-31 | Sony Corp | 固体撮像装置及び固体撮像素子の駆動方法 |
| JP2002270685A (ja) * | 2001-03-08 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6630288B2 (en) * | 2001-03-28 | 2003-10-07 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features by modification of the photoresist surface |
| US6716571B2 (en) * | 2001-03-28 | 2004-04-06 | Advanced Micro Devices, Inc. | Selective photoresist hardening to facilitate lateral trimming |
| KR20050045599A (ko) | 2003-11-12 | 2005-05-17 | 삼성전자주식회사 | 선택적 에피텍셜 성장을 이용한 소자분리막 형성방법 |
| KR100673896B1 (ko) * | 2004-07-30 | 2007-01-26 | 주식회사 하이닉스반도체 | 트렌치 구조의 소자분리막을 갖는 반도체소자 및 그 제조방법 |
| JP2006237509A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置 |
| JP4718894B2 (ja) * | 2005-05-19 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100772114B1 (ko) * | 2006-09-29 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2008
- 2008-07-30 US US12/182,421 patent/US8062953B2/en active Active
-
2009
- 2009-05-11 JP JP2011521138A patent/JP5721178B2/ja active Active
- 2009-05-11 WO PCT/US2009/043457 patent/WO2010014287A1/en active Application Filing
- 2009-05-11 CN CN2009801297506A patent/CN102113110B/zh active Active
- 2009-05-14 TW TW098116023A patent/TW201005874A/zh unknown
-
2011
- 2011-09-19 US US13/235,580 patent/US20120007155A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US8062953B2 (en) | 2011-11-22 |
| TW201005874A (en) | 2010-02-01 |
| US20120007155A1 (en) | 2012-01-12 |
| CN102113110B (zh) | 2013-12-11 |
| JP2011530168A (ja) | 2011-12-15 |
| WO2010014287A1 (en) | 2010-02-04 |
| US20100025805A1 (en) | 2010-02-04 |
| CN102113110A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5721178B2 (ja) | 拡幅活性領域を有する半導体素子 | |
| TWI416634B (zh) | 形成積體電路結構的方法 | |
| US7700456B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7705401B2 (en) | Semiconductor device including a fin-channel recess-gate MISFET | |
| US20130200483A1 (en) | Fin structure and method of forming the same | |
| KR20050035712A (ko) | 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법 | |
| JP2008124423A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007180486A (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| JP2013183133A (ja) | 半導体装置の製造方法 | |
| CN108091611B (zh) | 半导体装置及其制造方法 | |
| JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
| TWI546859B (zh) | 半導體裝置之圖案化結構及其製作方法 | |
| TW201830495A (zh) | 製造半導體裝置的方法 | |
| EP2973680A1 (en) | Spacer enabled poly gate | |
| JP5397402B2 (ja) | 半導体素子の製造方法 | |
| US10978335B2 (en) | Method for producing a gate cut structure on an array of semiconductor fins | |
| US7592208B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor apparatus and photomask | |
| KR101696983B1 (ko) | FinFET 상에 트렌치를 형성하는 방법 및 그 FinFET | |
| JP6281420B2 (ja) | 半導体装置の製造方法 | |
| TW201444086A (zh) | 半導體裝置及其製作方法 | |
| KR100670398B1 (ko) | 수평 방향으로 접혀진 유전막을 포함하는 커패시터 및제조 방법 | |
| KR101059810B1 (ko) | 반도체 소자의 제조방법 | |
| KR101078725B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100714901B1 (ko) | 콘택 구조체의 형성방법들 | |
| JP2000021971A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131022 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5721178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |