KR100714901B1 - 콘택 구조체의 형성방법들 - Google Patents

콘택 구조체의 형성방법들 Download PDF

Info

Publication number
KR100714901B1
KR100714901B1 KR1020060072349A KR20060072349A KR100714901B1 KR 100714901 B1 KR100714901 B1 KR 100714901B1 KR 1020060072349 A KR1020060072349 A KR 1020060072349A KR 20060072349 A KR20060072349 A KR 20060072349A KR 100714901 B1 KR100714901 B1 KR 100714901B1
Authority
KR
South Korea
Prior art keywords
film
contact
semiconductor substrate
carbon
carbon film
Prior art date
Application number
KR1020060072349A
Other languages
English (en)
Inventor
이상협
남병윤
남정림
장수익
이관흠
황희돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060072349A priority Critical patent/KR100714901B1/ko
Application granted granted Critical
Publication of KR100714901B1 publication Critical patent/KR100714901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

콘택 구조체의 형성방법들을 제공한다. 이 형성방법들은 반도체 기판에 콘택홀의 상부 및 하부 직경들을 동일한 크기로 형성하는 방안을 제공해준다. 이를 위해서, 상기 반도체 기판 상에 콘택 유도막을 형성한다. 상기 콘택 유도막은 차례로 적층된 폴리실리콘 막들 및 그 막들 사이에 탄소막을 갖는다. 상기 콘택 유도막 상에 질화물 패턴들 및 그 패턴들 사이에 콘택 삽입 패턴 및 희생 버퍼 패턴을 형성한다. 상기 콘택 삽입 패턴은 질화물 패턴들 및 콘택 유도막을 컨포멀하게 덮는다. 상기 콘택 삽입 패턴을 지나서 콘택 유도막에 삽입 콘택홀를 형성한다. 상기 삽입 콘택홀은 탄소막에 요(凹) 부분을 형성시킨다. 상기 질화막 패턴들, 희생 버퍼 패턴, 콘택 삽입 패턴과 함께 탄소막 상의 폴리실리콘 막을 반도체 기판으로부터 제거시킨다. 상기 탄소막의 요 부분을 사용해서 콘택 유도막, 패드 산화막 및 반도체 기판을 차례로 식각하고 그리고 후속 공정을 통해서 반도체 기판에 최종 콘택홀을 형성한다.
반도체 기판, 콘택 구조체, 탄소막.

Description

콘택 구조체의 형성방법들{ METHODS OF FORMING CONTACT STRUCTURE }
도 1 은 본 발명에 따른 트랜지스터를 보여주는 평면도이다.
도 2 내지 도 9 는 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 트랜지스터의 형성방법을 설명해주는 단면도들이다.
본 발명은 반도체 장치의 형성방법들에 관한 것으로써, 상세하게는, 반도체 장치 내 콘택 구조체의 형성방법들에 관한 것이다.
최근에, 반도체 장치는 트랜지스터의 채널(Channel) 길이를 증가시키기 위해서 반도체 기판에 콘택홀을 형성하는 단계 및 콘택홀에 게이트 패턴을 형성하는 단계를 포함하는 반도체 제조 공정을 채택하여 제조되고 있다. 이때에, 상기 게이트 패턴은 반도체 기판 내 작은 면적을 차지하면서 콘택홀의 측면을 따라서 형성될 수 있다. 상기 콘택홀을 둘러싸는 반도체 기판은 트랜지스터의 채널로 형성될 수 있다. 이를 통해서, 상기 트랜지스터는 콘택홀 및 콘택홀을 채우는 게이트 패턴을 사용해서 채널 길이를 증가시킬 수 있다.
그러나, 상기 콘택홀은 반도체 제조 공정 동안 반도체 기판의 전면에 걸쳐서 상부 및 하부 직경들을 동일 크기로 가지도록 형성될 수 없다. 왜냐하면, 상기 콘택홀의 상부 및 하부 직경들은 콘택홀을 형성하기 전 또는 콘택홀을 형성한 후 콘택홀을 정의하는 반도체 기판 상의 절연막들을 제거하는 동안 다르게 나타날 수 있기 때문이다. 상기 콘택홀의 상부 및 하부 직경들이 서로 다른 경우에, 상기 트랜지스터는 콘택홀 및 콘택홀을 채우는 게이트 패턴을 사용해서 목적하는 전류 구동 능력을 반도체 장치에 나타낼 수 없다.
본 발명이 이루고자 하는 기술적 과제는 반도체 기판의 전면에 걸쳐서 동일 크기의 상부 및 하부 직경들의 콘택홀을 가질 수 있도록 하는 콘택 구조체의 형성방법들을 제공하는데 있다.
상기 기술적 과제를 구현하기 위해서, 본 발명은 콘택 구조체의 형성방법들을 제공한다.
이 형성방법의 제 1 실시예는 반도체 기판을 준비하는 것을 포함한다. 상기 반도체 기판 상에 패드 산화막 및 콘택 유도막을 형성한다. 상기 콘택 유도막은 제 1 및 제 2 물질막들 그리고 그 물질막들 사이에 탄소막을 가지도록 형성된다. 상기 콘택 유도막 상에 질화물 패턴들 및 그 패턴들 사이의 갭(Gap)을 채우도록 콘택 삽입 패턴 및 희생 버퍼 패턴을 차례로 형성한다. 상기 콘택 삽입 패턴은 상기 콘택 유도막 및 상기 질화물 패턴들을 컨포멀하게 덮도록 형성된다. 상기 질화물 패턴들 및 희생 버퍼 패턴 사이를 지나서 탄소막을 노출시키는 삽입 콘택홀을 형성한다. 상기 삽입 콘택홀은 그 콘택홀을 사용해서 탄소막에 요(凹) 부분을 형성시킨다. 상기 탄소막을 식각 버퍼막으로 사용해서 질화물 패턴들, 희생 버퍼 패턴, 콘택 삽입 패턴과 함께 계속해서 제 2 물질막을 반도체 기판으로부터 차례로 제거시킨다. 상기 탄소막을 사용해서 요 부분을 통하여 탄소막, 제 1 물질막, 패드 산화막 및 반도체 기판에 유도 콘택홀을 형성한다. 상기 유도 콘택홀을 통해서 반도체 기판에 희생 캡핑막을 형성한다. 상기 반도체 기판으로부터 탄소막 및 제 1 물질막을 차례로 제거시켜서 반도체 기판에 최종 콘택홀을 형성한다.
상기 형성방법의 제 2 실시예는 반도체 기판을 준비하는 것을 포함한다. 상기 반도체 기판 상에 패드 산화막 및 콘택 유도막을 형성한다. 상기 콘택 유도막은 제 1 및 제 2 물질막들 그리고 그 물질막들 사이에 탄소막을 가지도록 형성된다. 상기 콘택 유도막 상에 질화물 패턴들 및 그 패턴들 사이의 갭(Gap)을 채우도록 콘택 삽입 패턴 및 희생 버퍼 패턴을 차례로 형성한다. 상기 콘택 삽입 패턴은 콘택 유도막 및 질화물 패턴들을 컨포멀하게 덮도록 형성된다. 상기 질화물 패턴들 및 희생 버퍼 패턴 사이를 지나서 탄소막을 노출시키는 삽입 콘택홀을 형성한다. 상기 삽입 콘택홀은 그 콘택홀을 사용해서 탄소막에 요(凹) 부분을 형성시킨다. 상기 탄소막을 식각 버퍼막으로 사용해서 질화물 패턴들, 희생 버퍼 패턴, 콘택 삽입 패턴과 함께 계속해서 제 2 물질막을 반도체 기판으로부터 차례로 제거시킨다. 상기 탄소막을 사용해서 요 부분을 통하여 탄소막 및 제 1 물질막에 관통구를 형성한다. 상기 관통구의 측벽을 둘러싸는 스페이서 막을 형성한다. 상기 스페이서 막 및 탄소막에 자기 정렬되어서 패드 산화막 및 반도체 기판에 유도 콘택홀을 형성한다. 상기 유도 콘택홀을 통해서 반도체 기판에 희생 캡핑막을 형성한다. 상기 반도체 기판으로부터 탄소막 및 제 1 물질막을 차례로 제거시켜서 반도체 기판에 최종 콘택홀을 형성한다.
이제, 본 발명의 콘택 구조체의 형성방법들은 첨부된 참조 도면들을 참조해서 상세하게 설명하기로 한다.
도 1 은 본 발명에 따른 트랜지스터를 보여주는 평면도이고, 그리고 도 2 내지 도 9 는 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 트랜지스터의 형성방법을 설명해주는 단면도들이다.
도 1 및 도 2 를 참조하면, 반도체 기판(5)에 소자 분리막(10)을 형성한다. 상기 소자 분리막(10)은 활성 영역(15)을 한정하도록 형성될 수 있다. 상기 활성 영역(15) 및 소자 분리막(10)을 덮도록 패드 산화막(20), 제 1 물질막(30) 및 탄소막(40)을 차례로 형성한다. 상기 제 1 물질막(30)은 폴리실리콘을 사용해서 소정 두께(T1)만큼 형성될 수 있다. 상기 패드 산화막(20)은 반도체 기판(5)을 열 산화시켜서 형성될 수 있다.
도 1 및 도 3 을 참조하면, 상기 탄소막(40)에 제 2 물질막(50) 및 질화물 막(60)을 차례로 형성한다. 상기 질화물 막(60)은 실리콘 나이트라이드와 함께 실리콘 나이트라이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질을 사용해서 형성될 수 있다. 상기 제 2 물질막(50)은 폴리실리콘을 사용해서 형성될 수 있다. 이때에, 상기 제 2 물질막(50)은 제 1 물질막(30) 및 탄소막(40)과 함께 콘택 유도막(55)을 형성할 수 있다
도 1 및 도 4 를 참조하면, 상기 질화물 막(60)에 포토 및 식각 공정들을 수행한다. 상기 포토 및 식각 공정들은 질화물 막(60)을 패터닝해서 질화물 패턴(65)들을 형성하도록 수행될 수 있다. 상기 질화물 패턴(65)들 사이의 폭(Width)은 도 1 의 게이트 배선(128)들이 이루는 폭(W1)과 동일한 크기를 가지는 것이 바람직하다. 상기 식각 공정은 콘택 유도막(55) 대비 질화물 막(60)에 대하여 식각 선택비를 가지는 에천트를 사용해서 수행될 수 있다.
계속해서, 상기 질화물 패턴(65)들 및 콘택 유도막(55)을 차례로 덮는 콘택 삽입막(70) 및 희생 버퍼막(80)을 형성한다. 상기 희생 버퍼막(80)은 실리콘 옥사이드 또는 실리콘 옥사이드 격자 내 금속 및 비 금속 원자들 중 적어도 하나를 가지는 물질을 사용해서 형성될 수 있다. 상기 콘택 삽입막(70)은 폴리실리콘을 사용해서 형성될 수 있다. 상기 콘택 삽입막(70)은 질화물 패턴들 및 콘택 유도막을 컨포멀하게 덮도록 형성될 수 있다.
도 1 및 도 5 를 참조하면, 상기 질화물 패턴(65)들이 노출될 때까지 희생 버퍼막(80) 및 콘택 삽입막(70)에 평탄화 공정을 차례로 수행한다. 상기 평탄화 공정은 에칭 백(Etching Back) 기술 또는 화학 기계적 연마 기술을 사용해서 수행될 수 있다. 이때에, 상기 평탄화 공정은 질화물 패턴(65)들 사이에 희생 버퍼 패턴(85) 및 삽입 콘택 패턴(75)을 형성하도록 수행될 수 있다.
도 1 및 도 6 을 참조하면, 상기 질화물 패턴(65)들 및 희생 버퍼 패턴(85)을 식각 마스크로 사용해서 콘택 삽입 패턴(75) 및 콘택 유도막(55)을 식각하여 삽입 콘택홀(93)들을 형성한다. 상기 삽입 콘택홀(93)들은 희생 버퍼 패턴(85), 질화 물 패턴(65)들, 제 2 물질막(50) 및 탄소막(40)으로 한정될 수 있다. 이때에, 상기 삽입 콘택홀(93)들은 탄소막(40)의 상면으로부터 소정 깊이(D)만큼 연장되어서 탄소막(40)에 요(凹) 부분들을 각각 형성시킨다. 상기 삽입 콘택홀(93)들은 도 1 의 게이트 패턴(128)들 및 활성 영역(15) 사이의 교차 영역들에 각각 대응한다.
도 1 및 도 7 을 참조하면, 상기 탄소막(40)을 식각 버퍼막으로 사용하여 희생 버퍼 패턴(85), 콘택 삽입 패턴(75) 및 질화물 패턴(65)들과 함께 계속해서 제 2 물질막(50)을 반도체 기판(5)으로부터 제거시킨다. 그리고, 상기 탄소막(40)을 전면적으로 에칭 백해서 탄소막(40)의 요 부분들 및 그 부분들 주변의 두께 차를 사용하여 제 1 물질막(30)의 소정영역들을 노출시킨다. 이때에, 상기 제 1 물질막(30)의 소정영역들은 탄소막(40)의 요 부분들에 각각 대응된다. 또한, 상기 제 1 물질막(30)의 다른 영역은 요 부분들 주변의 탄소막(40)으로 덮인다.
계속해서, 상기 요 부분들 주변의 탄소막(40)을 식각 마스크로 사용해서 제 1 물질막(30), 패드 산화막(20) 및 반도체 기판(5)을 차례로 식각하여 유도 콘택홀(96)들을 형성한다. 상기 유도 콘택홀들의 각각은 소정 직경(W2)을 가지도록 형성된다. 이를 통해서, 상기 유도 콘택홀(96)들은 탄소막(40)의 요 부분들을 통하여 탄소막(40), 제 1 물질막(30), 패드 산화막(20) 및 반도체 기판(5)으로 한정된다. 상기 유도 콘택홀(96)들을 형성한 후, 상기 탄소막(40)은 에칭 백되어서 소정 두께(T2)를 가지도록 형성된다.
다시 도 1 및 도 7 을 참조하면, 본 발명의 변형 예에 의해서, 상기 탄소막(40)을 식각 버퍼막으로 사용하여 희생 버퍼 패턴(85), 콘택 삽입 패턴(75) 및 질화물 패턴(65)들과 함께 계속해서 제 2 물질막(50)을 반도체 기판(5)으로부터 제거시킨다. 그리고, 상기 탄소막(40)을 전면적으로 에칭 백(Etching Back)해서 탄소막(40)의 요 부분들 및 그 부분들 주변의 두께 차를 사용하여 제 1 물질막(30)의 소정영역들을 노출시킨다. 이때에, 상기 제 1 물질막(30)의 소정영역들은 탄소막(40)의 요 부분들에 각각 대응된다. 또한, 상기 제 1 물질막(30)의 다른 영역은 요 부분들 주변의 탄소막(40)으로 덮인다.
계속해서, 상기 요 부분들 주변의 탄소막(40)을 식각 마스크로 사용해서 제 1 물질막(30)을 식각해서 관통구(103)들을 형성한다. 상기 관통구(103)들은 패드 산화막(20)을 노출시키도록 형성된다. 상기 관통구(103)는 탄소막(40), 제 1 물질막(30) 및 패드 산화막(20)으로 한정된다. 상기 관통구(103)들의 측벽을 둘러싸는 스페이서 막(106)들을 각각 형성한다. 그리고, 상기 탄소막(40) 및 스페이서 막(106)을 식각 마스크로 사용해서 패드 산화막(20) 및 반도체 기판(5)을 차례로 식각하여 유도 콘택홀(109)들을 형성한다. 상기 유도 콘택홀(109)들의 각각은 스페이서 막(106) 및 탄소막(40)에 자기 정렬되어서 소정 직경(W3)을 가지도록 형성된다. 상기 유도 콘택홀(109)은 스페이서막(106), 탄소막(40), 패드 산화막(20) 및 반도체 기판(5)으로 한정된다. 상기 유도 콘택홀(109)들의 직경(W3)은 본 발명의 실시예의 유도 콘택홀(96)들의 직경(W2)보다 크기가 작도록 형성될 수 있다.
도 1 및 도 8 을 참조하면, 상기 유도 콘택홀(96)들을 통해서 반도체 기판(5)에 희생 캡핑막(114)들을 각각 형성한다. 상기 희생 캡핑막(114)은 탄소막(40) 및 제 1 물질막(30)을 마스크로 사용해서 반도체 기판(5)을 선택적으로 산 화 또는 질화시켜서 형성될 수 있다. 이와 반대로, 본 발명의 변형 예에 의해서, 상기 관통구(103)들 및 유도 콘택홀(106)들을 통해서 반도체 기판(5)에 희생 캡핑막(114)들을 각각 형성할 수 있다. 상기 희생 캡핑막(114)은 스페이서 막(106) 및 탄소막(40)을 마스크로 사용해서 반도체 기판(5)을 선택적으로 산화 또는 질화시켜서 형성될 수 있다.
계속해서, 상기 반도체 기판(5)으로부터 탄소막(40) 및 제 1 물질막(30)을 차례로 제거시켜서 반도체 기판(5)에 최종 콘택홀(99)들을 형성한다. 이와 반대로, 본 발명의 변형 예에 의해서, 상기 반도체 기판(5)으로부터 제 1 물질막(30), 탄소막(40) 및 스페이서 막(106)을 제거시켜서 반도체 기판(5)에 최종 콘택홀(99)들을 형성할 수 있다. 상기 최종 콘택홀(99)들은 하부 및 상부 직경(W4)들을 동일 크기로 갖도록 형성될 수 있다. 물론, 상기 최종 콘택홀(99)들은 본 발명의 실시예 및 변형 예에서 서로 다른 직경들을 가지도록 형성될 수 있다. 상기 패드 산화막(20) 및 희생 캡핑막(114)을 버퍼막으로 사용해서 최종 콘택홀(99)들을 통하여 반도체 기판(5)에 불순물 이온들을 주입시켜서 채널 영역(118)들을 각각 형성할 수 있다. 상기 채널 영역(118)들은 N 형 또는 P 형의 트랜지스터에 따라서 도전형을 달리할 수 있다.
도 1 및 도 9 를 참조하면, 상기 반도체 기판(5)으로부터 패드 산화막(20) 및 희생 캡핑막(114)을 제거시킨다. 그리고, 상기 최종 콘택홀(99)들을 각각 채우는 게이트 패턴(128)들을 형성할 수 있다. 이때에, 상기 게이트 패턴(128)들 및 반도체 기판(5) 사이에 게이트 절연 패턴(124)들이 형성될 수 있다. 상기 게이트 절 연 패턴(124)들은 게이트 패턴(128)들 및 반도체 기판(5)을 전기적으로 절연시킬 수 있다. 이를 통해서, 상기 게이트 패턴(128)들, 채널 영역(118)들 및 최종 콘택홀(99)들을 포함하는 트랜지스터(130)들을 형성할 수 있다.
상술한 바와 같이, 본 발명은 반도체 기판의 전면에 걸쳐서 동일 크기의 상부 및 하부 직경들의 콘택홀을 가질 수 있도록 하는 콘택 구조체의 형성방법들을 제공한다. 따라서, 상기 형성방법들은 동일 크기의 상부 및 하부 직경들의 콘택홀을 가지고 반도체 기판의 전면에 걸쳐서 적절한 전류 구동 능력을 보이는 트랜지스터들을 제공할 수 있다.

Claims (11)

  1. 반도체 기판을 준비하고,
    상기 반도체 기판 상에 패드 산화막 및 콘택 유도막을 형성하되, 상기 콘택 유도막은 제 1 및 제 2 물질막들 그리고 그 물질막들 사이에 탄소막을 가지도록 형성되고,
    상기 콘택 유도막 상에 질화물 패턴들 및 그 패턴들 사이의 갭(Gap)을 채우도록 콘택 삽입 패턴 및 희생 버퍼 패턴을 차례로 형성하되, 상기 콘택 삽입 패턴은 상기 콘택 유도막 및 상기 질화물 패턴들을 컨포멀하게 덮도록 형성되고,
    상기 질화물 패턴들 및 상기 희생 버퍼 패턴 사이를 지나서 상기 탄소막을 노출시키는 삽입 콘택홀을 형성하되, 상기 삽입 콘택홀은 그 콘택홀을 사용해서 상기 탄소막에 요(凹) 부분을 형성시키고,
    상기 탄소막을 식각 버퍼막으로 사용하여 상기 질화물 패턴들, 상기 희생 버퍼 패턴, 상기 콘택 삽입 패턴과 함께 계속해서 상기 제 2 물질막을 상기 반도체 기판으로부터 제거시키고,
    상기 탄소막을 사용해서 상기 요 부분을 통하여 상기 탄소막, 상기 제 1 물질막, 상기 패드 산화막 및 상기 반도체 기판에 유도 콘택홀을 형성하고,
    상기 유도 콘택홀을 통해서 상기 반도체 기판에 희생 캡핑막을 형성하고,
    상기 반도체 기판으로부터 상기 탄소막 및 상기 제 1 물질막을 차례로 제거시켜서 상기 반도체 기판에 최종 콘택홀을 형성하는 것을 포함하는 콘택 구조체의 형성방법.
  2. 제 1 항에 있어서,
    상기 최종 콘택홀을 형성하는 것은,
    상기 희생 캡핑막 및 상기 패드 산화막을 식각 버퍼막으로 사용해서 상기 탄소막 및 상기 제 1 물질막을 식각하는 것을 포함하는 것이 특징인 콘택 구조체의 형성방법.
  3. 제 2 항에 있어서,
    상기 희생 캡핑막을 형성하는 것은,
    상기 탄소막, 상기 제 1 물질막 및 상기 패드 산화막을 마스크로 사용해서 상기 반도체 기판을 선택적으로 산화 또는 질화시키는 것을 포함하되,
    상기 제 1 물질막은 폴리실리콘을 사용해서 형성되는 것이 특징인 콘택 구조체의 형성방법.
  4. 제 3 항에 있어서,
    상기 유도 콘택홀을 형성하는 것은,
    상기 탄소막을 전면적으로 에칭 백(Etching Back)해서 상기 탄소막의 상기 요 부분 및 그 부분 주변의 두께 차를 사용하여 상기 제 1 물질막의 소정영역을 노출시키되, 상기 제 1 물질막의 상기 소정영역은 상기 탄소막의 상기 요 부분에 대 응되고 그리고 상기 제 1 물질막의 다른 영역은 상기 요 부분 주변의 상기 탄소막으로 덮이도록 형성되고,
    상기 요 부분 주변의 상기 탄소막을 식각 마스크로 사용해서 상기 제 1 물질막, 상기 패드 산화막 및 상기 반도체 기판을 차례로 식각하는 것을 포함하는 것이 특징인 콘택 구조체의 형성방법.
  5. 제 4 항에 있어서,
    상기 삽입 콘택홀을 형성하는 것은,
    상기 질화막 패턴들 및 상기 희생 버퍼 패턴을 식각 마스크로 사용해서 상기 콘택 삽입 패턴, 상기 제 2 물질막 및 상기 탄소막을 차례로 식각하는 것을 포함하되,
    상기 제 2 물질막 및 상기 콘택 삽입 패턴은 폴리실리콘을 사용해서 형성되고, 상기 희생 버퍼 패턴은 실리콘 옥사이드를 사용해서 형성되는 것이 특징인 콘택 구조체의 형성방법.
  6. 반도체 기판을 준비하고,
    상기 반도체 기판 상에 패드 산화막 및 콘택 유도막을 형성하되, 상기 콘택 유도막은 제 1 및 제 2 물질막들 그리고 그 물질막들 사이에 탄소막을 가지도록 형성되고,
    상기 콘택 유도막 상에 질화물 패턴들 및 그 패턴들 사이의 갭(Gap)을 채우 도록 콘택 삽입 패턴 및 희생 버퍼 패턴을 차례로 형성하되, 상기 콘택 삽입 패턴은 상기 콘택 유도막 및 상기 질화물 패턴들을 컨포멀하게 덮도록 형성되고,
    상기 질화물 패턴들 및 상기 희생 버퍼 패턴 사이를 지나서 상기 탄소막을 노출시키는 삽입 콘택홀을 형성하되, 상기 삽입 콘택홀은 그 콘택홀을 사용해서 상기 탄소막에 요(凹) 부분을 형성시키고,
    상기 탄소막을 식각 버퍼막으로 사용하여 상기 질화물 패턴들, 상기 희생 버퍼 패턴, 상기 콘택 삽입 패턴과 함께 계속해서 상기 제 2 물질막을 상기 반도체 기판으로부터 제거시키고,
    상기 탄소막을 사용해서 상기 요 부분을 통하여 상기 탄소막 및 상기 제 1 물질막에 관통구를 형성하고,
    상기 관통구의 측벽을 둘러싸는 스페이서 막을 형성하고,
    상기 스페이서 막 및 상기 탄소막에 자기 정렬되어서 상기 패드 산화막 및 상기 반도체 기판에 유도 콘택홀을 형성하고,
    상기 관통구 및 상기 유도 콘택홀을 통해서 상기 반도체 기판에 희생 캡핑막을 형성하고,
    상기 반도체 기판으로부터 상기 탄소막 및 상기 제 1 물질막을 차례로 제거시켜서 상기 반도체 기판에 최종 콘택홀을 형성하는 것을 포함하는 콘택 구조체의 형성방법.
  7. 제 6 항에 있어서,
    상기 최종 콘택홀을 형성하는 것은,
    상기 희생 캡핑막 및 상기 패드 산화막을 식각 버퍼막으로 사용해서 상기 탄소막, 상기 제 1 물질막 및 상기 스페이서 막을 식각하는 것을 포함하되,
    상기 제 1 물질막은 폴리실리콘을 사용해서 형성되는 것이 특징인 콘택 구조체의 형성방법.
  8. 제 7 항에 있어서,
    상기 희생 캡핑막을 형성하는 것은,
    상기 탄소막, 상기 패드 산화막 및 상기 스페이서 막을 마스크로 사용해서 상기 반도체 기판을 선택적으로 산화 또는 질화시키는 것을 포함하되,
    상기 스페이서 막은 실리콘 나이트라이드를 사용해서 형성되는 것이 특징인 콘택 구조체의 형성방법.
  9. 제 8 항에 있어서,
    상기 유도 콘택홀을 형성하는 것은,
    상기 탄소막 및 상기 스페이서 막을 식각 마스크로 사용해서 상기 패드 산화막 및 상기 반도체 기판을 차례로 식각하는 것을 포함하는 것이 특징인 콘택 구조체의 형성방법.
  10. 제 9 항에 있어서,
    상기 관통구를 형성하는 것은,
    상기 탄소막을 전면적으로 에칭 백(Etching Back)해서 상기 탄소막의 상기 요 부분 및 그 부분 주변의 두께 차를 사용하여 상기 제 1 물질막의 소정영역을 노출시키되, 상기 제 1 물질막의 상기 소정영역은 상기 탄소막의 상기 요 부분에 대응되고 그리고 상기 제 1 물질막의 다른 영역은 상기 요 부분 주변의 상기 탄소막으로 덮이도록 형성되고,
    상기 요 부분 주변의 상기 탄소막을 식각 마스크로 사용해서 상기 제 1 물질막을 식각해서 상기 패드 산화막을 노출시키도록 형성되는 것을 포함하는 것이 특징인 콘택 구조체의 형성방법.
  11. 제 10 항에 있어서,
    상기 삽입 콘택홀을 형성하는 것은,
    상기 질화막 패턴들 및 상기 희생 버퍼 패턴을 식각 마스크로 사용해서 상기 콘택 삽입 패턴, 상기 제 2 물질막 및 상기 탄소막을 차례로 식각하는 것을 포함하되,
    상기 제 2 물질막 및 상기 콘택 삽입 패턴은 폴리실리콘을 사용해서 형성되고, 상기 희생 버퍼 패턴은 실리콘 옥사이드를 사용해서 형성되는 것이 특징인 콘택 구조체의 형성방법.
KR1020060072349A 2006-07-31 2006-07-31 콘택 구조체의 형성방법들 KR100714901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072349A KR100714901B1 (ko) 2006-07-31 2006-07-31 콘택 구조체의 형성방법들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072349A KR100714901B1 (ko) 2006-07-31 2006-07-31 콘택 구조체의 형성방법들

Publications (1)

Publication Number Publication Date
KR100714901B1 true KR100714901B1 (ko) 2007-05-04

Family

ID=38269800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072349A KR100714901B1 (ko) 2006-07-31 2006-07-31 콘택 구조체의 형성방법들

Country Status (1)

Country Link
KR (1) KR100714901B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018383A (ko) * 1995-09-27 1997-04-30 김주용 트랜치 소자분리막 제조방법
KR100434710B1 (ko) 2002-09-19 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 비아홀 형성방법
KR100669107B1 (ko) 2005-07-11 2007-01-16 삼성전자주식회사 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018383A (ko) * 1995-09-27 1997-04-30 김주용 트랜치 소자분리막 제조방법
KR100434710B1 (ko) 2002-09-19 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 비아홀 형성방법
KR100669107B1 (ko) 2005-07-11 2007-01-16 삼성전자주식회사 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법

Similar Documents

Publication Publication Date Title
TWI509736B (zh) 半導體結構及其形成方法
JP5107680B2 (ja) 半導体装置
KR101471858B1 (ko) 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
KR101057651B1 (ko) 반도체 소자의 제조방법
JP4733869B2 (ja) 半導体装置の製造方法
KR100598098B1 (ko) 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
KR100605497B1 (ko) 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
KR100273615B1 (ko) 반도체장치및그제조방법
US10811505B2 (en) Gate electrode having upper and lower capping patterns
US20070235778A1 (en) Semiconductor device having bulb-shaped recess gate and method for fabricating the same
JP2007027348A (ja) 半導体装置及びその製造方法
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
CN108091611B (zh) 半导体装置及其制造方法
JP2007088138A (ja) 半導体装置の製造方法
KR100714901B1 (ko) 콘택 구조체의 형성방법들
JP2004128123A (ja) 半導体装置およびその製造方法
US7179713B2 (en) Method of fabricating a fin transistor
KR100568114B1 (ko) 다층 채널을 갖는 반도체 소자 및 그 제조 방법
JP5347250B2 (ja) 半導体装置及びその製造方法
KR20090046201A (ko) 수직형 트랜지스터 및 그의 형성방법
KR100467024B1 (ko) 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법
TW201834239A (zh) 半導體裝置及其製造方法
KR20040044205A (ko) 소오스/드레인을 감싸는 확산방지막을 구비하는 반도체소자 및 그 형성 방법
JP2006060175A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee