KR100669107B1 - 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법 - Google Patents

마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법 Download PDF

Info

Publication number
KR100669107B1
KR100669107B1 KR1020050062215A KR20050062215A KR100669107B1 KR 100669107 B1 KR100669107 B1 KR 100669107B1 KR 1020050062215 A KR1020050062215 A KR 1020050062215A KR 20050062215 A KR20050062215 A KR 20050062215A KR 100669107 B1 KR100669107 B1 KR 100669107B1
Authority
KR
South Korea
Prior art keywords
mask
forming
nitride
pattern
layer
Prior art date
Application number
KR1020050062215A
Other languages
English (en)
Inventor
배용국
유지용
고용선
성승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050062215A priority Critical patent/KR100669107B1/ko
Priority to US11/481,177 priority patent/US20070026685A1/en
Application granted granted Critical
Publication of KR100669107B1 publication Critical patent/KR100669107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성 방법 및 반도체 장치의 콘택 형성 방법이 개시된다. 마스크 구조물은 제1 물질을 포함하는 대상체, 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴, 그리고 제1 물질 및 제2 물질과 상이한 제3 물질을 포함하는 제2 마스크 패턴을 구비한다. 제1 마스크 패턴 및 제2 마스크 패턴은 각기 대상체 상에 형성되며, 제2 마스크 패턴은 제1 마스크 패턴의 양측의 대상체를 부분적으로 노출시키는 제1 및 제2 개구를 갖는다. 서로 상이한 물질로 구성된 제1 및 제2 마스크 패턴을 식각 마스크들로 이용하기 때문에, 대상체에 트렌치들 또는 콘택홀들을 형성하거나 대상체를 패터닝하기 위한 식각 공정 동안, 트렌치들 혹은 콘택홀들의 매우 미세한 사이즈를 갖는 경우에도 요구되는 형상을 갖는 트렌치들, 콘택홀들 또는 대상체 패턴을 정확하게 형성할 수 있다. 특히, 바 형상 또는 라인 형상의 콘택홀들이 서로 부분적으로 연통되는 효과적으로 현상을 방지할 수 있다.

Description

마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성 방법 및 반도체 장치의 콘택 형성 방법{MASK STRUCTURE, METHOD OF FORMING THE MASK STRUCTURE, METHOD OF FORMING A PATTERN USING THE MASK STRUCTURE, AND METHOD OF FORMING A CONTACT USING THE MASK STRUCTURE}
도 1은 종래의 반도체 메모리 장치의 콘택을 나타내는 전자 현미경 사진이다.
도 2는 본 발명의 바람직한 실시예에 따른 마스크 구조물의 단면도이다.
도 3a 내지 도 3c는 본 발명의 바람직한 실시예에 따른 마스크 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들이다.
＜도면의 주요 부분에 대한 부호의 설명＞
50：대상체 53, 110：제1 마스크층
55, 115, 210：제1 마스크 패턴 57, 120：제2 마스크층
60, 120, 215：제2 마스크 패턴 65, 130, 220：제1 개구
70, 135, 225：제2 개구 75, 175, 275：마스크 구조물
100, 200：반도체 기판 105：대상막
140, 145：콘택홀들 155：대상막 패턴
205：절연막 235：제1 콘택홀
240：제2 콘택홀 245：도전막
250：제1 콘택 255：제2 콘택
본 발명은 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성 방법 및 이를 이용한 반도체 장치의 콘택 형성 방법에 관한 것으로서, 보다 상세하게는 요구되는 구조물을 정확하게 형성할 수 있는 마스크 구조물, 상기 마스크 구조물의 제조 방법, 상기 마스크 구조물을 이용한 패턴 형성 방법, 그리고 상기 마스크 구조물을 이용한 반도체 장치의 콘택 형성 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 DRAM(Dynamic Random Access Memory) 장치 또는 SRAM(Static Random Access Memory) 장치와 같은 휘발성 반도체 메모리 장치와 플래시(flash) 메모리 장치 등과 같은 불휘발성 반도체 메모리 장치로 구분된다. 이러한 반도체 메모리 장치의 응용 분야가 확대됨에 따라 반도체 메모리 장치는 직접도, 동작 속도 및 정전 용량 등에서 크게 개선되어 왔다. 그러나, 반도체 메모리 장치의 집적도가 향상될수록 점차 미세 패턴 또는 콘택을 형성하기 위한 사 진 식각 공정에서 해상도(resolution)가 한계에 직면하게 되었다. 이에 따라, 반도체 메모리 장치의 특성을 보다 개선하기 위하여, 배선들을 연결하는 콘택을 미세한 원형으로부터 바 형태 또는 라인 형태로 그 구조를 변화시키고 있다. 그렇지만, 바 형상 또는 라인 형상을 갖는 콘택의 경우, 인접하는 콘택들이 서로 연결되는 현상이 매우 빈번하게 발생한다. 이를 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 반도체 메모리 장치의 콘택을 나타내는 전자 현미경 사진이다.
도 1에 도시한 바와 같이, 종래의 반도체 메모리 장치에 있어서, 층간 절연막(15)을 부분적으로 식각하여 특히 바(bar) 형상 또는 라인(line) 형상의 콘택홀들을 형성할 경우, 상기 콘택홀들 사이에 위치하는 부분(15)도 상기 콘택홀을 형성하는 식각 공정 동안 식각되어 그 폭(W)이 감소함으로써, 상기 콘택홀들이 서로 부분적으로 연결되는 현상이 발생하게 된다. 이와 같은 콘택홀들 내에 각기 콘택들을 형성할 경우, 상기 콘택들도 서로 연결되어 상기 콘택들 사이에 전기적인 단락(electrical short)이 발생하며, 이는 결국 반도체 메모리 장치의 불량을 야기하게 된다.
본 발명의 제1 목적은 요구되는 트렌치, 콘택홀 또는 패턴 등의 구조물을 정확한 형상으로 형성할 수 있는 마스크 구조물을 제공하는 것이다.
본 발명의 제2 목적은 요구되는 트렌치, 콘택홀 또는 패턴 등의 구조물을 정확한 형상으로 형성할 수 있는 마스크 구조물의 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은 상기 마스크 구조물을 이용한 패턴 형성 방법을 제공하는 것이다.
본 발명의 제4 목적은 상기 마스크 구조물을 이용한 반도체 장치의 콘택 형성 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위하여 본 발명의 바람직한 실시예들에 따른 마스크 구조물은, 제1 물질을 포함하는 대상체, 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴, 그리고 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하는 제2 마스크 패턴을 구비한다. 상기 제1 및 제2 마스크 패턴은 각기 상기 대상체 상에 형성되며, 상기 제2 마스크 패턴은 상기 제1 마스크 패턴의 양측의 상기 대상체를 각기 노출시키는 제1 개구 및 제2 개구를 가진다. 상기 제1 마스크 패턴은 제1 두께 및 제1 폭을 가지며, 상기 제2 마스크 패턴은 상기 제1 두께보다 크거나 동일한 제2 두께를 가진다. 상기 대상체의 제1 물질은 산화물, 질화물, 금속 산화물, 금속, 도핑된 폴리실리콘 또는 금속 질화물을 포함하며, 상기 제1 마스크 패턴의 제2 물질은 산화물, 질화물, 산질화물, 금속, 금속 산화물, 금속 질화물, 폴리실리콘 또는 도핑된 폴리실리콘을 포함한다. 또한, 상기 제2 마스크 패턴의 제3 물질은 포토레지스트, 산화물, 질화물, 산질화물, 금속, 금속 산화물, 금속 질화물, 폴리실리콘 또는 도핑된 폴리실리콘을 포함한다. 예를 들면, 상기 산화물은 BPSG, PSG, USG, SOG, TEOS, PE-TEOS 또는 HDP-CVD 산화물 등을 포함하고, 상기 질화물은 실리콘 질화물을 포함하며, 상기 산질화물은 실리콘 산질화물, 티타늄 산질화물, 티타늄 알루미늄 산질화물, 텅스텐 산질화물 또는 탄탈륨 산질화물 등을 포함한다. 또한, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 니오븀 산화물, 바륨 티타늄 산화물 또는 스트론튬 티타늄 산화물 등을 포함하며, 상기 금속은 텅스텐, 티타늄, 알루미늄, 구리 또는 탄탈륨 등을 포함한다. 또한, 상기 금속 질화물은 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물. 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물 등을 포함한다. 본 발명의 실시예들에 따르면 상기 제1 개구 및 상기 제2 개구는 각기 상기 제1 폭보다 크거나 동일한 제2 폭 및 제3 폭을 가진다.
전술한 본 발명의 제2 목적을 달성하기 위하여 본 발명의 바람직한 실시예들에 따른 마스크 구조물의 제조 방법에 있어서, 제1 물질을 포함하는 대상체 상에 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크층 패턴을 형성한 후, 상기 대상체 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하는 제2 마스크 패턴을 형성한다. 상기 제2 마스크 패턴은 상기 제1 마스크 패턴의 양측의 상기 대상체를 각기 노출시키는 제1 개구 및 제2 개구를 가진다. 상기 제1 마스크 패턴은 제1 두께 및 제1 폭을 가지며, 상기 제2 마스크 패턴은 상기 제1 폭보다 크거나 동일한 제2 폭을 가진다. 상기 대상체 상에 제1 마스크층을 형성하고, 상기 제1 마스크층 상에 제1 포토레지스트 패턴을 형성한 다음, 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각함으로써, 상기 제1 마스크 패턴이 형성된다. 상기 제2 마스크 패턴은, 상기 대상체 상에 상기 제1 마스크 패턴을 매립하는 제2 마스크층을 형성한 후, 상기 제2 마스크층을 부분적으로 식각함으로써 형성된다. 상기 제1 및 제2 개구는 상기 대상체 상에 포토레지시트를 사용하여 제2 마스크층을 형성한 후, 상기 제2 마스크층을 노광 및 현상함으로써 형성된다. 또한, 상기 제1 개구 및 상기 제2 개구는, 상기 제2 마스크층 상에 제2 포토레지스트 패턴을 형성한 다음, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 부분적으로 식각함으로써 형성된다. 예를 들면, 상기 제1 마스크층 및 상기 제2 마스크층은 각기 화학 기상 증착(CVD) 공정, 플라즈마 증대-화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
상술한 본 발명의 제3 목적을 달성하기 위하여 본 발명의 바람직한 실시예들에 따른 패턴 형성 방법에 있어서, 기판 상에 제1 물질을 포함하는 대상막을 형성한 다음, 상기 대상막 상에 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴을 형성한다. 계속하여, 상기 대상막 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하며, 각기 상기 제1 마스크 패턴 양측의 상기 대상막을 부분적으로 노출시키는 개구들을 갖는 제2 마스크 패턴을 형성한다. 이어서, 상기 제1 및 제2 마스크 패턴들을 식각 마스크들로 이용하여 상기 노출된 대상막을 식각하여 대상막 패턴을 형성한다. 상기 대상막 패턴을 형성한 후, 애싱 공정, 스트리핑 공정 또는 화학 기계적 연마(CMP) 공정을 이용하여 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거한다.
전술한 본 발명의 제4 목적을 달성하기 위하여 본 발명의 바람직한 실시예들에 따른 반도체 장치의 콘택 형성 방법에 있어서, 콘택 영역들이 형성된 기판 상에 제1 물질을 포함하는 절연막을 형성한 후, 상기 절연막 상에 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴을 형성한다. 이어서, 상기 절연막 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하며, 각기 상기 제1 마스크 패턴 양측의 상기 절연막을 부분적으로 노출시키는 개구들을 갖는 제2 마스크 패턴을 형성한다. 다음에, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴들을 식각 마스크들로 이용하여 상기 노출된 절연막을 식각하여 상기 콘택 영역들을 노출시키는 콘택홀들을 형성한 후, 상기 콘택홀들 내에 콘택들을 형성한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성 방법 및 반도체 장치의 콘택 형성 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막 ), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 물질, 패드, 패턴, 구조물 또는 치수가 "제1", "제2" 및/또는 " 제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 물질, 패턴, 구조물 또는 치수를 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 패드, 패턴, 구조물 또는 치수에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 마스크 구조물의 단면도를 도시한 것이다.
도 2를 참조하면, 마스크 구조물(75)은 대상체(50) 상에 위치하는 제1 마스크 패턴(55) 및 제2 마스크 패턴(60)을 구비한다.
대상체(50)는 제1 식각 선택비를 갖는 제1 물질로 이루어진다. 대상체(50)는 반도체 기판, 절연층 또는 도전층 등에 해당된다.
본 발명의 일 실시예에 있어서, 대상체(50)가 상기 반도체 기판일 경우, 대상체(50)는 실리콘 웨이퍼, SOI(Silicon On Insulator) 기판 또는 금속 단결정 기판 등을 포함한다.
본 발명의 다른 실시예에 따르면, 대상체(50)가 상기 절연층일 경우, 대상체(50)의 제1 물질은 산화물, 질화물 또는 금속 산화물 등으로 구성된다. 이 경우, 상기 산화물은 Boro-Phosphor Silicate Glass(BPSG), Phosphor Silicate Glass(PSG), Undoped Silicate Glass(USG), Spin On Glass(SOG), Tetra Ortho Ethyl Silicate(TEOS), Plasma Enhanced-TEOS(PE-TEOS) 또는 High Density Plasma-Chemical Vapor Deposition(HDP-CVD) 산화물 등을 포함한다. 또한, 상기 질화물은 실리콘 질화물(SixNy) 등을 포함하며, 상기 금속 산화물은 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O5), 이트륨 산화물(Y2O3), 니오븀 산화물(Nb2O5), 바륨 티타늄 산화물(BaTiO3) 또는 스트론튬 티타늄 산화물(SrTiO3) 등을 포함한다.
본 발명의 또 다른 실시예에 있어서, 대상체(50)가 상기 도전층일 경우, 대상체(50)의 제1 물질은 도핑된 폴리실리콘, 금속 또는 금속 질화물 등을 포함한다. 여기서, 상기 금속은 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 구리(Cu) 또는 탄탈륨(Ta) 등을 포함하며, 상기 금속 질화물은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 알루미늄 질화물(AlN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 질화물(TaN). 티타늄 실리콘 질화물(TiSiN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN) 또는 탄탈륨 알루미늄 질화물(TaAlN) 을 포함한다.
제1 마스크 패턴(55)은 상기 제1 식각 선택비와 상이한 제2 식각 선택비를 갖는 제2 물질로 구성된다. 제1 마스크 패턴(55)은 대상체(50) 상에 제1 두께(T1) 및 제1 폭(W1)으로 형성된다. 제1 마스크 패턴(55)의 제1 두께(T1)는 대상체(50)를 구성하는 제1 물질의 종류와 대상체(50)를 식각할 수 있는 식각 용액 또는 식각 가스의 종류에 따라 변화될 수 있다.
본 발명의 일 실시예에 있어서, 대상체(50)가 상기 반도체 기판일 경우에 제1 마스크 패턴(55)의 제2 물질은 산화물, 질화물, 산질화물, 금속 산화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 또는 금속 질화물로 이루어진다. 예를 들면, 제1 마스크 패턴(55)의 제2 물질은 BPSG, PSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물, 실리콘 산질화물(SiON), 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 니오븀 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 텅스텐, 티타늄, 알루미늄, 구리, 탄탈륨, 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물을 포함한다.
본 발명의 다른 실시예에 있어서, 대상체(50)가 상기 절연층일 경우에 제1 마스크 패턴(55)의 제2 물질은 대상체(50)를 구성하는 상기 제1 물질과 상이한 산화물, 질화물 또는 금속 산화물을 포함한다. 예를 들면, 대상체(50)의 제1 물질과 제1 마스크 패턴(55)의 제2 물질은 BPSG, PSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물, 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 니오븀 산화물, 바륨 티타늄 산화물 또는 스트론튬 티타늄 산화물 가운데 서로 상이한 물질을 각기 포함한다. 또한, 제1 마스크 패턴(55)의 제2 물질은 산질화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 또는 금속 질화물을 포함할 수 있다. 예를 들면, 제1 마스크 패턴(55)의 제2 물질은 실리콘 산질화물(SiON), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 탄탈륨 산질화물(TaON), 텅스텐, 티타늄, 알루미늄, 구리, 탄탈륨, 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물로 구성될 수 있다.
본 발명의 또 다른 실시예에 있어서, 대상체(50)가 상기 도전층일 경우에 제1 마스크 패턴(55)의 제2 물질은 전술한 산화물, 질화물, 산질화물, 금속 산화물 또는 폴리실리콘을 포함한다. 또한, 제1 마스크 패턴(55)의 제2 물질과 대상체(50)의 제1 물질은 도핑된 폴리실리콘이나 상술한 금속 또는 금속 질화물 가운데 서로 상이한 물질을 각기 포함할 수 있다. 예를 들면, 대상체(50)의 제1 물질과 제1 마스크 패턴(55)의 제2 물질은 텅스텐, 티타늄, 알루미늄, 구리, 탄탈륨, 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리 콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물 가운데 서로 상이한 물질을 각기 포함할 수 있다.
제2 마스크 패턴(60)은 제1 마스크 패턴(55)의 양측에 형성된 제1 개구(65) 및 제2 개구(70)를 구비하며 대상체(50) 상에 형성된다. 제1 및 제2 개구(65, 70)를 통하여 대상체(50)의 식각될 부분들이 노출된다. 본 발명의 일 실시예에 따르면, 제2 마스크 패턴(60)은 제1 마스크 패턴(55)의 제1 두께(T1) 보다 큰 제2 두께(T1)를 가진다. 본 발명의 다른 실시예에 따르면, 제2 마스크 패턴(60)은 제1 마스크 패턴(55)의 제1 두께(T1)와 실질적으로 동일한 제2 두께(T2)를 가질 수 있다. 제1 및 제2 개구(65, 70)는 각기 제1 마스크 패턴(55)의 제1 폭(W1)에 비하여 넓은 제2 및 제3 폭(W2, W3)을 가진다. 그러나, 제1 및 제2 개구(65, 70)의 제2 및 제3 폭(W2, W3)은 대상체(50)의 식각될 부분들의 기능이나 구조에 따라 변화될 수 있다.
제2 마스크 패턴(60)은 상기 제1 및 제2 식각 선택비와 상이한 제3 식각 선택비를 갖는 제3 물질을 사용하여 형성된다.
본 발명의 일 실시예에 있어서, 대상체(50)가 상기 반도체 기판일 경우, 제1 마스크 패턴(55)의 제1 물질과 제2 마스크 패턴(60)의 제2 물질은 상기 산화물, 질화물, 산질화물, 금속 질화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 또는 금속 질화물 가운데 서로 상이한 물질을 각기 포함한다. 또한, 제2 마스크 패턴(60)의 제3 물질은 포토레지스트를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 대상체(50)가 상기 절연층일 경우, 제2 마스크 패턴(60)의 제3 물질은 대상체(50)의 제1 물질 및 제1 마스크 패턴(55)의 제2 물질과 상이한 산화물, 질화물, 산질화물, 금속 산화물 또는 포토레지스트를 포함한다. 예를 들면, 대상체(50)의 제1 물질이 산화물을 포함하고, 제1 마스크 패턴(55)의 제2 물질이 질화물을 포함할 경우, 제2 마스크 패턴(60)의 제3 물질은 금속 산화물 또는 포토레지스트를 포함한다. 또한, 상기 제1 내지 제3 물질은 전술한 산화물, 질화물 또는 금속 산화물 가운데 각기 상이한 물질을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 대상체(50)가 상기 도전층일 경우, 제2 마스크 패턴(60)의 제3 물질은 제1 마스크 패턴(55)의 제2 물질 및 대상체(50)의 제1 물질과 상이한 산화물, 질화물, 산질화물, 금속 산화물, 폴리실리콘 또는 포토레지스트를 포함한다. 또한, 상기 제1 내지 제3 물질은 전술한 금속 또는 금속 질화물 중에서 각기 상이한 물질을 포함할 수 있다.
상술한 바와 같이, 본 발명에 따른 마스크 구조물(75)은 서로 상이한 제2 및 제3 물질로 구성된 제1 및 제2 마스크 패턴(55, 60)을 포함하기 때문에, 대상체(50)에 트렌치들 또는 콘택홀들을 형성하거나 대상체(50)를 패터닝하기 위한 식각 공정 동안, 트렌치들, 리세스들 혹은 콘택홀들이 매우 미세한 사이즈를 갖는 경우에도 요구되는 형상을 갖는 트렌치들, 리세스들, 콘택홀들 또는 대상체 패턴을 정확하게 형성할 수 있다. 제1 마스크 패턴(55)이 상기 식각 공정 동안 그 하부의 대상체(50)를 효과적으로 보호하기 때문에, 특히 대상체(50)에 형성되는 바(bar) 또 는 라인(line) 형상의 콘택홀들이 서로 부분적으로 연통되는 현상을 방지할 수 있다. 또한, 대상체(50)가 상기 도전층에 해당될 경우, 마스크 구조물(75)을 이용하여 도전층 패턴들이 서로 부분적으로 연결되는 전기적인 단락 현상을 방지하면서 요구되는 정확한 치수를 갖는 도전층 패턴들을 형성할 수 있다.
도 3a 내지 도 3c는 본 발명의 바람직한 실시예들에 따른 마스크 구조물의 제조 방법을 설명하기 위한 단면도들을 도시한 것이다. 도 3a 내지 도 3c에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조 부호를 사용한다.
도 3a를 참조하면, 반도체 기판, 절연층 또는 도전층에 해당되며, 제1 식각 선택비를 갖는 제1 물질로 이루어진 대상체(50) 상에 제1 마스크층(53)을 형성한다.
제1 마스크층(53)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링(sputtering) 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
제1 마스크층(53)은 대상체(50)를 구성하는 제1 물질과 상이한 제2 식각 선택비를 갖는 제2 물질을 사용하여 형성된다. 예를 들면, 대상체(50)의 제1 물질이 산화물을 포함할 경우, 제1 마스크층(53)의 제2 물질은 질화물, 산질화물 또는 폴리실리콘을 포함한다.
도 3b를 참조하면, 제1 마스크층(53) 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 제1 마 스크층(53)을 식각함으로써, 대상체(50) 상에 제1 마스크 패턴(55)을 형성한다.
애싱(ashing) 공정 및/또는 스트리핑(stripping) 공정으로 상기 제1 포토레지스트 패턴을 제거한 다음, 제1 마스크 패턴(55)을 덮으면서 대상체(50) 상에 제2 마스크층(57)을 형성한다. 본 발명의 일 실시예에 따르면, 제2 마스크층(57)은 제1 마스크 패턴(55)을 완전히 덮도록 형성된다. 즉, 제2 마스크층(57)이 제1 마스크 패턴(55)에 비하여 큰 두께를 가짐으로써, 제1 마스크 패턴(55)이 제2 마스크층(57) 내에 완전히 매립된다. 본 발명의 다른 실시예에 따르면, 제2 마스크층(57)은 제1 마스크 패턴(55)과 실질적으로 동일한 두께를 가질 수 있으며, 이 경우에는 제2 마스크층(57)에 매립되는 제1 마스크 패턴(55)의 상면이 노출된다.
제2 마스크층(57)은 대상체(50)의 제1 물질 및 제1 마스크층(53)의 제2 물질과 상이한 제3 물질을 사용하여 형성된다. 이에 따라, 제2 마스크층(57)의 제3 물질은 상기 제1 및 제2 식각 선택비와 상이한 제3 식각 선택비를 가진다. 예를 들면, 대상체(50)의 제1 물질이 산화물을 포함하고, 제1 마스크층(53)의 제2 물질이 질화물을 포함할 경우, 제2 마스크층(57)은 포토레지스트, 산질화물 또는 폴리실리콘을 포함한다. 또한, 제2 마스크층(57)은 스핀 코팅(spin coating) 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링(sputtering) 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
도 3c를 참조하면, 제2 마스크층(57)을 부분적으로 식각하여 제1 마스크 패턴(55)의 양측에 제1 및 제2 개구(65, 70)를 갖는 제1 마스크 패턴(60)을 형성한 다. 제1 및 제2 개구(65, 70)가 형성되면, 대상체(50) 중 제1 마스크 패턴(55)에 인접하는 부분들이 노출된다. 본 발명의 일 실시예에 있어서, 제2 마스크층(57)의 제3 물질이 포토레지스트를 포함할 경우, 제2 마스크층(57) 자체를 노광 및 현상함으로써, 제1 및 제2 개구(65, 70)를 갖는 제2 마스크 패턴(60)을 형성할 수 있다. 본 발명의 다른 실시예에 있어서, 제2 마스크층(57)의 제3 물질이 상기 산화물, 질화물, 산질화물, 금속 산화물, 금속, 금속 질화물, 폴리실리콘 또는 도핑된 폴리실리콘 가운데 어느 하나를 포함할 경우에는 제2 포토레지스트 패턴(도시되지 않음)을 제2 마스크층(57) 상에 형성한 후, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제2 마스크층(57)을 식각함으로써, 제2 마스크 패턴(60)을 형성할 수 있다. 상기 제2 포토레지스트는 애싱 공정 및/또는 스트리핑 공정으로 제거된다.
전술한 바와 같이, 제2 마스크 패턴(60)이 형성되면, 대상체(50) 상에는 제1 및 제2 마스크 패턴(55, 60)을 구비하는 마스크 구조물(75)이 형성된다. 이러한 마스크 구조물(75)을 이용하여 제1 및 제2 개구(65, 70)를 통해 노출되는 부분의 대상체(50)를 식각할 경우, 제1 마스크 패턴(55)이 그 아래에 위치하는 부분의 대상체(50)를 효과적으로 보호하기 때문에 정확한 치수를 갖는 트렌치들 또는 콘택홀들을 형성할 수 있다. 또한, 대상체(50)가 상기 도전층에 해당될 경우, 마스크 구조물(75)을 이용하여 도전층 패턴들 사이의 전기적인 단락 없이 요구되는 정확한 치수를 도전층 패턴을 형성할 수 있다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들을 도시한 것이다.
도 4a를 참조하면, 반도체 기판(100) 상에 패터닝되는 대상막(105)을 형성한다. 반도체 기판(100)은 실리콘 웨이퍼, SOI 기판 또는 금속 단결정 기판 등을 포함한다. 반도체 기판(100) 상에는 콘택 영역, 도전성 패턴, 도전성 배선, 절연 패턴, 게이트 구조물, 스페이서 또는 트랜지스터 등을 포함하는 하부 구조물(도시되지 않음)이 형성된다.
대상막(105)은 상기 하부 구조물을 덮으면서 반도체 기판(100) 상에 형성된다. 대상막(105)은 제1 식각 선택비를 갖는 제1 물질을 사용하여 형성된다. 또한, 대상막(105)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
본 발명의 일 실시예에 따르면, 대상막(105)의 제1 물질은 절연 물질에 해당된다. 예를 들면, 대상막(105)은 BPSG, PSG, SOG, USG, TEOS, PE-TEOS 또는 HDP-CVD 산화물 등과 같은 산화물을 사용하여 형성된다. 또한, 대상막(105)은 실리콘 질화물과 같은 질화물을 사용하여 형성될 수 있다. 더욱이, 대상막(105)은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 니오븀 산화물, 바륨 티타늄 산화물 또는 스트론튬 티타늄 산화물 등과 같은 금속 산화물을 사용하여 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 대상막(105)의 제1 물질은 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물과 같은 도전 물질에 해당된다. 예를 들면, 대상막(105)은 텅스텐, 텅스텐 질화물, 티타늄, 티타늄 질화물, 알루미늄, 알루미늄 질화물, 티타늄 알루미늄 질화물, 구리, 탄탈륨, 탄탈륨 질화물. 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물을 사용하여 형성된다.
다시 도 4a를 참조하면, 패터닝되는 대상막(105) 상에 제1 마스크층(110)을 형성한다. 제1 마스크층(110)은 상기 제1 물질과 상이한 제2 식각 선택비를 갖는 제2 물질을 사용하여 형성된다. 제1 마스크층(110)의 제2 물질은 산화물, 질화물, 산질화물, 금속 산화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 또는 금속 질화물을 포함한다. 또한. 제1 마스크층(110)은 화학 기상 증착(CVD) 공정, 원자층 적층(ALD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착 공정을 이용하여 형성된다.
본 발명의 일 실시예에 있어서, 대상막(105)의 제1 물질이 상기 산화물을 포함할 경우, 제1 마스크층(110)의 제2 물질은 폴리실리콘, 도핑된 폴리실리콘, 상기 금속 산화물, 금속, 금속 질화물, 질화물 또는 산질화물을 포함한다. 또한, 대상막(105)이 질화물을 사용하여 형성될 경우, 제1 마스크층(110)은 폴리실리콘, 도핑된 폴리실리콘, 상기 산화물, 금속, 금속 산화물, 금속 질화물 또는 산질화물을 사용하여 형성된다. 더욱이, 대상막(105)의 제1 물질이 상기 금속 산화물을 포함할 경우, 제1 마스크층(110)의 제1 물질은 상기 산화물, 질화물, 금속, 금속 질화물, 폴리실리콘, 도핑된 폴리실리콘 또는 산질화물을 포함한다.
본 발명의 다른 실시예에 있어서, 대상막(105)이 상기 금속 또는 금속 질화물 등의 도전 물질로 구성될 경우, 제1 마스크층(110)은 상기 산화물, 질화물, 산질화물, 폴리실리콘 또는 금속 산화물 가운데 어느 하나를 사용하여 형성될 수 있다.
제1 마스크층(110)의 두께는 대상막(105)의 두께 내지 대상막(105)을 패터닝하기 위한 식각 가스 또는 식각 용액의 종류에 따라 변화된다. 본 발명의 일 실시예에 따르면, 대상막(105)의 두께가 증가함에 따라 제1 마스크층(110)의 두께도 증가하게 된다. 예를 들면, 대상막(105)의 제1 물질이 산화물 또는 질화물을 포함하고 제1 마스크층(110)의 제2 물질이 폴리실리콘, 산화물, 질화물 또는 금속을 포함할 경우, 대상막(105)의 충분히 패터닝하기 위하여 대상막(105)의 두께가 증가되면 제1 마스크층(110)의 두께로 증가하게 된다.
본 발명의 다른 실시예에 따르면, 대상막(105) 두께가 증가할 경우에도 제1 마스크층(110)의 두께는 변화되지 않고 실질적으로 일정한 값을 유지할 수 있다. 예를 들면, 대상막(105)의 제1 물질이 산화물, 질화물, 금속 또는 금속 질화물을 포함하고, 제1 마스크층(110)의 제2 물질이 금속 산화물 또는 산질화물을 포함할 경우, 대상막(105)의 두께가 증가하더라도 제1 마스크층(110)의 두께는 실질적으로 일정하게 유지된다.
도 4b를 참조하면, 제1 마스크층(110) 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성한 다음, 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 제1 마스크층(110)을 식각함으로써, 대상막(105) 상에 제1 마스크 패턴(115)을 형성한다. 제1 마스크 패턴(115)의 폭은 제1 마스크 패턴(115)을 이용하여 형성되는 바(bar) 또는 라인(line) 형상의 개구들, 리세스들 또는 트렌치들을 포함하는 대상막 패턴(140)(도 4e 참조)의 폭에 따라 달라진다.
도 4c를 참조하면, 상기 제1 포토레지스트 패턴을 애싱 공정 및/또는 스트리핑 공정을 이용하여 제거한 후, 제1 마스크 패턴(115)을 덮으면서 대상막(105) 상에 제2 마스크층(120)을 형성한다. 본 발명의 일 실시예에 있어서, 제2 마스크층(120)은 제1 마스크 패턴(115)을 완전히 덮으면서 대상막(105) 상에 형성된다. 즉, 제2 마스크층(120)의 두께가 제1 마스크 패턴(115)의 두께에 비하여 충분히 두껍기 때문에 제1 마스크 패턴(115)은 제2 마스크층(120) 내에 완전히 매립된다. 본 발명의 다른 실시예에 따르면, 제2 마스크층(120)의 두께가 제1 마스크 패턴(115)의 두께와 실질적으로 동일하도록 제2 마스크층(120)을 형성할 수 있다. 다시 말하면, 제2 마스크층(120)은 제1 마스크 패턴(115)의 상면을 노출시키면서 대상막(105) 상에 형성된다.
제2 마스크층(120)은 상기 제1 및 제2 식각 선택비와 상이한 제3 식각 선택비를 갖는 제3 물질을 사용하여 형성된다. 제2 마스크층(120)은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 원자층 적층(ALD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 스퍼터링 공정, 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
본 발명의 일 실시예에 따르면, 대상막(105) 및 제1 마스크층(110)이 각기 전술한 산화물들, 질화물, 산질화물 또는 금속 산화물들 가운데 서로 상이한 제1 물질 및 제2 물질로 이루어질 경우, 제2 마스크층(120)은 포토레지스트를 사용하여 형성된다. 또한, 제2 마스크층(120)은 상술한 산화물들, 질화물, 산질화물 또는 금속 산화물 중에서 대상막(105)을 구성하는 제1 물질 및 제1 마스크층(110)을 이루는 제2 물질과 상이한 제3 물질을 사용하여 형성된다. 예를 들면, 대상막(105)이 산화물로 구성되고 제1 마스크층(110)이 질화물로 이루어질 경우, 제2 마스크층(120)은 상기 산질화물 또는 금속 산화물을 사용하여 형성된다.
본 발명의 다른 실시예에 따르면, 대상막(105)의 제1 물질이 도핑된 폴리실리콘, 금속 또는 금속 질화물을 포함하고, 제1 마스크층(110)의 제2 물질이 폴리실리콘, 산질화물, 산화물, 질화물 또는 금속 산화물을 포함할 경우, 제2 마스크층(120)은 포토레지스트를 사용하여 형성된다. 또한, 제2 마스크층(120)은 금속, 금속 질화물, 산질화물, 산화물, 질화물, 폴리실리콘 또는 도핑된 폴리실리콘 가운데 대상막(105)의 제1 물질 및 제1 마스크층(110)의 제2 물질과 상이한 제3 물질을 사용하여 형성될 수 있다.
도 4d를 참조하면, 제2 마스크층(120)의 제3 물질이 포토레지스트를 포함할 경우, 제2 마스크층(120)을 노광 및 현상하여 제1 마스크 패턴(115) 양측의 대상막(105)을 노출시키는 제1 개구(130) 및 제2 개구(135)를 갖는 제2 마스크 패턴(125)을 형성한다. 한편, 제2 마스크층(120)의 제3 물질이 상술한, 산화물, 질화물, 산질화물, 금속 산화물, 금속, 금속 질화물, 폴리실리콘 또는 도핑된 폴리실리콘을 포함할 경우, 제2 마스크층(120) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제2 마스크층(120)을 부분적으로 식각함으로써, 대상막(105) 상에 제1 및 제2 개구(130, 135)를 갖는 제2 마스크 패턴(125)을 형성한다. 도 4c에 도시한 바와 같이, 제2 마스크 패턴(125)이 대상막(105) 상에 형성되면, 제1 및 제2 마스크 패턴(115, 125)을 포함하는 마스크 구조물(175)이 완성된다.
도 4e를 참조하면, 마스크 구조물(175)을 식각 마스크로 이용하여 제1 및 제2 개구(130, 135)를 통하여 노출되는 대상막(105)을 식각함으로써, 대상막(105)에 바 형상 또는 라인 형상과 같이 요구되는 형상의 콘택홀들(140, 145), 리세스들 또는 트렌치들을 갖는 대상막 패턴(155)을 형성한다. 본 발명의 일 실시예에 따르면, 대상막 패턴(155)은 건식 식각 공정을 이용하여 형성된다. 대상막 패턴(155)을 형성하는 식각 공정 동안, 제1 마스크 패턴(115)이 그 아래의 대상막(105)을 효과적으로 보호하기 때문에 대상막 패턴(155)의 콘택홀들(140, 145)이 서로 부분적으로 연통되거나 연결되는 현상을 방지할 수 있다. 또한, 제2 마스크 패턴(1250이 포토레지스트로 이루어질 경우, 대상막 패턴(155)을 형성하는 식각 공정 동안 제2 마스크 패턴(125)도 부분적으로 식각됨으로써 제2 마스크 패턴(125)의 높이가 감소한다.
도 4f를 참조하면, 제1 및 제2 마스크 패턴(115, 125)을 포함하는 마스크 구조물(175)을 애싱 공정, 스트리핑 공정 또는 화학 기계적 연마(CMP) 공정을 이용하여 제거함으로써, 반도체 기판(100) 상에 대상막 패턴(155)을 완성한다. 본 발명의 일 실시예에 따르면, 애싱 공정 및/또는 스트리핑 공정을 통하여 제2 마스크 패턴 (125)을 제거한 후, 화학 기계적 연마(CMP) 공정을 이용하여 제1 마스크 패턴(115)을 제거한다. 본 발명의 다른 실시예에 있어서, 화학 기계적 연마(CMP) 공정을 이용하여 제1 및 제2 마스크 패턴(115, 125)을 동시에 제거할 수 있다.
도 5a 내지 도 5d는 본 발명의 바람직한 실시예들에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들을 도시한 것이다.
도 5a를 참조하면, 반도체 기판(200) 상에 산화물을 사용하여 절연막(205)을 형성한다. 예를 들면, 절연막(205)은 BPSG, PSG, SOG, USG, TEOS, PE-TEOS 또는 HDP-CVD 산화물을 사용하여 형성된다. 이 경우, 반도체 기판(200) 상에는 콘택 영역, 도전성 패턴, 도전성 배선, 절연 패턴, 게이트 구조물, 스페이서 및/또는 트랜지스터를 포함하는 하부 구조물(도시되지 않음)이 형성된다. 절연막(205)은 상기 하부 구조물을 덮으면서 반도체 기판(200) 상에 형성된다. 절연막(205)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
절연막(205) 상에 제1 마스크층(도시되지 않음)을 형성한 다음, 상기 제1 마스크층 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여, 상기 제1 마스크층을 식각함으로써, 절연막(205) 상에 제1 마스크 패턴(210)을 형성한다. 상기 제1 마스크층은 절연막(205)의 산화물과 상이한 물질을 사용하여 형성된다. 예를 들면, 상기 제1 마스크층은 질화물, 산질화물, 금속 산화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 또는 금속 질화물을 사용하여 형성된다. 또한, 상기 제1 마스크층은 화학 기상 증착(CVD) 공정, 원자층 적층(ALD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
도 5b를 참조하면, 상기 제1 포토레지스트 패턴을 애싱 공정 및/또는 스트리핑 공정을 이용하여 제거한 후, 제1 마스크 패턴(210)을 덮으면서 절연막(205) 상에 제2 마스크층(도시되지 않음)을 형성한다. 계속하여, 상기 제2 마스크층을 부분적으로 식각하여 제1 마스크 패턴(210) 양측의 절연막(205)을 노출시키는 제1 및 제2 개구(220, 225)를 갖는 제2 마스크 패턴(215)을 형성한다. 상기 제2 마스크층은 상기 제1 마스크층의 구성 물질과 상이한 물질을 사용하여 형성된다. 또한, 상기 제2 마스크층은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정, 원자층 적층(ALD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다. 본 발명의 일 실시예에 있어서, 상기 제2 마스크층이 포토레지스트를 포함할 경우, 상기 제2 마스크층을 노광 및 현상하여 제1 및 제2 개구(220, 225)를 갖는 제2 마스크 패턴(215)을 형성한다. 본 발명의 다른 실시예에 따르면, 상기 제2 마스크층이 전술한 산화물, 질화물, 산질화물, 금속 산화물, 금속, 금속 질화물, 폴리실리콘 또는 도핑된 폴리실리콘을 포함할 경우, 상기 제2 마스크층 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한다. 계속하여, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 부분적으로 식각함으로써, 절연막(205) 상에 제2 마스크 패턴(215)을 형성한다. 도 5b에 도시한 바와 같이, 제2 마스크 패턴(215)이 절연막(205) 상에 형성되면, 제1 및 제2 마스크 패턴(210, 215)을 포함하는 마스크 구조물(275)이 완성된다.
도 5c를 참조하면, 마스크 구조물(275)을 식각 마스크로 이용하여 제1 및 제2 개구(220, 225)를 통하여 노출되는 절연막(205)을 건식 식각 공정으로 식각함으로써, 절연막(205)에 바 형상 또는 라인 형상의 제1 및 제2 콘택홀들(235, 240)을 형성한다.
제1 및 제2 마스크 패턴(210, 215)을 포함하는 마스크 구조물(275)을 애싱 공정, 스트리핑 공정 또는 화학 기계적 연마(CMP) 공정을 이용하여 제거한 다음, 제1 및 제2 콘택홀들(235, 240)을 채우면서 절연막(205) 상에 도전막(245)을 형성한다. 도전막(245)은 도핑된 폴리실리콘, 금속 또는 금속 질화물 등을 사용하여 형성된다. 예를 들면, 도전막(245)은 텅스텐, 티타늄, 알루미늄, 구리, 탄탈륨, 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 또는 탄탈륨 알루미늄 질화물을 사용하여 형성된다. 또한, 도전막(245)은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정 또는 펄스 레이저 증착 공정을 이용하여 형성된다.
도 5d를 참조하면, 화학 기계적 연마 공정(CMP), 에치백(etch back) 공정 또 는 화학 기계적 연마와 에치백을 조합한 공정을 이용하여 절연막(205)이 노출될 때까지 도전막(245)을 제거함으로써, 제1 및 제2 콘택홀(235, 240)에 각기 제1 및 제2 콘택(250, 255)을 형성한다.
상술한 바와 같이 본 발명에 따른 마스크 구조물은 서로 상이한 물질들로 구성된 제1 마스크 패턴 및 제2 마스크 패턴을 구비하기 때문에 대상체에 리세스들, 트렌치들 또는 콘택홀들을 형성하거나 대상막을 패터닝하기 위한 식각 공정 동안, 리세스들, 트렌치들 혹은 콘택홀들이 매우 미세한 사이즈를 갖는 경우에도 요구되는 형상을 갖는 리세스들, 트렌치들, 콘택홀들 또는 대상체 패턴을 정확하게 형성할 수 있다. 특히, 제1 마스크 패턴이 이러한 식각 공정 동안 그 하부의 대상체 또는 대상막을 효과적으로 보호하기 때문에, 바 또는 라인 형상의 콘택홀들이 서로 부분적으로 연통되는 현상을 방지할 수 있다. 또한, 대상막이 도전 물질을 포함할 경우, 상기 마스크 구조물을 이용하여 도전막 패턴들이 서로 부분적으로 연결되는 전기적인 단락 현상을 방지하면서 요구되는 정확한 치수를 갖는 도전막 패턴들을 형성할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (36)

  1. 제1 물질을 포함하는 대상체;
    상기 대상체 상에 형성되어 상기 제1 물질과 상이한 제2 물질을 포함하며, 제1 두께 및 제1 폭을 갖는 제1 마스크 패턴; 및
    상기 대상체 상에 형성되어 상기 제1 및 제2 물질과 상이한 제3 물질을 포함하며, 상기 제1 마스크 패턴의 양측의 상기 대상체를 각기 노출시키는 제1 개구 및 제2 개구를 구비하고, 상기 제1 두께보다 크거나 동일한 제2 두께를 갖는 제2 마스크 패턴을 포함하는 마스크 구조물.
  2. 제1항에 있어서, 상기 대상체는 반도체 기판, 절연층 및 도전층으로 이루어진 그룹으로부터 선택된 하나인 것을 특징으로 하는 마스크 구조물.
  3. 제1항에 있어서, 상기 제1 물질은 산화물, 질화물, 금속 산화물, 금속, 도핑된 폴리실리콘 및 금속 질화물로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  4. 제3항에 있어서, 상기 제2 물질은 산화물, 질화물, 산질화물, 금속, 금속 산화물, 금속 질화물, 폴리실리콘 및 도핑된 폴리실리콘으로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  5. 제4항에 있어서, 상기 제3 물질은 포토레지스트, 산화물, 질화물, 산질화물, 금속, 금속 산화물, 금속 질화물, 폴리실리콘 및 도핑된 폴리실리콘으로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  6. 제5항에 있어서, 상기 산화물은 Boro-Phosphor Silicate Glass(BPSG), Phosphor Silicate Glass(PSG), Undoped Silicate Glass(USG), Spin On Glass(SOG), Tetra Ortho Ethyl Silicate(TEOS), Plasma Enhanced-TEOS(PE-TEOS) 및 High Density Plasma-Chemical Vapor Deposition(HDP-CVD) 산화물로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  7. 제5항에 있어서, 상기 질화물은 실리콘 질화물을 포함하며, 상기 산질화물은 실리콘 산질화물(SiON), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON) 및 탄탈륨 산질화물(TaON)로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  8. 제5항에 있어서, 상기 금속 산화물은 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O5), 이트륨 산화물(Y2O3), 니오븀 산화물(Nb2O5), 바륨 티타늄 산화물(BaTiO3) 및 스트론튬 티타늄 산화물(SrTiO3)로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  9. 제5항에 있어서, 상기 금속은 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 구리(Cu) 및 탄탈륨(Ta)으로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  10. 제5항에 있어서, 상기 금속 질화물은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 알루미늄 질화물(AlN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN) 및 탄탈륨 알루미늄 질화물(TaAlN)로 이루어진 그룹 중으로부터 선택된 하나를 포함하는 것을 특징으로 하는 마스크 구조물.
  11. 삭제
  12. 제1항에 있어서, 상기 제1 개구 및 상기 제2 개구는 각기 상기 제1 폭보다 크거나 동일한 제2 폭 및 제3 폭을 가지는 것을 특징으로 하는 마스크 구조물.
  13. 제1 물질을 포함하는 대상체 상에 상기 제1 물질과 상이한 제2 물질을 포함하며, 제1 두께 및 제1 폭을 갖는 제1 마스크 패턴을 형성하는 단계; 및
    상기 대상체 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하며, 상기 제1 마스크 패턴의 양측의 상기 대상체를 각기 노출시키는 제1 개구 및 제2 개구를 구비하고, 상기 제1 두께보다 크거나 동일한 제2 두께를 갖는 제2 마스크 패턴을 형성하는 단계를 포함하는 마스크 구조물의 제조 방법.
  14. 제13항에 있어서, 상기 제1 마스크 패턴을 형성하는 단계는,
    상기 대상체 상에 제1 마스크층을 형성하는 단계;
    상기 제1 마스크층 상에 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각하는 단계를 포함하는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  15. 제14항에 있어서, 상기 제1 마스크층은 화학 기상 증착(CVD) 공정, 플라즈마 증대-화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성되는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  16. 제13항에 있어서, 상기 제2 마스크 패턴을 형성하는 단계는,
    상기 대상체 상에 상기 제1 마스크 패턴을 매립하는 제2 마스크층을 형성하는 단계; 및
    상기 제2 마스크층을 부분적으로 식각하여 상기 제1 개구 및 상기 제2 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  17. 제16항에 있어서, 상기 제2 마스크층은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대-화학 기상 증착(PE-CVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정, 스퍼터링 공정 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성되는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  18. 제16항에 있어서, 상기 제1 개구 및 상기 제2 개구를 형성하는 단계는 상기 제2 마스크층을 노광 및 현상하는 단계를 더 포함하는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  19. 제16항에 있어서, 상기 제1 개구 및 상기 제2 개구를 형성하는 단계는,
    상기 제2 마스크층 상에 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 부분적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 마스크 구조물의 제조 방법.
  20. 기판 상에 제1 물질을 포함하는 대상막을 형성하는 단계;
    상기 대상막 상에 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 대상막 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하며, 상기 제1 마스크 패턴 양측의 상기 대상막을 각기 부분적으로 노출시키는 개구들을 갖는 제2 마스크 패턴을 형성하는 단계; 및
    상기 제1 마스크 패턴 및 상기 제2 마스크 패턴들을 식각 마스크들로 이용하여 상기 노출된 대상막을 식각하여 대상막 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  21. 제20항에 있어서, 상기 제1 물질은 절연 물질 또는 도전 물질인 것을 특징으로 하는 패턴 형성 방법.
  22. 제21항에 있어서, 상기 제1 물질은 산화물, 질화물, 금속 산화물, 도핑된 폴리실리콘, 금속 및 금속 질화물로 이루어진 그룹으로부터 선택된 하나를 포함하고, 상기 제2 물질은 산화물, 질화물, 산질화물, 금속 산화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 및 금속 질화물로 이루어진 그룹으로부터 선택된 하나를 포함하며, 상기 제3 물질은 포토레지스트, 산화물, 질화물, 산질화물, 금속 산화물, 폴리실리콘, 도핑된 폴리실리콘, 금속 및 금속 질화물로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  23. 제22항에 있어서, 상기 산화물은 BPSG, PSG, SOG, USG, TEOS, PE-TEOS 및 HDP-CVD 산화물로 이루어진 그룹으로부터 선택된 하나를 포함하고, 상기 질화물은 실리콘 질화물을 포함하며, 상기 산질화물은 실리콘 산질화물, 티타늄 산질화물, 티타늄 알루미늄 산질화물, 텅스텐 산질화물 및 탄탈륨 산질화물로 이루어진 그룹으로부터 선택된 하나를 포함하고, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 니오븀 산화물, 바륨 티타늄 산화물 및 스트론튬 티타늄 산화물로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  24. 제22항에 있어서, 상기 금속은 텅스텐, 티타늄, 알루미늄, 구리 및 탄탈륨으로 이루어진 그룹으로부터 선택된 하나를 포함하며, 상기 금속 질화물은 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물 및 탄탈륨 알루미늄 질화물로 이루어진 그룹으로부터 선택된 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  25. 제20항에 있어서, 상기 제1 마스크 패턴을 형성하는 단계는,
    상기 대상막 상에 제1 마스크층을 형성하는 단계;
    상기 제1 마스크층 상에 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  26. 제20항에 있어서, 상기 제2 마스크 패턴을 형성하는 단계는,
    상기 대상막 상에 상기 제1 마스크 패턴을 매립하는 제2 마스크층을 형성하는 단계; 및
    상기 제2 마스크층을 부분적으로 식각하여 상기 개구들을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  27. 제26항에 있어서, 상기 개구들을 형성하는 단계는 상기 제2 마스크층을 노광 및 현상하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  28. 제26항에 있어서, 상기 개구들을 형성하는 단계는,
    상기 제2 마스크층 상에 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 부분적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  29. 제20항에 있어서, 상기 대상막 패턴을 형성한 후, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  30. 제29항에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계는 애싱 공정, 스트리핑 공정 또는 화학 기계적 연마(CMP) 공정을 이용하여 수행되는 것을 특징으로 하는 패턴 형성 방법.
  31. 콘택 영역들이 형성된 기판 상에 제1 물질을 포함하는 절연막을 형성하는 단계;
    상기 절연막 상에 상기 제1 물질과 상이한 제2 물질을 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 절연막 상에 상기 제1 물질 및 상기 제2 물질과 상이한 제3 물질을 포함하며, 상기 제1 마스크 패턴 양측의 상기 절연막을 부분적으로 각기 노출시키는 개구들을 갖는 제2 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴 및 상기 제2 마스크 패턴들을 식각 마스크들로 이용하여 상기 노출된 절연막을 식각하여 상기 콘택 영역들을 노출시키는 콘택홀들을 형성하는 단계; 및
    상기 콘택홀들 내에 콘택들을 형성하는 단계를 포함하는 반도체 장치의 콘택 형성 방법.
  32. 제31항에 있어서, 상기 제1 마스크 패턴을 형성하는 단계는,
    상기 절연막 상에 제1 마스크층을 형성하는 단계;
    상기 제1 마스크층 상에 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  33. 제31항에 있어서, 상기 제2 마스크 패턴을 형성하는 단계는,
    상기 절연막 상에 상기 제1 마스크 패턴을 매립하는 제2 마스크층을 형성하는 단계; 및
    상기 제2 마스크층을 부분적으로 식각하여 상기 개구들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  34. 제33항에 있어서, 상기 개구들을 형성하는 단계는 상기 제2 마스크층을 노광 및 현상하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  35. 제33항에 있어서, 상기 개구들을 형성하는 단계는,
    상기 제2 마스크층 상에 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 부분적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  36. 제31항에 있어서, 상기 콘택홀들을 형성한 후, 애싱 공정, 스트리핑 공정 또는 화학 기계적 연마(CMP) 공정을 이용하여 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
KR1020050062215A 2005-07-11 2005-07-11 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법 KR100669107B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050062215A KR100669107B1 (ko) 2005-07-11 2005-07-11 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법
US11/481,177 US20070026685A1 (en) 2005-07-11 2006-07-06 Mask structure, method of forming the mask structure, method of forming a pattern using the mask structure and method of forming contacts in a semiconductor device using the mask structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062215A KR100669107B1 (ko) 2005-07-11 2005-07-11 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR100669107B1 true KR100669107B1 (ko) 2007-01-16

Family

ID=37694948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062215A KR100669107B1 (ko) 2005-07-11 2005-07-11 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법

Country Status (2)

Country Link
US (1) US20070026685A1 (ko)
KR (1) KR100669107B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714901B1 (ko) 2006-07-31 2007-05-04 삼성전자주식회사 콘택 구조체의 형성방법들

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4859145B2 (ja) * 2008-12-25 2012-01-25 独立行政法人産業技術総合研究所 エッチングレジスト
US10312137B2 (en) * 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
TWI680496B (zh) 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
WO2018144198A1 (en) 2017-02-01 2018-08-09 Applied Materials, Inc. Boron doped tungsten carbide for hardmask applications
TWI713961B (zh) 2018-01-15 2020-12-21 美商應用材料股份有限公司 針對碳化鎢膜改善附著及缺陷之技術

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212025B2 (ja) * 2002-07-04 2009-01-21 Ｈｏｙａ株式会社 反射型マスクブランクス及び反射型マスク並びに反射型マスクの製造方法
KR100470722B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 반도체 장치의 콘택홀 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714901B1 (ko) 2006-07-31 2007-05-04 삼성전자주식회사 콘택 구조체의 형성방법들

Also Published As

Publication number Publication date
US20070026685A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR101099959B1 (ko) 반도체 장치 및 그 제조 방법
KR100681266B1 (ko) 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100625170B1 (ko) 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR100673884B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
US6777305B2 (en) Method for fabricating semiconductor device
US9129850B2 (en) Semiconductor device manufacturing method
KR100669107B1 (ko) 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
KR20040051288A (ko) 반도체 소자의 캐패시터 제조방법
US7112840B2 (en) Semiconductor memory device and method for fabricating the same
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
JP2006148052A (ja) 半導体素子の格納電極形成方法
US12014935B2 (en) Interposer and method of manufacturing the interposer
KR100507872B1 (ko) 반도체 장치 제조 방법
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
US8026147B2 (en) Method of fabricating a semiconductor microstructure
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR101159900B1 (ko) 반도체 소자 및 그 제조방법
KR20070038225A (ko) 반도체 장치의 제조 방법
KR20060076010A (ko) 반도체 소자의 제조방법
KR100712487B1 (ko) 접촉 저항을 줄일 수 있는 비아홀 플러그 및 그 형성 방법
KR20070000598A (ko) 불휘발성 반도체 메모리 장치 및 그 제조 방법
KR20000037824A (ko) 반도체 소자의 커패시터 제조방법
KR20020045890A (ko) 반도체소자의 캐패시터 형성방법
KR20040059937A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee