JP6281420B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6281420B2 JP6281420B2 JP2014119288A JP2014119288A JP6281420B2 JP 6281420 B2 JP6281420 B2 JP 6281420B2 JP 2014119288 A JP2014119288 A JP 2014119288A JP 2014119288 A JP2014119288 A JP 2014119288A JP 6281420 B2 JP6281420 B2 JP 6281420B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- channel region
- semiconductor device
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明は、このような事情に鑑みてなされたものであり、GAA構造を有するトランジスタの寄生容量を減少させることを目的とする。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
SOI基板1上にレジスト膜5を塗布により形成し、露光及び現像によりレジスト膜に開口部5Aを形成する。開口部5Aは、例えば、離間して2つ形成される。続いて、レジスト膜5をマスクにしてシリコン膜3をドライエッチングする。ドライエッチングには、例えば、CF4ガスを使用する。
最初に、ゲート絶縁膜41を形成する。ゲート絶縁膜41には、例えば、シリコン酸化膜や、HfO2膜が使用される。シリコン酸化膜は、加熱処理によりシリコン膜を酸化させることにより形成される。HfO2膜は、CVD法により堆積させる。続いて、シリコン酸化膜3及びチャネル領域11の全面にCVD法により導電性物質を堆積させる。導電性物質は、キャビティ31にも埋め込まれる。この後、CMP法により余分な導電性物質を除去すると、ゲート電極45が形成される。ゲート電極45は、キャビティ31に埋め込まれた領域とその上方の領域に、チャネル領域11を囲むように環状に形成される。
最初に、チャネル領域11を挟む2つ領域10にイオン注入してソース/ドレイン領域50を形成する。これにより、トランジスタT1が形成される。トランジスタT1は、2つのソース/ドレイン領域50をチャネル領域11で連結させた構成を有し、チャネル領域11の一部がゲート電極45で囲まれている。
(付記1) 基板の上方に配置したシリコン酸化膜上に、シリコン膜でチャネル領域を形成し、前記チャネル領域の下方及びその側部の前記シリコン酸化膜にリンを注入し、エッチングにより、リンを注入した前記シリコン酸化膜を除去してキャビティを形成し、前記キャビティ内及び前記キャビティの上方にゲート膜を堆積させ、前記チャネル領域を覆うゲート電極を形成し、前記ゲート電極を挟む前記シリコン膜の2つの領域にイオン注入してソース/ドレイン領域を形成することを特徴とする半導体装置の製造方法。
(付記2) 前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域を通過させてリンを前記シリコン酸化膜に注入することを含むことを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域の下方の前記シリコン酸化膜におけるリンの注入深さを、前記チャネル領域の側方の前記シリコン酸化膜におけるリンの注入深さより浅くすることを含むことを特徴とする付記1に記載の半導体装置の製造方法。
(付記4) リンは、前記シリコン酸化膜に対して垂直に注入することを特徴とする付記1乃至付記3のいずれか一項に記載の半導体装置の製造方法。
(付記5) 前記エッチングは、湿式エッチングであることを特徴とする付記1乃至付記4のいずれか一項に記載の半導体装置の製造方法。
(付記6) 基板の上方に配置され、凹部を有するシリコン酸化膜と、前記シリコン酸化膜上に配置され、前記凹部を横断し、前記凹部より幅が狭く、前記シリコン膜を有するチャネル領域と、前記凹部に埋め込まれ、前記チャネル領域を環状に覆うゲート電極と、前記ゲート電極を挟んで配置されたソース領域及びドレイン領域と、を有し、前記凹部は、前記チャネル領域の下方の深さが、前記チャネル領域から露出する領域の方が深いことを特徴とする半導体装置。
3 シリコン酸化膜
4 シリコン膜
11 チャネル領域
31 キャビティ(凹部)
45 ゲート電極
50 ソース/ドレイン領域
61 半導体装置
Claims (5)
- 基板の上方に配置したシリコン酸化膜上に、シリコン膜でチャネル領域を形成し、
前記チャネル領域の下方及びその側部の前記シリコン酸化膜にリンを注入し、
エッチングにより、リンを注入した前記シリコン酸化膜を除去してキャビティを形成し、
前記キャビティ内及び前記キャビティの上方にゲート膜を堆積させ、前記チャネル領域を覆うゲート電極を形成し、
前記ゲート電極を挟む前記シリコン膜の2つの領域にイオン注入してソース/ドレイン領域を形成することを特徴とする半導体装置の製造方法。 - 前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域を通過させてリンを前記シリコン酸化膜に注入することを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域の下方の前記シリコン酸化膜におけるリンの注入深さを、前記チャネル領域の側方の前記シリコン酸化膜におけるリンの注入深さより浅くすることを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- リンは、前記シリコン酸化膜に対して垂直に注入することを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体装置の製造方法。
- 前記エッチングは、湿式エッチングであることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119288A JP6281420B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119288A JP6281420B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015233073A JP2015233073A (ja) | 2015-12-24 |
JP6281420B2 true JP6281420B2 (ja) | 2018-02-21 |
Family
ID=54934374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014119288A Expired - Fee Related JP6281420B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6281420B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112789712A (zh) | 2018-10-12 | 2021-05-11 | 索尼半导体解决方案公司 | 半导体装置和固体摄像元件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60128622A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | エツチング法 |
JPS60240131A (ja) * | 1984-05-14 | 1985-11-29 | Toshiba Corp | 半導体装置の製造方法 |
JPH0555574A (ja) * | 1991-08-27 | 1993-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
KR960002088B1 (ko) * | 1993-02-17 | 1996-02-10 | 삼성전자주식회사 | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 |
JP3460863B2 (ja) * | 1993-09-17 | 2003-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3082671B2 (ja) * | 1996-06-26 | 2000-08-28 | 日本電気株式会社 | トランジスタ素子及びその製造方法 |
KR100363332B1 (en) * | 2001-05-23 | 2002-12-05 | Samsung Electronics Co Ltd | Method for forming semiconductor device having gate all-around type transistor |
-
2014
- 2014-06-10 JP JP2014119288A patent/JP6281420B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015233073A (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835268B2 (en) | Method for manufacturing semiconductor device | |
US9853124B2 (en) | Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers | |
JP2013183085A (ja) | 半導体装置の製造方法 | |
JP2010287739A (ja) | 半導体装置および半導体装置の製造方法 | |
CN107564859B (zh) | 半导体装置及其制造方法 | |
TWI261877B (en) | Method for fabricating semiconductor device with recessed channel region | |
JP2013183133A (ja) | 半導体装置の製造方法 | |
KR102014437B1 (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
JP5856545B2 (ja) | 半導体装置及びその製造方法 | |
JP6281420B2 (ja) | 半導体装置の製造方法 | |
KR20100041968A (ko) | 반도체 소자의 제조 방법 | |
JP2006135067A (ja) | 半導体装置およびその製造方法 | |
CN108511393B (zh) | 制造半导体器件的方法和半导体器件 | |
JP5069070B2 (ja) | 半導体装置の製造方法 | |
KR101035614B1 (ko) | 플래시 메모리 소자의 제조방법 | |
KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
US8603895B1 (en) | Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence | |
WO2015008548A1 (ja) | 半導体装置の製造方法 | |
JP4449776B2 (ja) | 半導体装置の製造方法 | |
TW201731018A (zh) | 在絕緣體上半導體基板上形成隔離結構之方法 | |
CN108807267B (zh) | 半导体装置及其制造方法 | |
KR100732269B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR101060765B1 (ko) | 반도체 소자의 제조방법 | |
JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
TW201411813A (zh) | 半導體記憶體陣列結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6281420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |