JPH07505013A - 絶縁体を充填した深いトレンチを半導体基板に製作する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 絶縁体を充填した深いトレンチを半導体基板に製作する方法発明の背景 １、発明の分野 本発明は、集積回路（ＩＣ）チップの様な半導体装１において素子分離壁を成長 させる方法に関するものである０本発明は、特に、半導体装置にトレンチが形成 されており且つこのトレンチが絶縁物で充填されている所謂トレンチ分離に関す るものである。

２、先行技術の説明 集積回路の隣接部同士を電気的に分離することがしばしば必要であり、この目的 を達成するために種々の技術が開発されてきた。実際的な利点を有するその様な 技術の一つとして、分離の必要な位置にトレンチを形成し、このトレンチを絶縁 物で充填する技術がある。この様な目的を達成するために種々の提案がなされて はきたが、これらの提案の何れにも重要な問題が生じてきた。

例えば、トレンチ分Ｊ１１１領域を横切ってフィールド酸化膜を熱的に成長させ る際に、絶縁体の表面と周囲のシリコンとの間におけるありふれた高さの差や、 周囲のバルクの材料と比較して絶縁物の酸化速度が一般に低いことに起因して、 トレンチの端の真上におけるフィールド酸化膜に、大きな段差が（先行技術と共 に）発生する可能性がある。また、一つ以上の層で差別的エツチングが生じる様 にトレンチの充填物が層状にされていれば、フィールド酸化膜に富みが生じる可 能性がある、というのが他の問題である。この様な窪みは、集積回路の一部を形 成するためにトレンチ上に堆積させた次の層の残渣を残して、トレンチを横切る 導線同士を電気的に接続する可能性があり、この部分が欠陥部になる。更に、絶 縁基板上のシリコン（Ｓｏ　＋　）と共にトレンチ分離を用いる場合は、トレン チエツチングの後にトレンチ用のハードマスクを除去するに際して、意に反して 埋め込み絶縁層をエツチングする可能性があり、このことが欠陥部を生しさ−せ る可能性がある。

これらの問題のうちの幾つかや更に他の問題を解決するために、他の人によって 努力がなされてきた０例えば、米国特許第４．７９１．０７３号に記載されてい る様に、追加の酸化工程と窒化膜／酸化膜のサンドインチ層との組み合わせを用 いることが提案されてきた。しかし、その様な手順はあまりにも複雑である。

しかも、追加の熱工程が最終生産物の特性に不利な影響を与える可能性があり、 何れにしても、その様な手順は３０１における埋め込み酸化物層のエツチングの 問題を解決しない。

発明の要約 本発明の好まし、い実施態様では、詳細は後述するが、不利な影響から保護する ために、基本的な形成工程の間、適切な位置に犠牲層を保持し、トレンチ分離部 の完成直前にこの犠牲層を除去するという方法を採用している。好ましい実施態 様では、この犠牲層は、トレンチを形成するためのエンチングの開口を確定する ために使用するハードマスクである。このバー　ドマスクは、トレンチのエツチ ング後に従来の様には除去されず、後述する説明から明らかな様に、適切な位置 に保持されて保護機能を果たす。］ユ稈の最後で、トレンチを充填している誘電 体を平坦化した後に、ハートマスクを除去して、上述の問題を生しることなくト レンチを横切ってフィールド酸化膜を熱的に成長させるのに好適な状態に基板を する。

本発明の他の目的、特徴及び効果は、添付図面をも考慮して、後述する発明の好 ましい実施例の詳細な説明において、部分的に指摘され且一つ部分的に明らかに される。

図面の簡単な説明 図１は、埋め込み絶縁物が設りられている半導体基板の断面図であり、従来のや り方を経た時に発生する可能性がある種々の不利な特徴を示している。

図２は、埋め込み絶縁物が設けられると共に本発明に従って処理されるべきトレ ンチのための開口が設けられている酸化膜マスクを有している半導体基板の断面 図である。

図３は、トレンチをエツチングした図２の基板を示している。

図４は、側壁誘電体層を形成し且つ堆積させた多結晶Ｓｉで埋めた後の図３の基 板を示している。

図５は、多結晶Ｓｉを平坦化した後の図４の基板を示している。

図６は、ハードマスクを除去した後の図５の基板を示している。

図７は、熱成長させたフィールド酸化膜を有する図６の基板を示している。

好ましい実施例の詳細な説明 図１は、従来の処理技術を経ることによって発生する可能性がある幾つかの問題 の性質を示している。この図は、（二酸化シリコンの様な）絶縁層１４の側壁を 有すると共にこの側壁層１４間の中央部に（多結晶シリコンの欅な）絶縁充填物 １６を有するトレンチ１２を形成する処理を受けた後の、絶縁物上のシリコン（ Ｓｏｌ）型の基板ＩＯをその断面で示している。この菌から、絶縁充填物１６の 上面と周囲のシリコン表面との高さの差に起因して、また周囲のバルクの材料と 比較して中央の充填物１６の酸化速度が一般に低いことにも起因して、熱成長さ せたフィールド酸化膜１８にはトレンチの端で大きな段差２０が形成されている ことが、特に明らかである。

）・レンチの充填物の一部を形成している比較的に薄い層の差別的エツチングに 起因して、トレンチの端で窪み２２が発生ずる可能性もある。この様な窪みは、 トレンチ上に堆積させ且つ集積回路の一部を形成するためにパターニング及び除 去する次の層の残渣を残す可能性がある。この様な残渣は、次の層で形成され且 つトレンチ部を横切る導線同士を接続する可能性がある。そして、この様な接続 は、殆ど間違いなく欠陥部を生じさせる。

（従来の様に）、トレンチのエツチングの直後に、トレンチ１２を形成するため のハードマスク（図１には図示していない）を除去すれば、図１中に２６で示す 様に、埋め込み絶縁層のエツチングが生しる可能性がある。そして、この様なエ ツチングは欠陥部を生しさせる可能性がある。

図２に示す様に、本発明の好ましい方法の実行に際して、まず、シリコン基板１ ０の主面上に二酸化シリコン３０の層を堆積させる。この層は、フォトレジスト を用いる通常のりソグラフィの手順でバタ・−ニングされ、基板に形成されるべ きトレンチのためのエツチングの開口３２を決定するためにエツチングされる。

このエツチングは、例えば、ＳＦ６及びＣＦ、を用いるプラズマエンチングであ ってもよい、１／シストはこの段階で除去する。

回３に示す様に、その後、例えばＨＢｒを用いる反応性イオンエツチング（ＲＩ Ｅ）等によって、トレンチ１２をエンチングする。このトレンチのエンチングは 、Ｓｏｌ基板の一部を形成している埋め込み酸化絶縁物３４の上面で停止する。

次に、図４に示す様に、トレンチの側壁に誘電体１４を形成する。この誘電体は 、トレンチの側壁に熱成長させた二酸化シリコンであるのが好ましい。その後、 トレンチを完全に埋めるために、薄い多結晶シリコン層１６で、側壁誘電体層同 士の間の内部領域を埋める。この多結晶シリコンは、トレンチ」二に広がると共 に、このトレンチに隣接しているハードマスク３０の表面上で横方向へ広がる様 に、形成する。

次に、ハードマスク３０上の多結晶シリコン層１６を、ブランケットエツチング でエツチング除去することによって平坦化する。この目的を達成するために、Ｃ Ｆ　ａ及びＣＩ□等を用いる混合化学プラズマエツチングを使用することができ る。このエツチングによって、図５に示す様な形状が得られるが、多結晶シリコ ン１６の上面は、ハードマスクの表面よりも低く、隣接している基板１０の表面 よりも僅かに高い。マスク酸化膜はエツチングの停止層として機能し、平坦化中 にシリコン基板の表面を保護する様にマスク酸化膜の膜厚を調整する。

トレンチ内の多結晶シリコンの表面は周囲のシリコンよりも高いので、この後に 続くマスクの除去工程中に側壁酸化膜１４がシリコンの表面よりも低いレベルま でエツチングされるのを防止する。シリコンの表面に対する多結晶シリコンの高 さＩＩ　ｈＩＴを適切に選択することによって、ＬＯＧＯ３酸化でフィールド酸 化膜を成長させた後に実質的に平坦な表面を得ることができる。

ハードマスク３０をエツチングで除去して、図６に示す形状を得る。この除去は 、ＨＦ等を用いるウニ丹エツチングによって行うことができる。この段階でマス クを除去することによって、埋め込み酸化物層３４がエツチングされるのを防止 することができる。

次の工程で、フィールド酸化部１８を形成するための酸化を、トレンチ分離部で も行う。多結晶シリコンがシリコンの表面より高いにも拘らず、最終的に成長さ せた時点のフィールド酸化膜の上面は実質的に平坦である。多結晶シリコンの酸 化速度が周囲のシリコンの表面の酸化速度よりも遅いので、フィールド酸化膜の 表面を上述の様に平坦にすることができる。この様に、高さｈ　”　（［１６） を適切に選ＩＲすることによって、フィールド酸化膜の概して平坦な表面を得る ことができる。

本発明の好ましい実施例を詳細に説明したが、この実施例は本発明を説明するた めのものであり、ここで請求している発明を更に実施している間に当業者が多く の変形を行うことができるのは明白であるので、上述の実施例は本発明の範囲を 不可避的に限定しているものではない。

ＦＩＧ、　１ 補正書の写しく翻訳文）提出書（特許法第１８４条の８）平成　６年　５月１６ 日

Claims (18)

【特許請求の範囲】
1. １．主面を有する半導体基板中に素子分離壁を形成する方法において、前記半導 体基板に形成されるべきトレンチの輪郭を有している開口を備えるマスク層を前 記主面上に形成することと、前記開口を介して前記半導体基板をエッチングして 前記トレンチを形成することと、 前記トレンチの側壁に誘電体材料層を形成すると共に、前記誘電体がない前記ト レンチの内部領域を前記誘電体材料層の内側に残すことと、前記トレンチ上に広 がると共にこのトレンチに隣接している前記マスク層の上面に沿って広がる様に 追加の誘電体材料を形成し、この追加の誘電体材料で前記内部領域を充填するこ とと、 前記追加の誘電体材料を平坦化して、前記マスク層上から前記追加の誘電体材料 を除去すると共に、前記マスク層のレベルよりも高くない上面を有する様に前記 トレンチ内に前記追加の誘電体材料を残すことと、前記主面から前記マスク層を 除去することとを具備する半導体基板中に素子分離壁を形成する方法。
2. ２．前記トレンチ及び前記主面上にフィールド酸化膜を形成する工程を含む請求 の範囲第１項に記載の方法。
3. ３．前記半導体基板がシリコンである請求の範囲第１項に記載の方法。
4. ４．前記側壁に形成した前記誘電体材料層が、熱成長させた二酸化シリコンであ る請求の範囲第３項に記載の方法。
5. ５．前記追加の誘電体材料が多結晶シリコンである請求の範囲第３項に記載の方 法。
6. ６．前記マスク層が、堆積させた二酸化シリコンである請求の範囲第３項に記載 の方法。
7. ７．エッチングによって前記マスク層を除去する請求の範囲第６項に記載の方法 。
8. ８．前記トレンチ内における前記追加の誘導体材料が、平坦化後に、前記半導体 基板の表面よりも高く且つ前記マスク層の表面よりも低い高さを有している請求 の範囲第１項に記載の方法。
9. ９．エッチングによって前記平坦化を行う請求の範囲第１項に記載の方法。
10. １０．前記半導体基板が埋め込み絶縁層を有しており、前記トレンチの底が前記 埋め込み絶縁層の上面に丁度到達する様に、前記開口を介した前記半導体基板の 前記エッチングが制御されている請求の範囲第１項に記載の方法。
11. １１．埋め込み絶縁物を含み且つ主面を有する半導体基板中に素子分離壁を形成 する方法において、 前記半導体基板に形成されるべきトレンチの輪郭を有している開口を備えるマス ク層を前記主面上に形成することと、前記開口を介して前記半導体基板をエッチ ングして前記トレンチを形成することと、 前記トレンチ上に広がると共にこのトレンチに隣接している前記マスク層の上面 に沿って広がる様に誘電体材料を形成し、この誘電体材料で前記トレンチを充填 することと、 前記誘電体材料を平坦化して、この誘電体材料のうちで前記マスク層上の部分を 除去すると共に、前記マスク層のレベルよりも高くない上面を有する様に前記ト レンチ内に前記誘電体材料を残すことと、前記主面から前記マスク層を除去する こととを具備する半導体基板中に素子分離壁を形成する方法。
12. １２．前記トレンチ及び前記主面上にフィールド酸化膜を形成する工程を含む請 求の範囲第１１項に記載の方法。
13. １３．前記半導体基板がシリコンである請求の範囲第１１項に記載の方法。
14. １４．誘電体材料による前記トレンチの充填に先立って、前記トレンチの側壁に 絶縁体材料層を形成する工程を含む請求の範囲第１３項に記載の方法。
15. １５．前記マスク層が酸化物のみの膜である請求の範囲第１項に記載の方法。
16. １６．前記マスク層上の前記誘電体材料を除去すると共に前記トレンチ内の前記 追加の誘電体材料の前記上面を前記主面に対する所定の高さ′′ｈ′′で残す様 にしたエッチングによって、前記平坦化を行う請求の範囲第１項に記載の方法。
17. １７．前記マスク層が酸化物のみの膜であり、前記トレンチの前記内部領域を多 結晶シリコンで充填する請求の範囲第１６項に記載の方法。
18. １８．埋め込み絶縁物を含み且つ主面を有する半導体基板中に素子分離壁を形成 する方法において、 トレンチが前記半導体基板に形成されるべき領域の輪郭を有している開口を備え るマスク層を前記主面上に形成することと、前記開口を介して前記半導体基板を エッチングして前記トレンチを形成することと、 前記トレンチ上に広がると共にこのトレンチに隣接している前記マスク層の上面 に沿って広がる様に誘電体材料を形成し、この誘電体材料で前記トレンチを充填 することと、 前記誘電体材料を平坦化して、この誘電体材料のうちで前記マスク層上の部分を 除去することと、 前記主面から前記マスク層を除去することと、その後、前記トレンチ及び前記主 面上にフィールド酸化膜を形成することとを具備する半導体基板中に素子分離壁 を形成する方法。