JP3363420B2 - 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 - Google Patents
自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法Info
- Publication number
- JP3363420B2 JP3363420B2 JP37300499A JP37300499A JP3363420B2 JP 3363420 B2 JP3363420 B2 JP 3363420B2 JP 37300499 A JP37300499 A JP 37300499A JP 37300499 A JP37300499 A JP 37300499A JP 3363420 B2 JP3363420 B2 JP 3363420B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- mask
- region
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000012212 insulator Substances 0.000 title description 4
- 239000010410 layer Substances 0.000 claims description 161
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000011049 filling Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- -1 oxygen ions Chemical class 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 13
- 230000007547 defect Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000007943 implant Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に関し、詳細には、自己整合トレンチを有する
パターン付きＳＯＩ層の形成方法に関する。
製造方法に関し、詳細には、自己整合トレンチを有する
パターン付きＳＯＩ層の形成方法に関する。
【０００２】
【従来の技術】シリコン・オン・インシュレータ（ＳＯ
Ｉ）構造は、シリコン層をシリコン基板から電気的に分
離する埋込み絶縁層を含む。ＳＯＩ構造が常にシリコン
基板の表面全体を覆っているとは限らず、シリコン基板
の一部分だけを覆っている場合もある。ＳＯＩ構造に割
り当てられた領域は一般にＳＯＩ領域と呼ばれ、ＳＯＩ
構造の外側の領域は一般にバルク領域と呼ばれる。
Ｉ）構造は、シリコン層をシリコン基板から電気的に分
離する埋込み絶縁層を含む。ＳＯＩ構造が常にシリコン
基板の表面全体を覆っているとは限らず、シリコン基板
の一部分だけを覆っている場合もある。ＳＯＩ構造に割
り当てられた領域は一般にＳＯＩ領域と呼ばれ、ＳＯＩ
構造の外側の領域は一般にバルク領域と呼ばれる。
【０００３】バルク領域とＳＯＩ領域を有する半導体デ
バイスは、バルク領域での優れた結晶化、ＳＯＩ領域で
の優れた素子絶縁という利点を有する。例えば、論理メ
モリ回路はバルク素子領域に形成することが好ましく、
高性能論理回路はＳＯＩ領域に形成することが好まし
い。したがって半導体デバイスは、ＳＯＩ領域とバルク
・シリコン領域を同じウェーハ上に隣接して有すること
が望ましい。
バイスは、バルク領域での優れた結晶化、ＳＯＩ領域で
の優れた素子絶縁という利点を有する。例えば、論理メ
モリ回路はバルク素子領域に形成することが好ましく、
高性能論理回路はＳＯＩ領域に形成することが好まし
い。したがって半導体デバイスは、ＳＯＩ領域とバルク
・シリコン領域を同じウェーハ上に隣接して有すること
が望ましい。
【０００４】ＳＯＩ領域およびバルク領域を形成するた
めに数多くの手法が開発されている。製造に最も適した
手法の１つは、高エネルギー・イオンを固体表面に注入
して埋込み層を形成するイオン注入法である。注入され
たドーパントは一般に適当な格子位置になく、大部分が
不活性であるので、結晶損傷を修復しドーパントを電気
的に活性化する目的で高温アニール・プロセスがしばし
ば使用される。シリコン中への酸素の注入は一般に、Ｓ
ＯＩ基板を構築する好ましいプロセスである。このＳＩ
ＭＯＸ（separation by implanted oxygen）プロセス
は、例えば超大規模集積回路（ＶＬＳＩ）デバイスで使
用することができる。
めに数多くの手法が開発されている。製造に最も適した
手法の１つは、高エネルギー・イオンを固体表面に注入
して埋込み層を形成するイオン注入法である。注入され
たドーパントは一般に適当な格子位置になく、大部分が
不活性であるので、結晶損傷を修復しドーパントを電気
的に活性化する目的で高温アニール・プロセスがしばし
ば使用される。シリコン中への酸素の注入は一般に、Ｓ
ＯＩ基板を構築する好ましいプロセスである。このＳＩ
ＭＯＸ（separation by implanted oxygen）プロセス
は、例えば超大規模集積回路（ＶＬＳＩ）デバイスで使
用することができる。
【０００５】残念なことに、マスクまたはパターンを利
用したイオン注入では、半導体基板中に遷移領域と呼ば
れる注入の不完全な領域が生じる。遷移領域は、イオン
注入ドーズを全て受け取る領域と、マスク領域として知
られる注入に対して遮蔽された領域との間に形成され
る。この不完全なドーズの結果、遷移領域は非常に欠陥
が多く、半導体シリコン層のその他の領域に波及する可
能性がある結晶欠陥を含む。
用したイオン注入では、半導体基板中に遷移領域と呼ば
れる注入の不完全な領域が生じる。遷移領域は、イオン
注入ドーズを全て受け取る領域と、マスク領域として知
られる注入に対して遮蔽された領域との間に形成され
る。この不完全なドーズの結果、遷移領域は非常に欠陥
が多く、半導体シリコン層のその他の領域に波及する可
能性がある結晶欠陥を含む。
【０００６】タニガワ（Tanigawa）に発行された米国特
許第５７４００９９号には、１枚の基板上にＳＯＩおよ
びバルク・シリコン・ウェーハの領域を構築し、それぞ
れの領域に異なる種類の回路を構築することが教示され
ている。タニガワは、パターン・イオン注入を使用して
同じウェーハに複数のＳＯＩ領域およびバルク領域を作
成する概念を論じている。この方法は、パターン付きの
全ての端部領域に欠陥を生じることが知られている。タ
ニガワは、この欠陥領域について言及しておらず、おそ
らく、遷移欠陥領域中にトランジスタが形成されないよ
うに単にデバイスを間隔をあけて配置するものと思われ
る。
許第５７４００９９号には、１枚の基板上にＳＯＩおよ
びバルク・シリコン・ウェーハの領域を構築し、それぞ
れの領域に異なる種類の回路を構築することが教示され
ている。タニガワは、パターン・イオン注入を使用して
同じウェーハに複数のＳＯＩ領域およびバルク領域を作
成する概念を論じている。この方法は、パターン付きの
全ての端部領域に欠陥を生じることが知られている。タ
ニガワは、この欠陥領域について言及しておらず、おそ
らく、遷移欠陥領域中にトランジスタが形成されないよ
うに単にデバイスを間隔をあけて配置するものと思われ
る。
【０００７】アーン（Ahn）に発行された米国特許第５
６１２２４６号には、標準的なＳＩＭＯＸ ＳＯＩウェ
ーハをパターン化し、次いでシリコンおよび埋込み酸化
物をエッチングで除去してバルク・シリコン基板とする
方法および構造が記載されている。次いでアーンは、バ
ルク・シリコン基板上にデバイスを構築する。この方法
の問題の１つは、この構造が平坦ではなく、したがっ
て、ウェーハ上のバルク・デバイスとＳＯＩデバイスの
レベルすなわち高さが異なることである。その結果、膜
を付着させエッチングするたびに、２つのレベルのシリ
コン間の段差に側壁またはレールが残る。
６１２２４６号には、標準的なＳＩＭＯＸ ＳＯＩウェ
ーハをパターン化し、次いでシリコンおよび埋込み酸化
物をエッチングで除去してバルク・シリコン基板とする
方法および構造が記載されている。次いでアーンは、バ
ルク・シリコン基板上にデバイスを構築する。この方法
の問題の１つは、この構造が平坦ではなく、したがっ
て、ウェーハ上のバルク・デバイスとＳＯＩデバイスの
レベルすなわち高さが異なることである。その結果、膜
を付着させエッチングするたびに、２つのレベルのシリ
コン間の段差に側壁またはレールが残る。
【０００８】ジョイナー（Joyner）に発行された米国特
許第５３６４８００号および第５５４８１４９号には、
さまざまな厚さのマスク酸化物を使用して異なる深さの
埋込み酸化物層を作り出す手法が教示されている。マス
ク厚の範囲の両端で、ジョイナーは、厚いＳＯＩ、薄い
ＳＯＩまたはバルク・シリコン領域を作り出すことがで
きる。したがってジョイナーはＳＯＩ領域とバルク領域
の両方を有する基板を作り出すことができる。ジョイナ
ーは、ＳＯＩ領域およびバルク領域の形成にパターン注
入を使用しているが、埋込み注入領域が終わりバルク・
シリコン領域が始まる遷移領域については何ら言及して
いない。
許第５３６４８００号および第５５４８１４９号には、
さまざまな厚さのマスク酸化物を使用して異なる深さの
埋込み酸化物層を作り出す手法が教示されている。マス
ク厚の範囲の両端で、ジョイナーは、厚いＳＯＩ、薄い
ＳＯＩまたはバルク・シリコン領域を作り出すことがで
きる。したがってジョイナーはＳＯＩ領域とバルク領域
の両方を有する基板を作り出すことができる。ジョイナ
ーは、ＳＯＩ領域およびバルク領域の形成にパターン注
入を使用しているが、埋込み注入領域が終わりバルク・
シリコン領域が始まる遷移領域については何ら言及して
いない。
【０００９】カワイ（Kawai）に発行された米国特許第
４８８９８２９号には、同じ基板上にバルク領域および
ＳＯＩ領域を作る方法が記載されている。カワイは、原
基板にバルク領域を構築し、次いで、化学的気相付着法
ＣＶＤを使用してその上に酸化物を付着させ、埋込み酸
化物を形成する。次いでシリコン（ポリシリコン）を酸
化物の上に付着させる。高品質デバイスをポリシリコン
上に構築することはできないため、カワイは次いで、ポ
リシリコンをレーザーで再結晶させ、単結晶を形成させ
る。次いでこの層の上にＳＯＩデバイスを構築する。最
終的な構造は、アーンが教示した構造と同様に非平坦で
あり、このような構造に固有の問題を有している。ま
た、カワイが記載したプロセスは、ポリシリコンの再結
晶化の制御が不十分なため実際的でない。
４８８９８２９号には、同じ基板上にバルク領域および
ＳＯＩ領域を作る方法が記載されている。カワイは、原
基板にバルク領域を構築し、次いで、化学的気相付着法
ＣＶＤを使用してその上に酸化物を付着させ、埋込み酸
化物を形成する。次いでシリコン（ポリシリコン）を酸
化物の上に付着させる。高品質デバイスをポリシリコン
上に構築することはできないため、カワイは次いで、ポ
リシリコンをレーザーで再結晶させ、単結晶を形成させ
る。次いでこの層の上にＳＯＩデバイスを構築する。最
終的な構造は、アーンが教示した構造と同様に非平坦で
あり、このような構造に固有の問題を有している。ま
た、カワイが記載したプロセスは、ポリシリコンの再結
晶化の制御が不十分なため実際的でない。
【００１０】モズレヒ（Moslehi）に発行された米国特
許第５１４３８６２号には、選択エピタキシャル成長に
よるＳＯＩウェーハの製造が教示されている。モズレヒ
は、幅広のトレンチをエッチングし、ＣＶＤで埋込み酸
化物を付着させ、トレンチの側壁から酸化物を除去し、
次いで選択エピタキシャル成長を使用して酸化物領域の
上にシリコンを成長させる。モズレヒは次いで、エピタ
キシャル・マスクに側壁を形成することによって領域を
分離し、表面へのシリコンの成長を継続し、最後に側壁
を除去し、トレンチをエッチングして誘電体で満たし、
デバイスを分離する。この方法は、遷移相の損傷領域を
除去しない。実際、トレンチは埋込み酸化物層を越える
までは延びない。
許第５１４３８６２号には、選択エピタキシャル成長に
よるＳＯＩウェーハの製造が教示されている。モズレヒ
は、幅広のトレンチをエッチングし、ＣＶＤで埋込み酸
化物を付着させ、トレンチの側壁から酸化物を除去し、
次いで選択エピタキシャル成長を使用して酸化物領域の
上にシリコンを成長させる。モズレヒは次いで、エピタ
キシャル・マスクに側壁を形成することによって領域を
分離し、表面へのシリコンの成長を継続し、最後に側壁
を除去し、トレンチをエッチングして誘電体で満たし、
デバイスを分離する。この方法は、遷移相の損傷領域を
除去しない。実際、トレンチは埋込み酸化物層を越える
までは延びない。
【００１１】日立製作所に発行された特開平０６−３３
４１４７号には、基板をＳＯＩ領域とバルクの領域とに
分割し、それぞれの領域に異なるタイプの回路を配置し
て、それぞれの領域に固有の利点を得ることが教示され
ている。スタックト・キャパシタが、バルク・シリコン
の表面に構築されるため、最終的なチップが全ての領域
について平坦となるように構築されたＳＯＩ領域が作り
出される。メモリ・セル用のバルク基板領域を残すた
め、上部シリコンおよび埋込み酸化物をＳＯＩ構造から
除去するようである。したがってこの構造は、バルク上
にメモリを有し、論理にＳＯＩを用いる混合基板であ
り、ほぼ平坦な表面を有する。
４１４７号には、基板をＳＯＩ領域とバルクの領域とに
分割し、それぞれの領域に異なるタイプの回路を配置し
て、それぞれの領域に固有の利点を得ることが教示され
ている。スタックト・キャパシタが、バルク・シリコン
の表面に構築されるため、最終的なチップが全ての領域
について平坦となるように構築されたＳＯＩ領域が作り
出される。メモリ・セル用のバルク基板領域を残すた
め、上部シリコンおよび埋込み酸化物をＳＯＩ構造から
除去するようである。したがってこの構造は、バルク上
にメモリを有し、論理にＳＯＩを用いる混合基板であ
り、ほぼ平坦な表面を有する。
【００１２】サン（Sun）に発行された米国特許第５３
９９５０７号にも、単一の基板上にバルク領域およびＳ
ＯＩ領域を形成する方法および構造が記載されている。
この方法は、（ＳＩＭＯＸによって形成された）ブラン
ケットＳＯＩに始まり、次いで、シリコンおよび埋込み
基板層をシリコン基板までエッチングする。この方法の
この段階における構造は、アーンによって開示された構
造と同様に、ＳＯＩ領域の上面とはレベルの異なる露出
したバルク・シリコン領域を有する。しかしサンはさら
に進めて、エッチングした開口に側壁を配し、次いで、
単結晶シリコンの延長であるシリコンに選択的エピタキ
シャル成長を使用する。エピタキシャル成長はＳＯＩ領
域の表面まで続けられ、そのため領域は平坦になる。２
つの領域が確実に同じ平面になるようにサンはさらに、
平坦化段階を使用する。サンは、パターン付き注入の改
良についても、存在する可能性がある欠陥領域の除去に
ついても言及していない。サンが教示している代替実施
形態のパターン付きＳＯＩ注入では分離はされず、分離
が必要であるとも述べられていない。さらに、マスク構
造を用いて分離を自己整合させる方策もない。
９９５０７号にも、単一の基板上にバルク領域およびＳ
ＯＩ領域を形成する方法および構造が記載されている。
この方法は、（ＳＩＭＯＸによって形成された）ブラン
ケットＳＯＩに始まり、次いで、シリコンおよび埋込み
基板層をシリコン基板までエッチングする。この方法の
この段階における構造は、アーンによって開示された構
造と同様に、ＳＯＩ領域の上面とはレベルの異なる露出
したバルク・シリコン領域を有する。しかしサンはさら
に進めて、エッチングした開口に側壁を配し、次いで、
単結晶シリコンの延長であるシリコンに選択的エピタキ
シャル成長を使用する。エピタキシャル成長はＳＯＩ領
域の表面まで続けられ、そのため領域は平坦になる。２
つの領域が確実に同じ平面になるようにサンはさらに、
平坦化段階を使用する。サンは、パターン付き注入の改
良についても、存在する可能性がある欠陥領域の除去に
ついても言及していない。サンが教示している代替実施
形態のパターン付きＳＯＩ注入では分離はされず、分離
が必要であるとも述べられていない。さらに、マスク構
造を用いて分離を自己整合させる方策もない。
【００１３】
【発明が解決しようとする課題】ＳＯＩ基板を構築する
イオン注入プロセスの欠陥は、イオン注入ドーズを部分
的に受け取る非常に欠陥の多い遷移領域を排除する必要
が依然としてあることを示している。イオン注入プロセ
スの欠点を克服するため新しいプロセスを提供する。本
発明の目的は、非常に欠陥の多い遷移領域が形成されな
いパターン付きＳＯＩ層の形成方法を提供することにあ
る。
イオン注入プロセスの欠陥は、イオン注入ドーズを部分
的に受け取る非常に欠陥の多い遷移領域を排除する必要
が依然としてあることを示している。イオン注入プロセ
スの欠点を克服するため新しいプロセスを提供する。本
発明の目的は、非常に欠陥の多い遷移領域が形成されな
いパターン付きＳＯＩ層の形成方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】以上およびその他の目的
を達成するため、またその目的に鑑み、本発明は、パタ
ーン付きのＳＯＩ領域およびバルク領域を含み、遷移欠
陥のない平坦なＳＯＩ基板を形成する方法を提供する。
この方法は、ＳＯＩ領域とバルク領域の間にＳＯＩ領域
に隣接した自己整合トレンチを作成することによって遷
移欠陥を除去する段階を含む。
を達成するため、またその目的に鑑み、本発明は、パタ
ーン付きのＳＯＩ領域およびバルク領域を含み、遷移欠
陥のない平坦なＳＯＩ基板を形成する方法を提供する。
この方法は、ＳＯＩ領域とバルク領域の間にＳＯＩ領域
に隣接した自己整合トレンチを作成することによって遷
移欠陥を除去する段階を含む。
【００１５】トレンチの自己整合は、表面酸化シリコン
層および表面酸化シリコン層の上にあって窒化シリコン
またはポリシリコンを含む表面保護層を有するシリコン
基板中に埋込み酸化シリコン領域を形成する方法によっ
て得られる。この方法は、（ａ）上面および側壁を有
し、基板のうちの埋込み酸化シリコンの領域ではない部
分をマスクするマスク領域を表面保護層の上に形成する
段階、（ｂ）本質的に窒化シリコンおよび窒化シリコン
−酸化シリコン複合材からなるグループから選択された
側壁カバー層をマスク領域の側壁に付着させる段階であ
って、側壁カバー層が、表面保護層の一部の上にも広が
る段階、（ｃ）マスク層および側壁カバー層に覆われて
いない表面保護層を除去し、表面酸化シリコン層の一部
分を露出させる段階、（ｄ）シリコン基板のうちの表面
酸化シリコン層の露出部分の下にある領域に酸素イオン
を注入し、上面を有する埋込み酸化物層を形成する段
階、（ｅ）表面酸化シリコン層の露出部分をアニールし
て厚い表面酸化シリコン領域を形成し、さらに埋込み酸
化物層をアニールする段階、（ｆ）側壁カバー層および
側壁カバー層の下にある表面保護層を除去し、基板を露
出させる段階、（ｇ）基板の露出部分に、マスク側壁と
厚い表面酸化シリコン層の間に広がり、基板中を少なく
とも埋込み酸化物層の上面まで延びるトレンチを形成す
る段階、（ｈ）マスク層を除去する段階、および（ｉ）
トレンチに充てん材料を充てんする段階を含む。
層および表面酸化シリコン層の上にあって窒化シリコン
またはポリシリコンを含む表面保護層を有するシリコン
基板中に埋込み酸化シリコン領域を形成する方法によっ
て得られる。この方法は、（ａ）上面および側壁を有
し、基板のうちの埋込み酸化シリコンの領域ではない部
分をマスクするマスク領域を表面保護層の上に形成する
段階、（ｂ）本質的に窒化シリコンおよび窒化シリコン
−酸化シリコン複合材からなるグループから選択された
側壁カバー層をマスク領域の側壁に付着させる段階であ
って、側壁カバー層が、表面保護層の一部の上にも広が
る段階、（ｃ）マスク層および側壁カバー層に覆われて
いない表面保護層を除去し、表面酸化シリコン層の一部
分を露出させる段階、（ｄ）シリコン基板のうちの表面
酸化シリコン層の露出部分の下にある領域に酸素イオン
を注入し、上面を有する埋込み酸化物層を形成する段
階、（ｅ）表面酸化シリコン層の露出部分をアニールし
て厚い表面酸化シリコン領域を形成し、さらに埋込み酸
化物層をアニールする段階、（ｆ）側壁カバー層および
側壁カバー層の下にある表面保護層を除去し、基板を露
出させる段階、（ｇ）基板の露出部分に、マスク側壁と
厚い表面酸化シリコン層の間に広がり、基板中を少なく
とも埋込み酸化物層の上面まで延びるトレンチを形成す
る段階、（ｈ）マスク層を除去する段階、および（ｉ）
トレンチに充てん材料を充てんする段階を含む。
【００１６】以上の一般的な説明および以下の詳細な説
明はともに例示的なものであり、本発明を限定するもの
でないことを理解されたい。
明はともに例示的なものであり、本発明を限定するもの
でないことを理解されたい。
【００１７】
【発明の実施の形態】次に、図面を参照して本発明を説
明する。全ての図において同種の符号は同じ要素を指
す。これらの図は、例示を目的としたものであって、限
定を目的としたものではなく、本発明のプロセスの説明
を容易にするために含めたものである。慣例に従って、
図面のさまざまなフィーチャはスケールどおりに描かれ
ていないことを強調しておく。逆にこれらのフィーチャ
の寸法は、明確にする目的から任意に拡大または縮小さ
れている。
明する。全ての図において同種の符号は同じ要素を指
す。これらの図は、例示を目的としたものであって、限
定を目的としたものではなく、本発明のプロセスの説明
を容易にするために含めたものである。慣例に従って、
図面のさまざまなフィーチャはスケールどおりに描かれ
ていないことを強調しておく。逆にこれらのフィーチャ
の寸法は、明確にする目的から任意に拡大または縮小さ
れている。
【００１８】最初に図１について説明する。本発明のプ
ロセスを実施する最初の段階は、表面保護層１４によっ
て覆われた表面酸化シリコン層１２を有するシリコン基
板１０を得る段階を含む。表面保護層１４は通常、窒化
シリコンまたはポリシリコンの層である。シリコン基板
上にこのような層を形成する技術は周知であり、本発明
にとってさほど重要ではない。
ロセスを実施する最初の段階は、表面保護層１４によっ
て覆われた表面酸化シリコン層１２を有するシリコン基
板１０を得る段階を含む。表面保護層１４は通常、窒化
シリコンまたはポリシリコンの層である。シリコン基板
上にこのような層を形成する技術は周知であり、本発明
にとってさほど重要ではない。
【００１９】まず、図１に示すようにマスク１６を表面
保護層１４の上に付着させる。マスク１６は一般に、表
面保護層１４を覆う連続層として付着させ、その後、パ
ターン化およびエッチングを実施して、完成素子のバル
ク領域となる部分を画定する個々のマスクを形成する。
好ましい実施形態ではマスク１６がテトラエトキシシラ
ン（ＴＥＯＳ）を含む。任意選択で窒化シリコンの層を
マスク１６の露出した上面に付着させ、マスク保護窒化
シリコン層を形成してもよい。
保護層１４の上に付着させる。マスク１６は一般に、表
面保護層１４を覆う連続層として付着させ、その後、パ
ターン化およびエッチングを実施して、完成素子のバル
ク領域となる部分を画定する個々のマスクを形成する。
好ましい実施形態ではマスク１６がテトラエトキシシラ
ン（ＴＥＯＳ）を含む。任意選択で窒化シリコンの層を
マスク１６の露出した上面に付着させ、マスク保護窒化
シリコン層を形成してもよい。
【００２０】マスク１６は、次に側壁カバー層１８で覆
われる露出した側壁１７を有する。側壁カバー層１８が
窒化シリコン、または窒化シリコンと酸化シリコンの複
合材を含むことが好ましい。側壁カバー層１８とマスク
保護層１９は同じ材料から形成することが好ましい。側
壁カバー層１８は、窒化シリコン層または窒化シリコン
−酸化シリコン層を付着させて隣接するマスク１６間の
空間を埋め、次いで付着させた層を、マスク１６の側壁
１７に側壁カバー層１８が形成されるようにパターン化
し、エッチングすることによって形成することができ
る。
われる露出した側壁１７を有する。側壁カバー層１８が
窒化シリコン、または窒化シリコンと酸化シリコンの複
合材を含むことが好ましい。側壁カバー層１８とマスク
保護層１９は同じ材料から形成することが好ましい。側
壁カバー層１８は、窒化シリコン層または窒化シリコン
−酸化シリコン層を付着させて隣接するマスク１６間の
空間を埋め、次いで付着させた層を、マスク１６の側壁
１７に側壁カバー層１８が形成されるようにパターン化
し、エッチングすることによって形成することができ
る。
【００２１】好ましい実施形態では、表面酸化シリコン
層１２の厚さが約５０Å〜約２００Å、表面保護層１４
の厚さが約５００Å〜約１５００Å、マスク１６の厚さ
が約５００Å〜約５０００Åである。マスク側壁カバー
層１８は図２に示すように、厚さの変化するテーパ付き
の形状を有する。表面保護層１４に隣接した底部に沿っ
て測定した場合、マスク側壁カバー層１８の厚さは、窒
化シリコンからなるときには約１２００Å〜約２５００
Å、窒化シリコン−酸化シリコン複合材からなるときに
は約１０００Å〜約２５００Åであることが好ましい。
層１２の厚さが約５０Å〜約２００Å、表面保護層１４
の厚さが約５００Å〜約１５００Å、マスク１６の厚さ
が約５００Å〜約５０００Åである。マスク側壁カバー
層１８は図２に示すように、厚さの変化するテーパ付き
の形状を有する。表面保護層１４に隣接した底部に沿っ
て測定した場合、マスク側壁カバー層１８の厚さは、窒
化シリコンからなるときには約１２００Å〜約２５００
Å、窒化シリコン−酸化シリコン複合材からなるときに
は約１０００Å〜約２５００Åであることが好ましい。
【００２２】本発明のプロセスの次の段階は、マスク１
６およびマスク側壁カバー層１８によって覆われていな
い表面保護層１４の露出部分を除去する段階を含む。こ
の段階後に残る構造を図２に示す。この図に示すよう
に、側壁カバー層１８に隣接した表面保護層１４の露出
部分を除去することによって、その下にある表面酸化シ
リコン層１２の部分１３が露出する。
６およびマスク側壁カバー層１８によって覆われていな
い表面保護層１４の露出部分を除去する段階を含む。こ
の段階後に残る構造を図２に示す。この図に示すよう
に、側壁カバー層１８に隣接した表面保護層１４の露出
部分を除去することによって、その下にある表面酸化シ
リコン層１２の部分１３が露出する。
【００２３】この段階に続いて、表面酸化シリコン層１
２の露出部分１３に酸素イオンを注入する。マスク１６
およびマスク側壁カバー層１８によって、これらの下に
ある表面酸化シリコン層１２およびシリコン基板１０の
領域へのイオン注入が遮蔽される。イオン注入は、エネ
ルギーの高い帯電した原子または分子をシリコン基板な
どの基板に直接に導入するプロセスである。約１×１０
18個／ｃｍ2の酸素イオンを約２００ｋｅＶで注入する
ことが好ましい。
２の露出部分１３に酸素イオンを注入する。マスク１６
およびマスク側壁カバー層１８によって、これらの下に
ある表面酸化シリコン層１２およびシリコン基板１０の
領域へのイオン注入が遮蔽される。イオン注入は、エネ
ルギーの高い帯電した原子または分子をシリコン基板な
どの基板に直接に導入するプロセスである。約１×１０
18個／ｃｍ2の酸素イオンを約２００ｋｅＶで注入する
ことが好ましい。
【００２４】このイオン注入段階によって、イオン・ド
ーズを全て受け取る領域２２とイオン・ドーズを全く受
け取らない領域２４（マスク層１６およびマスク側壁カ
バー層１８によって遮蔽された部分の表面酸化シリコン
層１２およびシリコン基板１０）の間に遷移領域２０が
生じる。上面２５および底面２７を有する埋込み酸化物
層２６が、イオン・ドーズを全て受け取った領域２２の
中に形成される。
ーズを全て受け取る領域２２とイオン・ドーズを全く受
け取らない領域２４（マスク層１６およびマスク側壁カ
バー層１８によって遮蔽された部分の表面酸化シリコン
層１２およびシリコン基板１０）の間に遷移領域２０が
生じる。上面２５および底面２７を有する埋込み酸化物
層２６が、イオン・ドーズを全て受け取った領域２２の
中に形成される。
【００２５】好ましい実施形態ではイオン注入段階後
に、埋込み酸化物層２６および表面酸化シリコン層１２
をアニールする。別法では、埋込み酸化物層２６および
表面酸化シリコン層１２のアニール段階を、後に説明す
る側壁カバー層１８およびマスク１６を除去する段階お
よび表面保護層１４の露出部分１３を除去する段階の
後、トレンチを埋める段階の前に実施する。好ましい実
施形態では、埋込み酸化物層２６の厚さが少なくとも約
５０Åである。
に、埋込み酸化物層２６および表面酸化シリコン層１２
をアニールする。別法では、埋込み酸化物層２６および
表面酸化シリコン層１２のアニール段階を、後に説明す
る側壁カバー層１８およびマスク１６を除去する段階お
よび表面保護層１４の露出部分１３を除去する段階の
後、トレンチを埋める段階の前に実施する。好ましい実
施形態では、埋込み酸化物層２６の厚さが少なくとも約
５０Åである。
【００２６】次に埋込み酸化物層２６をアニールする。
イオン注入後には、表面酸化シリコン層１２もアニール
し、図３に示すような厚い表面酸化シリコン領域１２ａ
を形成する。厚い表面酸化シリコン層１２ａの望ましい
厚さは約１０００Å〜約３０００Åである。厚い表面酸
化シリコン領域１２ａを形成するアニール段階後に、厚
い表面酸化シリコン領域１２ａの厚さが望ましい厚さに
達しなかった場合には、厚さを増大させるために、任意
選択で厚い表面酸化シリコン領域１２ａを乾燥酸素を用
い約１０００℃の温度で熱酸化してもよい。
イオン注入後には、表面酸化シリコン層１２もアニール
し、図３に示すような厚い表面酸化シリコン領域１２ａ
を形成する。厚い表面酸化シリコン層１２ａの望ましい
厚さは約１０００Å〜約３０００Åである。厚い表面酸
化シリコン領域１２ａを形成するアニール段階後に、厚
い表面酸化シリコン領域１２ａの厚さが望ましい厚さに
達しなかった場合には、厚さを増大させるために、任意
選択で厚い表面酸化シリコン領域１２ａを乾燥酸素を用
い約１０００℃の温度で熱酸化してもよい。
【００２７】アニール段階および任意選択の酸化段階に
続いて、マスク１６と厚い表面酸化シリコン層１２ａの
間にある側壁カバー層１８、その下の表面保護層１４、
および表面酸化シリコン層１２を図４に示すように除去
する。側壁カバー層１８およびその下の表面保護層１４
の除去は、ドライ・エッチングによって実施することが
好ましい。マスク側壁１７と厚い表面酸化シリコン層１
２ａの間の空間に、本発明に基づくトレンチを形成す
る。
続いて、マスク１６と厚い表面酸化シリコン層１２ａの
間にある側壁カバー層１８、その下の表面保護層１４、
および表面酸化シリコン層１２を図４に示すように除去
する。側壁カバー層１８およびその下の表面保護層１４
の除去は、ドライ・エッチングによって実施することが
好ましい。マスク側壁１７と厚い表面酸化シリコン層１
２ａの間の空間に、本発明に基づくトレンチを形成す
る。
【００２８】図５に、自己整合トレンチ２８が形成され
た素子の側面図を示す。トレンチ２８は、厚い表面酸化
シリコン領域１２ａとマスク側壁１７の間の遷移領域２
０に自己整合する。トレンチ２８は、エッチング手法を
使用して形成され、シリコン基板中を少なくとも埋込み
酸化物層２６の上面２５まで延びる。好ましい実施形態
ではトレンチ２８が図５に示すように埋込み酸化物層２
６の底面２７付近まで延びる。したがってトレンチ２８
のエッチングによって、イオン注入が不完全であった遷
移領域２０が除去される。好ましい実施形態ではトレン
チ２８を、反応性イオン・エッチング（ＲＩＥ）、プラ
ズマ強化エッチングなどのドライエッチング手法を使用
してエッチングする。
た素子の側面図を示す。トレンチ２８は、厚い表面酸化
シリコン領域１２ａとマスク側壁１７の間の遷移領域２
０に自己整合する。トレンチ２８は、エッチング手法を
使用して形成され、シリコン基板中を少なくとも埋込み
酸化物層２６の上面２５まで延びる。好ましい実施形態
ではトレンチ２８が図５に示すように埋込み酸化物層２
６の底面２７付近まで延びる。したがってトレンチ２８
のエッチングによって、イオン注入が不完全であった遷
移領域２０が除去される。好ましい実施形態ではトレン
チ２８を、反応性イオン・エッチング（ＲＩＥ）、プラ
ズマ強化エッチングなどのドライエッチング手法を使用
してエッチングする。
【００２９】トレンチ２８を形成した後、次にトレンチ
を、充てん材料３０を用いて少なくとも表面保護層１４
の露出部分３４まで埋め、マスク１６を除去した後、素
子を図６に示すように平坦化する。好ましい実施形態で
は充てん材料３０が、テトラエトキシシラン（ＴＥＯ
Ｓ）などの酸化物である。トレンチを埋めた後、埋めた
トレンチの表面３２、表面酸化シリコン層１２の露出部
分１３および表面保護層１４の露出部分３４を表面保護
層１４をストップとして使用して平坦化する。好ましい
実施形態では平坦化を、化学機械研摩（ＣＭＰ）プロセ
スによって実施する。
を、充てん材料３０を用いて少なくとも表面保護層１４
の露出部分３４まで埋め、マスク１６を除去した後、素
子を図６に示すように平坦化する。好ましい実施形態で
は充てん材料３０が、テトラエトキシシラン（ＴＥＯ
Ｓ）などの酸化物である。トレンチを埋めた後、埋めた
トレンチの表面３２、表面酸化シリコン層１２の露出部
分１３および表面保護層１４の露出部分３４を表面保護
層１４をストップとして使用して平坦化する。好ましい
実施形態では平坦化を、化学機械研摩（ＣＭＰ）プロセ
スによって実施する。
【００３０】平坦化に続き、通常のＳＴＩ（シャロー・
トレンチ・アイソレーション）プロセスを完成するため
の当技術分野で周知の諸段階を適用することができる。
さらに本発明のプロセスの段階を、バルクＳＴＩプロセ
スに使用することもできる。
トレンチ・アイソレーション）プロセスを完成するため
の当技術分野で周知の諸段階を適用することができる。
さらに本発明のプロセスの段階を、バルクＳＴＩプロセ
スに使用することもできる。
【００３１】本発明の全般的な性質をより明確に示すた
めに以下の実施例を含める。この実施例は例示を目的と
するものであり本発明を限定するものではない。
めに以下の実施例を含める。この実施例は例示を目的と
するものであり本発明を限定するものではない。
【００３２】
【実施例】実施例１
表面酸化シリコン層１２を＜１００＞シリコン基板１０
の上に付着させた。次いで窒化シリコン層（表面保護層
１４）を表面酸化シリコン層１２の上に付着させた。厚
さ５０００ÅのＴＥＯＳ層を表面保護層１４の上に付着
させた。ＴＥＯＳ層を、従来のフォトリソグラフィを使
用してパターン化しエッチングしてＴＥＯＳマスク１６
を形成した。窒化シリコン層１９をＴＥＯＳマスク１６
の側壁１７に付着させ、エッチングして側壁カバー層１
８を形成した。マスク１６および側壁カバー層１８によ
って覆われていない部分の表面保護層１４をフォトリソ
グラフィおよびエッチングを使用して除去し、表面酸化
シリコン層１２の部分１３を露出させた。
の上に付着させた。次いで窒化シリコン層（表面保護層
１４）を表面酸化シリコン層１２の上に付着させた。厚
さ５０００ÅのＴＥＯＳ層を表面保護層１４の上に付着
させた。ＴＥＯＳ層を、従来のフォトリソグラフィを使
用してパターン化しエッチングしてＴＥＯＳマスク１６
を形成した。窒化シリコン層１９をＴＥＯＳマスク１６
の側壁１７に付着させ、エッチングして側壁カバー層１
８を形成した。マスク１６および側壁カバー層１８によ
って覆われていない部分の表面保護層１４をフォトリソ
グラフィおよびエッチングを使用して除去し、表面酸化
シリコン層１２の部分１３を露出させた。
【００３３】ＳＩＭＯＸ酸素注入を実施し、ＴＥＯＳマ
スク１６および側壁カバー層１８によって保護されてい
ない領域に酸素イオンを注入して埋込み酸化物層２６を
形成した。次いで、埋込み酸化物層２６および表面酸化
シリコン層１２の露出部分１３をアニールした。このと
き、表面酸化シリコン層１２の露出部分１３のアニール
によって厚い表面酸化シリコン領域１２ａを形成させ
た。次に、厚い表面酸化シリコン領域１２ａを熱酸化
し、厚い表面酸化シリコン領域１２ａの厚さを約２００
０Åとした。次いで側壁カバー層１８を熱リン酸エッチ
ングによって除去し、続いて緩衝フッ化水素酸液（ＢＨ
Ｆ）に短時間浸してＴＥＯＳ側壁領域からパッド酸化物
を除去して、マスク１６と厚い表面酸化シリコン領域１
２ａの間に保護されていない領域を残した。
スク１６および側壁カバー層１８によって保護されてい
ない領域に酸素イオンを注入して埋込み酸化物層２６を
形成した。次いで、埋込み酸化物層２６および表面酸化
シリコン層１２の露出部分１３をアニールした。このと
き、表面酸化シリコン層１２の露出部分１３のアニール
によって厚い表面酸化シリコン領域１２ａを形成させ
た。次に、厚い表面酸化シリコン領域１２ａを熱酸化
し、厚い表面酸化シリコン領域１２ａの厚さを約２００
０Åとした。次いで側壁カバー層１８を熱リン酸エッチ
ングによって除去し、続いて緩衝フッ化水素酸液（ＢＨ
Ｆ）に短時間浸してＴＥＯＳ側壁領域からパッド酸化物
を除去して、マスク１６と厚い表面酸化シリコン領域１
２ａの間に保護されていない領域を残した。
【００３４】次に遷移領域２０の中にトレンチ２８を、
埋込み酸化シリコン層２６の底面２７に隣接した深さま
で、厚い表面酸化シリコン領域１２ａとＴＥＯＳマスク
１６の間に位置を合わせてエッチングした。次にマスク
１６を除去し、ＢＨＦストリップを使用してトレンチ２
８からマスク酸化物を除去し、次いでトレンチの再酸化
を実施した。化学的気相付着（ＣＶＤ）プロセスによっ
てトレンチ２８をＴＥＯＳで埋めた。次いで化学機械研
磨（ＣＭＰ）プロセスを使用し、残った窒化物をエッチ
ング・ストップとして使用して最終構造を平坦化した。
埋込み酸化シリコン層２６の底面２７に隣接した深さま
で、厚い表面酸化シリコン領域１２ａとＴＥＯＳマスク
１６の間に位置を合わせてエッチングした。次にマスク
１６を除去し、ＢＨＦストリップを使用してトレンチ２
８からマスク酸化物を除去し、次いでトレンチの再酸化
を実施した。化学的気相付着（ＣＶＤ）プロセスによっ
てトレンチ２８をＴＥＯＳで埋めた。次いで化学機械研
磨（ＣＭＰ）プロセスを使用し、残った窒化物をエッチ
ング・ストップとして使用して最終構造を平坦化した。
【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３６】（１）酸化物層を有するパターン付きのＳ
ＯＩ領域およびバルク領域を含み、遷移欠陥のない平坦
なシリコン・オン・インシュレータ（ＳＯＩ）基板を形
成する方法において、前記ＳＯＩ領域と前記バルク領域
の間に前記ＳＯＩ領域に隣接した自己整合トレンチを作
成することによって前記遷移欠陥を除去する段階を含む
ことを特徴とする方法。 （２）前記バルク領域が側壁を有するマスクを含む、上
記（１）に記載の方法。 （３）前記マスクの厚さが約５００Å〜約５０００Åで
ある、上記（２）に記載の方法。 （４）前記トレンチが、前記ＳＯＩ領域の前記酸化物層
および前記バルク領域の前記マスクに隣接して形成され
る、上記（３）に記載の方法。 （５）前記トレンチを形成する前に前記マスク側壁に側
壁カバー層を付着させる段階をさらに含む、上記（４）
に記載の方法。 （６）前記ＳＯＩ領域に酸素イオンを注入して埋込み酸
化物層を形成する段階をさらに含み、前記マスクおよび
前記側壁カバー層が前記バルク領域へのイオン注入を遮
蔽する、上記（５）に記載の方法。 （７）酸素イオンの注入後、前記トレンチの形成前に前
記側壁カバー層を除去する段階をさらに含む、上記
（６）に記載の方法。 （８）前記埋込み酸化物層の厚さが少なくとも約５０Å
である、上記（７）に記載の方法。 （９）表面酸化シリコン層および前記表面酸化シリコン
層の上にあって窒化シリコンまたはポリシリコンを含む
表面保護層を有するシリコン基板中に埋込み酸化シリコ
ン領域を形成する方法において、（ａ）上面および側壁
を有し、前記基板のうちの前記埋込み酸化シリコンの領
域ではない部分をマスクするマスクを前記表面保護層の
上に形成する段階、（ｂ）本質的に窒化シリコンおよび
窒化シリコン−酸化シリコン複合材からなるグループか
ら選択された側壁カバー層を前記マスク側壁に付着させ
る段階であって、前記側壁カバー層が、前記表面保護層
の一部の上にも広がる段階、（ｃ）前記マスクおよび前
記側壁カバー層に覆われていない前記表面保護層を除去
し、前記表面酸化シリコン層の一部分を露出させる段
階、（ｄ）前記シリコン基板のうちの前記表面酸化シリ
コン層の前記露出部分の下にある領域に酸素イオンを注
入し、上面および底面を有する埋込み酸化物層を形成す
る段階、（ｅ）前記表面酸化シリコン層の前記露出部分
をアニールして厚い表面酸化シリコン領域を形成し、さ
らに前記埋込み酸化物層をアニールする段階、（ｆ）前
記側壁カバー層および前記側壁カバー層の下にある前記
表面保護層を除去し、基板の一部を露出させる段階、
（ｇ）前記基板の前記露出部分に、前記マスク側壁と前
記厚い表面酸化シリコン層の間に広がり、前記基板中を
少なくとも前記埋込み酸化物層の前記上面まで延びるト
レンチを形成する段階、（ｈ）前記マスクを除去する段
階、および（ｉ）前記トレンチに充てん材料を充てんす
る段階を含むことを特徴とする方法。 （１０）前記埋込み酸化物層をアニールする前記段階が
前記トレンチを形成した後に実施される、上記（９）に
記載の方法。 （１１）前記マスクがテトラエトキシシランである、上
記（９）に記載の方法。 （１２）前記マスクの厚さが約５００Å〜約１０００Å
である、上記（１１）に記載の方法。 （１３）段階（ｂ）の前に、前記マスクの上面に窒化シ
リコン層が付着される、上記（９）に記載の方法。 （１４）前記表面酸化シリコン層の厚さが約５０Å〜約
２００Åである、上記（９）に記載の方法。 （１５）前記表面保護層の厚さが約５００Å〜約１５０
０Åである、上記（９）に記載の方法。 （１６）前記側壁カバー層の厚さが約１２００Å〜約２
５００Åである、上記（９）に記載の方法。 （１７）前記注入段階が、約１×１０18個／ｃｍ2の酸
素イオンを約２００ｋｅＶで注入する段階を含む、上記
（９）に記載の方法。 （１８）前記厚い表面酸化シリコン領域の厚さが約５０
０Å〜約３０００Åである、上記（９）に記載の方法。 （１９）段階（ｅ）の後に、前記表面酸化シリコン層の
前記露出部分を熱酸化する段階をさらに含む、上記
（９）に記載の方法。 （２０）段階（ｇ）で形成されるトレンチが、前記埋込
み酸化物層の底面付近まで延びる、上記（９）に記載の
方法。 （２１）遷移欠陥のないパターン付きのＳＯＩ領域およ
びバルク領域を含む平坦なシリコン・オン・インシュレ
ータ（ＳＯＩ）基板において、遷移欠陥が、前記ＳＯＩ
領域と前記バルク領域の間に前記ＳＯＩ領域に隣接した
自己整合トレンチを作成したことによって除去されるこ
とを特徴とする基板。
ＯＩ領域およびバルク領域を含み、遷移欠陥のない平坦
なシリコン・オン・インシュレータ（ＳＯＩ）基板を形
成する方法において、前記ＳＯＩ領域と前記バルク領域
の間に前記ＳＯＩ領域に隣接した自己整合トレンチを作
成することによって前記遷移欠陥を除去する段階を含む
ことを特徴とする方法。 （２）前記バルク領域が側壁を有するマスクを含む、上
記（１）に記載の方法。 （３）前記マスクの厚さが約５００Å〜約５０００Åで
ある、上記（２）に記載の方法。 （４）前記トレンチが、前記ＳＯＩ領域の前記酸化物層
および前記バルク領域の前記マスクに隣接して形成され
る、上記（３）に記載の方法。 （５）前記トレンチを形成する前に前記マスク側壁に側
壁カバー層を付着させる段階をさらに含む、上記（４）
に記載の方法。 （６）前記ＳＯＩ領域に酸素イオンを注入して埋込み酸
化物層を形成する段階をさらに含み、前記マスクおよび
前記側壁カバー層が前記バルク領域へのイオン注入を遮
蔽する、上記（５）に記載の方法。 （７）酸素イオンの注入後、前記トレンチの形成前に前
記側壁カバー層を除去する段階をさらに含む、上記
（６）に記載の方法。 （８）前記埋込み酸化物層の厚さが少なくとも約５０Å
である、上記（７）に記載の方法。 （９）表面酸化シリコン層および前記表面酸化シリコン
層の上にあって窒化シリコンまたはポリシリコンを含む
表面保護層を有するシリコン基板中に埋込み酸化シリコ
ン領域を形成する方法において、（ａ）上面および側壁
を有し、前記基板のうちの前記埋込み酸化シリコンの領
域ではない部分をマスクするマスクを前記表面保護層の
上に形成する段階、（ｂ）本質的に窒化シリコンおよび
窒化シリコン−酸化シリコン複合材からなるグループか
ら選択された側壁カバー層を前記マスク側壁に付着させ
る段階であって、前記側壁カバー層が、前記表面保護層
の一部の上にも広がる段階、（ｃ）前記マスクおよび前
記側壁カバー層に覆われていない前記表面保護層を除去
し、前記表面酸化シリコン層の一部分を露出させる段
階、（ｄ）前記シリコン基板のうちの前記表面酸化シリ
コン層の前記露出部分の下にある領域に酸素イオンを注
入し、上面および底面を有する埋込み酸化物層を形成す
る段階、（ｅ）前記表面酸化シリコン層の前記露出部分
をアニールして厚い表面酸化シリコン領域を形成し、さ
らに前記埋込み酸化物層をアニールする段階、（ｆ）前
記側壁カバー層および前記側壁カバー層の下にある前記
表面保護層を除去し、基板の一部を露出させる段階、
（ｇ）前記基板の前記露出部分に、前記マスク側壁と前
記厚い表面酸化シリコン層の間に広がり、前記基板中を
少なくとも前記埋込み酸化物層の前記上面まで延びるト
レンチを形成する段階、（ｈ）前記マスクを除去する段
階、および（ｉ）前記トレンチに充てん材料を充てんす
る段階を含むことを特徴とする方法。 （１０）前記埋込み酸化物層をアニールする前記段階が
前記トレンチを形成した後に実施される、上記（９）に
記載の方法。 （１１）前記マスクがテトラエトキシシランである、上
記（９）に記載の方法。 （１２）前記マスクの厚さが約５００Å〜約１０００Å
である、上記（１１）に記載の方法。 （１３）段階（ｂ）の前に、前記マスクの上面に窒化シ
リコン層が付着される、上記（９）に記載の方法。 （１４）前記表面酸化シリコン層の厚さが約５０Å〜約
２００Åである、上記（９）に記載の方法。 （１５）前記表面保護層の厚さが約５００Å〜約１５０
０Åである、上記（９）に記載の方法。 （１６）前記側壁カバー層の厚さが約１２００Å〜約２
５００Åである、上記（９）に記載の方法。 （１７）前記注入段階が、約１×１０18個／ｃｍ2の酸
素イオンを約２００ｋｅＶで注入する段階を含む、上記
（９）に記載の方法。 （１８）前記厚い表面酸化シリコン領域の厚さが約５０
０Å〜約３０００Åである、上記（９）に記載の方法。 （１９）段階（ｅ）の後に、前記表面酸化シリコン層の
前記露出部分を熱酸化する段階をさらに含む、上記
（９）に記載の方法。 （２０）段階（ｇ）で形成されるトレンチが、前記埋込
み酸化物層の底面付近まで延びる、上記（９）に記載の
方法。 （２１）遷移欠陥のないパターン付きのＳＯＩ領域およ
びバルク領域を含む平坦なシリコン・オン・インシュレ
ータ（ＳＯＩ）基板において、遷移欠陥が、前記ＳＯＩ
領域と前記バルク領域の間に前記ＳＯＩ領域に隣接した
自己整合トレンチを作成したことによって除去されるこ
とを特徴とする基板。
【図１】マスク層、保護層および側壁カバー層が付着さ
れたシリコン基板と、表面酸化シリコン層と、表面保護
層とからなる素子を示す概略図である。
れたシリコン基板と、表面酸化シリコン層と、表面保護
層とからなる素子を示す概略図である。
【図２】保護層を除去し、表面保護層を部分的に除去
し、埋込み酸化物層を形成した後の図１の素子を示す概
略図である。
し、埋込み酸化物層を形成した後の図１の素子を示す概
略図である。
【図３】表面酸化シリコン層の一部および埋込み酸化物
層をアニールした図２の素子を示す概略図である。
層をアニールした図２の素子を示す概略図である。
【図４】側壁カバー層、表面酸化シリコン層の一部、お
よび表面保護層の一部を除去した後の図３の素子を示す
概略図である。
よび表面保護層の一部を除去した後の図３の素子を示す
概略図である。
【図５】トレンチを形成した後の図４の素子を示す概略
図である。
図である。
【図６】マスク層を除去し、トレンチを埋め、素子を平
坦化した後の図５の素子を示す概略図である。
坦化した後の図５の素子を示す概略図である。
１０ シリコン基板
１２ 表面酸化シリコン層
１２ａ 厚い表面酸化シリコン領域
１４ 表面保護層
１６ マスク
１７ マスク側壁
１８ マスク側壁カバー層
１９ マスク保護層
２０ 遷移領域
２６ 埋込み酸化物層
２８ 自己整合トレンチ
３０ 充てん材料
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 デヴェンドラ・ケイ・サダナ
アメリカ合衆国12570 ニューヨーク州
プレザントヴィル スカイ・トップ・ド
ライブ90
(72)発明者 ドミニック・ジェイ・シェピス
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・フォールズ ヒルサイ
ド・レーク・ロード890
(56)参考文献 特開 平７−176608（ＪＰ，Ａ)
特開 平７−335848（ＪＰ，Ａ)
特開 平３−6040（ＪＰ，Ａ)
特開 平５−129536（ＪＰ，Ａ)
特開 平４−102317（ＪＰ，Ａ)
特開 平５−102476（ＪＰ，Ａ)
特開 平４−286123（ＪＰ，Ａ)
特開 昭63−128642（ＪＰ，Ａ)
特開 昭59−219938（ＪＰ，Ａ)
国際公開91／6119（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/12
H01L 21/26 - 21/268
H01L 21/322 - 21/326
H01L 21/70 - 21/74
H01L 21/76 - 21/765
H01L 21/77
Claims (3)
- 【請求項１】表面酸化シリコン層および前記表面酸化シ
リコン層上の表面保護層を有するシリコン基板中に埋込
み酸化シリコン領域を形成する方法において、 （ａ）上面および側壁を有し、前記基板のうちの前記埋
込み酸化シリコンの領域ではない部分をマスクするマス
クを前記表面保護層の上に形成する段階と、 （ｂ）本質的に窒化シリコンおよび窒化シリコン−酸化
シリコン複合材からなるグループから選択された側壁カ
バー層を前記マスクの側壁に形成する段階と、 （ｃ）前記マスクおよび前記側壁カバー層で覆われてい
ない前記表面保護層を除去し、前記表面酸化シリコン層
の一部分を露出させる段階と、 （ｄ）前記シリコン基板のうちの前記表面酸化シリコン
層の前記露出部分の下にある領域に酸素イオンを注入
し、上面および底面を有する埋込み酸化物層を形成する
段階と、 （ｅ）前記表面酸化シリコン層の前記露出部分をアニー
ルして厚い表面酸化シリコン層領域を形成し、さらに前
記埋込み酸化物層をアニールする段階と、 （ｆ）前記側壁カバー層および前記側壁カバー層の下に
ある前記表面保護層および前記表面酸化シリコン層を除
去し、基板の一部を露出させる段階と、 （ｇ）前記基板の前記露出部分に、前記マスクの側壁と
前記厚い表面酸化シリコン層領域との間にあり、前記基
板中を少なくとも前記埋込み酸化物層の前記上面まで延
びるトレンチを形成する段階と、 （ｈ）前記マスクを除去する段階と、 （ｉ）前記トレンチに充てん材料を充てんする段階とを
含むことを特徴とする方法。 - 【請求項２】前記表面保護層が窒化シリコンまたはポリ
シリコンであり、前記側壁カバー層が窒化シリコンおよ
び窒化シリコン−酸化シリコン複合材からなるグループ
から選択される、請求項１に記載の方法 - 【請求項３】前記埋込み酸化物層をアニールする前記段
階が前記トレンチを形成した後に実施される、請求項１
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/227,696 US6255145B1 (en) | 1999-01-08 | 1999-01-08 | Process for manufacturing patterned silicon-on-insulator layers with self-aligned trenches and resulting product |
| US09/227696 | 1999-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208746A JP2000208746A (ja) | 2000-07-28 |
| JP3363420B2 true JP3363420B2 (ja) | 2003-01-08 |
Family
ID=22854118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37300499A Expired - Fee Related JP3363420B2 (ja) | 1999-01-08 | 1999-12-28 | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6255145B1 (ja) |
| JP (1) | JP3363420B2 (ja) |
| KR (1) | KR100355776B1 (ja) |
| TW (1) | TW436969B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333532B1 (en) * | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| US6486043B1 (en) * | 2000-08-31 | 2002-11-26 | International Business Machines Corporation | Method of forming dislocation filter in merged SOI and non-SOI chips |
| US6350653B1 (en) * | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
| US6657261B2 (en) * | 2001-01-09 | 2003-12-02 | International Business Machines Corporation | Ground-plane device with back oxide topography |
| US6649460B2 (en) * | 2001-10-25 | 2003-11-18 | International Business Machines Corporation | Fabricating a substantially self-aligned MOSFET |
| US7872394B1 (en) | 2001-12-13 | 2011-01-18 | Joseph E Ford | MEMS device with two axes comb drive actuators |
| JP2003203967A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法 |
| US6828202B1 (en) | 2002-10-01 | 2004-12-07 | T-Ram, Inc. | Semiconductor region self-aligned with ion implant shadowing |
| KR20040050971A (ko) * | 2002-12-11 | 2004-06-18 | 삼성전자주식회사 | 반도체 소자를 제조하기 위한 갭 필 방법 |
| US7666721B2 (en) * | 2006-03-15 | 2010-02-23 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| US8703516B2 (en) * | 2008-07-15 | 2014-04-22 | Infineon Technologies Ag | MEMS substrates, devices, and methods of manufacture thereof |
| US7939865B2 (en) * | 2009-01-22 | 2011-05-10 | Honeywell International Inc. | Metal semiconductor field effect transistor (MESFET) silicon-on-insulator structure having partial trench spacers |
| US10192779B1 (en) | 2018-03-26 | 2019-01-29 | Globalfoundries Inc. | Bulk substrates with a self-aligned buried polycrystalline layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812388B2 (ja) | 1988-01-18 | 1998-10-22 | 富士通株式会社 | Ｓｏｉ半導体装置の製造方法 |
| US5143862A (en) | 1990-11-29 | 1992-09-01 | Texas Instruments Incorporated | SOI wafer fabrication by selective epitaxial growth |
| US5364800A (en) | 1993-06-24 | 1994-11-15 | Texas Instruments Incorporated | Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate |
| JPH07176608A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 半導体装置およびその製造方法 |
| US5399507A (en) | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
| JP2806286B2 (ja) | 1995-02-07 | 1998-09-30 | 日本電気株式会社 | 半導体装置 |
| KR0151053B1 (ko) | 1995-05-30 | 1998-12-01 | 김광호 | Soi 구조를 갖는 반도체장치의 제조방법 |
| US5646053A (en) | 1995-12-20 | 1997-07-08 | International Business Machines Corporation | Method and structure for front-side gettering of silicon-on-insulator substrates |
| US6057214A (en) * | 1996-12-09 | 2000-05-02 | Texas Instruments Incorporated | Silicon-on-insulation trench isolation structure and method for forming |
| KR100236101B1 (ko) * | 1997-09-29 | 1999-12-15 | 김영환 | 반도체 소자 및 제조 방법 |
| US5998277A (en) * | 1998-03-13 | 1999-12-07 | Texas Instruments - Acer Incorporated | Method to form global planarized shallow trench isolation |
| US6025267A (en) * | 1998-07-15 | 2000-02-15 | Chartered Semiconductor Manufacturing, Ltd. | Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices |
-
1999
- 1999-01-08 US US09/227,696 patent/US6255145B1/en not_active Expired - Fee Related
- 1999-10-29 TW TW088118743A patent/TW436969B/zh not_active IP Right Cessation
- 1999-12-28 JP JP37300499A patent/JP3363420B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-04 KR KR1020000000162A patent/KR100355776B1/ko not_active IP Right Cessation
-
2001
- 2001-06-05 US US09/874,131 patent/US20010041395A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000053382A (ko) | 2000-08-25 |
| US20010041395A1 (en) | 2001-11-15 |
| US6255145B1 (en) | 2001-07-03 |
| JP2000208746A (ja) | 2000-07-28 |
| KR100355776B1 (ko) | 2002-10-19 |
| TW436969B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213196B1 (ko) | 트렌치 소자분리 | |
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| US6404014B1 (en) | Planar and densely patterned silicon-on-insulator structure | |
| US4954459A (en) | Method of planarization of topologies in integrated circuit structures | |
| JP2554831B2 (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
| US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
| US5308786A (en) | Trench isolation for both large and small areas by means of silicon nodules after metal etching | |
| US5413953A (en) | Method for planarizing an insulator on a semiconductor substrate using ion implantation | |
| US5858858A (en) | Annealing methods for forming isolation trenches | |
| US7115463B2 (en) | Patterning SOI with silicon mask to create box at different depths | |
| JPH0217637A (ja) | 高度に平面化された集積回路構造を作るための方法 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| JP3413516B2 (ja) | 半導体素子の製造方法 | |
| WO1994014192A1 (en) | Thin soi layer for fully depleted field effect transistors | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| JPH10144782A (ja) | 隔離領域の形成方法 | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| US6602759B2 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| US5468677A (en) | Isolation structure of semiconductor device and method for forming the same | |
| JP2000058802A (ja) | Ｓｏｉウェハの製造方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |