CN112864088A - 浅沟槽隔离结构的制作方法 - Google Patents

浅沟槽隔离结构的制作方法 Download PDF

Info

Publication number
CN112864088A
CN112864088A CN202110032273.4A CN202110032273A CN112864088A CN 112864088 A CN112864088 A CN 112864088A CN 202110032273 A CN202110032273 A CN 202110032273A CN 112864088 A CN112864088 A CN 112864088A
Authority
CN
China
Prior art keywords
silicon
layer
shallow trench
trench isolation
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110032273.4A
Other languages
English (en)
Inventor
胡俊
王二伟
赵健材
李君�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110032273.4A priority Critical patent/CN112864088A/zh
Publication of CN112864088A publication Critical patent/CN112864088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请提供了一种浅沟槽隔离结构的制作方法，浅沟槽隔离结构的制作方法包括：提供衬底；在衬底上依次形成氧化硅层、氮化硅层和氮氧化硅层；在氮氧化硅层上形成依次贯穿氮氧化硅层、氮化硅层、氧化硅层和部分衬底的凹槽；向凹槽填充氧化硅以形成浅沟槽隔离；采用酸蚀剂将氮氧化硅层和氮化硅层去除，以露出氧化硅层。通过采用酸蚀剂同时将氮氧化硅层和氮化硅层去除，相对于现有的采用干法刻蚀去除氮氧化硅层的方案，一方面，减少了干法刻蚀以及湿法清洗的工序，从而降低了成本，另一方面，相对干法刻蚀，采用酸蚀剂的工艺成本较低，进一步降低了成本。

Description

浅沟槽隔离结构的制作方法
技术领域
本发明属于半导体元器件技术领域，具体涉及一种浅沟槽隔离结构的制作方法。
背景技术
在半导体集成电路(IC)器件中，一般使用浅沟槽隔离(STI，Shallow TrenchInsulation)结构作为隔离区，以使IC器件中包含的多种分立电路元件均能够独立工作。
现有技术中，一般用氮化硅层和氮氧化硅层作为掩膜来制作浅沟槽隔离结构，在填充形成浅沟槽隔离后，需要将氮化硅层以及氮氧化硅层去掉。对于氮氧化硅层，目前是通过干法刻蚀(Dry Etch)来去除氮氧化硅层，由于干法刻蚀会产生一些聚合物，因此后续还要通过湿法清洗将聚合物清除，工序过于复杂。而且，干法刻蚀以及湿法清洗的工艺成本过高。
发明内容
本申请提供一种浅沟槽隔离结构的制作方法，解决了现有技术中的浅沟槽隔离结构的制作成本过高以及工序过于复杂的问题。
第一方面，本申请提供了一种浅沟槽隔离结构的制作方法，浅沟槽隔离结构的制作方法包括：提供衬底；在所述衬底上依次形成氧化硅层、氮化硅层和氮氧化硅层；在所述氮氧化硅层上形成依次贯穿所述氮氧化硅层、所述氮化硅层、所述氧化硅层和部分所述衬底的凹槽；向所述凹槽填充氧化硅以形成浅沟槽隔离；采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层。
一种实施方式中，所述酸蚀剂包括磷酸溶液。
一种实施方式中，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层，包括：控制所述酸蚀剂中硅离子的浓度，以调控所述氧化硅层和所述浅沟槽隔离中的氧化硅的溶解的程度。
一种实施方式中，所述硅离子的浓度85ppm～95ppm。
一种实施方式中，所述控制所述酸蚀剂中硅离子的浓度，以调控所述氧化硅层和所述浅沟槽隔离中的SIO的溶解的程度，包括：当所述硅离子的浓度超过95ppm时，向所述酸蚀剂中添加不含硅离子的磷酸溶液以使所述酸蚀剂中所述硅离子的浓度维持85ppm～95ppm之间。
一种实施方式中，所述磷酸溶液的溶剂为水，所述磷酸溶液中磷酸与水的质量比为25％～30％。
一种实施方式中，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层之前，包括：在所述酸蚀剂内加入硅离子。
一种实施方式中，所述向所述凹槽填充氧化硅以形成浅沟槽隔离，包括：使所述浅沟槽隔离覆盖所述氮氧化硅层；研磨所述浅沟槽隔离，以使所述浅沟槽隔离与所述氮氧化硅层背向所述氮化硅层的表面平齐。
一种实施方式中，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层，包括：控制所述酸蚀剂的温度，以使所述酸蚀剂的温度维持在150℃～165℃之间。
一种实施方式中，所述提供衬底，包括：在所述衬底朝向所述氧化硅层的表面掺杂离子以形成间隔设置的第一P型阱区、N型阱区和第二P型阱区。
一种实施方式中，所述氧化硅层包括HV层和PAD层，所述HV层层叠在所述PAD层背向所述衬底的一侧，并与所述第一P型阱区、所述N型阱区和所述第二P型阱区相对。
一种实施方式中，所述氮氧化硅层的材质包括氧化硅和氮化硅。
一种实施方式中，所述在所述氮氧化硅层上形成依次贯穿所述氮氧化硅层、所述氮化硅层、所述氧化硅层和部分所述衬底的凹槽，包括：在所述氮氧化硅层背向所述氮化硅层的一侧设置具有图案的牺牲层，并沿着所述牺牲层的图案蚀刻以形成所述凹槽。
一种实施方式中，所述在所述氮氧化硅层背向所述氮化硅层的一侧设置具有图案的牺牲层，并沿着所述牺牲层的图案蚀刻以形成所述凹槽，包括：在所述牺牲层上进行光刻以形成所述图案。
本申请提供的浅沟槽隔离结构的制作方法，通过采用酸蚀剂同时将氮氧化硅层和氮化硅层去除，相对于现有的采用干法刻蚀去除氮氧化硅层的方案，一方面，减少了干法刻蚀以及湿法清洗的工序，从而降低了成本，另一方面，相对干法刻蚀，采用酸蚀剂的工艺成本较低，进一步降低了成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的浅沟槽隔离结构的制作方法的流程示意图；
图2至图7示出了根据本发明实施例提供的制作方法形成浅沟槽结构过程中结构示意图。
具体实施方式
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
请参阅图1，本申请实施例提供了一种浅沟槽隔离91结构的制作方法，浅沟槽隔离91结构的制作方法可应用于三维存储器件等半导体器件的制作工艺中，尤其是三维存储器件的制作方法。浅沟槽隔离91结构的制作方法包括：
S101：提供衬底10；
S102：在衬底10上依次形成氧化硅层20、氮化硅层30和氮氧化硅层40；
S103：在氮氧化硅层40上形成依次贯穿氮氧化硅层40、氮化硅层30、氧化硅层20和部分衬底10的凹槽101；
S104：向凹槽101填充氧化硅以形成浅沟槽隔离91；
S105：采用酸蚀剂将氮氧化硅层40和氮化硅层30去除，以露出氧化硅层20。
具体的，浅沟槽隔离91(Shallow Trench Isolation，STI)用于隔离不同的区域，本实施例中为采用氧化硅作为绝缘材料填充于凹槽101而形成浅沟槽隔离91。氧化硅层20的材质为氧化硅，氮化硅层30的材质为氮化硅，以及氮氧化硅层40的材质包括氮化硅和氧化硅，其中主要为氮化硅。上述的氧化硅优选为二氧化硅(SiO2)，氮化硅优选为四氮化三硅(Si3N4)。衬底10可以是但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(silicon oninsulator，SOI)衬底或绝缘体上锗(germanium on insulator，GOI)衬底等。
通过采用酸蚀剂同时将氮氧化硅层40和氮化硅层30去除，相对于现有的采用干法刻蚀去除氮氧化硅层40的方案，一方面，减少了干法刻蚀以及湿法清洗的工序，从而降低了成本，另一方面，相对干法刻蚀，采用酸蚀剂的工艺成本较低，进一步降低了成本。
其中，请参阅图1，S101：提供衬底10，包括：
S1011：在衬底10朝向氧化硅层20的表面掺杂离子以形成间隔设置的第一P型阱区11(HVPW)、N型阱区12(HVNW)和第二P型阱区13(HVPW)。
具体的，可以通过P型重掺杂而形成第一P型阱区11和第二P型阱区13，通过N型重掺杂而形成N型阱区12。例如，在Si衬底中掺杂第五族元素(可提供电子)，例如氮、磷、砷，以使衬底10形成N型阱区12。
其中，氧化硅层20包括HV层21和PAD层22，HV层21层叠在PAD层22背向衬底10的一侧，并与第一P型阱区11、N型阱区12和第二P型阱区13相对。可以理解的是，设置HV层21与第一P型阱区11、N型阱区12和第二P型阱区13相对，有利于保证隔离效果，以提高电可靠性。
其中，请参阅图2至图4，S103：在氮氧化硅层40上形成依次贯穿氮氧化硅层40、氮化硅层30、氧化硅层20和部分衬底10的凹槽101，包括：
S1031：在氮氧化硅层40背向氮化硅层30的一侧设置具有图案的牺牲层50，并沿着牺牲层50的图案蚀刻以形成凹槽101。
具体的，牺牲层50优选为光刻胶(Photoresist，PR)，可以采用光刻技术将掩膜版的图案转移至牺牲层50中，然后沿着牺牲层50的图案蚀刻以形成依次贯穿氮氧化硅层40、氮化硅层30、氧化硅层20和部分衬底10的凹槽101。在形成凹槽101之后，将光刻胶层去除。
其中，请参阅图5和图6，S104：向凹槽101填充氧化硅以形成浅沟槽隔离91，包括：
S1041：使浅沟槽隔离91覆盖氮氧化硅层40；
S1042：研磨浅沟槽隔离91，以使浅沟槽隔离91与氮氧化硅层40背向氮化硅层30的表面401平齐。
具体的，研磨可以为化学研磨，靠化学试剂的化学浸蚀作用对多余部分的浅沟槽隔离91去除，研磨也可以为通过机械去除的机械研磨，优选的，研磨为化学机械研磨，通过将化学研磨和机械研磨接合使用，使得浅沟槽隔离91的平坦化程度更高。先将浅沟槽隔离91填充至覆盖氮氧化硅层40，在通过研磨使得突出于氮氧化硅层40的浅沟槽隔离91去除，使得浅沟槽隔离91较为平坦，有利于提高半导体器件的性能。浅沟槽隔离91可以使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、等离子-增强型CVD(PECVD)、低压化学气相沉积(LPCVD)、高密度等离子体(HDP)化学气相沉积、快速热化学气相沉积(RTCVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)等工艺进行填充。
另外，在形成凹槽101的时候，部分凹槽101形成于第一P型阱区11和N型阱区12之间，以及第二P型阱区13和N型阱区12之间，使得填充所形成的部分浅沟槽隔离91能够隔离第一P型阱区11和N型阱区12，以及第二P型阱区13和N型阱区12。
其中，请参阅图6和图7，酸蚀剂包括磷酸溶液。在磷酸的催化作用下，氮氧化硅层40以及氮化硅层30中的氮化硅均能够与水反应，然后形成氧化硅和氨气。具体请参阅化学式：
SixNy+H2O-->SiO2+4NH3(H3PO4 as catalyst)
其中，请继续参阅图6和图7，S105：采用酸蚀剂将氮氧化硅层40和氮化硅层30去除，以露出氧化硅层20，包括：
S1051：控制酸蚀剂中硅离子的浓度，以调控氧化硅层20和浅沟槽隔离91中的氧化硅(SIO)的溶解的程度。
可以理解的是，氮化硅与水反应所形成的氧化硅以及氮氧化硅层40中少量的氧化硅与水会发生可逆反应(具体请参阅以下反应式)，而通过控制反应过程中的硅离子的浓度，可以提高逆反应程度(即降低氧化硅溶于水的程度)，使得氧化硅层20以及氧化硅材质的浅沟槽隔离91不被吃掉。另外，由于氮氧化硅层40中大部分的组分为氮化硅，随着氮氧化硅层40中的氮化硅的反应，氮氧化硅层40中的氧化硅会脱落。以及，氮化硅与水反应所形成的氧化硅也会沉淀。在氮氧化硅层40以及氮化硅层30被蚀刻去除后，可通过清洗将多余的氧化硅清除掉，这部分的氧化硅可循环利用。
SixOy+H2O<＝＝>H2SiO3
SixOy+2H2O<＝＝>H4SiO4
其中，请继续参阅图6和图7，硅离子的浓度85ppm～95ppm。可以理解的是，将磷酸溶液中的硅离子溶度维持在85ppm～95ppm之间，可使得氮化硅与水反应所形成的氧化硅以及氮氧化硅层40中少量的氧化硅较难溶于水中，有利于避免对氧化硅层20以及浅沟槽隔离91的过度蚀刻。当硅离子溶度低于85ppm，氧化硅相对较为容易溶于水，使得氧化硅层20以及浅沟槽隔离91受到不必要的蚀刻；当硅离子溶度高于95ppm，硅离子容易沉淀，造成不必要的浪费。
另外，请参阅表1，表1磷酸对氮氧化硅层40的刻蚀实验参数。
表1
Figure BDA0002891821160000071
由表1可见，两个实验中的磷酸对氮氧化硅层40的刻蚀速率均达到了124A/min以上，可见磷酸对氮氧化硅层40具有较高的刻蚀速率，且该刻蚀速率较为稳定。
其中，S1051：控制酸蚀剂中硅离子的浓度，以调控氧化硅层20和浅沟槽隔离91中的氧化硅的溶解的程度，包括：
当硅离子的浓度超过95ppm时，向酸蚀剂中添加不含硅离子的磷酸溶液以使酸蚀剂中硅离子的浓度维持85ppm～95ppm之间。
可以理解的是，随着刻蚀的进行，酸蚀剂(磷酸溶液)中硅离子的浓度会越来越高，当浓度超过95ppm时，容易导致硅离子沉淀，造成不必要的浪费。通过在硅离子的浓度超过95ppm时，向酸蚀剂添加不含硅离子的磷酸溶液稀释使得硅离子的浓度维持在85ppm～95ppm之间，可避免硅离子沉淀造成浪费的同时，降低氧化硅层20的溶解。同时保证磷酸具有足够的浓度，以保证氮化硅的刻蚀速率。
其中，磷酸溶液的溶剂为水，磷酸溶液中磷酸与水的质量比为25％～30％。通过合理设置磷酸溶液中磷酸与水的质量比，以便于保证磷酸具有足够的浓度，有利于提高刻蚀速率。
其中，S105：采用酸蚀剂将氮氧化硅层40和氮化硅层30去除，以露出氧化硅层20之前，包括：
在酸蚀剂内加入硅离子。
具体的，在酸蚀剂刻蚀前，将沉积有氮化硅的控片浸泡在酸蚀剂中，以在酸蚀剂中形成硅离子。优选的，在酸蚀剂加入硅离子至硅离子的浓度在85ppm左右，以降低整个刻蚀过程中氧化硅层20浅沟槽隔离91中的氧化硅的溶解量。当然，采用氮化硅的控片浸泡的方式只是加入硅离子的一种实施方式，其他的，还可以直接加入具有硅离子的溶液，以及选用其他材质的控片等方式也是可以实现加入硅离子。
其中，S105：采用酸蚀剂将氮氧化硅层40和氮化硅层30去除，以露出氧化硅层20，包括
控制酸蚀剂的温度，以使酸蚀剂的温度维持在150℃～165℃之间。
可以理解的是，酸蚀剂的温度在150℃～165℃之间的时候，氮化硅的刻蚀速率较高，尤其是选用磷酸溶液进行时，在此区间温度下，磷酸的催化效率较高，有利于进一步提高氮化硅的刻蚀速率。
在本发明的上下文中，在浅沟槽隔离结构的制作方法中省略了一些步骤，例如平坦化处理、表面清洗、清除浮渣等。这些并非本发明的重点，在此不再展开描述。本领域技术人员可以根据需要在本发明的浅沟槽隔离结构的制作方法中增加或减少其中的步骤。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上依次形成氧化硅层、氮化硅层和氮氧化硅层；
在所述氮氧化硅层上形成依次贯穿所述氮氧化硅层、所述氮化硅层、所述氧化硅层和部分所述衬底的凹槽；
向所述凹槽填充氧化硅以形成浅沟槽隔离；
采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述酸蚀剂包括磷酸溶液。
3.如权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层，包括：
控制所述酸蚀剂中硅离子的浓度，以调控所述氧化硅层和所述浅沟槽隔离中的氧化硅的溶解的程度。
4.如权利要求3所述的浅沟槽隔离结构的制作方法，其特征在于，所述硅离子的浓度85ppm～95ppm。
5.如权利要求4所述的浅沟槽隔离结构的制作方法，其特征在于，所述控制所述酸蚀剂中硅离子的浓度，以调控所述氧化硅层和所述浅沟槽隔离中的氧化硅的溶解的程度，包括：
当所述硅离子的浓度超过95ppm时，向所述酸蚀剂中添加不含硅离子的磷酸溶液以使所述酸蚀剂中所述硅离子的浓度维持85ppm～95ppm之间。
6.如权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，所述磷酸溶液的溶剂为水，所述磷酸溶液中磷酸与水的质量比为25％～30％。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层之前，包括：
在所述酸蚀剂内加入硅离子。
8.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述向所述凹槽填充氧化硅以形成浅沟槽隔离，包括：
使所述浅沟槽隔离覆盖所述氮氧化硅层；
研磨所述浅沟槽隔离，以使所述浅沟槽隔离与所述氮氧化硅层背向所述氮化硅层的表面平齐。
9.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述采用酸蚀剂将所述氮氧化硅层和所述氮化硅层去除，以露出所述氧化硅层，包括：
控制所述酸蚀剂的温度，以使所述酸蚀剂的温度维持在150℃～165℃之间。
10.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述氮氧化硅层的材质包括氧化硅和氮化硅。
CN202110032273.4A 2021-01-11 2021-01-11 浅沟槽隔离结构的制作方法 Pending CN112864088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110032273.4A CN112864088A (zh) 2021-01-11 2021-01-11 浅沟槽隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110032273.4A CN112864088A (zh) 2021-01-11 2021-01-11 浅沟槽隔离结构的制作方法

Publications (1)

Publication Number Publication Date
CN112864088A true CN112864088A (zh) 2021-05-28

Family

ID=76002469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110032273.4A Pending CN112864088A (zh) 2021-01-11 2021-01-11 浅沟槽隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN112864088A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050107A (zh) * 2022-01-12 2022-02-15 广州粤芯半导体技术有限公司 氮化硅蚀刻方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199052A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
CN110828338A (zh) * 2019-09-30 2020-02-21 长江存储科技有限责任公司 浓度的调节方法及调节系统
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199052A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
CN110828338A (zh) * 2019-09-30 2020-02-21 长江存储科技有限责任公司 浓度的调节方法及调节系统
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050107A (zh) * 2022-01-12 2022-02-15 广州粤芯半导体技术有限公司 氮化硅蚀刻方法

Similar Documents

Publication Publication Date Title
US8928090B2 (en) Self-aligned contact structure for replacement metal gate
KR100703027B1 (ko) 리세스 게이트 형성 방법
US9029913B2 (en) Silicon-germanium fins and silicon fins on a bulk substrate
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
CN103295950B (zh) 浅沟槽隔离结构的制作方法
WO2013184308A1 (en) Dram with a nanowire access transistor
US7786013B2 (en) Method of fabricating semiconductor device
TW201118985A (en) Method for fabricating side contact in semiconductor device using double trench process
JP4551795B2 (ja) 半導体装置の製造方法
KR100757327B1 (ko) 불 휘발성 메모리 소자의 형성 방법
CN112864088A (zh) 浅沟槽隔离结构的制作方法
US20150228546A1 (en) Semiconductor device and method of removing spacers on semiconductor device
CN115101477B (zh) 一种半导体结构及其制造方法
KR100490301B1 (ko) 난드 플래시 메모리 소자의 제조 방법
CN112786524B (zh) 半导体器件的形成方法
CN102157429A (zh) 一种浅沟槽隔离结构的制造方法
KR101098590B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN100511708C (zh) 半导体器件及其制造方法
CN111916452A (zh) 存储器结构及其制造方法
KR20070075092A (ko) 플래시 메모리 소자의 제조방법
CN103794508A (zh) 在半导体器件中使用氧化物层板来增加本体氧化物厚度
KR100672132B1 (ko) 반도체 소자의 제조방법
JP2010114163A (ja) 半導体装置製造方法
US9748147B1 (en) Method of fabricating epitaxial layer
KR100305023B1 (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528

RJ01 Rejection of invention patent application after publication