JP2010114163A - 半導体装置製造方法 - Google Patents

Abstract

【課題】トレンチ底面端部に半導体基板側に突出した突出部を有するトレンチゲート型半導体装置において、突出部を所望の大きさに精度よく製造する。
【解決手段】トレンチ表面を保護膜で被覆し、トレンチの底部を被覆する保護膜のみを除去して、トレンチの底部にシリコン面を露出させる。次に、露出したシリコン面を選択エピタキシャル法によって成長させることによってシリコン面をトレンチの半導体積層方向の長さを短くする方向に伸長させる。選択エピタキシャル法で精度よく所望の位置までシリコン面を成長させることが可能であるため、トレンチ底面端部に形成する突出部の大きさを所望の大きさに精度よく調整することができる。
【選択図】 図６

Description

本発明は、トレンチ構造を有する半導体装置の製造方法に関する。

半導体装置の高耐圧化等の目的で、半導体装置に形成されたトレンチ構造の底面端部を底面中央部よりも深くして、底面端部に突出部を設けた半導体装置が提案されている。

例えば、特許文献１には、図１１に示すように、半導体基板８０に形成されたトレンチ８１の底面において、絶縁膜が埋め込まれた底面端部８５が底面中央部８４よりも深く突出した構造が開示されている。この構造によると、絶縁距離が長くなり、素子分離性が向上する。特許文献１に開示されたトレンチ底面端部８５は、低圧での反応性イオンエッチングにおいてトレンチの底面端部に相当する領域のエッチングが進行しやすいという現象（サブトレンチ現象）を利用して製造される。その他、トレンチの底面形状を凸形状にする方法としては、特許文献２に開示されたものが知られている。この方法では、半導体基板９０上に図１２（ａ）に示すような凸部９４を有するゲート酸化膜９２を形成する。その後、この凸部９４を含むゲート絶縁膜９２の表面上から半導体基板９０までエッチングを行う。これによって、図１２（ｂ）に示すように半導体基板９０のトレンチ底面に凸部９６を形成している。
特開２００５−２７６９３１号公報 特開２００２−１００６７５号公報

しかしながら、特許文献１で用いられているサブトレンチ現象を利用してトレンチ底部に突出部を設けようとする場合、低圧状態で加工を行わなければならないため、加工精度が低い上に、形成可能な突出部の長さに限界がある。さらにはトレンチ全体の加工精度を確保することも困難である。特許文献２では、凸部（パターン）を形成した絶縁膜ごと半導体基板をエッチングするため、形成可能な突出部の長さに限界があり、突出部の加工精度においても限界がある。

そこで、本発明では、半導体素子に形成されたトレンチの内表面を酸化膜で被覆する第１工程と、トレンチの底面を被覆する酸化膜の一部を除去し、トレンチの底面の面積よりも面積が小さいシリコン面を露出させる第２工程と、トレンチの底部に露出したシリコン面を選択エピタキシャル法によって成長させることによって、そのシリコン面をトレンチの半導体積層方向の長さを短くする方向に伸長させる第３工程とを含む半導体装置の製造方法を提供する。

本発明によれば、トレンチ底面に露出したシリコン面を選択エピタキシャル法で精度よく所望の位置まで伸長させることが可能であるため、従来の製造方法と比較して突出部の大きさを大きくとることもできる。また、加工精度も高く、突出部の大きさを所望の大きさに調整することが可能である。

本発明によれば、トレンチ底面に突出部を有する半導体装置を精度よく製造することが可能となる。

以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）選択エピタキシャル法においてドーパントガスを供給する。
（特徴２）選択エピタキシャル法においてＣｌ_２ガスを供給する。

（実施例１）
以下、本発明の実施例１について、図面を参照しながら説明する。本実施例では、図１に示すような絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）を製造する。

半導体装置１００は、図１に示すように、ｐ^＋型のコレクタ領域２２、ｎ型のバッファ領域２４、ｎ⁻型のドリフト領域２６、ｐ型のボディ領域２８が順に積層されている。コレクタ領域２２は、コレクタ電極（図示しない）と電気的に接続されている。ボディ領域２８の表面には、ｐ^＋型のボディコンタクト領域３２とｎ^＋型のエミッタ領域３４が設けられている。エミッタ領域３４とドリフト領域２６は、ボディ領域２８によって隔てられている。ボディコンタクト領域３２およびエミッタ領域３４は、エミッタ電極（図示しない）と電気的に接続されている。

半導体装置１００には、エミッタ領域３４からドリフト領域２６に向けてボディ領域２８内を貫通するトレンチゲート４０が設けられている。トレンチゲート４０は、半導体装置の上面側でエミッタ領域３４に接しており、下端部はドリフト領域２６内にまで伸びている。トレンチゲート４０は、ゲート絶縁膜４４と、そのゲート絶縁膜４４で被覆されているゲート電極４２を有している。ゲート絶縁膜４４には、例えばシリコン酸化膜（ＳｉＯ_２）を用いることができる。ゲート電極４２としては、例えば不純物を高濃度に含むポリシリコンを用いることができる。

図１に示すように、本実施例に係る半導体装置１００は、トレンチゲート４０からドリフト領域２６内を下方に向けて突出する突出部４６を備えている。突出部４６は、ゲート絶縁膜４４の側面４７と底面４５の交差する部位（底面４５の周縁）に形成され、ゲート絶縁膜４４の底面４５からトレンチゲート４０の深さ方向に延びている。すなわち、突出部４６は、ゲート絶縁膜４４の底面４５の周縁の全周から下方に伸びる筒状に形成されている。突出部４６としては、ゲート絶縁膜４４と同様の材料を用いることができる。

本実施例においては、トレンチゲート４０の底面からドリフト領域２６内に突出する突出部４６が設けられていることによって、電子がトレンチゲート４０の下方に移動するのを物理的に抑制することができ、トレンチゲート４０の下方に正孔が集中するのを抑制することができる。この結果、ゲート容量が経時的に変動することが抑制され、半導体装置１００は高耐圧となる。

次に、本実施例に係る半導体装置の製造方法について説明する。本実施例の半導体装置製造方法は、トレンチゲートを製造する工程に特徴がある。その他の工程については、一般に用いられている半導体装置の製造工程を用いることができる。

以下、図２〜９を参照して、上記したトレンチゲート４０の第１の製造方法を説明する。まず、図２に示すように、ドリフト領域２６となるｎ- 型シリコンの半導体基板７６を準備し、その表面にＣＶＤ（Chemical Vapor Deposition）法によりマスク６２を成膜する。マスク６２としては、例えばシリコン酸化膜、シリコン窒化膜（Ｓｉ_３Ｎ_４）が用いられる。さらに、パターン形成されたレジスト６４によってマスク６２の表面を被覆し、ＣＦ_４ガス等によってドライエッチングを行い、マスク６２に対してパターン形成を行う。パターン形成後、レジスト６４をアッシング等によって除去する。

次に、図３に示すように、パターン形成されたマスク６２を用いてＨＢｒガス等によってドライエッチングを行い、半導体基板７６内に伸びるトレンチ７１を形成する。図１および図３に示すように、トレンチ７１の深さ（半導体積層方向に垂直な方向の長さ）Ｌは、トレンチ底面端部に形成する突出部４６の半導体積層方向に垂直な方向の長さＬ_Ｐと、トレンチゲート４０として使用する部分の深さ（半導体積層方向に垂直な方向の長さ）Ｌ_Ｇとの合計値となるように設定しておく。

トレンチドライエッチング工程における付着物を洗浄によって除去した後、図４に示すように、熱酸化法等によってトレンチ７１およびマスク６２の表面（シリコン面）上を酸化膜６３で被覆する（第１工程）。酸化膜６３としては、例えばシリコン酸化膜が用いられる。

次に、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによって酸化膜６３のうちトレンチ７１の底部を被覆する箇所（詳細には、トレンチ７１の底面のうち突出部４６を形成する部位を除いた部位）を除去し、図５に示すように半導体基板７６のシリコン面７２を露出させる（第２工程）。この際、図５に示すように、トレンチ７１の内側の側面部および半導体基板７６の上面部には酸化膜６３を残し、トレンチ７１の底面部のシリコン面７２のみが露出されるように、反応性イオンエッチングの条件等を調整する。例えば、図４の状態で、トレンチ７１の底面を被覆する酸化膜６３の厚みが、半導体基板７６の上面を被覆する酸化膜６３の厚みよりも薄くなるように、マスク６２の厚みを形成しておけばよい。あるいは、トレンチ７１の底面を被覆する酸化膜６３（例えば、シリコン酸化膜）に対してエッチング選択比を有する材料（例えば、シリコン窒化膜）でマスク６２を形成することで、半導体基板７６の上面にマスク６２を残すことができる。なお、本工程によって露出するシリコン面７２の面積は、トレンチ７１の半導体積層方向に平行な断面積よりも小さくなっている。

本実施例では、次に、選択エピタキシャル成長によって、露出したシリコン面７２を半導体素子７６の上面方向に向かって成膜し、伸長させる（第３工程）。選択エピタキシャル成長は、酸化膜や窒化膜で被覆された半導体素子において、シリコンが一部露出している部分のみを選択的にエピタキシャル成長させる方法である。

エピタキシャル成長は、単結晶シリコン成長用原料ガスであるＳｉＨ_４等の含シリコン化合物ガスをＨ_２キャリアガスと一緒に供給し、１０００℃程度以上の高い成長温度下で減圧ＣＶＤを用いてシリコン単結晶膜を成長させる方法である。ドーピングガスを共に供給すればエピタキシャル成長によって得られる膜中に所望量のドーパントを入れることも可能である。ドーピングガスとしては、ｎ型の場合にはホスフィン（ＰＨ_３）、アルシン（ＡｓＨ_３）等を用い、ｐ型の場合にはジボラン（Ｂ_２Ｈ_６）等を用いる。

選択エピタキシャル成長では、さらに塩素（Ｃｌ_２）ガスを供給ガスとして追加する。これによって酸化膜や窒化膜上でのシリコンの成長が抑制され、専ら単結晶シリコンが露出したシリコン面７２上に成膜される。選択エピタキシャル成長を用いれば、従来のエッチングを利用する方法と比べて高い精度でシリコン面７２の位置を制御することが可能である。本実施例では、図６に示すように、半導体基板７６と同じｎ型のシリコン面７２を、図１に示すトレンチ底面端部の突出部４６の半導体積層方向に垂直な方向の長さＬ_Ｐだけ成長するように調整する。これによって、トレンチ７１の深さはＬ_Ｐだけ小さくなる。

次に、ウェットエッチングを行い、表面を被覆している酸化膜６３を除去して、図７の状態とする。この状態では、トレンチ７１の底面７２の両端部に凹部７２ａが形成される。上述の説明から明らかなように、凹部７２ａの深さは、突出部４６の半導体積層方向に垂直な方向の長さＬ_Ｐと同一となっている。

次いで、図８に示すように、熱酸化法等によってトレンチ７１内にゲート絶縁膜４４となる絶縁膜７４を形成し、ゲート電極４２を形成するためのスペース７８を確保する。スペース７８にゲート材を充填して、ゲート電極４２を形成する。

なお、コレクタ領域２２とバッファ領域２４は、半導体基板７６（ドリフト領域２６）の裏面にイオン注入を行うことによって形成することができる。ボディ領域２８は、半導体基板７６（ドリフト領域２６）の表面にイオン注入を行うことによって形成することができる。さらに、ボディ領域２８の表面にイオン注入を行うことによってボディコンタクト領域３２とエミッタ領域３４が形成することができる。以上の工程によって、図１に示すような半導体装置１００を作製することができる。

上記のとおり、本実施例に係る半導体装置の製造方法においては、選択エピタキシャル法を用いてトレンチ底部のシリコン面を成長させてトレンチ深さを調整し、トレンチ底面端面の突出部の長さを調整している。選択エピタキシャル法を用いているため、トレンチ底面端部の突出部の大きさを所望の大きさに精度よく調整することができる。

（実施例２）
実施例２においては、図９に示すようなトレンチゲート４０の底面に拡散領域５２を有する半導体装置２００の製造方法について説明する。図９に示すように、半導体装置２００の拡散領域５２は、ドリフト領域２６に接すると共に、トレンチゲート４０の底部に設けられた筒状の突出部４６内に収まるように設けられている。なお、半導体装置２００は、拡散領域５２以外の構成については、実施例１に記載した半導体装置１００と同様であるため、その説明を省略する。

本実施例に係る半導体装置２００の製造工程では、実施例１で説明した半導体装置１００の製造工程における第３工程（図６）において、実施例１とは異なるドーパントガスを用いる点に特徴がある。すなわち、実施例１では、ホスフィン（ＰＨ_３）、アルシン（ＡｓＨ_３）等のドーパントガスを用いた選択エピタキシャル法を実施することで、半導体基板７６と同じｎ型となるようにシリコン面７２を成長させている。一方、本実施例では、供給するドーパントガスをジボラン（Ｂ_２Ｈ_６）等に変更して、図１０に示すように半導体基板７６とは異なるｐ型となるようにシリコン面７２を成長させる。なお、上述した点以外は実施例１と同様である。これによって、図９のように、筒状の突出部４６内に拡散領域５２を設けることができる。

本実施例に係る半導体装置の製造方法によれば、突出部４６によって囲まれた領域に対して、選択エピタキシャル法によって拡散領域５２を形成できるので、トレンチゲートの底面にドリフト領域と接して設けられるフローティング状態の拡散領域を有する半導体装置を容易に製造することが可能である。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

実施例の半導体装置の断面図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の製造工程を説明する図。 実施例の半導体装置の断面図。 実施例の半導体装置の製造工程を説明する図。 従来例の半導体装置およびその製造方法を説明する図。 従来例の半導体装置の製造方法を説明する図。図１２（ａ）はエッチング前の状態を示しており、図１２（ｂ）はエッチング後の状態を示している。

符号の説明

２２ コレクタ領域
２４ バッファ領域
２６ ドリフト領域
２８ ボディ領域
３２ ボディコンタクト領域
３４ エミッタ領域
４０ トレンチゲート
４２ ゲート電極
４４ ゲート絶縁膜
４５ 底面
４６ 突出部
４７ 側面
５２ 拡散領域
６２ マスク
６３ 酸化膜
６４ レジスト
７１ トレンチ
７２ シリコン面
７２ａ 凹部
７４ 絶縁膜
７６ 半導体基板
７８ スペース
８０ 半導体基板
８１ トレンチ
８４ 底面中央部
８５ 底面端部
８６ ゲート絶縁膜
８７ 多結晶シリコン膜
８８ シリコン酸化膜
９０ 半導体基板
９２ ゲート絶縁膜
９３ ポリシリコン層
９４ ゲート絶縁膜凸部
９６ 半導体基板凸部
９７ 反射防止膜
９８ 高温酸化膜
９９ エッチング防止膜
１００、２００ 半導体装置

Claims (1)

1. 半導体素子に形成されたトレンチの内表面を酸化膜で被覆する第１工程と、
   前記トレンチの底面を被覆する酸化膜の一部を除去し、前記トレンチの底面の面積よりも面積が小さいシリコン面を露出させる第２工程と、
   前記トレンチの底面に露出したシリコン面を選択エピタキシャル法によって成長させることによって、そのシリコン面を前記トレンチの半導体積層方向の長さを短くする方向に伸長させる第３工程とを含むことを特徴とする半導体装置の製造方法。

Images