JP6846527B2 - 半導体デバイスのゲート構造および製造方法 - Google Patents

半導体デバイスのゲート構造および製造方法 Download PDF

Info

Publication number
JP6846527B2
JP6846527B2 JP2019540366A JP2019540366A JP6846527B2 JP 6846527 B2 JP6846527 B2 JP 6846527B2 JP 2019540366 A JP2019540366 A JP 2019540366A JP 2019540366 A JP2019540366 A JP 2019540366A JP 6846527 B2 JP6846527 B2 JP 6846527B2
Authority
JP
Japan
Prior art keywords
trench
gate
silicon oxide
polysilicon
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019540366A
Other languages
English (en)
Other versions
JP2020507211A (ja
Inventor
シュークン チー
シュークン チー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2020507211A publication Critical patent/JP2020507211A/ja
Application granted granted Critical
Publication of JP6846527B2 publication Critical patent/JP6846527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本開示は、半導体製造技術に関し、詳細には半導体デバイスのゲート構造、および半導体デバイスのゲート構造の製造方法に関する。
デバイス長さが一定（オン抵抗と同様に面積が一定）という状況のもとで、トレンチ分離プロセスを最適化し、トレンチモフォロジーを改善する方法は、結果的に破壊時の電界分散を最適化しかつ降伏電圧を増大させ、さらにオン抵抗（Ｒon， sp）を連続的に減少させるためのスペースの最適化を拡大させることが、対象の横方向拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）デバイスを継続的に改善して最適化する。
本開示の様々な実施形態による半導体デバイスのゲート構造およびその製造方法が提供される。
半導体デバイスのゲート構造は、トレンチゲートと、互いに分離された複数のポリシリコン構造を含むプレーナゲートとを含み、半導体デバイスのゲート構造は、トレンチゲートに隣接してプレーナゲートの下に配置されるウエル領域と、ウエル領域の中に配置されて互いに分離された複数の領域を含む第１の伝導型のドープ領域とをさらに含み、各々の領域は、隣接するポリシリコン構造の下に配置され、それぞれの領域は、プレーナゲートに電気的に接続されており、トレンチゲートは、側壁シリコン酸化物およびボトムシリコン酸化物を含むシリコン酸化物充填材と、トレンチゲートを横切って配置されるコントロールゲートとを含み、コントロールゲートの側壁は、側壁シリコン酸化物によって囲まれており、コントロールゲートは、プレーナゲートに電気的に接続され、トレンチゲートは、単一セグメント構造または垂直に配置された多重セグメント構造を有するシールドゲートと、垂直方向の隣接するコントロールゲートとシールドゲートとの間に充填されるか又は垂直方向の隣接するコントロールゲートとシールドゲートとの間でかつ多重セグメント構造の隣接するシールドゲートの間に充填される絶縁シリコン酸化物とをさらに含む。
半導体デバイスのゲート構造を製造する方法は、ウエハー表面上にトレンチを形成するステップと（ステップＡ）、蒸着によってトレンチをシリコン酸化物で充填するステップと（ステップＢ）、エッチングによってトレンチ内のシリコン酸化物の一部を除去するステップと（ステップＣ）、熱酸化によってトレンチの上部コーナーにシリコン酸化物コーナー構造を形成するステップであって、シリコン酸化物コーナー構造は、トレンチ内のシリコン酸化物がコーナーから下方に徐々に厚くなる構造であるステップと（ステップＤ）、ウエハー表面で窒素化合物を蒸着させて、シリコン酸化物の表面およびシリコン酸化物コーナー構造の表面をカバーするステップと（ステップＥ）、トレンチ内のシリコン酸化物の表面の窒素化合物を除去するために窒素化合物をドライエッチングして、シリコン酸化物コーナー構造の表面上のトレンチの中に延びる窒素化合物の側壁残留物を形成するステップと（ステップＦ）、窒素化合物の側壁残留物をマスクとして用いてエッチングすることでトレンチ内のシリコン酸化物の一部を除去するステップと（ステップＧ）、トレンチ内の窒素化合物を除去するステップと（ステップＨ）、トレンチをシールゲートとしてのポリシリコンで充填するステップと（ステップＩ）、シールゲート上に絶縁シリコン酸化物を形成するステップと（ステップＪ）、コントロールゲートとして絶縁シリコン酸化物上にポリシリコンを充填するステップと（ステップＫ）、第２の伝導型のドープイオンを埋め込むことによって、トレンチに隣接するウエル領域を形成するステップと（ステップＬ）、ウエル領域上にプレーナゲートとして互いに分離された複数のポリシリコン構造を形成するステップと（ステップＭ）、コントロールゲートをプレーナゲートに電気的に接続するステップと（ステップＮ）、を含む。
本開示の１または２以上の実施形態の詳細は、添付図面および以下の明細書に記載される。本開示の他の特徴、目的、および利点は、明細書、図面、および請求項から明らかになるはずである。
本開示によって本明細書に開示された実施形態および／または実施例をより明確に説明して例示するために、１または２以上の添付図面を参照することができる。添付図面を説明するために使用される追加の詳細内容または実施例は、開示されている用途、現在開示されている実施形態および／または実施例、ならびに現在理解されている本開示の最良の様式のうちのいずれか１つの範囲を限定すると見なすべきではない。
一実施形態における半導体デバイスのゲート構造の製造方法のフローチャートである。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における半導体デバイスのゲート構造の製造方法を使用して製造プロセスの間に製造されるデバイスの断面図である。 一実施形態における可能性のあるプレーナゲートおよびコントロールゲートを可能性のある第１の伝導型のドープ領域に接続する概略図である。
本開示を理解するための便宜のために、以下の添付図面を参照することで本開示のより包括的な説明がなされる。本開示の好ましい実施形態は、添付の図面に与えられる。しかしながら、本開示は、多くの異なる形態で実施することができ、本明細書に記載の実施形態は限定されない。むしろ、これらの実施形態を提示する目的は、本開示の開示をより完全かつ包括的に行うことである。
別途定義されない限り、本明細書で使用される全ての用語（技術用語および科学用語を含む）は、本開示が属する当業者によって一般的に理解されるのと同じ意味を有する。さらに、本開示の明細書で使用される用語は、本開示を限定するためではなく特定の実施形態を説明する目的で解釈されるべきであり、用語「および／または」は、１または２以上の列挙された要素のありとあらゆる組み合わせを含む。
本明細書に使用される半導体専門用語は、当業者が通常使用する技術用語であり、例えば、Ｐ型およびＮ型不純物については、ドーピング濃度を区別するために、Ｐ+型は、高濃度ドーピングのＰ型を表し、Ｐ型は、中濃度ドーピングのＰ型を表し、Ｐ-型は、低濃度ドーピングのＰ型を表し、Ｎ+型は、高濃度ドーピングのＮ型を表し、Ｎ型は、中濃度ドーピングのＮ型を表し、Ｎ-型は、低濃度ドーピングのＮ型を表わす。
図１は、一実施形態における半導体デバイスのゲート構造の製造方法、および以下のステップを含む方法のフローチャートである。
Ｓ１１０において、トレンチは、ウエハー表面上で形成される。
本実施形態において、トレンチゲートに適合したトレンチは、シリコンチップであるウエハー表面にエッチングすることができ、従来公知のプロセスを使用することによって、特定の深さのトレンチは、が先行技術によるデバイス設計パラメータに基づいて選択することができる。本実施形態において、シリコン窒化物は、トレンチをエッチングするためのハードマスクとして使用することができる、つまり、最初に、ウエハー表面上のシリコン窒化物層は、トレンチのエッチング前に形成され、次に、トレンチがシリコン窒化物層の露出開口部でエッチングされ、エッチング終了後にシリコン窒化物層がトレンチ上部の周りに形成される。本実施形態において、反応性イオン・エッチング（ＲＩＥ）プロセスは、トレンチをエッチングするのに使用されるが、別の実施形態では、トレンチをエッチングするための従来公知の他のプロセスを使用することができる。
一実施形態において、低濃度ドーピングのエピタキシャル層１０２は、エピタキシャルプロセスによって、高濃度ドーピングドープの基板上にエピタキシャル成長し、エッチングプロセスによって得られたトレンチがエピタキシャル層１０２内に位置する。
Ｓ１２０において、トレンチを蒸着によってシリコン酸化物で充満させる。
蒸着プロセスによるシリコン酸化物（ＳｉＯｘ）層の形成速度は、従来の熱酸化プロセスによるシリコン酸化物層の成長速度より非常に高い。本実施形態において、ステップＳ１２０では、シリコン酸化物を蒸着するために高密度プラズマ化学気相蒸着（ＨＤＰＣＶＤ）を使用し、その適切なモフォロジーを得ることができる。他の実施形態において、従来公知の他の蒸着プロセスは、実際の要求に応じてシリコン酸化物層を蒸着するために使用することができる。
蒸着終了後、余分なシリコン酸化物層は、に化学機械研磨（ＣＭＰ）を使用することで除去することができる、すなわち、トレンチ外側に露出したシリコン酸化物層が除去される。ステップＳ１１０において、シリコン窒化物がトレンチをエッチングするためのハードマスクとして使用される実施形態に関して、シリコン酸化物層は、ＣＭＰによってシリコン窒化物層を露出させるために研磨される。
Ｓ１３０において、トレンチ内シリコン酸化物の一部をエッチングによって除去する。
その異方性によるドライエッチングは、シリコン酸化物の適切なモフォロジーを得るために使用することができる。一実施形態において、ステップＳ１３０におけるエッチングのために高密度プラズマエッチングプロセスを使用することができる。
Ｓ１４０において、酸化によってシリコン酸化物コーナー構造をトレンチのウエブコーナーに形成する。
後続ステップで得られた窒素化合物の側壁残留物が本実施形態によって必要とされるモフォロジーを有することができるように、特定のモフォロジーがエッチング後の酸化によって形成される、すなわち、半球体に類似した凹状面がトレンチ内シリコン酸化物によって形成される。トレンチ内部のシリコン酸化物は、図２に示される滑らかなコーナーを形成するために、コーナーから下方に徐々に厚くなる。図２において、トレンチはシリコンチップの表面で形成され、トレンチは、シリコン酸化物２０２で充填され、シリコン窒化物層３０２がトレンチの上部の周りに形成される。本実施形態において、シリコン酸化物コーナー構造は、８００℃〜９５０℃（摂氏）の低温酸化によって得られる。本発明者は、より高温（例えば、１０００℃の犠牲酸化）が使用される場合、高濃度ウエハー基板においてドーパントイオンが低濃度エピタキシャル層１０２の中に容易に逆拡散してデバイスの性能に悪影響を及ぼすことを見出しており、低温酸化が使用される。
Ｓ１５０において、トレンチ内のシリコン酸化物の表面およびシリコン酸化物コーナー構造の表面をカバーするために、シリコン窒化物をウエハー表面上に蒸着させる。
本実施形態において、窒素化合物の薄層は、化学気相蒸着によって形成され、これはその後のエッチング用ハードマスクとして機能する。窒素化合物としては、シリコン窒化物、シリコンオキシ窒化物、窒化ホウ素、窒化チタンを挙げることができる。一般性を考慮して、本技術分野で通常使用されるシリコン窒化物を使用することができる。
Ｓ１６０において、窒素化合物をドライエッチングして、シリコン酸化物コーナー構造の表面上のトレンチの中に延びる窒素化合物の側壁残留物を形成する。
図３を参照すると、トレンチ内のシリコン酸化物２０２の表面上の窒素化合物は、ドライエッチングの異方性を利用して除去され、一方で、レンチの中に延びる窒素化合物の側壁残留物３０４は、シリコン酸化物コーナー構造の表面上に形成される。トレンチ内の窒素化合物の側壁残留物３０４およびシリコン酸化物２０２の一部は、協働してトレンチの側壁構造としての機能を果たす。
Ｓ１７０において、トレンチ内のシリコン酸化物の一部を、マスクとしての機能を果たす窒素化合物の側壁残留物を用いてでエッチングすることによって除去する。
図４を参照すると、シリコン酸化物２０２は、深くエッチングされ、一方で、トレンチの側壁でのシリコン酸化物２０２は、窒素化合物の側壁残留物３０４の妨害によって維持することができ、維持されたシリコン酸化物２０２は、窒素化合物の側壁残留物３０４の底部から下方に徐々に厚くなる。窒素化合物の側壁残留物３０４は、エッチング用ハードマスクとして使用されるので、フォトエッチングプレートは不必要になり、結果的にコストが低減する。下方に徐々に厚くなるシリコン酸化物２０２を得るために、Ｓ１７０において、ドライエッチングを使用することができる。具体的には、本実施形態において高濃度プラズマエッチングを利用することができる。
図５を参照すると、ステップＳ１７０においてオーバーエッチングが生じた場合、側壁シリコン酸化物２０２のモフォロジーを保証することができないので、底部シリコン酸化物の所望の厚さが得られるまで前述のステップＳ１５０〜ステップＳ１７０を繰り返すことが必要となる。すなわち、底部シリコン酸化物の厚さは、本開示において容易に調整することができ、これは、フィードバックキャパシタンスを低減するための空間をさらに増やすことができる。各エッチングに関する特定の深さは、試験データを収集することで得ることができ、エッチングを行い底部シリコン酸化物の所望の厚さが得られた後に、トレンチ内のシリコン酸化物は、底部シリコン酸化物および側壁シリコン酸化物を含み、側壁シリコン酸化物の厚さは、トレンチの上部からトレンチの底部まで徐々に厚くなる。トレンチの深さが少ない場合、ステップＳ１５０〜Ｓ１７０を一度実行できることを理解されたい。
Ｓ２１０において、トレンチ内の窒素化合物を除去する。
窒素化合物を完全に除去するためにウエットエッチングを使用することができ、例えば、エッチング液として高濃度のリン酸でエッチングする。本実施形態において、シリコン窒化物層３０２および窒素化合物の側壁残留物３０４の両方が高濃度のリン酸によって除去される。
Ｓ２２０において、トレンチをシールドゲートとしてのポリシリコンで充填する。
図６に示されるように、トレンチは、シールドゲートに必要な所定の厚さに従ってポリシリコンで充填される。一実施形態において、余剰のポリシリコンをトレンチの中に蒸着することができ、次にＣＭＰを実行し、シールドゲートに必要な厚さを得るためにポリシリコンをエッチングし、結果的にプロセスが簡略化される。
Ｓ２３０において、絶縁シリコン酸化物をシールドゲート上に形成する。
図７を参照すると、絶縁シリコン酸化物２０４が形成される。一実施形態において、絶縁シリコン酸化物２０４は、高温酸化膜（ＨＴＯ）成長プロセスまたはシリコン酸化物の高濃度プラズマ化学気相蒸着プロセスなどを使用して形成することができる。
本実施形態において、シールドゲート４０４は、単一セグメント構造を有することができるが、別の実施形態において、シールドゲート４０４は、多重セグメント構造を有することができる（すなわち、シールドゲートは、多層を有し、隣接する２つの層は絶縁シリコン酸化物の１つの層によって互いに分離される）。詳細には、単一セグメント構造または多重セグメント構造は、デバイスの耐電圧によって決まるトレンチ深さによって柔軟に選択することができる。形成されたシールドゲート４０４は、トレンチの側壁のドリフト領域に沿う段階的なフィールドプレートとして使用され、これは、動作時にチャンネル多重キャリア領域５０２のキャリア濃度を高めるために（チャンネル多重キャリア領域５０２についての説明は、以下の実施形態を参照するものとする）、およびオン抵抗を低減するために有用である。一実施形態において、シールドゲート２０４は、Ｎセグメント構造を有することが想定され、この場合、ステップＳ２２０およびステップＳ２３０は、連続してＮ回行われる。
Ｓ２４０において、絶縁シリコン酸化物をコントロールゲートとしてのポリシリコンで充填する。
図９を参照すると、ポリシリコンは、コントロールゲート４０２を形成するために、絶縁シリコン酸化物２０４上のトレンチの中に連続的に充填される。一実施形態において、ステップＳ２４０で充填されたポリシリコンは、現場（ｉｎ−ｓｉｔｕ）ポリシリコンである。
一実施形態において、コントロールゲート４０２は、ステップＳ２４０の完了後に化学機械研磨によって平坦化することができる。
図８を参照すると、本実施形態において、ステップＳ２３０とステップＳ２４０との間でイオンを埋め込むことによって、トレンチの両側に垂直チャンネル多重キャリア領域５０２を形成するステップをさらに含む。本実施形態において、半導体デバイスは、Ｎ型であり、チャンネル多重キャリア領域５０２は、Ｎ型イオンを埋め込むことで形成されたＮ型リングである。別の実施形態において、適切な埋め込みエネルギーは、シールドゲート４０４の深さ（シールドゲートとシリコンチップとの間との距離）によって選択することができ、複数のＮ型リングおよびＰ型リングを組み合わせた垂直チャンネル多重キャリア領域は、連続するＮ型イオンおよびＰ型イオンを複数回埋め込むことで形成される。動作時、チャンネル多重キャリア領域５０２のキャリア濃度は、コントロールゲート４０２および絶縁シリコン酸化物２０４の厚さの影響を受け、このことは、トレンチ側壁の上部からチャンネル多重キャリア領域５０２までの側壁チャンネルを形成するのにおよびオン抵抗を低減するのに有用である。
Ｓ２５０において、トレンチに隣接するウエル領域は、第２の伝導型のドープイオンを埋め込むことによって形成される。
図１０を参照すると、本実施形態において、ウエル領域５０２は、トレンチの片側でチャンネル多重キャリア領域５０２の上に形成され、イオンは、埋め込まれた後にウエル内でドライブ（ｄｒｉｖｅ）できる。
Ｓ２６０において、互いに分離される複数のポリシリコン構造をプレーナゲートとしてウエル領域の上に形成する。
図１１を参照すると、複数のポリシリコン構造４０６は、シリコンチップの表面上にポリシリコンの１つの層を蒸着した後、フォトエッチングおよびエッチングによって形成される。本実施形態において、ポリシリコン構造４０６の一部はウエル領域５０３上に形成され、ポリシリコン構造４０６の別の部分はトレンチ上に形成される。
Ｓ２７０において、コントロールゲートをプレーナゲートに電気接続する。
半導体デバイスのゲート構造を製造するための前述の方法に関して、窒素化合物の側壁残留物３０４がエッチング用ハードマスクとして使用されているので、フォトエッチングプレートは不必要になり、結果的にコストが低減する。トレンチ内のシリコン酸化物は、蒸着プロセスおよびエッチングプロセスによって形成されるので、熱酸化プロセスと比較すると、酸化時間が短くなり生産効率が改善される。
一実施形態において、ステップＳ１２０の前にトレンチの側壁酸化ステップも含む。側壁の酸化は、ステップＳ１１０におけるトレンチエッチングによって引き起こされたトレンチの内面およびトレンチの底面のシリコン表面上の欠陥、例えば、反応イオンによるエッチングに起因する高エネルギー粒子の衝突によって引き起こされた欠陥を修復するために使用することができ、結果的にゲート酸化物上の欠陥の悪影響が取り除かれる。一実施形態において、生成されたシリコン酸化物は、側壁の酸化後に剥がすこともできる。
一実施形態において、ステップＳ２６０の後、イオンを埋め込むことによって隣接するポリシリコン構造４０６の下方かつウエル領域５０３内で互いに分離された複数の第１の伝導型ドープ領域５０４を形成するステップＳ２６２も含む。ステップＳ２６２の終了後のデバイスの断面図を図１２に示す。ステップＳ２６０でのフォトエッチング用フォトレジストは、イオンの埋め込み時に、依然としてマスクとして維持される。図１３に示すように、ステップＳ２７０において、第１の伝導型ドープ領域５０４をプレーナゲートに接続する必要がある。第１の伝導型ドープ領域５０４は、プレーナゲートの下方のチャンネル内のキャリア移動度を増加させて、デバイスがオンになった場合の横断チャンネルのオン抵抗を低減することができる。本実施形態において、ステップＳ２６２で埋め込まれた第１の伝導型ドープ領域５０４の一部は、ソースとしての機能を果たし、これはプレーナゲートではなくバルクまたは接地に接続される。
また、本開示は、前述の製造方法によって製造することのできる、半導体デバイスのゲート構造を提供する。図１３を参照すると、ゲート構造は、トレンチゲートと、プレーナゲートと、ウエル領域５０３と、第１の伝導型ドープ領域５０４と、ソース５０４ａとを含む。
具体的には、プレーナゲートは、互いに分離された複数のポリシリコン構造４０６を含む。第２の伝導型のウエル領域５０３は、トレンチゲートに隣接してプレーナゲートの下に配置される。第１の伝導型のドープ領域５０４は、ウエル領域５０３内に配置され、互いに分離された複数の領域を含む。各領域は、２つの隣接するポリシリコン構造４０６の下に配置され、それぞれの領域は、プレーナゲートに電気的に接続される。本実施形態において、半導体デバイスは、Ｎ型デバイスであり、第１の伝導型はＮ型、第２の伝導型はＰ型である。
トレンチゲートは、シリコン酸化物充填材２０２と、コントロールゲート４０２と、シールドゲート４０４と、絶縁シリコン酸化物２０４とを含む。具体的には、シリコン酸化物充填材２０２は、トレンチゲートのトレンチ側壁に配置された側壁シリコン酸化物およびトレンチゲートの底部に配置されたボトムシリコン酸化物を含み、側壁シリコン酸化物の厚さは、下向きに徐々に厚くなる。ポリシリコン材料のコントロールゲート４０２は、トレンチゲートを横切って配置され、その側壁は、側壁シリコン酸化物によって囲まれている。コントロールゲート４０２は、プレーナゲートに電気的に接続される。図１３に示す実施形態において、ポリシリコン材料のシールドゲート４０４は、単一セグメント構造を有する。別の実施形態において、シールドゲート４０４は、縦方向に配置された多重セグメント構造を有することもでき、隣接するシールドゲート４０４は、絶縁シリコン酸化物２０４によって互いに分離される。シールドゲート４０４が単一セグメント構造を有するかまたは多重セグメント構造を有するかは、具体的には、トレンチの深さに応じて柔軟に選択することができる。絶縁シリコン酸化物２０４は、垂直方向の隣接するコントロールゲート４０２とシールドゲート４０４との間に充填される。多重セグメント構造を有するシールドゲート４０４に関して、絶縁シリコン酸化物２０４は、同様に隣接するシールドゲート４０４の間に充填される。
前述の半導体デバイスのゲート構造は、プレーナゲート構造および垂直トレンチゲートを有しており、トレンチゲートは、垂直方向のコントロールゲートおよびシールドゲートを含む。分割された第１の伝導型ドープ領域５０４を使用するので、プレーナゲートの下のチャンネル内キャリア移動度を増加させて、デバイスの電源がオンになった場合の横方向チャンネルのオン抵抗を低減することができる。
本実施形態において、ゲート構造は、トレンチゲートの両側に配置されたチャンネル多重キャリア領域５０２を含み、ウエル領域５０３は、トレンチゲートの片側でチャンネル多重キャリア領域５０２の上に配置される。一実施形態において、チャンネル多重キャリア領域５０２は、Ｎ型リングである。チャンネル多重キャリア領域５０２は、シールドゲート４０４および絶縁シリコン酸化物２０４を形成した後、Ｎ型イオンを埋め込むことによって形成される。別の実施形態において、適切な埋め込みエネルギーは、シールドゲート４０４の深さ（シールドゲートとシリコンチップとの間の距離）によって選択することができ、複数のＮ型リングおよびＰ型リングを組み合わせた垂直チャンネル多重キャリア領域は、連続するＮ型イオンおよびＰ型イオンを複数回埋め込むことで形成される。製造時、チャンネル多重キャリア領域５０２のキャリア濃度は、コントロールゲート４０２および絶縁シリコン酸化物２０４の厚さの影響を受け、これは、トレンチ側壁の上部からチャンネル多重キャリア領域５０２までの側壁チャンネルを形成して、オン抵抗を低減させるのを助ける。
シールドゲート４０４は、トレンチ側壁のドリフト領域に沿って段階的フィールドプレートとして使用され、製造時、チャンネル多重サブ領域５０２のキャリア濃度を増加させるのを助ける。
前述の半導体デバイスのゲート構造は、ＬＤＭＯＳデバイスに特に適するだけでなく、トレンチゲート構造を使用する他の半導体デバイスにも適する。
前述の実施構造は、単に本開示の特定の実施形態であり、本開示の保護範囲を限定することを意図していない。当業者が本開示に開示されている技術的範囲内で容易に見出すことができる何らかの変更または置換は、全て本開示の保護範囲に該当するものとすることに留意されたい。従って、本開示の保護範囲は、請求項の保護範囲に従うものとする。
２０１ シリコン酸化物充填材
２０４ 絶縁シリコン酸化物）
４０２ コントロールゲート）
４０４ シールドゲート
４０６ ポリシリコン構造
５０３ ウエル領域
５０４ 第１の伝導型のドープ領域

Claims (20)

  1. 半導体デバイスのゲート構造を製造する方法であって、
    ウエハー表面上にトレンチを形成するステップと（ステップＡ）、
    蒸着によって前記トレンチをシリコン酸化物で充填するステップと（ステップＢ）、
    エッチングによって前記トレンチ内の前記シリコン酸化物の一部を除去するステップと（ステップＣ）、
    熱酸化によって前記トレンチの上部コーナーにシリコン酸化物コーナー構造を形成するステップであって、前記シリコン酸化物コーナー構造は、前記トレンチ内の前記シリコン酸化物が前記コーナーから下方に徐々に厚くなる構造であるステップと（ステップＤ）、
    ウエハー表面で窒素化合物を蒸着させて、前記シリコン酸化物の表面および前記シリコン酸化物コーナー構造の表面をカバーするステップと（ステップＥ）、
    前記トレンチ内の前記シリコン酸化物の表面の前記窒素化合物を除去するために前記窒素化合物をドライエッチングして、前記シリコン酸化物コーナー構造の表面上の前記トレンチの中に延びる窒素化合物の側壁残留物を形成するステップと（ステップＦ）、
    前記窒素化合物の側壁残留物をマスクとして用いてエッチングすることで前記トレンチ内の前記シリコン酸化物の一部を除去するステップと（ステップＧ）、
    前記トレンチ内の前記窒素化合物を除去するステップと（ステップＨ）、
    前記トレンチをシールドゲートとしてのポリシリコンで充填するステップと（ステップＩ）、
    前記シールドゲート上に絶縁シリコン酸化物を形成するステップと（ステップＪ）、
    コントロールゲートとして前記絶縁シリコン酸化物上にポリシリコンを充填するステップと（ステップＫ）、
    第２の伝導型のドープイオンを埋め込むことによって、前記トレンチに隣接するウエル領域を形成するステップと（ステップＬ）、
    前記ウエル領域上にプレーナゲートとして互いに分離された複数のポリシリコン構造を形成するステップと（ステップＭ）、
    前記コントロールゲートを前記プレーナゲートに電気的に接続するステップと（ステップＮ）、
    を含む方法。
  2. 前記シールドゲートは、縦方向に配置された多重セグメント構造を有し、前記隣接するシールドゲートは、絶縁シリコン酸化物によって互いに分離される、請求項１に記載の方法。
  3. ステップＭの後で、本方法は、イオンを埋め込むことによって、隣接するポリシリコン構造の下方かつ前記ウエル領域内で互いに分離された第１の伝導型の複数のドープ領域を形成するステップと、第１の伝導型のドープ領域をプレーナゲートにそれぞれ接続するステップと、をさらに含み、前記第１の伝導型および前記第２の伝導型は、反対の伝導型である、請求項１に記載の方法。
  4. ステップＬの前で、本方法は、イオンを埋め込むことによって、前記トレンチの両側で垂直チャンネル多重キャリア領域を形成するステップをさらに含み、前記ウエル領域は、前記トレンチの片側で前記垂直チャンネル多重キャリア領域の上に形成され、第１の伝導型のイオンがステップＬで埋め込まれる、請求項１に記載の方法。
  5. ステップＬの前で、本方法は、イオンを埋め込むことによって、前記トレンチの両側で垂直チャンネル多重キャリア領域を形成するステップをさらに含み、前記ウエル領域は、前記トレンチの片側で前記垂直チャンネル多重キャリア領域の上に形成され、ステップＬは、第１の伝導型のイオンおよび第２の伝導型のイオンを埋め込むステップを含む、請求項１に記載の方法。
  6. ステップＢの前で、本方法は、前記トレンチの側壁を酸化するステップをさらに含む、請求項１に記載の方法。
  7. ステップＡにおいて、前記トレンチは、シリコン窒化物をマスクとして用いてエッチングすることによって形成される、請求項１に記載の方法。
  8. ステップＢとステップＣとの間で、本方法は、前記トレンチの外側に露出したシリコン酸化物を化学機械研磨によって除去するステップをさらに含む、請求項１に記載の方法。
  9. ステップＢとステップＣとの間で、本方法は、前記トレンチの外側に露出したシリコン酸化物を前記シリコン窒化物と一致するまで研磨するステップをさらに含む、請求項７に記載の方法。
  10. 本方法は、エピタキシャルプロセスによって、基材上にエピタキシャル層をエピタキシャル成長させるステップをさらに含み、前記エピタキシャル層のドープ濃度は、前記基材のドーピング濃度よりも小さく、前記ウエハー表面上にトレンチを形成するステップにおいて、第１のトレンチが前記エピタキシャル層に形成される、請求項１に記載の方法。
  11. ステップＨにおいて、前記窒素化合物は、エッチング液としての濃リン酸で除去される、請求項１に記載の方法。
  12. ステップＢにおいて、シリコン酸化物は、高密度プラズマ化学蒸着プロセスを使用して蒸着される、請求項１に記載の方法。
  13. ステップＫの後で、本方法は、化学機械研磨によって前記コントロールゲートを平坦化するステップをさらに含む、請求項１に記載の方法。
  14. ステップＭによって形成された前記ポリシリコン構造の一部は、前記ウエル領域上に形成され、ステップＭによって形成された前記ポリシリコン構造の他の部分は、前記トレンチ上に形成される、請求項１に記載の方法。
  15. ステップＤの熱酸化温度は、８００℃〜９５０℃の範囲である、請求項１に記載の方法。
  16. 前記トレンチ内の前記シリコン酸化物がエッチングされて底部シリコン酸化物の所望の厚さに達するまで、ステップＥ〜ステップＧを連続して繰り返し、ステップＦが行なわれる度に、前記窒素化合物の側壁残留物が前記トレンチの中にさらに延び、前記トレンチ内の前記シリコン酸化物は、底部シリコン酸化物および側壁シリコン酸化物を含み、前記側壁シリコン酸化物の厚さは、前記トレンチの上部から前記トレンチの底部まで徐々に厚くなる、請求項１に記載の方法。
  17. 半導体デバイスのゲート構造であって、
    トレンチゲートと、
    互いに分離された複数のポリシリコン構造を含むプレーナゲートと、
    前記トレンチゲートに隣接しかつ前記プレーナゲートの下に配置される第２の伝導型のウエル領域と、
    前記ウエル領域内に配置されて互いに分離された複数の領域を構成する第１の伝導型のドープ領域であって、前記領域の各々が、隣接するポリシリコン構造の下に配置され、それぞれの領域は、プレーナゲートに電気的に接続され、前記第１の伝導型および前記第２の伝導型は、反対の伝導型である、第１の伝導型のドープ領域と、
    前記ウエル領域内に配置される第１の伝導型のソースと、
    を備え、
    前記トレンチゲートは、
    前記トレンチゲートのトレンチ側壁に配置された側壁シリコン酸化物と、前記トレンチゲートの底部に配置された底部シリコン酸化物とを含み、前記側壁シリコン酸化物の厚さが下方に向かって厚くなる、シリコン酸化物充填材と、
    前記トレンチゲートを覆って配置されたポリシリコン材料のコントロールゲートであって、前記コントロールゲートの側壁が、前記側壁シリコン酸化物によって囲まれ、前記コントロールゲートが、前記プレーナゲートと電気的に接続される、コントロールゲートと、
    単一セグメント構造を有するポリシリコン材料のシールドゲートと、
    垂直方向の隣接するコントロールゲートとシールドゲートとの間に充填される絶縁シリコン酸化物と、
    を備える、半導体デバイスのゲート構造。
  18. 前記第１の伝導型はＮ型であり、前記第２の伝導型はＰ型である、請求項１７に記載の半導体デバイスのゲート構造。
  19. 半導体デバイスのゲート構造であって、
    トレンチゲートと、
    互いに分離された複数のポリシリコン構造を含むプレーナゲートと、
    前記トレンチゲートに隣接しかつ前記プレーナゲートの下に配置される第２の伝導型のウエル領域と、
    前記ウエル領域内に配置されて互いに分離された複数の領域を構成する第１の伝導型のドープ領域であって、前記領域の各々が、隣接するポリシリコン構造の下に配置され、それぞれの領域は、プレーナゲートに電気的に接続され、前記第１の伝導型および前記第２の伝導型は、反対の伝導型である、第１の伝導型のドープ領域と、
    前記ウエル領域内に配置される第１の伝導型のソースと、
    を備え、
    前記トレンチゲートは、
    前記トレンチゲートのトレンチ側壁に配置された側壁シリコン酸化物と、前記トレンチゲートの底部に配置された底部シリコン酸化物とを含み、前記側壁シリコン酸化物の厚さが下方に向かって厚くなる、シリコン酸化物充填材と、
    ポリシリコン材料であり前記トレンチゲートを覆って配置されたコントロールゲートであって、前記コントロールゲートの側壁が、前記側壁シリコン酸化物によって囲まれ、前記コントロールゲートが、前記プレーナゲートと電気的に接続される、コントロールゲートと、
    縦方向に配置された多重セグメント構造を有するポリシリコン材料のシールドゲートと、
    垂直方向の隣接するコントロールゲートとシールドゲートとの間でかつ前記多重セグメント構造のシールドゲートの間に充填される絶縁シリコン酸化物と、
    を備える、半導体デバイスのゲート構造。
  20. 前記第１の伝導型はＮ型であり、前記第２の伝導型はＰ型である、請求項１９に記載の半導体デバイスのゲート構造。
JP2019540366A 2017-07-03 2018-07-03 半導体デバイスのゲート構造および製造方法 Active JP6846527B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710534704.0 2017-07-03
CN201710534704.0A CN109216175B (zh) 2017-07-03 2017-07-03 半导体器件的栅极结构及其制造方法
PCT/CN2018/094359 WO2019007344A1 (zh) 2017-07-03 2018-07-03 半导体器件的栅极结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2020507211A JP2020507211A (ja) 2020-03-05
JP6846527B2 true JP6846527B2 (ja) 2021-03-24

Family

ID=64950603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019540366A Active JP6846527B2 (ja) 2017-07-03 2018-07-03 半導体デバイスのゲート構造および製造方法

Country Status (4)

Country Link
US (1) US11088253B2 (ja)
JP (1) JP6846527B2 (ja)
CN (1) CN109216175B (ja)
WO (1) WO2019007344A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2764432C2 (ru) 2017-05-15 2022-01-17 Драйлок Текнолоджиз НВ Впитывающее изделие с каналами и способ его изготовления
CN112864222B (zh) * 2019-11-27 2022-04-12 苏州东微半导体股份有限公司 半导体功率器件
CN111180342B (zh) * 2020-02-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
CN111180341B (zh) * 2020-02-18 2022-08-02 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
CN114388438A (zh) * 2020-10-22 2022-04-22 无锡华润上华科技有限公司 分离栅沟槽mosfet的制造方法
CN112201583B (zh) * 2020-10-27 2024-02-27 上海华虹宏力半导体制造有限公司 包含sgt结构的mosfet器件的制作方法
CN113035945A (zh) * 2021-03-15 2021-06-25 海速芯(无锡)科技有限公司 一种改善优值的新型场效应器件结构及其制造方法
CN113206145B (zh) * 2021-04-22 2022-08-05 电子科技大学 改善热载流子注入的功率半导体器件
CN113206146B (zh) * 2021-05-26 2023-03-24 吉林华微电子股份有限公司 半导体器件终端结构、制造方法及半导体器件
CN113644028B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN114678275A (zh) * 2021-12-29 2022-06-28 杭州芯迈半导体技术有限公司 分离栅mosfet及其制造方法
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法
GB2621389A (en) * 2022-08-11 2024-02-14 Dense Air Ltd Small cell deployment

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
KR100306744B1 (ko) * 1998-11-17 2001-12-17 오길록 트렌치게이트전력소자의제조방법
JP2004207706A (ja) * 2002-12-10 2004-07-22 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP4590884B2 (ja) 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2009272453A (ja) * 2008-05-08 2009-11-19 Sanyo Electric Co Ltd トランジスタ、半導体装置及びその製造方法
US8319278B1 (en) * 2009-03-31 2012-11-27 Maxpower Semiconductor, Inc. Power device structures and methods using empty space zones
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
CN102129999B (zh) * 2010-01-20 2012-10-03 上海华虹Nec电子有限公司 沟槽型双层栅mos结构的制备方法
CN102130001B (zh) * 2010-01-20 2012-10-03 上海华虹Nec电子有限公司 沟槽型双层栅功率mos器件的制备方法
US9048282B2 (en) * 2013-03-14 2015-06-02 Alpha And Omega Semiconductor Incorporated Dual-gate trench IGBT with buried floating P-type shield
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
CN102738240B (zh) 2012-06-04 2015-05-27 电子科技大学 一种双栅功率mosfet器件
DE102014108963B4 (de) 2014-06-26 2018-07-19 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
CN105789043B (zh) * 2014-12-25 2019-03-12 华润微电子（重庆）有限公司 沟槽型半导体器件及其制作方法
US9812548B2 (en) * 2015-09-08 2017-11-07 Maxpower Semiconductor, Inc. Power device having a polysilicon-filled trench with a tapered oxide thickness
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105575781B (zh) * 2016-01-29 2018-06-19 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN105914234A (zh) * 2016-06-28 2016-08-31 上海华虹宏力半导体制造有限公司 分离栅功率mos管结构及制作方法

Also Published As

Publication number Publication date
US11088253B2 (en) 2021-08-10
CN109216175B (zh) 2021-01-08
US20200013864A1 (en) 2020-01-09
CN109216175A (zh) 2019-01-15
WO2019007344A1 (zh) 2019-01-10
JP2020507211A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
JP6846527B2 (ja) 半導体デバイスのゲート構造および製造方法
US9390982B2 (en) CMOS devices with reduced leakage and methods of forming the same
KR101511423B1 (ko) ＦｉｎＦＥＴ들 및 이를 형성하기 위한 방법들
US9935011B2 (en) Fin spacer protected source and drain regions in FinFETs
KR101653464B1 (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
US9362276B2 (en) Semiconductor device and fabrication method
CN107403835B (zh) 半导体装置及其制作工艺
TWI705503B (zh) 半導體結構和半導體製造方法
US9502244B2 (en) Manufacturing method for forming semiconductor structure
KR20120099863A (ko) 트랜지스터 및 그 제조 방법
US10121870B1 (en) Semiconductor device structure with strain-relaxed buffer
CN103681836A (zh) 垂直的微电子元件以及相应的制造方法
US9595589B2 (en) Transistor with performance boost by epitaxial layer
CN109216257B (zh) Ldmos的隔离结构的制造方法
US20160172362A1 (en) Cmos transistors with identical active semiconductor region shapes
CN104752216B (zh) 晶体管的形成方法
KR100920047B1 (ko) 수직형 트랜지스터 및 그의 형성방법
JP6839297B2 (ja) トレンチ分離構造およびその製造方法
KR102350485B1 (ko) 반도체 소자
TWM620290U (zh) 整合型溝道分離式功率元件
TWI743252B (zh) 鰭狀場效電晶體裝置與其形成方法
TWI485783B (zh) 具有封裝的壓力源區域的半導體裝置及製作方法
CN112151449A (zh) 半导体结构及其形成方法
US9748147B1 (en) Method of fabricating epitaxial layer
JP2009111020A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210301

R150 Certificate of patent or registration of utility model

Ref document number: 6846527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250