CN114334823A - 一种改善晶圆翘曲的sgt器件及其制作方法 - Google Patents
一种改善晶圆翘曲的sgt器件及其制作方法 Download PDFInfo
- Publication number
- CN114334823A CN114334823A CN202111660471.1A CN202111660471A CN114334823A CN 114334823 A CN114334823 A CN 114334823A CN 202111660471 A CN202111660471 A CN 202111660471A CN 114334823 A CN114334823 A CN 114334823A
- Authority
- CN
- China
- Prior art keywords
- groove
- grooves
- improving
- sgt
- wafer warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000001413 cellular effect Effects 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 25
- 210000000746 body region Anatomy 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 16
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Abstract
本发明提供了一种改善晶圆翘曲的SGT器件及制作方法,该器件的源区包括若干元胞区,所述元胞区内沟槽为条形沟槽,相邻的元胞区内所述沟槽方向互相垂直。该制作方法包括:提供外延层,在所述外延层上形成若干元胞区,两两相邻所述元胞区的沟槽组方向互相垂直;所述沟槽组内的形成进一步形成栅结构;在所述栅结构两侧的所述外延层中,分别形成源极和漏极。本发明通过将元胞区内方向一致的条形沟槽设计更改为方向互相垂直的几个分区,平衡应力方向,降低对晶圆热处理及减薄后的翘曲度,保证后续工序的生产作业。
Description
技术领域
本发明主要涉及半导体集成电路制造技术领域,尤其涉及一种改善晶圆翘曲的SGT器件及其制作方法。
背景技术
屏蔽栅沟槽(Shi eld Gate Trench,简称SGT)器件,是一种具有深沟槽纵向结构的MOSFET,相关技术中的SGT器件包括屏蔽栅结构和位于该屏蔽栅结构上部的控制栅结构,控制栅结构和屏蔽栅结构通过隔离结构进行隔离。
在相关技术中的SGT器件的沟槽较深,同时第一氧化层也更厚,氧化层和硅衬底在高温状态下都会发生热膨胀,由于两者的热膨胀系数不同而产生了拉伸应力,应力多的地方就容易产生变形,造成了晶圆的翘曲。
尤其在12寸工艺中,制作的SGT器件的元胞密度较大,屏蔽栅氧化层的膨胀会导致更严重的晶圆翘曲问题,进而导致设备真空报警,无法进行正常生产作业。
目前12寸晶圆的100V SGT MOS采用条形深沟槽,屏蔽栅和控制栅在沟槽内上下分布,并通过氧化物隔离,屏蔽栅在下,控制栅在上。屏蔽栅在沟槽底部,屏蔽栅周围的氧化层较厚6000A左右,经过后续多次的热过程会产生较大应力,是造成晶圆翘曲的主要原因。
现有SGT MOS多为条形沟槽,沟槽方向一致,沟槽内会填充氧化物和多晶硅。该方案目前在12寸晶圆的100V以上的SGT MOS领域普遍存在研磨到200μm以下会有不同程度的晶圆翘曲,以至于无法开展后续工序。
在上述流片工艺中,需要在晶圆表面自上而下刻蚀深沟槽,在沟槽内壁进行高温氧化生长出绝缘的隔离层,在高温氧化的过程中,由于氧化层及填充的多晶硅和硅片的热膨胀系数存在差异,在后续的高温工艺中会在晶圆内部残留有部分应力,因此器件内部会产生强度差,就会在应力残留位置产生翘曲或者变形的问题。该翘曲问题在12寸工艺制作100V以上的SGT MOS器件上尤为严重,尤其是在硅片减薄之后。SGT器件的沟槽密度更高,沟槽深度也更深,沟槽内壁的氧化层厚度也更厚,会导致器件内部有更多的残留应力,晶圆的翘曲程度更大,无法进行后续的生产工作,甚至导致晶圆在运输过程中反生碎片等物理缺陷。
在沟槽内需要填充氧化物及多晶硅,后续工序需要在炉管内经过高温处理,受到热膨胀的影响,晶圆内部的残余应力会进一步增大,后期需要将晶圆减薄至200μm以内,导致晶圆翘曲度无法控制;
发明内容
应当理解,本公开以上的一般性描述和以下的详细描述都是示例性和说明性的,并且旨在为本公开提供进一步的解释。
本发明要解决的技术问题是提供
为解决上述技术问题,本发明提供了一种改善晶圆翘曲的SGT器件,其特征在于,
所述器件的源区包括若干元胞区,所述元胞区内沟槽为条形沟槽,相邻的元胞区内所述沟槽方向互相垂直。
比较好的是,本发明进一步提供了一种改善晶圆翘曲的SGT器件,其特征在于,所述器件包括:
沟槽隔离环,包括至少两个隔离沟槽组成,设置于所述外延层的最外侧环绕所述SGT器件外围。
比较好的是,本发明进一步提供了一种改善晶圆翘曲的SGT器件,其特征在于,所述器件包括:
外延层,所述外延层中形成所述沟槽,在所述沟槽内形成栅结构,在所述栅结构两侧的所述外延层中,通过不同离子注入分别形成体区和源区。
比较好的是,本发明进一步提供了一种改善晶圆翘曲的SGT器件,其特征在于,所述栅结构包括:氧化层、屏蔽栅和控制栅,所述控制栅设置在所述屏蔽栅上部。
比较好的是,本发明进一步提供了一种改善晶圆翘曲的SGT器件,其特征在于,所述栅结构包括:屏蔽栅和控制栅,所述控制栅设置在所述屏蔽栅两侧。
比较好的是,本发明进一步提供了一种改善晶圆翘曲的SGT器件,其特征在于,单个所述元胞区长度为400~800μm,宽度为200~500μm,所述元胞区间距大于40μm;
所述沟槽宽度1~2μm,所述沟槽深度小于7μm,所述沟槽间距为1~2μm。
本发明还揭示了一种改善晶圆翘曲的SGT器件的制作方法,其特征在于,所述制作方法包括:
提供外延层,在所述外延层上形成若干元胞区,两两相邻所述元胞区的沟槽组方向互相垂直;
所述沟槽组内的形成进一步形成栅结构;
在所述栅结构两侧的所述外延层中,分别形成源极和漏极。
比较好的是,本发明还进一步提供了一种改善晶圆翘曲的SGT器件的制作方法,其特征在于,
在刻蚀形成所述元胞区的沟槽组的同时,在所述外延层的最外侧环绕所述若干元胞区刻蚀形成沟槽隔离环。
比较好的是,本发明还进一步提供了一种改善晶圆翘曲的SGT器件的制作方法,其特征在于,
所述沟槽隔离环包括至少两个隔离沟槽组成,所述隔离沟槽和所述元胞区沟槽组的宽度与深度相同。
比较好的是,本发明还进一步提供了一种改善晶圆翘曲的SGT器件的制作方法,其特征在于,
在所述形成沟槽的步骤之后,在所述沟槽内于温度1000℃~1150℃下生长形成氧化层。
与现有技术相比,发明通过将元胞区内方向一致的条形沟槽设计更改为方向互相垂直的几个分区,平衡应力方向,降低对晶圆热处理及减薄后的翘曲度,保证后续工序的生产作业。
附图说明
现在将详细参考附图描述本公开的实施例。现在将详细参考本公开的优选实施例,其示例在附图中示出。在任何可能的情况下,在所有附图中将使用相同的标记来表示相同或相似的部分。此外,尽管本公开中所使用的术语是从公知公用的术语中选择的,但是本公开说明书中所提及的一些术语可能是申请人按他或她的判断来选择的,其详细含义在本文的描述的相关部分中说明。此外,要求不仅仅通过所使用的实际术语,而是还要通过每个术语所蕴含的意义来理解本公开。
下面,参照附图,对于熟悉本技术领域的人员而言,从对本发明的详细描述中,本发明的上述和其他目的、特征和优点将显而易见。
图1是本发明的SGT器件中局部元胞区的立体示意图;
图2是元胞区沟槽的剖视图;
图3是晶圆的平面示意图;
图4是本发明SGT器件的平面示意图。
附图标记
1――外延层
2――氧化层
3――屏蔽栅
4――控制栅
5――体区
6――源区
7――隔离层
8――接触孔
9――顶层金属
100――晶圆
101~104――元胞区
300――沟槽隔离环
301――隔离沟槽
302――隔离沟槽
具体实施方式
为了更清楚地说明本申请的实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明,图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中,需要理解的是,方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,在未作相反说明的情况下,这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作,因此不能理解为对本申请保护范围的限制;方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。此外,尽管本申请中所使用的术语是从公知公用的术语中选择的,但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的,其详细含义在本文的描述的相关部分中说明。此外,要求不仅仅通过所使用的实际术语,而是还要通过每个术语所蕴含的意义来理解本申请。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或下面操作不一定按照顺序来精确地执行。相反,可以按照倒序或同时处理各种步骤。同时,或将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
图1所示为局部元胞区的立体示意图,图2是元胞区沟槽的剖视图。
结合图示,详细说明本发明SGT器件的制作方法。
步骤S1,在外延层1上表面,根据元胞区设置为平均分布的若干沟槽组,两两沟槽组方向互相垂直,以达到整个晶圆内部的应力平衡,更容易控制晶圆的翘曲度,保证后续流片工序的完成。
在图4给出的较佳实施例中,所示包括四个元胞区101~104,每个元胞区都各有一沟槽组,对应图1中示意了两个元胞区沟槽组,相邻两两元胞区的沟槽方向呈互相垂直。
应用本发明的制作方法对元胞区的布置有上述要求,接下来,在各布置位置刻蚀形成若干沟槽组,使沟槽深度达到6μm。
在较佳实施例中,单个所述元胞区长度为400~800μm,宽度为200~500μm,元胞区间距大于40μm。
沟槽宽度1~2μm,沟槽深度小于7μm,沟槽间距为1~2μm。
步骤S2,在每一沟槽内生长形成氧化层2,炉管中温度1000℃~1150℃下生长形成,该氧化层厚度可以做到7000A以内;
步骤S3,填充导电多晶硅,刻蚀多余的氧化层和多晶硅,在沟槽内形成屏蔽栅3,屏蔽栅3的顶部沟槽空间定义为控制栅沟槽;
步骤S4,控制栅沟槽底部淀积一层氧化物,用于隔离屏蔽栅3和控制栅;
步骤S5,在控制栅沟槽侧壁热生长一层氧化物,厚度约800A;
步骤S6,向控制栅沟槽内填充导电多晶硅,刻蚀掉多余氧化物和多晶硅,形成控制栅4;
步骤S7,对元胞区的外延层1进行离子注入及高温退火,元胞区形成体区5和源区6;
进一步地,形成体区5和源区6的具体步骤包括:
通过离子注入,向外延层1轻掺杂P型杂质,通过退火扩散至沟槽底部设定位置,形成体区5;通过光刻和离子注入,向元胞区进行重掺杂N型杂质,形成源区6,源区6的形成通过光刻版进行选择性注入,使元胞区外延层上表面同时存在源区6和体区5的接触面。
步骤S8,沉积隔离层7,并光刻形成接触孔8,通过该接触孔8注入源极金属9,使体区7与源区8在外延层顶部同时可与源极金属9相接触。
在经过上述制程之后最终形成的SGT器件中,由于版图设计阶段就将元胞区设置为平均分布的几个区域,每个区域内沟槽方向互相垂直,以达到整个晶圆内部的应力平衡,从而消除了现有技术中单一方向有规律的长条沟槽排列造成的晶圆内部相同方向的应力,通过元胞区沟槽的方向分布,平衡晶圆内部应力,从而减缓了翘曲,保证后续流片工序的完成。
本发明不对工艺流程及参数做更改,只通过优化版图设计,改版元胞区内条形沟槽的分布方向,已达到平衡晶圆内部的应力,改善晶圆的翘曲度的目的。
图3所示为本发明晶圆100的平面示意图。
由于晶圆100的边缘翘曲一般是沿晶圆边界垂直方向发生翘曲,为了改善晶圆100边缘的翘曲,旨在是平衡晶圆100外围的应力,加强晶圆100的外围抗翘曲强度,本发明还在该晶圆100的最外圈增加沟槽隔离环300,在所示的较佳实施例中,晶圆100周边增加了第一、第二隔离沟槽301和302。
在较佳实施例中,沟槽隔离环距离外圈0.5~3mm,沟槽隔离环宽度0.5~3μm,间距2.5~4μm,沟槽数量2~5。
具体来说,在前述步骤S1,在元胞区刻蚀形成沟槽的同时,对晶圆100周边刻蚀形成沟槽隔离环,该隔离环的尺寸和深度与沟槽一致。加入沟槽环的目的旨在,消除位于晶圆边缘应力,以达到切变形方向与隔离环方向垂直,消除翘曲度获得应力平衡的效果。
实施例1
条形沟槽内部要进行氧化物填充,100V的SGT的沟槽要做到6μm深,氧化层厚度6000A,经过热处理,容易在晶圆内部产生较大的应力,导致晶圆翘曲。相同方向的沟槽产生的应力表现形式集中,该创新点通过将元胞区内方向一致的条形沟槽设计更改为方向互相垂直的几个分区,平衡应力方向,降低对晶圆热处理及减薄后的翘曲度,保证后续工序的生产作业。
上文已对基本概念做了描述,显然,对于本领域技术人员来说,上述发明披露仅仅作为示例,而并不构成对本申请的限定。虽然此处并没有明确说明,本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议,所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时,本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理,应当注意的是,为了简化本申请披露的表述,从而帮助对一个或多个发明实施例的理解,前文对本申请实施例的描述中,有时会将多种特征归并至一个实施例、附图或对其的描述中。但是,这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上,实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字,应当理解的是,此类用于实施例描述的数字,在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明,“大约”、“近似”或“大体上”表明所述数字允许有±20%的变化。相应地,在一些实施例中,说明书和权利要求中使用的数值参数均为近似值,该近似值根据个别实施例所需特点可以发生改变。在一些实施例中,数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值,在具体实施例中,此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本申请,在没有脱离本申请精神的情况下还可作出各种等效的变化或替换,因此,只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (10)
1.一种改善晶圆翘曲的SGT器件,其特征在于,
所述器件的源区包括若干元胞区,所述元胞区内沟槽为条形沟槽,相邻的元胞区内所述沟槽方向互相垂直。
2.根据权利要求1所述的改善晶圆翘曲的SGT器件,其特征在于,所述器件包括:
沟槽隔离环,包括至少两个隔离沟槽组成,设置于所述外延层的最外侧环绕所述SGT器件外围。
3.根据权利要求1所述的改善晶圆翘曲的SGT器件,其特征在于,所述器件包括:
外延层,所述外延层中形成所述沟槽,在所述沟槽内形成栅结构,在所述栅结构两侧的所述外延层中,通过不同离子注入分别形成体区和源区。
4.根据权利要求3所述的改善晶圆翘曲的SGT器件,其特征在于,
所述栅结构包括:氧化层、屏蔽栅和控制栅,所述控制栅设置在所述屏蔽栅上部。
5.根据权利要求3所述的改善晶圆翘曲的SGT器件,其特征在于,
所述栅结构包括:屏蔽栅和控制栅,所述控制栅设置在所述屏蔽栅两侧。
6.根据权利要求3所述的改善晶圆翘曲的SGT器件,其特征在于,
单个所述元胞区长度为400~800μm,宽度为200~500μm,所述元胞区间距大于40μm;
所述沟槽宽度1~2μm,所述沟槽深度小于7μm,所述沟槽间距为1~2μm。
7.一种改善晶圆翘曲的SGT器件的制作方法,其特征在于,所述制作方法包括:
提供外延层,在所述外延层上形成若干元胞区,两两相邻所述元胞区的沟槽组方向互相垂直;
所述沟槽组内的形成进一步形成栅结构;
在所述栅结构两侧的所述外延层中,分别形成源极和漏极。
8.根据权利要求7所述的改善晶圆翘曲的SGT器件的制作方法,其特征在于,
在刻蚀形成所述元胞区的沟槽组的同时,在所述外延层的最外侧环绕所述若干元胞区刻蚀形成沟槽隔离环。
9.根据权利要求8所述的改善晶圆翘曲的SGT器件的制作方法,其特征在于,
所述沟槽隔离环包括至少两个隔离沟槽组成,所述隔离沟槽和所述元胞区沟槽组的宽度与深度相同。
10.根据权利要求9所述的改善晶圆翘曲的SGT器件的制作方法,其特征在于,
在所述形成沟槽的步骤之后,在所述沟槽内于温度1000℃~1150℃下生长形成氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111660471.1A CN114334823A (zh) | 2021-12-31 | 2021-12-31 | 一种改善晶圆翘曲的sgt器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111660471.1A CN114334823A (zh) | 2021-12-31 | 2021-12-31 | 一种改善晶圆翘曲的sgt器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114334823A true CN114334823A (zh) | 2022-04-12 |
Family
ID=81019466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111660471.1A Pending CN114334823A (zh) | 2021-12-31 | 2021-12-31 | 一种改善晶圆翘曲的sgt器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114334823A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115588695A (zh) * | 2022-12-09 | 2023-01-10 | 无锡先瞳半导体科技有限公司 | 屏蔽栅场效应晶体管 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005065385A2 (en) * | 2003-12-30 | 2005-07-21 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
CN104637990A (zh) * | 2013-11-21 | 2015-05-20 | 成都芯源系统有限公司 | 场效应晶体管、边缘结构及相关制造方法 |
JP2015153783A (ja) * | 2014-02-10 | 2015-08-24 | トヨタ自動車株式会社 | 半導体装置と半導体装置の製造方法 |
US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
US20180005959A1 (en) * | 2016-06-30 | 2018-01-04 | Alpha And Omega Semiconductor Incorporated | Trench mosfet device and the preparation method thereof |
US20200013864A1 (en) * | 2017-07-03 | 2020-01-09 | Csmc Technologies Fab2 Co., Ltd. | Gate structure of semiconductor device and manufacturing method therefor |
CN210837754U (zh) * | 2019-12-06 | 2020-06-23 | 珠海格力电器股份有限公司 | 沟道型功率器件版图结构、半导体功率器件及电子设备 |
CN112038237A (zh) * | 2020-09-10 | 2020-12-04 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
CN212209483U (zh) * | 2020-05-11 | 2020-12-22 | 龙腾半导体股份有限公司 | 一种降低晶圆应力的屏蔽栅沟槽mosfet的掩膜版 |
CN112186041A (zh) * | 2020-09-23 | 2021-01-05 | 华虹半导体(无锡)有限公司 | 用于改善晶圆翘曲的sgt器件及其制作方法 |
CN113228180A (zh) * | 2019-03-28 | 2021-08-06 | 桑迪士克科技有限责任公司 | 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法 |
CN113363252A (zh) * | 2021-05-31 | 2021-09-07 | 上海积塔半导体有限公司 | 沟槽igbt芯片版图结构 |
-
2021
- 2021-12-31 CN CN202111660471.1A patent/CN114334823A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005065385A2 (en) * | 2003-12-30 | 2005-07-21 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
CN104637990A (zh) * | 2013-11-21 | 2015-05-20 | 成都芯源系统有限公司 | 场效应晶体管、边缘结构及相关制造方法 |
JP2015153783A (ja) * | 2014-02-10 | 2015-08-24 | トヨタ自動車株式会社 | 半導体装置と半導体装置の製造方法 |
US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
US20180005959A1 (en) * | 2016-06-30 | 2018-01-04 | Alpha And Omega Semiconductor Incorporated | Trench mosfet device and the preparation method thereof |
US20200013864A1 (en) * | 2017-07-03 | 2020-01-09 | Csmc Technologies Fab2 Co., Ltd. | Gate structure of semiconductor device and manufacturing method therefor |
CN113228180A (zh) * | 2019-03-28 | 2021-08-06 | 桑迪士克科技有限责任公司 | 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法 |
CN210837754U (zh) * | 2019-12-06 | 2020-06-23 | 珠海格力电器股份有限公司 | 沟道型功率器件版图结构、半导体功率器件及电子设备 |
CN212209483U (zh) * | 2020-05-11 | 2020-12-22 | 龙腾半导体股份有限公司 | 一种降低晶圆应力的屏蔽栅沟槽mosfet的掩膜版 |
CN112038237A (zh) * | 2020-09-10 | 2020-12-04 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
CN112186041A (zh) * | 2020-09-23 | 2021-01-05 | 华虹半导体(无锡)有限公司 | 用于改善晶圆翘曲的sgt器件及其制作方法 |
CN113363252A (zh) * | 2021-05-31 | 2021-09-07 | 上海积塔半导体有限公司 | 沟槽igbt芯片版图结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115588695A (zh) * | 2022-12-09 | 2023-01-10 | 无锡先瞳半导体科技有限公司 | 屏蔽栅场效应晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI500075B (zh) | 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法 | |
US8785306B2 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
US9647059B2 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP2006066421A (ja) | 半導体装置およびその製造方法 | |
US20210336051A1 (en) | Small pitch super junction mosfet structure and method | |
CN112786677B (zh) | 超结器件及其制造方法 | |
US7829417B2 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
US7049644B2 (en) | Lateral junction field effect transistor and method of manufacturing the same | |
JP5699526B2 (ja) | 半導体装置の製造方法 | |
JP2013532379A (ja) | Vdmos装置およびその製造方法 | |
CN114334823A (zh) | 一种改善晶圆翘曲的sgt器件及其制作方法 | |
JP6713885B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
TW201405819A (zh) | 半導體裝置及其製造方法 | |
EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
CN111564370A (zh) | 沟槽型功率器件及其制作方法 | |
TWI781308B (zh) | 半導體裝置之製造方法 | |
CN114093866B (zh) | 集成启动装置的mosfet结构及制造方法 | |
CN112186041B (zh) | 用于改善晶圆翘曲的sgt器件及其制作方法 | |
CN114093767A (zh) | 一种自对准接触结构的sgt mos器件的制造方法 | |
CN111508956A (zh) | 一种低应力的半导体芯片 | |
WO2019242035A1 (zh) | 一种 jfet 区t型高掺碳化硅 mosfet 的单胞结构及制备方法 | |
US20170194433A1 (en) | Method for fabricating of cell pitch reduced semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |