CN115588695A - 屏蔽栅场效应晶体管 - Google Patents

屏蔽栅场效应晶体管 Download PDF

Info

Publication number
CN115588695A
CN115588695A CN202211576163.5A CN202211576163A CN115588695A CN 115588695 A CN115588695 A CN 115588695A CN 202211576163 A CN202211576163 A CN 202211576163A CN 115588695 A CN115588695 A CN 115588695A
Authority
CN
China
Prior art keywords
basic
shielding
cell
preset
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211576163.5A
Other languages
English (en)
Other versions
CN115588695B (zh
Inventor
钱振华
康子楠
陈霞
张子敏
吴飞
钟军满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xianpupil Semiconductor Technology Co ltd
Original Assignee
Wuxi Xianpupil Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xianpupil Semiconductor Technology Co ltd filed Critical Wuxi Xianpupil Semiconductor Technology Co ltd
Priority to CN202211576163.5A priority Critical patent/CN115588695B/zh
Publication of CN115588695A publication Critical patent/CN115588695A/zh
Application granted granted Critical
Publication of CN115588695B publication Critical patent/CN115588695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种屏蔽栅场效应晶体管，该屏蔽栅场效应晶体管包括基本单元、屏蔽栅沟槽以及源极接触层；相邻的基本单元之间接触设置；基本单元内设有多个屏蔽栅沟槽；源极接触层设置于相邻的屏蔽栅沟槽之间，且设置方向与屏蔽栅沟槽的方向相同；设置在不同的基本单元中的屏蔽栅沟槽的方向不同。本发明通过在不同的基本单元中的屏蔽栅沟槽的方向不同，避免了现有的SGT的条形沟槽在一个方向上延伸，减轻了材料之间积累较大应力所导致的晶圆出现翘曲的现象，提高了芯片性能。

Description

屏蔽栅场效应晶体管
技术领域
本发明涉及半导体技术领域，尤其涉及一种屏蔽栅场效应晶体管。
背景技术
晶圆翘曲是晶圆在应力累计作用下，宏观上表现出弯曲变形的现象。在屏蔽栅沟槽型场效应晶体管（Split Gate Trench，SGT）这种结构中，由于SGT的条形沟槽在一个方向上延伸，会加大该方向上的压力，使得材料之间积累较大的应力，导致晶圆出现翘曲，影响芯片性能。
发明内容
本发明的主要目的在于提供了一种屏蔽栅场效应晶体管，旨在解决现有技术SGT的条形沟槽在一个方向上延伸，会加大该方向上的压力，使得材料之间积累较大的应力，导致晶圆出现翘曲，影响芯片性能的技术问题。
为实现上述目的，本发明提供了一种屏蔽栅场效应晶体管，所述屏蔽栅场效应晶体管包括：基本单元、屏蔽栅沟槽以及源极接触层；
相邻的所述基本单元之间接触设置；
所述基本单元内设有多个所述屏蔽栅沟槽；
所述源极接触层设置于相邻的所述屏蔽栅沟槽之间，且设置方向与所述屏蔽栅沟槽的方向相同；
设置在不同的所述基本单元中的所述屏蔽栅沟槽的方向不同。
可选地，所述基本单元包括：单元边框；
所述单元边框由多个所述屏蔽栅沟槽组成；
组成相邻的单元边框的所述屏蔽栅沟槽相互接触。
可选地，所述单元边框中存在第一预设屏蔽栅沟槽；
所述第一预设屏蔽栅沟槽的方向与所述基本单元内的所述屏蔽栅沟槽的方向相同。
可选地，相邻的所述基本单元中所述屏蔽栅沟槽的方向不同；
相邻的所述基本单元中前一基本单元中的屏蔽栅沟槽与后一基本单元中的屏蔽栅沟槽成第一预设角度。
可选地，所述基本单元为四边形结构的基本单元；
任意三个相邻的所述四边形结构的基本单元构成六边形。
可选地，所述基本单元还包括：第一基本单元和第二基本单元；
各所述第二基本单元处于各所述第一基本单元之间；
所述第一基本单元中的所述屏蔽栅沟槽的方向与所述第二基本单元中的所述屏蔽栅沟槽的方向不同。
可选地，所述第一基本单元为八边形结构的基本单元，所述第二基本单元为矩形结构的基本单元；
各所述第一基本单元之间存在空隙；
所述第二基本单元设于所述空隙中。
可选地，所述单元边框的屏蔽栅沟槽中存在与所述第一预设屏蔽栅沟槽成第二预设角度的第二预设屏蔽栅沟槽；
所述单元边框的屏蔽栅沟槽中还存在与所述第二预设屏蔽栅沟槽成所述第二预设角度的第三预设屏蔽栅沟槽；
两个所述第一预设屏蔽栅沟槽、四个所述第二预设屏蔽栅沟槽以及两个所述第三预设屏蔽栅沟槽构成八边形结构。
可选地，各所述第一基本单元的所述第二预设屏蔽栅沟槽之间接触设置；
各所述第一基本单元之间的所述第一预设屏蔽栅沟槽与各所述第一基本单元之间的所述第三预设屏蔽栅沟槽之间形成矩形结构的空隙；
所述第一基本单元中的所述屏蔽栅沟槽与所述第二基本单元中的所述屏蔽栅沟槽成第三预设角度。
可选地，所述第一基本单元包括第一八边形子单元以及第二八边形子单元，所述第二基本单元包括第一矩形子单元以及第二矩形子单元；
所述第一八边形子单元中的所述屏蔽栅沟槽与所述第二八边形子单元中的所述屏蔽栅沟槽成第三预设角度；
所述第一八边形子单元的第一预设屏蔽栅沟槽与所述第二八边形子单元的第三预设屏蔽栅沟槽接触设置；
所述第一八边形子单元的第二预设屏蔽栅沟槽与所述第二八边形子单元的第二预设屏蔽栅沟槽形成矩形结构的空隙；
所述第一矩形子单元中的所述屏蔽栅沟槽与所述第二矩形子单元中的所述屏蔽栅沟槽成所述第三预设角度；
所述第一矩形子单元和所述第二矩形子单元交替设于所述空隙中。
本发明提供了一种屏蔽栅场效应晶体管，该屏蔽栅场效应晶体管包括一定数目的基本单元、屏蔽栅沟槽以及源极接触层；相邻的基本单元之间接触设置；基本单元内设有多个屏蔽栅沟槽；源极接触层设置于相邻的屏蔽栅沟槽之间，且设置方向与屏蔽栅沟槽的方向相同；设置在不同的基本单元中的屏蔽栅沟槽的方向不同。本发明通过不同的基本单元中的屏蔽栅沟槽的方向不同，避免了现有的SGT的条形沟槽在一个方向上延伸，减轻了材料之间积累较大的应力所导致的晶圆出现翘曲的现象，提高了芯片性能。
附图说明
图1为本发明屏蔽栅场效应晶体管第一实施例的结构示意图；
图2为本发明屏蔽栅场效应晶体管第一实施例中传统SGT结构示意图；
图3为本发明屏蔽栅场效应晶体管第一实施例中传统SGT结构晶圆上的芯片布局示意图；
图4为本发明屏蔽栅场效应晶体管第二实施例的结构示意图；
图5为本发明屏蔽栅场效应晶体管第三实施例的第一种结构示意图；
图6为本发明屏蔽栅场效应晶体管第三实施例的第二种结构示意图。
附图标号说明：
标号 名称 标号 名称
10 基本单元 20 屏蔽栅沟槽
30 源极接触层 100 源区
200 体区 300 衬底
400 漏极 500 控制栅沟槽
600 绝缘层 11 单元边框
1101 第一预设屏蔽栅沟槽 1102 第二预设屏蔽栅沟槽
1103 第三预设屏蔽栅沟槽 101 第一基本单元
102 第二基本单元 1011 第一八边形子单元
1012 第二八边形子单元 1021 第一矩形子单元
1022 第二矩形子单元
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例、基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有实施例，都属于本发明保护的范围。
需要说明的是，在本发明实施例中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征，另外各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图1，图1为本发明屏蔽栅场效应晶体管第一实施例的结构示意图。
如图1所示，本实施例中，所述屏蔽栅场效应晶体管包括：基本单元10、屏蔽栅沟槽20以及源极接触层30。
其中，相邻的所述基本单元10之间接触设置；所述基本单元10内设有多个所述屏蔽栅沟槽20；所述源极接触层30设置于相邻的所述屏蔽栅沟槽20之间，且设置方向与所述屏蔽栅沟槽20的方向相同；设置在不同的所述基本单元10中的所述屏蔽栅沟槽20的方向不同。
需要说明的是，源极接触层30为与源极电极接触的接触层。
可理解的是，屏蔽栅沟槽20为填充栅极电极的沟槽。
为了便于理解，参考图2进行说明，但并不对本方案进行限定。图2为本发明屏蔽栅场效应晶体管第一实施例中传统SGT结构示意图，图中，该SGT包括屏蔽栅沟槽20、源极接触层30、源区100、体区200、衬底300、漏极400、控制栅沟槽500以及绝缘层600。
如图2所示，设在各屏蔽栅沟槽20之间的源极接触层30在源区100之间，且设于体区200之上，体区200的下方为衬底300，衬底300下方为漏极400，控制栅沟槽500与屏蔽栅沟槽20之间设有绝缘层600。
为了便于理解，参考图3进行说明，图3为本发明屏蔽栅场效应晶体管第一实施例中传统SGT结构晶圆上的芯片布局示意图，图中，箭头所指向的矩形为晶圆上的各芯片，各芯片中的结构均如图2所示，屏蔽栅沟槽20和控制栅沟槽500为条形沟槽，若在晶圆上以从下之上为Y方向，与Y方向垂直的为X方向，可见，条形沟槽沿Y方向延伸，并在X方向上周期性排列，由于后道制程的金属孔将开在源极接触层30之间，这样进一步加大了X方向的压力，导致沟槽中的填充的硅、氧化物以及多晶层等材料中积累较大的应力，导致晶圆产生翘曲。
需要说明的是，本实施例中的屏蔽栅沟槽20以及源极接触层30均与传统的SGT结构中的屏蔽栅沟槽20以及源极接触层30相同。
可理解的是，本实施例中的结构也存在控制栅沟槽500，为了便于理解，图1中并未示出，本实施例中的控制栅沟槽500存在于屏蔽栅沟槽20上，与传统SGT结构中的控制栅沟槽500保持一致。
需要说明的是，晶圆产生翘曲的原因主要集中在以下两个方面，一方面是晶圆在经过热固化、热回流等过程，易在内部积累较大的应力，另一方面是晶圆背面的研磨会残留应力，当应力大于晶圆本身的抗弯弦度时就会造成晶圆的翘曲。晶圆翘曲对芯片工艺制造和芯片性能的影响很大，例如，一方面晶圆翘曲会造成制造过程中大量的真空吸附过程、注入过程、淀积及干刻等过程，翘曲物体将造成制程困难甚至无法作业的问题，另一方面，晶圆翘曲过大将使晶圆折断碎裂的风险大幅增加，晶圆翘曲产生的形变，会在材料内部造成位错、层错等缺陷的增加，并从内部逐渐延伸至正面而影响芯片性能。
可理解的是，本实施例中，设置在不同的基本单元10中屏蔽栅沟槽20的方向不同，相应地，与屏蔽栅沟槽20同方向的源极接触层30在不同的基本单元10中的方向也不同，如此，不同的基本单元10中屏蔽栅沟槽20会成一定角度，材料间的应力便可通过该方向或角度释放，有效改善翘曲。
需要说明的是，如图1所示的布局方式，各基本单元10均为相同的轮廓，只是内部的屏蔽栅沟槽20的方向不同，可见，各基本单元10结构单一，且各基本单元10相互接触，不存在空隙或无线的单元，可以节约元胞密度，更加有效利用芯片面积。
应理解的是，图1中基本单元的形状为四边形，在实际应用中也可为其他形状，本实施例对此不加以限定，相应地，各基本单元中的屏蔽栅沟槽20和源极接触层30的数量也是为了便于理解选取，并没有限定屏蔽栅沟槽20和源极接触层30的数量。
可理解的是，图1中示意出了三种不同屏蔽栅沟槽20方向的基本单元，在实际应用中，也可为两种，也可为多种，本实施例对此不加以限定。
需要说明的是，芯片中其他基本单元10以及基本单元10中的屏蔽栅沟槽20与源极接触层30的说明与上述内容保持一致，本实施例对此不再赘述。
本实施例提供了一种屏蔽栅场效应晶体管，该屏蔽栅场效应晶体管包括一定数目的基本单元、屏蔽栅沟槽以及源极接触层；相邻的基本单元之间接触设置；基本单元内设有多个屏蔽栅沟槽；源极接触层设置于相邻的屏蔽栅沟槽之间，且设置方向与所述屏蔽栅沟槽的方向相同；设置在不同的基本单元中的屏蔽栅沟槽的方向不同。本实施例通过不同的基本单元中的屏蔽栅沟槽的方向不同，避免了现有的SGT的条形沟槽在一个方向上延伸，减轻了材料之间积累较大的应力所导致的晶圆出现翘曲的现象，提高了芯片性能。
参照图4，图4为本发明屏蔽栅场效应晶体管第二实施例的结构示意图。
基于上述第一实施例，本实施例中，所述基本单元10包括：单元边框11。
其中，所述单元边框11由多个所述屏蔽栅沟槽20组成；组成相邻的单元边框11的所述屏蔽栅沟槽20相互接触。
需要说明的是，单元边框11所包围的区域即为基本单元10，也即，基本单元10可由单元边框形成。
在具体实现中，通过若干屏蔽栅沟槽20便可沟槽各种封闭形状的单元边框11，单元边框11中便可形成基本单元10，然后便可在该基本单元10中设置多个屏蔽栅沟槽20以及多个源极接触层30，通过设置方向不同的屏蔽栅沟槽20确定不同的基本单元10，以释放应力。
应理解的是，上述单元边框11由屏蔽栅沟槽20沟槽，可有效节省材料，节约元胞的密度，该元胞可为该基本单元10或由多个基本单元10形成的相同的结构。
需要说明的是，图4中单元边框11为四边形边框，在实际应用中也可为其他形状，本实施例对此不加以限定。
本实施例中，所述单元边框11中存在第一预设屏蔽栅沟槽1101；所述第一预设屏蔽栅沟槽1101的方向与所述基本单元10内的所述屏蔽栅沟槽20的方向相同。
需要说明的是，第一预设屏蔽栅沟槽1101可为单元边框11中预先设定的一条边，以及单元边框11中与设定的边方向一致的边。
在具体实现中，通过在单元边框11中预先设定一参照的边，该边中的屏蔽栅沟槽以及与该边方向一致的边中的屏蔽栅沟槽均为第一预设屏蔽栅沟槽1101，如此，在基本单元10中设置屏蔽栅沟槽20时，将基本单元10中的屏蔽栅沟槽20的方向参照该第一预设屏蔽栅沟槽1101，与该第一预设屏蔽栅沟槽1101的方向保持一致，提高沟槽布局的效率。
本实施例中，相邻的所述基本单元10中所述屏蔽栅沟槽20的方向不同；相邻的所述基本单元10中前一基本单元中的屏蔽栅沟槽20与后一基本单元中的屏蔽栅沟槽20第一预设角度。
需要说明的是，参照图4，各相邻的基本单元10中屏蔽栅沟槽20的方向不同，可避免沟槽沿同一方向增加材料间的应力。
在具体实现中，相邻的各基本单元10可共用一个屏蔽栅沟槽20，以减少沟槽数量，有效利用芯片面积。
应理解的是，由于相邻的所述基本单元10中前一基本单元中的屏蔽栅沟槽20与后一基本单元中的屏蔽栅沟槽20的方向不同，则该不同的方向可形成一定角度，该角度即为上述第一预设角度，该角度可根据单元边框11所形成的封闭图像的边数确定，如图4单元边框11为平行四边形，则该第一预设角度可为120度，如此，由屏蔽栅沟槽20的方向形成的材料应力可沿着120度方向相互抵消，从而减少了材料间的应力，避免了晶圆产生翘曲。
需要说明的是，若单元边框11构成了其他多边形的形状，相应地第一预设角度也随着改变，本实施例对次不加以限定，此时，材料间的应力可沿着第一预设角度的方向相互抵消，避免晶圆产生翘曲。
本实施例中，所述基本单元10为四边形结构的基本单元；任意三个相邻的所述四边形结构的基本单元构成六边形。
在具体实现中，单元边框11可构成四边形，或平行四边形的封闭图像，如此，基本单元10便可为该四边形结构的基本单元，任意三个相邻的四边形结构的基本单元可两两相邻，如图4所示，便可形成一个相同的六边形元胞，该六边形元胞中均由两两相邻的基本单元10按相同的方式组成，六边形元胞结构单一，合理利用了每个基本单元10，节约了元胞密度，更加有效利用了芯片面积。
参照图5，图5为本发明屏蔽栅场效应晶体管第三实施例的第一种结构示意图。
基于上述第一实施例，提出本发明屏蔽栅场效应晶体管第三实施例。在本实施例中，所述基本单元还包括：第一基本单元101和第二基本单元102。
其中，各所述第二基本单元102处于各所述第一基本单元101之间；所述第一基本单元101中的所述屏蔽栅沟槽20的方向与所述第二基本单元102中的所述屏蔽栅沟槽20的方向不同。
需要说明的是，上述第二实施例中各基本单元10的形状均为相同的形状，如图4中的四边形，以彼此连接形成结构单元的元胞，但是，在实际应用中，各基本单元10的形状可以不同，故而提出本实施例，以在基本单元10形状不同时改善材料间的应力。
在具体实现中，各第二基本单元102处于各第一基本单元101之间，相互间隔设置，也即，前一个第一基本单元101与后一第一基本单元101之间设置一个第二基本单元102，并且，第一基本单元101中的所述屏蔽栅沟槽20的方向与所述第二基本单元102中的所述屏蔽栅沟槽20的方向不同。
本实施例中，所述第一基本单元101为八边形结构的基本单元，所述第二基本单元102为矩形结构的基本单元；各所述第一基本单元101之间存在空隙；所述第二基本单元102设于所述空隙中。
需要说明的是，上述实施例中，参照图4，基本单元10为四边形的形状，故而可以彼此吻合连接，不存在空隙，但是，若基本单元为其他形状，如八边形、七边形等，便无法吻合连接，各相同形状的基本单元10之间会存在空隙。
在具体实现中，上述第一基本单元101的单元边框11可形成八边形的封闭图像，如此，上述第一基本单元101便可为八边形结构的基本单元，八边形结构在相互连接时会存在空隙，即各所述第一基本单元101之间会存在空隙，由于是八边形结构，故而该空隙为矩形结构。
应理解的是，第二基本单元102的边框与矩形结构的边框重合，然后在矩形结构中设置多个屏蔽栅沟槽20，并在屏蔽栅沟槽20间设置源极接触层30，形成上述第二基本单元102。
需要说明的是，该第二基本单元102由于是矩形结构，虽然与传统SGT结构保持一致，以提高芯片制造效率，但是，由于第一基本单元101中的所述屏蔽栅沟槽20的方向与所述第二基本单元102中的所述屏蔽栅沟槽20的方向不同，因此，材料间的应力可通过该矩形结构的第二基本单元102释放，有效利用了传统SGT结构的第二基本单元102，相对于传统SGT结构的沟槽的常规布局，可有效改善翘曲。
本实施例中，所述单元边框11的屏蔽栅沟槽中存在与所述第一预设屏蔽栅沟槽1101成第二预设角度的第二预设屏蔽栅沟槽1102；所述单元边框11的屏蔽栅沟槽中还存在与所述第二预设屏蔽栅沟槽1102成所述第二预设角度的第三预设屏蔽栅沟槽1103；两个所述第一预设屏蔽栅沟槽1101、四个所述第二预设屏蔽栅沟槽1102以及两个所述第三预设屏蔽栅沟槽1103构成八边形结构。
在具体实现中，单元边框11构成八边形封闭结构的第一基本单元101，可选取八边形中任一平行的对边作为第一预设屏蔽栅沟槽1101，以确定第一基本单元101中屏蔽栅沟槽20的布局方向，然后选取八边形中与该第一预设屏蔽栅沟槽1101的边相邻的边中的沟槽作为第二预设屏蔽栅沟槽1102，该边的数量为4条，相应地，第二预设屏蔽栅沟槽1102为四个，可见，第二预设角度即为第一预设屏蔽栅沟槽1101的边与其邻边的内角，相应地，第三预设屏蔽栅沟槽1103即可为剩下的与第二预设屏蔽栅沟槽1102的边相邻的两条边，相应地，第三预设屏蔽栅沟槽1103为两个，可见，此时第二预设角度即为第二预设屏蔽栅沟槽1102的边与其另一邻边的内角，上述两个第一预设屏蔽栅沟槽1101、四个第二预设屏蔽栅沟槽1102、两个第三预设屏蔽栅沟槽1103即可构成八边形结构的单元边框11。
应理解的是，若为正八边形，则可以确定第二预设角度为135度，并且第三预设屏蔽栅沟槽1103与第一预设屏蔽栅沟槽1101之间的角度为90度。
本实施例中，各所述第一基本单元101的所述第二预设屏蔽栅沟槽1102之间接触设置；各所述第一基本单元101之间的所述第一预设屏蔽栅沟槽1101与各所述第一基本单元101之间的所述第三预设屏蔽栅沟槽1103之间形成矩形结构的空隙；所述第一基本单元101中的所述屏蔽栅沟槽20与所述第二基本单元102中的所述屏蔽栅沟槽20成第三预设角度。
在具体实现中，参照图5，各第一基本单元101可通过第二预设屏蔽栅沟槽1102接触设置，相互连接，如此，各第一基本单元101的第一预设屏蔽栅沟槽1101和第三预设屏蔽栅沟槽1103之间便会形成上述矩形空隙，处于该矩形空隙中的第二基本单元102中的所述屏蔽栅沟槽20与第一基本单元101中的所述屏蔽栅沟槽20便会形成上述第三预设角度，若八边形结构为正八边形，则该第三预设角度为90度。
参照图6，图6为本发明屏蔽栅场效应晶体管第三实施例的第二种结构示意图。
如图6所示，本实施例中，所述第一基本单元101包括第一八边形子单元1011以及第二八边形子单元1012，所述第二基本单元102包括第一矩形子单元1021以及第二矩形子单元1022。
其中，所述第一八边形子单元1011中的所述屏蔽栅沟槽20与所述第二八边形子单元1012的所述屏蔽栅沟槽20成第三预设角度；所述第一八边形子单元1011的第一预设屏蔽栅沟槽1101与所述第二八边形子单元1012的第三预设屏蔽栅沟槽1103接触设置；所述第一八边形子单元1011的第二预设屏蔽栅沟槽1102与所述第二八边形子单元1012的第二预设屏蔽栅沟槽1102形成矩形结构的空隙；所述第一矩形子单元1021中的所述屏蔽栅沟槽20与所述第二矩形子单元1022中的所述屏蔽栅沟槽20成所述第三预设角度；所述第一矩形子单元1021和所述第二矩形子单元1022交替设于所述空隙中。
需要说明的是，图6所示的结构中，第一基本单元101包括屏蔽栅沟槽20方向不同的第一八边形子单元1011以及第二八边形子单元1012，并且，该第一八边形子单元1011中的屏蔽栅沟槽20与第二八边形子单元1012中的屏蔽栅沟槽20成第三预设角度，若八边形为正八边形，则该第三预设角度为90度。
可理解的是，与图5中第一种结构第一基本单元101的所述第二预设屏蔽栅沟槽1102之间接触设置不同的是，图6中的所述第一八边形子单元1011的第一预设屏蔽栅沟槽1101与所述第二八边形子单元1012的第三预设屏蔽栅沟槽1103接触设置，如此，便会在所述第一八边形子单元1011的第二预设屏蔽栅沟槽1102与所述第二八边形子单元1012的第二预设屏蔽栅沟槽1102之间形成矩形结构的空隙。
需要说明的是，上述第一矩形子单元1021和上述第二矩形子单元1022均交替设置在上述空隙中，也即，前一空隙为第一矩形子单元1021，后一空隙为第二矩形子单元1022，以这种方式交替设置。
可理解的是，上述第一矩形子单元1021和上述第二矩形子单元1022中的屏蔽栅沟槽20的方向不同，如此，上述第一矩形子单元1021中的所述屏蔽栅沟槽20与所述第二矩形子单元1022中的上述屏蔽栅沟槽20便会形成上述一个不为0的角度，为了与第一八边形子单元1011中屏蔽栅沟槽20的材料应力和第二八边形子单元1012中屏蔽栅沟槽20的材料应力相互抵消，该不为0的角度可与上述第三预设角度保持一致，若八边形为正八边形，则该第三预设角度为90度，如此，屏蔽栅沟槽20中的材料应力可沿着上述第一八边形子单元1011中屏蔽栅沟槽20的方向、上述第二八边形子单元1012中屏蔽栅沟槽20的方向、第一矩形子单元1021中屏蔽栅沟槽20的方向、第二矩形子单元1022中屏蔽栅沟槽20的方向这四个方向释放，相互抵消，从而更加有效的改善晶圆的翘曲。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种屏蔽栅场效应晶体管，其特征在于，所述屏蔽栅场效应晶体管包括：基本单元、屏蔽栅沟槽以及源极接触层；
相邻的所述基本单元之间接触设置；
所述基本单元内设有多个所述屏蔽栅沟槽；
所述源极接触层设置于相邻的所述屏蔽栅沟槽之间，且设置方向与所述屏蔽栅沟槽的方向相同；
设置在不同的所述基本单元中的所述屏蔽栅沟槽的方向不同。
2.如权利要求1所述的屏蔽栅场效应晶体管，其特征在于，所述基本单元包括：单元边框；
所述单元边框由多个所述屏蔽栅沟槽组成；
组成相邻的单元边框的所述屏蔽栅沟槽相互接触。
3.如权利要求2所述的屏蔽栅场效应晶体管，其特征在于，所述单元边框中存在第一预设屏蔽栅沟槽；
所述第一预设屏蔽栅沟槽的方向与所述基本单元内的所述屏蔽栅沟槽的方向相同。
4.如权利要求3所述的屏蔽栅场效应晶体管，其特征在于，相邻的所述基本单元中所述屏蔽栅沟槽的方向不同；
相邻的所述基本单元中前一基本单元中的屏蔽栅沟槽与后一基本单元中的屏蔽栅沟槽成第一预设角度。
5.如权利要求4所述的屏蔽栅场效应晶体管，其特征在于，所述基本单元为四边形结构的基本单元；
任意三个相邻的所述四边形结构的基本单元构成六边形。
6.如权利要求3所述的屏蔽栅场效应晶体管，其特征在于，所述基本单元还包括：第一基本单元和第二基本单元；
各所述第二基本单元处于各所述第一基本单元之间；
所述第一基本单元中的所述屏蔽栅沟槽的方向与所述第二基本单元中的所述屏蔽栅沟槽的方向不同。
7.如权利要求6所述的屏蔽栅场效应晶体管，其特征在于，所述第一基本单元为八边形结构的基本单元，所述第二基本单元为矩形结构的基本单元；
各所述第一基本单元之间存在空隙；
所述第二基本单元设于所述空隙中。
8.如权利要求7所述的屏蔽栅场效应晶体管，其特征在于，所述单元边框的屏蔽栅沟槽中存在与所述第一预设屏蔽栅沟槽成第二预设角度的第二预设屏蔽栅沟槽；
所述单元边框的屏蔽栅沟槽中还存在与所述第二预设屏蔽栅沟槽成所述第二预设角度的第三预设屏蔽栅沟槽；
两个所述第一预设屏蔽栅沟槽、四个所述第二预设屏蔽栅沟槽以及两个所述第三预设屏蔽栅沟槽构成八边形结构。
9.如权利要求8所述的屏蔽栅场效应晶体管，其特征在于，各所述第一基本单元的所述第二预设屏蔽栅沟槽之间接触设置；
各所述第一基本单元之间的所述第一预设屏蔽栅沟槽与各所述第一基本单元之间的所述第三预设屏蔽栅沟槽之间形成矩形结构的空隙；
所述第一基本单元中的所述屏蔽栅沟槽与所述第二基本单元中的所述屏蔽栅沟槽成第三预设角度。
10.如权利要求8所述的屏蔽栅场效应晶体管，其特征在于，所述第一基本单元包括第一八边形子单元以及第二八边形子单元，所述第二基本单元包括第一矩形子单元以及第二矩形子单元；
所述第一八边形子单元中的所述屏蔽栅沟槽与所述第二八边形子单元中的所述屏蔽栅沟槽成第三预设角度；
所述第一八边形子单元的第一预设屏蔽栅沟槽与所述第二八边形子单元的第三预设屏蔽栅沟槽接触设置；
所述第一八边形子单元的第二预设屏蔽栅沟槽与所述第二八边形子单元的第二预设屏蔽栅沟槽形成矩形结构的空隙；
所述第一矩形子单元中的所述屏蔽栅沟槽与所述第二矩形子单元中的所述屏蔽栅沟槽成所述第三预设角度；
所述第一矩形子单元和所述第二矩形子单元交替设于所述空隙中。
CN202211576163.5A 2022-12-09 2022-12-09 屏蔽栅场效应晶体管 Active CN115588695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211576163.5A CN115588695B (zh) 2022-12-09 2022-12-09 屏蔽栅场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211576163.5A CN115588695B (zh) 2022-12-09 2022-12-09 屏蔽栅场效应晶体管

Publications (2)

Publication Number Publication Date
CN115588695A true CN115588695A (zh) 2023-01-10
CN115588695B CN115588695B (zh) 2023-05-16

Family

ID=84783179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211576163.5A Active CN115588695B (zh) 2022-12-09 2022-12-09 屏蔽栅场效应晶体管

Country Status (1)

Country Link
CN (1) CN115588695B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233605A1 (en) * 2010-03-26 2011-09-29 Force Mos Technology Co. Ltd. Semiconductor power device layout for stress reduction
CN109155329A (zh) * 2016-05-23 2019-01-04 通用电气公司 具有优化层的碳化硅金属氧化物半导体（mos）装置中的电场屏蔽
CN113257905A (zh) * 2020-02-10 2021-08-13 南通尚阳通集成电路有限公司 Igbt器件
CN114175266A (zh) * 2019-05-31 2022-03-11 罗伯特·博世有限公司 功率晶体管单元与功率晶体管
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法
CN114678469A (zh) * 2020-12-24 2022-06-28 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233605A1 (en) * 2010-03-26 2011-09-29 Force Mos Technology Co. Ltd. Semiconductor power device layout for stress reduction
CN109155329A (zh) * 2016-05-23 2019-01-04 通用电气公司 具有优化层的碳化硅金属氧化物半导体（mos）装置中的电场屏蔽
CN114175266A (zh) * 2019-05-31 2022-03-11 罗伯特·博世有限公司 功率晶体管单元与功率晶体管
CN113257905A (zh) * 2020-02-10 2021-08-13 南通尚阳通集成电路有限公司 Igbt器件
CN114678469A (zh) * 2020-12-24 2022-06-28 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法

Also Published As

Publication number Publication date
CN115588695B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN103748685B (zh) 绝缘栅双极晶体管
CN109979333B (zh) 一种显示面板及其制作方法、显示装置
JP5011843B2 (ja) 半導体装置
US20060163689A1 (en) Semiconductor device having reduced die-warpage and method of manufacturing the same
CN112133699B (zh) 有源区域结构与其形成方法
EP2195846A1 (en) Edge termination high voltage semiconductor device
CN213026126U (zh) 有源区域结构
CN105706241B (zh) Mos双极器件
CN111129302B (zh) 半导体晶圆的制造方法以及半导体装置
CN115588695B (zh) 屏蔽栅场效应晶体管
CN111564370A (zh) 沟槽型功率器件及其制作方法
KR20130012495A (ko) 그리드 구조의 후면전극를 포함하는 태양전지
CN113053747B (zh) 改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法
CN112271211B (zh) 分段式复合场板的终端结构
CN214848633U (zh) 半导体结构及存储器
CN111799160B (zh) 掩模板、闪存存储器及其制造方法
CN220367920U (zh) 一种半导体器件
KR101659834B1 (ko) 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
CN220065707U (zh) 一种曲翘改善型igbt
CN210156375U (zh) 半导体衬垫
CN213366597U (zh) 有源区结构
CN115763543B (zh) 复合屏蔽栅场效应晶体管
KR100884472B1 (ko) 플래시 메모리의 제조 방법
CN218996724U (zh) 半导体器件
CN108807407B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant