CN103748685B - 绝缘栅双极晶体管 - Google Patents

绝缘栅双极晶体管 Download PDF

Info

Publication number
CN103748685B
CN103748685B CN201280034911.5A CN201280034911A CN103748685B CN 103748685 B CN103748685 B CN 103748685B CN 201280034911 A CN201280034911 A CN 201280034911A CN 103748685 B CN103748685 B CN 103748685B
Authority
CN
China
Prior art keywords
layer
gate electrode
electrode
ditch
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280034911.5A
Other languages
English (en)
Other versions
CN103748685A (zh
Inventor
M.拉希莫
M.安登纳
C.科瓦斯賽
A.科普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN103748685A publication Critical patent/CN103748685A/zh
Application granted granted Critical
Publication of CN103748685B publication Critical patent/CN103748685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

提供IGBT，其在发射极侧（11）上的发射极电极（2）与集电极侧（15）上的集电极电极（25）之间具有层，该IGBT包括：第一传导类型的漂移层（8），基极层（5），其电接触发射极电极（2）并且与漂移层（8）完全分离，第一和第二源区（7），其在基极层（6）上朝着发射极侧（11）布置并且电接触发射极电极（2），第一沟栅电极（3），其布置在基极层（5）侧面并且通过第一绝缘层（31）而与基极层（5）、第一源区（7）和漂移层（8）分离，其中沟道能在发射极电极（2）、第一源区（7）、基极层（5）和漂移层（8）之间形成，第二绝缘层（32），其布置在第一沟栅电极（3）顶部上，增强层（6），其至少在与发射极侧（11）平行的平面中使基极层（5）与漂移层（8）分离，接地栅电极（4），其包括第二接地沟栅电极（41）和导电层（42），其中第二沟栅电极（41）布置在基极层（5）侧面并且该第二沟栅电极（41）通过第三绝缘层（43）而与基极层（5）、增强层（6）和漂移层（8）分离，其中导电层（42）覆盖第二沟栅电极（41）并且在其外部延伸至少到基极层（5）上方的区，其中导电层（42）通过第四电绝缘层（44）而与基极层（5）分离并且其中导电层（42）接触第二沟栅电极（41），其中第二沟道能由发射极电极（2）、第二源区（75）、基极层（5）和漂移层（8）在第一沟栅电极（3）与第二沟栅电极（4）之间形成，第五绝缘层（45），其布置在第二沟栅电极（41）的顶部上，该第五绝缘层（45）具有凹槽（47）使得导电层（42）电接触发射极电极（2）。

Description

绝缘栅双极晶体管
技术领域
本发明涉及功率半导体装置的领域。它涉及绝缘栅双极晶体管和制造方法。
背景技术
图1示出具有平面栅电极的现有技术的IGBT 120。IGBT 120是具有四层结构的装置，这些层布置在发射极侧11上的发射极电极2与集电极侧15上的集电极电极25之间，该集电极侧15布置成与发射极侧11相对。（n-）掺杂的漂移层8布置在发射极侧11与集电极侧15之间。p掺杂的基极层5布置在漂移层8与发射极电极2之间，该基极层5与发射极电极2直接电接触。n-掺杂的源区7布置在嵌入平面基极层5内的发射极侧11上并且接触发射极电极2。
平面栅电极31布置在发射极侧11的顶部上。该平面栅电极31通过第一绝缘层34而与基极层5、第一源区7和漂移层8电绝缘。在平面栅电极31与发射极电极2之间布置有第三绝缘层38。在集电极侧上，集电极层9布置在漂移层8与集电极电极25之间。
这样的平面MOS单元设计在应用于BiMOS型开关概念时显示多个劣势。装置由于多个效应而具有高的导通态损耗。平面设计提供横向MOS沟道，其经受单元附近的载流子扩散（也叫作JFET效应）。因此，平面单元示出低的载流子增强。此外，由于横向沟道设计，平面设计还由于扩散到MOS沟道外的横向电子而经受空穴排放效应（PNP效应）。单元之间的区对PiN二极管部分提供强的电荷增强。然而，该PiN效应仅可以在具有低单元封装密度（区域内低数量的单元）的高压装置中示出积极的影响。为了实现减少的沟道电阻，平面装置以较小的单元封装密度制成，并且这仅可以用窄间距（两个单元之间的距离）来补偿，由此减少PiN效应。
高损耗通过引入n掺杂增强层而减少，其环绕平面基极层。
关于阻断能力，平面设计由于单元中以及单元之间的低峰值场而提供良好的阻断能力。
平面设计可以具有在栅电极下方的大的MOS聚积区和大的关联电容。然而，装置由于在单元之间施加场氧化型层用于减少密勒电容而示出良好的可控性。因此，可以对平面设计实现良好的可控性和低的开关损耗。
此外，平面设计中的单元密度可以容易地对于需要的短路电流而调整。
由于考虑所有上文提到的效应，现有技术的平面单元对场氧化层施加非常窄的单元和宽的间距。
除平面设计外，已经引入具有如在图2中示出的沟MOS单元设计的现有技术IGBT 130，其中沟栅电极3通过第一绝缘层34而与基极层5、第一源区7和漂移层8电绝缘。沟栅电极3布置在相同平面中并且在基极层5侧面并且比基极层5更深地延伸到漂移层8内。
利用这样的沟栅电极设计，导通态损耗更低，因为沟设计提供垂直MOS沟道，其在垂直方向上提供电子的增强注入并且没有经受来自单元附近的电荷扩散（所谓的JFET效应）的缺点。因此，沟单元对于较低的损耗示出大大改进的载流子增强。由于垂直沟道设计，沟还由于电子到MOS沟道外的扩散改进而提供较少的空穴排空效应（PNP效应）。在沟底部处存在聚积层，其对PIN二极管部分提供强的电荷增强。因此，宽和/或深的沟示出最佳性能。沟设计提供大的单元封装密度用于减少沟道电阻。然而，沟设计由于高的峰值电场而在沟的底部角处经受较低的阻断能力。沟设计具有大的MOS聚积区和关联的电容，难以在沟中施加场氧化型层用于减少密勒电容。因此，装置导致差的可控性和高的开关损耗。此外，沟设计中的高单元密度将导致高的短路电流。
为了减少上文提到的效应，沟栅电极已经变得宽且深，而单元必须变窄，使得损耗减少并且短路电流可以保持为低的。然而，这样的沟难以加工并且将仍经受差的可控性。
在图3中示出的另外的现有技术概念中，已经应用具有倒下的沟栅电极300设计的IGBT 140，其中MOS区域插入单元之间。两个沟栅电极3通过由与沟栅电极相同的材料制成的层连接，由此在下方形成区域，其中布置基极层的一部分，但在该MOS区域中没有源区或基极层到发射极电极的接触可用。然而，这样的装置由于在开关期间来自倒下的区域的慢场扩散（图3）而导致差的阻断性质和高的开关损耗。
在图4中示出的另一个方法中，虚拟沟单元110已经引入另一个现有技术的IGBT 150内，其中有源单元100和虚拟单元110采用交替的方式布置。基极层5和第一源区7在虚拟单元110中不具有到发射极电极2的接触。然而，与对倒下的沟设计提到的那些相似的问题适用。对于该设计，n掺杂增强层可在漂移层8与基极层5之间引入以便减少导通态损耗。
在JP 2011-40586中，描述具有沟栅电极的另一个现有技术的IGBT 160。在两个有源沟3之间布置具有相同导电多晶硅材料的上部横卧平面层的浅倒下的沟300，其不具有与现有技术IGBT 140（在图3中示出）相似的到发射极电极2的接触。然而，当在有源单元以及在浅倒下的沟300下方的倒下的栅极区域中施加一个基极层5时，该基极层5必须相当深，因为倒下的栅电极300嵌入基极层5中，而有源沟3比基极层5更深。具有不同深度的这样的沟3、300以及深p基极层5的制造是非常困难的，因为有源沟3和倒下的沟必须独立制造。此外，深p基极层5连接到有源沟3，其从可控性方面对装置导通行为具有负面影响。
发明内容
本发明的目的是提供具有减少的导通态和开关损耗、改进的阻断能力和良好的可控性的功率半导体装置，其比现有技术的装置更易于制造。
该问题由根据本发明的半导体装置和相应的制造方法解决。
发明性绝缘栅双极晶体管（IGBT）在发射极侧上的发射极电极与集电极侧（与发射极侧相对）上的集电极电极之间具有层，其包括：
－第一传导类型的漂移层，
－与第一传导类型不同的第二传导类型的集电极层，其布置在漂移层与集电极电极之间并且电接触集电极电极，
－第二传导类型的基极层，该基极层布置在漂移层与发射极电极之间，该基极层电接触发射极电极并且该基极层与漂移层完全分离，
－第一传导类型的第一源区，其在基极层上朝着发射极侧布置并且电接触发射极电极，该第一源区具有比漂移层更高的掺杂浓度，
－至少两个第一沟栅电极，其布置在基极层侧面并且比基极层更深地延伸到漂移层内并且该至少两个第一沟栅电极通过第一绝缘层而与基极层、第一源区和漂移层分离，其中第一沟道能由发射极电极、第一源区、基极层和漂移层在两个第一沟栅电极之间形成。第一源区布置在两个第一沟栅电极之间。
－第二绝缘层，其布置在第一沟栅电极顶部上的发射极侧上，其使第一沟栅电极与发射极电极电绝缘，
－第一传导类型的增强层，其布置在基极层与漂移层之间，其中该增强层至少在与发射极侧平行的平面中使基极层与漂移层分离，
－栅电极，其包括第二沟栅电极和导电层，这两个都接地，即它们电连接到发射极电极，其中第二沟栅电极布置在基极层侧面并且比基极层更深地延伸到漂移层内并且该第二沟栅电极通过第三绝缘层而与任何环绕层或区（基极层、增强层和漂移层）分离，其中导电层覆盖第二沟栅电极并且在其外部横向延伸至少到基极层上方的区，其中导电层通过第四电绝缘层而与基极层分离，该第四电绝缘层与发射极侧平行布置并且在它的顶部上。导电层接触第二沟栅电极。第二沟道能由发射极电极、第二源区、基极层和漂移层在第一沟栅电极与第二沟栅电极之间形成。第二源区布置在第一沟栅电极与第二沟栅电极之间。
－第五绝缘层，其布置在第二沟栅电极顶部上的发射极侧上，该第五绝缘层具有凹槽使得导电层电接触发射极电极。
发明性IGBT对于静态和动态特性两者具有良好的电性质。
本发明引入具有发射极电极的电位的栅电极并且将可控沟限制在设计的有源沟道区。通过利用T沟形状，到发射极的短接变得更容易并且在两个有源单元之间提供更好的平面化（电场）。
增强层自身还具有导通态损耗减少的优势。当导电层“接地”（即电连接到发射极电极）时，它通过在栅电路中增加电容效应而未起负面作用，并且因此以较低损耗和良好可控性地获得改进的开关。
发明性发射极侧结构还可以采用多个可能组合在类似反向传导设计的其他IGBT装置类型上应用。发明性设计适合于全部或部分条带但也可以在蜂窝设计中实现。
为了形成发明性IGBT，未使用类似具有不同深度的沟的复杂步骤。
此外，装置更易于制造，因为发明性设计可以基于基极层、增强层和源区的自对齐过程来制造而不必引入额外的掩膜。
根据本发明的另外的优势将从下文实施例中清晰可见。
附图说明
本发明的主旨将参照附图在下面的文本中更详细地解释，其中：
图1示出根据现有技术的具有平面栅电极的IGBT；
图2示出根据现有技术的具有沟栅电极的IGBT；
图3示出根据现有技术的具有倒下的沟栅电极的另一个IGBT；
图4示出根据现有技术的具有虚拟单元的另一个IGBT；
图5示出根据现有技术的具有倒下的沟栅电极的另一个IGTB；
图6示出根据本发明的IGBT的第一示范性实施例；以及
图7至13示出根据本发明的IGBT的其他示范性实施例。
在图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同标号。描述的实施例意为示例并且将不限制本发明。
具体实施方式
图6示出采用具有四层结构（pnpn）的绝缘栅双极晶体管（IGBT）1形式的发明性半导体装置的第一实施例。这些层布置在发射极侧11上的发射极2与集电极侧15上的集电极电极25之间，该集电极侧15与发射极侧11相对地布置。IGBT 1包括下面的层：
－（n-）低掺杂漂移层8布置在发射极侧11与集电极侧15之间。示范性地，该漂移层8具有恒定的均匀低掺杂浓度。
－p掺杂集电极层9布置在漂移层8与集电极电极25之间。该集电极层9邻近集电极电极25布置并且电接触集电极电极25。
－p掺杂基极层5布置在漂移层8与发射极电极2之间。该基极层5与发射极电极2直接电接触。该基极层5与漂移层8完全分离。这意指至少一个其他的非p掺杂层布置在中间。
－n掺杂第一源区7在基极层5上朝着发射极侧11布置并且电接触发射极电极2。该第一源区7具有比漂移层8更高的掺杂浓度。随着第一源区7布置在基极层5顶部上，这意指第一源区7布置在发射极侧11处的表面处。第一源区7可嵌入基极层5中使得两个层在发射极侧11上都具有公共表面。
－至少两个第一沟栅电极3布置在基极层5侧面并且比基极层5更深地从发射极侧11延伸到漂移层8内。每个第一沟栅电极3通过第三绝缘层43而与任何环绕层或区（基极层5、增强层6和漂移层8）分离。第一沟道能由发射极电极2、第一源区7、基极层5和漂移层8在两个第一沟栅电极3（图6中的两个外部箭头）之间形成。第一源区布置在两个第一沟栅电极之间。沟栅电极可具有专家众所周知的任何设计，类似蜂窝式设计、全部或部分条带。
－第二绝缘层32布置在第一沟栅电极3顶部上的发射极侧11上。它使第一沟栅电极3与发射极电极2绝缘。
－n掺杂增强层6（其比漂移层8更高地掺杂）布置在基极层5与漂移层8之间。该增强层6使基极层5至少在平行于发射极侧11的平面中与漂移层8分离。由于增强层，损耗降低。
－“接地”栅电极4包括第二沟栅电极41和导电层42，这两个都接地，即它们在发射极电极2的电位上。第二沟栅电极41布置在基极层5侧面并且比基极层5更深地延伸到漂移层8内。第二沟栅电极41通过第三绝缘层43而与环绕它的层（即，基极层5、增强层6和漂移层8）分离。
导电层42覆盖第二沟栅电极41并且在其外部横向延伸至少到基极层5上方的区。第二沟栅电极41机械且电连接到导电层42。导电层42接触第二沟栅电极41并且由此接地。第二沟栅电极41和导电层42可以由任何适合的导电材料制成，示范性地多晶硅或金属。
示范性地，它们由相同的材料制成。
在示范性实施例中，第一沟栅电极3在漂移层8内从发射极侧11延伸到与第二沟栅电极41相同的深度。
第二沟道能由发射极电极2、第二源区75、基极层5和漂移层8在第一沟栅电极3与第二沟栅电极4（在图6中由两个内部箭头示出）之间形成。第二源区7布置在第一沟栅电极3与第二沟栅电极4之间。
－导电层42通过第四电绝缘层44而与基极层5分离，该第四电绝缘层44布置在发射极侧11顶部上并且与发射极侧11平行。该第四绝缘层44可以选择为薄至50到150nm，其比在现有技术的装置（类似在图3和4中示出的那些）中使用的第二绝缘层32薄得多，这些装置具有采用带500至1500nm厚度的硅氧化物层形式的第二绝缘层32。通过具有这样的薄的第四绝缘层44，电容呈正减少并且由此，开关能力改进。
－第五绝缘层45布置在导电层42顶部上的发射极侧11上。该第五绝缘层45在处于与第四绝缘层44相对的层42的侧上具有凹槽47，使得导电层42电接触发射极电极2。
“横向”在该描述中将意指两个层布置在相同平面中，该平面处于与发射极侧11平行。在该平面内，层邻近彼此或正好横向（相邻、并排）布置，而层彼此间可具有一定距离，即另一个层可布置在这两个层之间，但它们还可以直接邻近彼此，即彼此触碰。
在图6中还示出第二源区75，其在第一沟栅电极3与第二沟栅电极41之间在基极层5上布置在发射极侧11处。该第二源区75示范性地从基极层5的接触开口横向延伸到发射极电极2，另一个可选的第二源区75从接触开口横向延伸到栅电极4的导电层42下方的区。第二源区75示范性地参考图8。
连同第一源区7，从而减少制造期间的掩膜化步骤。第二源区75比漂移层8具有更高的掺杂浓度，示范性地与第一源区7相同。第二源区在图6中用虚线示出，因为如期望的话，可以形成没有这样的第二源区的装置。
第二源区75还可以在任何其他发明性装置中存在或缺乏。这尤其适用于在图7至13中示出的任何另外的发明性装置。如果装置不包括这样的第二源区75，闩锁效应减少。
根据图6的装置由于第一沟栅电极3的两侧上的一个或多个第一源区（两侧上的一个或多个第一源区（7））和两侧上的接触区域而在沟栅电极的两侧上具有两个有源沟道，层5、7在其处电连接到发射极电极2（在图中由在沟栅电极3处具有箭头的线指示）。这些沟道中的一个布置在第一沟栅电极3与第二沟栅电极41之间，从而允许装置具有紧凑设计同时具有导通态和开关损耗减少、阻断能力改进和良好的可控性的优势。对于这样的设计，在制造过程期间，绝缘层45在第一与第二栅电极之间部分去除使得对于源区的第三粒子可以在第一与第二沟栅电极之间引入。当然，同样对于该设计，除凹槽47外仅去除第二绝缘层45使得它仍然覆盖第一沟栅电极3并且从而使第一沟栅电极3与发射极电极2以及同样导电层42完全分离用于导电层42到发射极电极2的接触。在横向侧（垂直于发射极侧11的导电层的侧）上，导电层42从而与发射极电极2分离。通过这样的制造方法，增强层6和基极层5以及同样源区自对齐，即不必施加特殊掩膜，但已经是装置的部分的层（导电层）可以用作用于形成这些层的掩膜。
从而，装置具有到第一沟栅电极3的两侧的有源沟道，即在朝着另一个第一沟栅电极3的侧上和朝着第二沟栅电极4的侧。在朝着第二沟栅电极4的侧上，像在另一侧上的基极层5接触发射极电极2，即第五绝缘层45和第二绝缘层32通过基极层5的接触开口而互相分离用于接触发射极电极2。同样在图6中示出虚线，在其处在图中示出的结构可以通过使在两个虚线之间示出的结构镜像而持续。相似地，在图中示出的所有结构可以被镜像。在所有其他图中，在图中示出的结构可以通过复制示出的结构而持续。
在图7至13中公开与在图6中示出的那个相似的IGBT，但这些IGBT包括如在下文更详细解释的额外的特征。
第二源区75示范性地连同第一源区7一起形成，从而减少制造期间的掩膜化步骤。第二源区75像第一源区7一样具有比低掺杂漂移层8更高的掺杂浓度（示范性地具有恒定的掺杂浓度）。
图7示出另一个发明性IGBT，该发明性IGBT包括具有比漂移层8更高的掺杂浓度的n掺杂缓冲层85，其布置在漂移层8与集电极层9之间。
发明性发射极侧设计还可以应用于反向传导IGBT（图8），其中在与集电极层9相同的平面中（即，在集电极侧15上和在集电极层9侧面），n掺杂的第一区95如在图8中示出的那样布置。第一区95从而与集电极层9交替地布置。第一区95具有比漂移层8更高的掺杂浓度。
导电层42可由与沟栅电极41相同的材料制成。通过它与发射极电极2和第二沟栅电极41的接触，导电层42和第二沟栅电极41在与发射极电极2相同的电位上。层41、42因此不像第一沟栅电极3那样可控制。从而，它们由于对栅极的电容效应增加而对开关性能没有负面影响。
在图6至8中，基极层5和增强层6与第三绝缘层43直接邻接，即没有其他层布置在中间。备选地，如在图9中示出的，增强层8横向延伸到第三电绝缘层43并且它完全环绕基极层5并且由此使基极层5对于漂移层8和第三绝缘层43完全分离。该增强层8环绕基极层5使得基极层5与漂移层8和第三绝缘层43分离。
由于增强层6朝着第二沟栅电极41环绕基极层5，集电极-发射极导通电压Vce进一步减少，该优势也在图9的备选实施例中存在。增强层环绕基极层制造仅通过导电层42（其用作用于形成增强层和基极层的掩膜）而是可能的。导电层42允许这些层的自对齐形成，即不必施加特殊掩膜，其必须与装置的结构对齐。
在另一个备选（如在图10中示出的）中，漂移层8可在第一与第二沟栅电极3、41之间的区域中延伸到第四电绝缘层44使得增强层8通过漂移层8而与第三绝缘层43分离。增强层8朝着漂移层8和第三绝缘层43而完全环绕基极层5。在该实施例中，漂移层8延伸到晶片的表面，即到第四绝缘层44，使得增强层6和第三绝缘层43通过漂移层8而互相分离。导通态损耗可通过这样的布置而减少。
在对于该实施例的示范性制造方法中，第四绝缘层44和导电层42用作用于形成基极层5和增强层6的掩膜。在宽导电层44和窄的第二沟栅电极41的情况下，增强层6和第二沟栅电极41变成从彼此设置。
在另外的示范性实施例中，发明性IGBT 1包括p掺杂条，其具有比基极层5更高的最大掺杂浓度。条在垂直于在图6至13中示出的透视图的平面中布置在发射极侧11处。源区7、75、基极层5、第一和第二沟栅电极3、41在条处终止。条延伸到晶片的表面。条在平行于发射极侧的平面中垂直于第一源区7附连第一沟栅电极3或增强层6使基极层5与第二沟栅电极41分离所在的方向地延伸。条延伸到晶片的表面。条在平行于发射极侧的平面中垂直于第一源区7附连第一沟栅电极3所在的方向地延伸。
两个接地沟栅电极41、410之间或第二沟栅电极41、410之间到有源那个3的距离应等于或小于沟厚度（从发射极侧11测量并且在垂直于发射极侧11的方向上）。沟3、41、410之间的这样的小距离确保良好的阻断性质。如果距离变得太大，阻断将下降。
导电层42可在第二沟栅电极41外部延伸了大约对应于第二沟栅电极所具有的厚度的值（在垂直于栅电极侧11的方向上），特别地，层42延伸了沟栅电极厚度的一半。第二沟栅电极41的厚度将从发射极侧11测量。这意指在示范性实施例中，导电层42在第二沟栅电极41外部在每侧上横向延伸了2至10μm，示范性地2至5μm并且在另一个示范性实施例中在每侧上延伸了5至10μm。
在另一个示范性实施例中，发明性IGBT包括另外的第二沟栅电极，其邻近主要的第二沟栅电极4布置。
另外的第二栅电极包括另外的第二沟栅电极410和另外的导电层420，这两个都如在上文对于栅电极4描述的那样接地。该另外的第二沟栅电极410布置在基极层5侧面并且比基极层5更深地延伸到漂移层8内。另外的第二沟栅电极410通过另外的第三绝缘层430而与基极层5、增强层6和漂移层8分离。
另外的导电层420覆盖另外的第二沟栅电极410并且在其外部横向延伸至少到基极层5上方的区。另外的第二沟栅电极410机械且电连接到另外的导电层420。另外的导电层420接触另外的第二沟栅电极410并且由此接地，即它在发射极电极的电位上。另外的第二沟栅电极410和另外的导电层420可以由任何适合的导电材料制成，示范性地多晶硅或金属。示范性地，它们由相同的材料制成并且它们在与栅电极4相同的制造步骤中制成。在示范性实施例中，第一沟栅电极3和第二沟栅电极41在漂移层8内从发射极侧11延伸到与另外的第二沟栅电极41相同的深度。
在图11和12中，示出具有这样的另外的栅电极的发明性IGBT。另外的导电层420和另外的第二沟栅电极410彼此触碰，即，它们直接邻近彼此布置使得没有其他层布置在中间。在第二沟栅电极41与另外的第二沟栅电极410之间的区域中仅布置漂移层8。没有其他n或p掺杂层布置在该区域中。
在另一个示范性实施例中，图13中示出的发明性IGBT还包括另外的栅电极。它邻近栅电极4布置。然而，另外的导电层420和另外的第二沟栅电极410通过第六绝缘层46而互相分离。漂移层8在第二沟栅电极4与另外的第二沟栅电极之间的区域中横向延伸到第四绝缘层44和另外的第四绝缘层440。连接层57布置在第六绝缘层46下方，其横向延伸到导电层42和另外的导电层420下方的区。该连接层57可以具有n掺杂型（具有比漂移层8更高的掺杂浓度）或具有p型（具有与基极层相同的掺杂浓度或不同的掺杂浓度）。
由于连接层，阻断被改进并且损耗减少。单元（有源且接地）之间（即两个沟之间）的距离大约是沟厚度，特别地，至多等于沟栅电极厚度或甚至更小。这意指通过至多沟栅电极3、41、410的厚度（该厚度在垂直于发射极侧11的方向上测量）设置任何两个沟。
另外的第二沟用于改进的阻断和较低的电容并且可以作为栅电极4的连接链而引入来放大单元间距。发明性装置可包括采用与在上文公开的相同的方式（示范性地在图12中对于IGBT示出，该IGBT包括在该实施例中通过使导电层连接而连接到两个另外的栅电极的栅电极4）布置的多个这样的另外的第二沟栅电极。如在图13中示出的发明性装置同样可以利用另外的栅电极延伸，即利用通过在中间存在第六绝缘层46和那下面的连接层57而互相间隔开的导电层42、420。
在另一个实施例中，传导类型可以转换，即，第一传导类型的所有层是p型（例如，漂移层8、第一和第二源区7、75）并且第二传导类型的所有层是n型（例如，基极层5、集电极层9）。
发明性IGBT 1由下面的方法制造。提供低（n-）掺杂晶片，其具有发射极侧11（在其上在定型装置中布置发射极电极2）和集电极侧15（在其上在定型装置中布置集电极电极25）。晶片具有均匀的恒定掺杂浓度。晶片可在硅或GaN或SiC晶片的基础上制成。在定型绝缘栅双极晶体管1中具有未更改的低掺杂的晶片的部分形成漂移层8。
在发射极侧11上在晶片中引入沟凹槽，其中施加第一和第三绝缘层31、43使得沟凹槽用第一和第三绝缘层31、43来涂覆。涂覆的沟凹槽然后用像重掺杂的多晶硅的导电材料或像铝的金属填充。通过该步骤，形成第一和第二沟栅电极3、41。
形成第四绝缘层44，其在发射极侧11上横向环绕第二沟栅电极41。
在第二沟栅电极41顶部上形成导电层42，该导电层42覆盖第二沟栅电极41并且在其外部横向延伸。栅电极包括第二沟栅电极41和导电层42。
该导电层42可由与第二沟栅电极41相同的材料制成，但也可以使用其他导电材料。导电层42覆盖第二沟栅电极41并且横向延伸（即，在平行于发射极侧11的平面中）到超出第二沟栅电极41使得第二沟栅电极41被导电层42覆盖。导电层42可示范性地在阱5外部延伸2至10μm，在另一个示范性实施例中2至5μm或5至10μm。因为第四绝缘层44使导电层42与层（其布置在第二沟栅电极41的横向侧上并且延伸到晶片的表面）绝缘，它横向延伸至少到导电层42的横向侧或甚至超出它的横向侧。
然后增强层6通过在发射极侧11上引入n第一掺杂剂而形成，该n第一掺杂剂使用导电层42作为掩膜而扩散到晶片内。
在引入n第一掺杂剂后，使用导电层42作为掩膜，基极层5通过在发射极侧11上引入p第二掺杂剂而形成。与第一掺杂剂所扩散的深度相比，该p第二掺杂剂从发射极侧11扩散到晶片中到较低的深度，使得基极层5嵌入增强层6中。根据导电层42延伸超出第二沟栅电极41的距离并且根据第一和第二掺杂剂的扩散深度/长度，在图10（增强层6延伸到第二沟栅电极41，但使第二沟栅电极41与基极层5分离）或图12（其中增强层6仍然使基极层5与漂移层8分离，但通过漂移层8而与第二沟栅电极41分离）中示出实施例。在这样的装置中，第一掺杂剂未横向扩散到远至达到第二沟栅电极41。
然后引入n第三掺杂剂用于形成第一和第二源区7、75，其具有比低掺杂晶片/漂移层8更高的掺杂浓度。该第一源区7在两个第一沟栅电极3之间形成并且该第二源区75在第一与第二沟栅电极3、4之间形成。示范性地，之后激活第三掺杂剂。
导电层42在该情况下用作用于引入n第三掺杂剂的掩膜。形成两个第一沟栅电极3之间的第一源区以及第一沟栅电极3与第二沟栅电极41之间的第二源区75。然后可在形成源区7、75后施加第五绝缘层45。除凹槽47外，第五绝缘层45还覆盖第二源区75、导电层42并且使两个第一沟栅电极3之间的接触开口保持打开。第一沟栅电极3也用第五绝缘层45覆盖以便使第一沟栅电极3与发射极电极2绝缘。示范性地进行蚀刻步骤以便蚀刻通过第一源区7用于基极层5到发射极电极2的接触（未在图中示出）；通过该方法，基极层5到发射极电极2的接触开口布置在发射极侧11下方的平面中。晶片的发射极侧11将是最外部平面，其中层或区在布置发射极电极2所在的侧处平行的晶片中布置。备选地，形成具有掩膜的源区，该掩膜覆盖两个第一沟栅电极3之间的中心区域用于基极层5到发射极电极3的接触。
备选地，在导电层42的顶部上施加第五绝缘层45，该导电层42横向延伸到第一沟栅电极3。该第五绝缘层45形成具有导电层42上的凹槽47用于导电层42到发射极电极2的接触以及形成具有发射极电极2到基极层5的接触开口。凹槽47和接触开口示范性地分别通过部分去除基极层6和导电层42顶部上的第五绝缘层45而制成。在接触开口中，使用第五绝缘层45和导电层42作为用于形成第一源区7的掩膜而引入n第三掺杂剂。示范性地，之后激活第三掺杂剂。
示范性地，p集电极层9然后通过在集电极侧15上引入p第四掺杂剂而形成，该p第四掺杂剂扩散到晶片内。集电极层9还可在另一个制造步骤处制成。
如果形成缓冲层85（参见图8），该缓冲层85必须在集电极层9之前形成。缓冲层85示范性地通过在集电极侧15上引入n掺杂剂而形成。缓冲层85总是具有比漂移层8更高的掺杂浓度。
然后在两个第一沟栅电极3之间以及第一与第二沟栅电极3、4之间形成基极层5到发射极电极3的接触开口（“形成”在该步骤中还将涵盖这样的情况，其中接触开口已经通过形成具有基极层到发射极电极的接触开口的源区7、75（即通过形成具有掩膜的源区）而提供，该掩膜覆盖两个第一沟栅电极3之间或第一与第二沟栅电极3、4之间的中心部分）。示范性地，示范性地进行蚀刻步骤以便蚀刻通过第五绝缘层45和第一源区7以及第二源区75用于基极层5到发射极电极2的接触（未在图中示出）；通过该方法，基极层5到发射极电极2的接触开口布置在发射极侧11下方的平面中。晶片的发射极侧11将是最外部平面，其中层或区在布置发射极电极2所在的侧处平行的晶片中布置。
最后，同时或相继制成发射极电极2和集电极电极25。
掺杂剂可以通过像注入或沉积的任何适合的方法而引入。扩散步骤可以在引入对应的掺杂剂后直接进行，但也可以在稍后的阶段进行，例如对于基极层5。扩散层的掺杂分布在掺杂剂的最大扩散深度处（其取决于掺杂剂类别以及像扩散时间和温度的扩散条件）从最大值稳定地减小到零。
应该注意到术语“包括”不排除其他元件或步骤并且不定冠词“一（a）”或“一（an）”不排除复数。并且与不同实施例关联描述的元件可组合。还应该注意到在权利要求中的标号将不应解释为限制权利要求的范围。
标号列表
1 IGBT 11 发射极侧
15 集电极侧 100 有源单元
110 虚拟单元 120、130、140、150、160 现有技术的IGBT
2 发射极电极 25 集电极电极
3 第一沟栅电极 31 平面栅
300 倒下的沟栅 34 第一绝缘层
32 第二绝缘层 4 栅电极
41 第二沟栅电极 42 导电层
43 第三绝缘层 44 第四绝缘层
45 第五绝缘层 46 第六绝缘层
47 凹槽
410 另外的第二沟栅电极 420 另外的导电层
430 另外的第三绝缘层 440 另外的第四绝缘层
450 另外的第五绝缘层 470 另外的凹槽
5 基极层 57 连接层
6 增强层 7 第一源区
75 第二源区 8 漂移层
85 缓冲层 9 集电极层
95 第一区

Claims (15)

1.一种绝缘栅双极晶体管（1），其在发射极侧（11）上的发射极电极（2）与集电极侧（15）上的集电极电极（25）之间具有层，所述集电极侧（15）与所述发射极侧（11）相对，所述绝缘栅双极晶体管（1）包括：
－第一传导类型的低掺杂漂移层（8），
－与所述第一传导类型不同的第二传导类型的集电极层（9），其布置在所述漂移层（8）与所述集电极电极（25）之间并且电接触所述集电极电极（25），
－第二传导类型的基极层（5），所述基极层（5）布置在所述漂移层（8）与所述发射极电极（2）之间，所述基极层（5）电接触所述发射极电极（2）并且所述基极层（5）与所述漂移层（8）完全分离，
－第一传导类型的第一和第二源区（7，75），其在所述基极层（5）上朝着所述发射极侧（11）布置并且电接触所述发射极电极（2），所述第一和第二源区（7）具有比所述漂移层（8）更高的掺杂浓度，
－至少两个第一沟栅电极（3），其布置在所述基极层（5）侧面并且比所述基极层（5）更深地延伸到所述漂移层（8）内并且所述至少两个第一沟栅电极（3）通过第一绝缘层（31）而与所述基极层（5）、所述第一源区（7）和所述漂移层（8）分离，其中第一沟道能由所述发射极电极（2）、所述第一源区（7）、所述基极层（5）和所述漂移层（8）在两个第一沟栅电极（3）之间形成，所述第一源区（7）布置在两个第一沟栅电极（3）之间，
－第二绝缘层（32），其布置在所述第一沟栅电极（3）顶部上的发射极侧（11）上，
－第一传导类型的增强层（6），其具有比所述漂移层（8）更高的掺杂浓度并且布置在所述基极层（5）与所述漂移层（8）之间，其中所述增强层（6）至少在与所述发射极侧（11）平行的平面中使所述基极层（5）与所述漂移层（8）分离，
－栅电极（4），其包括第二沟栅电极（41）和导电层（42），这两个都电连接到所述发射极电极（2），其中所述第二沟栅电极（41）布置在所述基极层（5）侧面并且比所述基极层（5）更深地延伸到所述漂移层（8）内并且所述第二沟栅电极（41）通过第三绝缘层（43）而与所述基极层（5）、所述增强层（6）和所述漂移层（8）分离，其中第二沟道能由所述发射极电极（2）、所述第二源区（75）、所述基极层（5）和所述漂移层（8）在第一沟栅电极（3）与第二沟栅电极（4）之间形成，所述第二源区（7）布置在第一沟栅电极（3）与第二沟栅电极（4）之间，其中所述导电层（42）覆盖所述第二沟栅电极（41）并且在其外部横向延伸至少到所述基极层（5）上方的区，其中所述导电层（42）通过第四电绝缘层（44）而与所述基极层（5）分离并且其中所述导电层（42）接触所述第二沟栅电极（41），
－第五绝缘层（45），其布置在所述导电层（42）顶部上的发射极侧（11）上，所述第五绝缘层（45）具有凹槽（47）使得所述导电层（42）电接触所述发射极电极（2）。
2.如权利要求1所述的绝缘栅双极晶体管（1），其特征在于，所述第一沟栅电极（3）在所述漂移层（8）内延伸到与所述第二沟栅电极（41）相同的深度。
3.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述绝缘栅双极晶体管（1）进一步包括第一传导类型的第一区（95），其在所述集电极层（9）侧面布置在所述集电极侧（15）上，所述第一区（95）具有比所述漂移层（8）更高的掺杂浓度。
4.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述导电层（42）由与所述第二沟栅电极（41）相同的材料制成。
5.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述绝缘栅双极晶体管（1）进一步包括第二传导类型的条，其具有比所述基极层（5）更高的掺杂浓度，所述条在平行于所述发射极侧（11）的平面中并且垂直于所述第一源区（7）附连所述第一沟栅电极（3）所在的方向布置在所述发射极侧（11）处，并且所述第一源区（7）、所述基极层（5）、所述第一和第二沟栅电极（3，41）在所述条处终止。
6.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述基极层（5）横向延伸到所述第三绝缘层（43）。
7.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述增强层（8）环绕所述基极层（5）使得所述基极层（5）与所述漂移层（8）和所述第三绝缘层（43）分离。
8.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述漂移层（8）在第一与第二沟栅电极（3，41）之间的区域中横向延伸到所述第四电绝缘层（44）使得所述增强层（8）通过所述漂移层（8）而与所述第三绝缘层（43）分离。
9.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述第四电绝缘层（44）具有在50至150nm之间的厚度。
10.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，所述导电层（42）在所述第二沟栅电极（41）外部在每侧上延伸了2至10μm。
11.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，另外的栅电极包括另外的第二沟栅电极（410）和另外的导电层（420），这两个都电连接到所述发射极电极（2），其中所述另外的第二沟栅电极（410）布置在所述基极层（5）侧面并且比所述基极层（5）更深地延伸到所述漂移层（8）内，并且所述另外的第二沟栅电极（410）通过另外的第三绝缘层（430）而与所述基极层（5）、所述增强层（6）和所述漂移层（8）分离，
其中所述另外的导电层（420）覆盖所述另外的第二沟栅电极（41）并且在其外部横向延伸至少到所述基极层（5）上方的区，其中所述另外的导电层（420）通过另外的第四电绝缘层（440）而与所述基极层（5）分离并且其中所述另外的导电层（420）接触所述另外的第二沟栅电极（410），
其中所述另外的栅电极邻近所述栅电极（4）布置并且所述另外的导电层（420）和另外的接地沟栅电极（410）直接邻近彼此而布置，其中在所述第二沟栅电极（41）与所述另外的第二沟栅电极（410）之间的区域中仅布置所述漂移层（8）。
12.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，另外的栅电极邻近所述栅电极（4）布置，其中所述另外的栅电极包括另外的第二沟栅电极（410）和另外的导电层（420），这两个都电连接到所述发射极电极（2），其中所述另外的第二沟栅电极（410）布置在所述基极层（5）侧面并且比所述基极层（5）更深地延伸到所述漂移层（8）内，并且所述另外的第二沟栅电极（410）通过另外的第三绝缘层（430）而与所述基极层（5）、所述增强层（6）和所述漂移层（8）分离，
其中所述另外的导电层（420）覆盖所述另外的第二沟栅电极（41）并且在其外部横向延伸至少到所述基极层（5）上方的区，其中所述另外的导电层（420）通过另外的第四电绝缘层（440）而与所述基极层（5）分离并且其中所述另外的导电层（420）接触所述另外的第二沟栅电极（410），
其中所述导电层（42）和所述另外的导电层（420）通过第六绝缘层（46）而互相分离，其中所述漂移层（8）延伸到所述第四电绝缘层（44）和所述另外的第四电绝缘层（440），其中连接层（57）布置在所述第六绝缘层（46）下方，其延伸到所述导电层（42）和所述另外的导电层（420）下方的区。
13.如权利要求11所述的绝缘栅双极晶体管（1），其特征在于，所述绝缘栅双极晶体管（1）包括至少两个另外的接地沟栅电极。
14.如权利要求1或2中任一项所述的绝缘栅双极晶体管（1），其特征在于，任何两个沟栅电极（3，41，410）之间的距离等于或小于沟电极厚度。
15.一种用于制造绝缘栅双极晶体管（1）的方法，所述绝缘栅双极晶体管（1）在发射极侧（11）上的发射极电极（2）与集电极侧（15）上的集电极电极（25）之间具有层，所述集电极侧（15）与所述发射极侧（11）相对，所述方法包括下面的制造步骤：
－提供第一传导类型的低掺杂晶片，在定型绝缘栅双极晶体管（1）中具有未更改掺杂浓度的所述晶片的部分形成漂移层（8），
－形成至少两个第一和第二沟栅电极（3，41），对于所述至少两个第一和第二沟栅电极（3，41）沟凹槽在所述发射极侧（11）上在所述晶片中形成，第一和第三绝缘层（31，43）在所述沟凹槽中施加并且用导电材料来填充，
－形成第四绝缘层（44），其在所述发射极侧（11）上横向环绕所述第二沟栅电极（41），
－然后在所述第二沟栅电极（41）的顶部上形成导电层（42），所述导电层（42）覆盖所述第二沟栅电极（41）并且在其外部横向延伸，其中栅电极包括所述第二沟栅电极（41）和所述导电层（42），
－然后通过使用所述导电层（42）作为掩膜将第一传导类型的第一掺杂剂在所述发射极侧（11）上引入所述晶片内并且使第一粒子扩散到所述晶片内来形成增强层（6），
－然后通过使用所述导电层（42）作为掩膜将第二传导类型的第二掺杂剂在所述发射极侧（11）上引入所述晶片内并且使所述第二掺杂剂扩散到所述晶片内来形成基极层（5），使得所述基极层（5）通过所述增强层（6）而与剩余的低掺杂晶片完全分离，所述第二传导类型与所述第一传导类型不同，
－然后通过在两个第一沟栅电极（3）之间施加第一传导类型的第三掺杂剂用于形成第一源区（7）以及在第一与第二沟栅电极（3，4）之间施加第一传导类型的第三掺杂剂用于形成第二源区（75）来形成所述第一和第二源区（7，75），其具有比所述低掺杂晶片更高的掺杂浓度，
－除凹槽外，还用第五绝缘层（45）覆盖所述导电层（42）用于所述导电层（42）到所述发射极电极（2）的接触并且用第二绝缘层（32）覆盖所述第一沟栅电极（3），
－通过将第二传导类型的第四掺杂剂在所述集电极侧（15）上引入所述晶片内并且使所述第四掺杂剂扩散到所述晶片内而在所述集电极侧（15）上形成第二传导类型的集电极层（9），
－在两个第一沟栅电极（3）之间以及在第一与第二沟栅电极（3，4）之间形成所述基极层（5）到所述发射极电极（3）的接触开口，
－在所述发射极侧（11）上形成所述发射极电极（2）并且在所述集电极侧（15）上形成所述集电极电极（25）。
CN201280034911.5A 2011-07-14 2012-07-06 绝缘栅双极晶体管 Active CN103748685B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11173910.8 2011-07-14
EP11173910 2011-07-14
PCT/EP2012/063305 WO2013007654A1 (en) 2011-07-14 2012-07-06 Insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN103748685A CN103748685A (zh) 2014-04-23
CN103748685B true CN103748685B (zh) 2016-08-17

Family

ID=44654610

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280034940.1A Active CN103875074B (zh) 2011-07-14 2012-07-06 绝缘栅晶体管及其生产方法
CN201280034911.5A Active CN103748685B (zh) 2011-07-14 2012-07-06 绝缘栅双极晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280034940.1A Active CN103875074B (zh) 2011-07-14 2012-07-06 绝缘栅晶体管及其生产方法

Country Status (8)

Country Link
US (2) US9099520B2 (zh)
EP (1) EP2732471B8 (zh)
JP (2) JP6026528B2 (zh)
KR (2) KR101933244B1 (zh)
CN (2) CN103875074B (zh)
DE (1) DE112012002956B4 (zh)
GB (2) GB2506314B (zh)
WO (2) WO2013007658A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100060579A (ko) * 2008-11-27 2010-06-07 엘지이노텍 주식회사 케이스
CN103650148B (zh) * 2011-07-07 2016-06-01 Abb技术有限公司 绝缘栅双极晶体管
JP6026528B2 (ja) 2011-07-14 2016-11-16 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
KR101452091B1 (ko) 2013-02-26 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP6052065B2 (ja) * 2013-05-31 2016-12-27 豊田合成株式会社 半導体素装置および半導体装置の製造方法
JP6356803B2 (ja) * 2013-11-29 2018-07-11 アーベーベー・テクノロジー・アーゲー 絶縁ゲートバイポーラトランジスタ
JP6176156B2 (ja) * 2014-03-06 2017-08-09 豊田合成株式会社 半導体装置およびその製造方法
CN103956379B (zh) * 2014-05-09 2017-01-04 常州中明半导体技术有限公司 具有优化嵌入原胞结构的cstbt器件
JP6360191B2 (ja) 2014-10-29 2018-07-18 株式会社日立製作所 電力変換装置
CN104409479A (zh) * 2014-11-05 2015-03-11 中国东方电气集团有限公司 一种电力电子半导体芯片的终端单元结构及其制造方法
CN104332491B (zh) * 2014-11-05 2018-05-22 中国东方电气集团有限公司 采用金属延伸、多晶截止场板的终端单元结构及制造方法
JP6698697B2 (ja) * 2015-01-27 2020-05-27 アーベーベー・シュバイツ・アーゲー 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
CN105047705B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种电子注入增强型的高压igbt及其制造方法
JP6605870B2 (ja) * 2015-07-30 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
US10367085B2 (en) 2015-08-31 2019-07-30 Littelfuse, Inc. IGBT with waved floating P-Well electron injection
US9780202B2 (en) 2015-08-31 2017-10-03 Ixys Corporation Trench IGBT with waved floating P-well electron injection
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
CN105762181A (zh) * 2016-03-04 2016-07-13 李思敏 一种多晶硅发射极晶体管及其制造方法
CA3033462C (en) * 2016-08-10 2020-09-01 Nissan Motor Co., Ltd. Semiconductor device
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
JP6962063B2 (ja) * 2017-08-23 2021-11-05 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP3471147B1 (en) * 2017-10-10 2020-08-05 ABB Power Grids Switzerland AG Insulated gate bipolar transistor
DE102019109368A1 (de) * 2018-05-15 2019-11-21 Infineon Technologies Ag Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
JP7056742B2 (ja) * 2018-08-10 2022-04-19 富士電機株式会社 半導体装置
CN113396482B (zh) * 2019-02-07 2023-12-19 罗姆股份有限公司 半导体装置
US20220181319A1 (en) * 2019-03-22 2022-06-09 Abb Power Grids Switzerland Ag Reverse Conducting Insulated Gate Power Semiconductor Device Having Low Conduction Losses
EP3881360B1 (en) * 2019-11-08 2022-05-04 Hitachi Energy Switzerland AG Insulated gate bipolar transistor
KR102304271B1 (ko) * 2020-04-13 2021-09-24 주식회사 홍우비앤티 표면에 미세무늬가 구현된 콘크리트로 성형되는 보도블럭 및 그 제조방법
KR102572223B1 (ko) * 2021-07-08 2023-08-30 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102575078B1 (ko) * 2021-12-30 2023-09-06 (주)쎄미하우 이중 트렌치 메시 구조를 포함하는 반도체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115873A (ja) * 1985-11-15 1987-05-27 Matsushita Electronics Corp 縦型ｍｏｓ電界効果トランジスタ
JP3325432B2 (ja) * 1995-08-01 2002-09-17 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US5679966A (en) 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
KR100223198B1 (ko) * 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
JPH09331063A (ja) * 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
KR100745557B1 (ko) * 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
JP3704007B2 (ja) * 1999-09-14 2005-10-05 株式会社東芝 半導体装置及びその製造方法
EP1835542A3 (en) 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
US6194884B1 (en) 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
EP1271654B1 (en) * 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
WO2004032243A1 (en) * 2002-10-04 2004-04-15 Koninklijke Philips Electronics N.V. Power semiconductor devices
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
US20070063269A1 (en) 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
WO2009151657A1 (en) * 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
JP2010045141A (ja) 2008-08-11 2010-02-25 Fuji Electric Systems Co Ltd 半導体装置および内燃機関用点火装置
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP5686507B2 (ja) 2009-08-12 2015-03-18 株式会社 日立パワーデバイス トレンチゲート型半導体装置
TWI404205B (zh) * 2009-10-06 2013-08-01 Anpec Electronics Corp 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
WO2011117285A1 (en) 2010-03-23 2011-09-29 Abb Technology Ag Power semiconductor device
TWI407564B (zh) * 2010-06-07 2013-09-01 Great Power Semiconductor Corp 具有溝槽底部多晶矽結構之功率半導體及其製造方法
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
CN103650148B (zh) * 2011-07-07 2016-06-01 Abb技术有限公司 绝缘栅双极晶体管
JP6026528B2 (ja) 2011-07-14 2016-11-16 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
WO2013114477A1 (ja) * 2012-01-31 2013-08-08 パナソニック株式会社 半導体装置及びその製造方法
WO2013118203A1 (ja) * 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
DE112013001487T5 (de) 2012-03-16 2014-12-04 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2014013821A1 (ja) 2012-07-18 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
DE112012002956T5 (de) 2014-05-15
GB2506314B (en) 2015-09-09
CN103748685A (zh) 2014-04-23
US20140124831A1 (en) 2014-05-08
EP2732471B1 (en) 2019-09-04
KR20140057552A (ko) 2014-05-13
GB2505854B (en) 2015-12-02
CN103875074B (zh) 2017-02-15
CN103875074A (zh) 2014-06-18
DE112012002956B4 (de) 2017-07-06
GB2506314A (en) 2014-03-26
KR101933244B1 (ko) 2018-12-27
US20140124830A1 (en) 2014-05-08
EP2732471A1 (en) 2014-05-21
US9099520B2 (en) 2015-08-04
KR101933242B1 (ko) 2018-12-27
JP6021908B2 (ja) 2016-11-09
JP2014523134A (ja) 2014-09-08
JP2014523135A (ja) 2014-09-08
GB201400116D0 (en) 2014-02-19
GB201400432D0 (en) 2014-02-26
KR20140042858A (ko) 2014-04-07
EP2732471B8 (en) 2019-10-09
WO2013007654A1 (en) 2013-01-17
US9153676B2 (en) 2015-10-06
JP6026528B2 (ja) 2016-11-16
WO2013007658A1 (en) 2013-01-17
GB2505854A (en) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103748685B (zh) 绝缘栅双极晶体管
CN103650148B (zh) 绝缘栅双极晶体管
CN109659351B (zh) 绝缘栅双极晶体管
US9287354B2 (en) Semiconductor component and method for producing it
CN110518056A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN104051540A (zh) 超级结器件及其制造方法
CN102983164A (zh) 半导体器件及其制造方法
CN107068759A (zh) 半导体器件及其制造方法
CN106165101A (zh) 半导体装置
CN103681668A (zh) 半导体装置
CN1561548B (zh) 绝缘体上硅高压器件结构
CN103050521A (zh) 锗硅hbt器件的集电区引出结构及其制造方法
CN104576730B (zh) 超级结器件及其制造方法
CN105448993A (zh) 半导体装置
CN103094342B (zh) 功率晶体管组件及其制作方法
TW201709508A (zh) 半導體裝置
CN107346788B (zh) Resurf半导体器件及其制作方法
CN105826377A (zh) 沟槽型超结功率器件及其制造方法
CN103811492A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180508

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210622

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231231

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG