CN103956379B - 具有优化嵌入原胞结构的cstbt器件 - Google Patents
具有优化嵌入原胞结构的cstbt器件 Download PDFInfo
- Publication number
- CN103956379B CN103956379B CN201410199352.4A CN201410199352A CN103956379B CN 103956379 B CN103956379 B CN 103956379B CN 201410199352 A CN201410199352 A CN 201410199352A CN 103956379 B CN103956379 B CN 103956379B
- Authority
- CN
- China
- Prior art keywords
- unit cell
- cstbt
- primitive
- primitive unit
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- AJICOSVECOHRCM-UHFFFAOYSA-N 2-[2-[2-[2-[bis(carboxymethyl)amino]-5-[2-(3-ethyl-1,3-benzothiazol-3-ium-2-yl)ethenyl]phenoxy]ethoxy]-n-(carboxymethyl)-4-methylanilino]acetic acid;iodide Chemical group [I-].S1C2=CC=CC=C2[N+](CC)=C1\C=C\C(C=1)=CC=C(N(CC(O)=O)CC(O)=O)C=1OCCOC1=CC(C)=CC=C1N(CC(O)=O)CC(O)=O AJICOSVECOHRCM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有优化嵌入原胞结构的CSTBT器件，包括金属集电极、P型集电极、N型场终止层和N‑漂移区，器件顶部包括有源原胞和嵌入原胞两种区域。嵌入原胞区域的沟槽结构由多晶硅和栅氧化层组成，多晶硅和金属发射极都和发射极电极相连接，嵌入原胞区域的沟槽之间具有CS层。嵌入原胞区域的沟槽之间取消P型基区，且多个沟槽内的多晶硅之间没有多晶硅桥相连。本发明在传统的CSTBT基础上，取消了嵌入原胞区域trench之间的P型基区，且嵌入原胞区域trench内的多晶硅之间没有多晶硅桥相连，进一步提高了器件载流子浓度，显著降低了饱和压降以及短路电流的峰值和稳定值。同时完全不影响器件的米勒电容和耐压性能。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，尤其涉及载流子储存沟槽双极型晶体管(CSTBT)。
背景技术
作为一种大功率半导体器件，IGBT不但可以耐受高压和提供大电流，而且其栅极的控制也非常方便。自问世以来，IGBT技术不断推陈出新，经历了PT(穿通)结构，NPT(非穿通)结构和FS(场终止)结构等几次升级换代，芯片性能大大提高。栅结构也从Planar(平面型)升级到了Trench(沟槽型)结构。
文章(“Carrier Stored Trench-Gate Bipolar Transistor(CSTBT)-A Novel PowerDevice for High Voltage Application”，H.Takahashi,et al.，The8th InternationalSymposium on Power Semiconductor Devices and ICs1996，pp349-352)首次公开了CSTBT结构。其主要特征为，在P型基区下面引入了一层高浓度的N型CS层(carrier stored region)，增强了载流子密度，降低了正向饱和压降。
专利US6891224进一步公开了CSTBT的CS层的设计思路，指出CS层可以采用比较高的掺杂浓度，从而进一步提高载流子浓度(carrier density)，降低正向饱和压降(Vcesat)。
文章(“Characteristics of a1200V CSTBT Optimized for IndustrialApplications”，Y.Tomomatsu,et al.，Industry Applications Conference,2001，vol.2，pp1060–1065)，以及专利US6953968和US8507945进一步公开了CSTBT的嵌入原胞(Plugged Cell)结构，加入嵌入原胞可以起到减少米勒电容(即集电极-发射极电容，Cce)和抑制短路电流振荡等作用。
图1是传统的CSTBT结构图。包括背面的金属集电极(Collector)13，P型集电极12，N型场终止(FS)层11和N-漂移区10。器件顶部分为有源原胞(ActiveCell)和嵌入原胞(Plugged Cell)两种区域。其中Active Cell区域的Trench结构由由相互接触的多晶硅6和栅氧化层9组成；多晶硅6和器件的栅电极(Gate)相连。Plugged Cell区域的Trench结构由多个多晶硅3和栅氧化层9组成；多晶硅3和金属发射极5都和发射极电极(Emitter)相连接。Trench之间还包括P型基区(p-body)7和CS层8。Plugged Cell区域的P型基区7和金属发射极。5之间被介质层4隔离，不和任何电极相连接，因此处于悬空(floating)电位。Active Cell区域的P型基区7上面还有N+发射区1和P+接触区2；N+发射区1和P+接触区2通过介质层4中的窗口和金属发射极5相连接。
为了仔细的研究载流子分布特性，对图1结构进行了二维数值模拟分析。模拟实例中所采用的是1200V CSTBT结构，采用的P型基区、CS层，N-漂移区和FS层等各层的掺杂浓度在图2中也标注出来。图2显示的是图1器件结构在室温正向导通状态(Tj＝25℃，Vge＝15V，Vce＝1.2V，额定电流密度150Acm-2)，沿着AA’单元连线的纵向载流子分布曲线。可以看出，虽然CS层的峰值掺杂浓度(doping concentration)已经非常高(达到了8x1016cm-3)；但是在CS层的峰值之后，载流子的浓度突然下降，形成了一个“肩部”(shoulder)区域。这个“肩部”区域的载流子浓度只有2x1016cm-3，远远低于CS层的峰值，拉低了CS层和整个N-漂移区10中的载流子浓度。因此有必要提高“肩部”载流子浓度，以提高整个N-漂移区10中的载流子浓度，进一步降低正向饱和压降。
发明内容
针对现有技术中，载流子储存沟槽双极型晶体管(CSTBT)存在的上述问题，本发明提供一种具有优化嵌入原胞结构的CSTBT器件，在保持同样的CS层掺杂浓度条件下，可以进一步提高载流子浓度，显著的降低饱和压降；新结构器件还可以显著的降低短路电流的峰值和稳定值。同时完全不影响器件的米勒电容和耐压性能。
本发明的技术方案如下：
具有优化嵌入原胞结构的CSTBT器件，包括背面的金属集电极、P型集电极、N型场终止层和N-漂移区，所述器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅和栅氧化层组成，多晶硅和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区和CS层，P型基区上面还设有N+发射区和P+接触区，N+发射区和P+接触区通过介质层中的窗口和金属发射极相连接；嵌入原胞区域的沟槽结构由多晶硅和栅氧化层组成，多晶硅和金属发射极都和发射极电极相连接，嵌入原胞区域的沟槽之间具有CS层；嵌入原胞区域的沟槽之间、CS层的上方用N-漂移区替代P型基区，且嵌入原胞区域的多个沟槽内的多晶硅之间没有多晶硅桥相连。
作为本发明的进一步改进，有源原胞和嵌入原胞区域所包含的沟槽数目比例根据设计要求确定。
作为本发明的进一步改进，原胞结构形状是条形、圆形、方形或者多边形。作为本发明的进一步改进，所采用的半导体材料是硅、碳化硅、氮化镓。
本发明的有益效果是：
本发明在保持同样的CS层掺杂浓度条件下，可以进一步提高载流子浓度，显著的降低饱和压降；本发明器件还可以显著的降低短路电流的峰值和稳定值。同时完全不影响器件的米勒电容和耐压性能。
附图说明
图1是传统的CSTBT结构图；
图2是图1所示CSTBT沿着AA’单元连线的纵向载流子分布曲线；
图3是本发明提出的一种具有优化嵌入原胞结构的CSTBT器件结构；
图4是图3所示CSTBT沿着AA’单元连线的纵向载流子分布曲线；
图5是图1和图3所示两种CSTBT的载流子浓度对比图；
图6是图1和图3所示两种CSTBT的正向导通压降特性对比图；
图7是图1所示CSTBT的电场分布图；
图8是图3所示CSTBT的电场分布图；
图9是图1和图3所示两种CSTBT米勒电容曲线对比图；
图10是图1所示CSTBT短路电流波形；
图11是图3所示CSTBT短路电流波形；
图12是用来测试的开关电路；
图13是栅极电阻为5欧姆时的图1所示CSTBT的开通波形；
图14是栅极电阻为15欧姆时的图1所示CSTBT的开通波形；
图15是栅极电阻为25欧姆时的图1所示CSTBT的开通波形；
图16是栅极电阻为5欧姆时的图3所示CSTBT的开通波形；
图17是栅极电阻为15欧姆时的图3所示CSTBT的开通波形；
图18是栅极电阻为25欧姆时的图3所示CSTBT的开通波形；
图19是栅极电阻为5欧姆时的图1所示CSTBT的关断波形；
图20是栅极电阻为15欧姆时的图1所示CSTBT的关断波形；
图21是栅极电阻为25欧姆时的图1所示CSTBT的关断波形；
图22是栅极电阻为5欧姆时的图3所示CSTBT的关断波形；
图23是栅极电阻为15欧姆时的图3所示CSTBT的关断波形；
图24是栅极电阻为25欧姆时的图3所示CSTBT的关断波形；
图25是根据专利US8507945中Fig.54画出的CSTBT结构；
图26是图25所示CSTBT短路电流波形。
具体实施方式
下面结合附图对本发明作进一步详细说明。
本发明具有优化嵌入原胞结构的CSTBT器件的结构如图3所示。包括背面的金属集电极(Collector)13，P型集电极12，N型场终止层11和N-漂移区10。器件顶部分为有源原胞(Active Cell)和嵌入原胞(Plugged Cell)两种区域。其中Active Cell区域的沟槽(Trench)结构由相互接触的多晶硅6和栅氧化层9组成；多晶硅6和器件的栅电极(Gate)相连。Plugged Cell区域的Trench结构由多个多晶硅3和栅氧化层9组成；多晶硅3和金属发射极5都和发射极电极(Emitter)相连接。Plugged Cell区域的多晶硅3之间没有多晶硅桥(参见图25)相连。Plugged Cell区域的trench之间具有CS层8，但是没有P型基区7。ActiveCell区域的trench旁边包括P型基区7和CS层8。Active Cell区域的P型基区7上面还有N+发射区1和P+接触区2；N+发射区1和P+接触区2通过介质层4中的窗口和金属发射极5相连接。
图3的结构实例中，Active Cell和Plugged Cell所包含的trench数目比例为0.5:3＝1:6。Active Cell和Plugged Cell区域所包含的trench数目比例可以根据设计要求而相应变化。
在上述方案中，原胞结构是条形(stripe cell)。在具体实施时，原胞结构也可以是圆形，方形，或者其他多边形。制作器件时，也可以用碳化硅，氮化镓等其他半导体代替硅。
本发明的工作原理如下：
传统CSTBT结构中，Plugged Cell区域的P型基区7和CS层8之间形成了PN结(PN junction)。虽然P型基区7是悬空的(floating)，但是该PN结仍然存在内置耗尽区(built-in depletion region)，降低了载流子的浓度。本发明提出的新型CSTBT结构，去除了Plugged Cell区域的P型基区7，也就减少了PN结耗尽区，因此可以有效的提高载流子浓度。
为了仔细的研究载流子分布特性，接下来对现有技术(图1)和本发明(图3)的CSTBT结构的性能进行了全面的二维数值模拟分析和对比，包括器件的静态、动态和短路性能。图3结构的模拟所采用的器件各参数和图1结构的模拟所采用的参数完全相同。
图4是图3所示器件在正向导通状态下，沿着AA’单元连线的纵向载流子分布曲线，显示的是室温下器件导通状态(Tj＝25℃，Vge＝15V，Vce＝1.14V，额定电流密度150Acm-2)的载流子分布曲线。可以看出，图4中CS层掺杂浓度和图2中完全一样，但是“肩部”(shoulder)区域的载流子浓度达到了3x1016cm-3，明显的高于图2的“肩部”载流子浓度(2x1016cm-3)。图5是图2和图4结构的载流子浓度直接对比图，可以看出：正是由于“肩部”的载流子浓度的提高，整个N-漂移区中的载流子浓度得到了明显提高。
图6是两种CSTBT的正向导通压降特性比较图。从中可以看出，结温(Tj)分别为25℃和125℃时，饱和压降(Vcesat)如下表所示：
由此可见，本发明提供的CSTBT结构可以显著的降低导通饱和压降，尤其是在更高结温下。从图6还可以看出，电流密度越高，新型CSTBT结构导通压降的改善越明显，因此器件工作于过流(surge current)状态时，导通压降的改善更明显。
本发明提供的CSTBT结构，去除了Plugged Cell区域的P型基区7，但是并不影响器件的反向耐压性能。图7和图8分别是传统和新型1200V CSTBT在室温耐压1200V时(Tj＝25℃，Vge＝0V，Vce＝1200V)电场分布的二维数值模拟结果。可以看出，两种CSTBT的最高电场强度的数值和位置完全相同。也就是说，二者的耐压特性完全相同。
CSTBT的Plugged Cell结构可以起到降低米勒电容的作用。本发明提供的CSTBT结构，去除了Plugged Cell区域的P型基区7，但是并不影响器件的米勒电容。图9是两种1200V CSTBT米勒电容二维数值模拟结果。电容测试条件为：Tj＝25℃，Vge＝0V，f＝1.0MHz。可以看出，两种CSTBT的米勒电容曲线完全重合。
CSTBT的Plugged Cell结构还可以起到降低短路电流振荡的作用。本发明提供的CSTBT结构，去除了Plugged Cell区域的P型基区7，进一步降低了短路电流振荡。图10和图11分别是传统和新型1200V CSTBT短路电流二维数值模拟结果。短路电流测试所采用的两种1200V CSTBT芯片有效面积均为0.5cm2。短路电流测试条件均为：Tj＝125℃，栅电阻(Rg)＝5ohm，Vce保持600V，Vge从0V升高到15V。对比图10和图11可以看出，短路电流如下表所示：
| 传统CSTBT结构 | 本发明的CSTBT结构 | |
| 短路电流峰值 | 794A | 601.5A |
| 短路电流稳定值 | 714A | 587A |
由此可见，本发明提供的CSTBT结构可以显著的降低短路电流的峰值和稳定值。
为了对比两种CSTBT的动态开关特性，还进行了开关电路的二维数值模拟。图12是用来测试的硬开关(hard switching)电路。电路由IGBT和回流二极管(free wheeling diode)，负载电感(LLoad)和母线电压(Vbus)组成。IGBT的栅极由驱动电路(driver)通过栅电阻(Rg)控制。IGBT还具有寄生电感(Lg，Lc和Le)。
图13-15和图16-18分别是传统和新型1200V CSTBT开通波形的二维数值模拟结果。所采用的两种1200V CSTBT芯片有效面积均为0.5cm2，母线电压＝600V，负载电流为75A，两种CSTBT配有完全相同的回流二极管。开通性能，包括开通能耗(Eon)和开通电流尖峰(Ipeak)如下表所示：
由此可见，本发明提供的CSTBT结构降低了开通电流峰值，这是因为新结构CSTBT开通过程中电流上升速率(di/dt)比较低，降低了回流二极管的反向恢复电流。所以，新结构CSTBT提高了器件的可靠性并且降低了二极管的能耗，但是因此也导致开通能耗略有增加。
图19-21和图22-24分别是传统和新型1200V CSTBT关断波形的二维数值模拟结果。所采用的两种1200V CSTBT芯片有效面积均为0.5cm2，母线电压＝600V，负载电流为75A，两种CSTBT配有完全相同的回流二极管。关断性能，包括关断能耗(Eoff)和关断电压尖峰(Vce peak)如下表所示：
由此可见，本发明提供的CSTBT结构降低了关断电压尖峰，这是因为新结构CSTBT关断过程中电压上升速率(dv/dt)比较低，降低了关断电压峰值。所以，新结构CSTBT提高了器件的可靠性，但是因此也导致关断能耗略有增加。本发明提供的CSTBT结构(图3)和专利US8507945中Fig.54所示的结构相似但是有明显不同。首先，US8507945中Fig.54所示的结构中，Plugged Cell区域的多晶硅通过多晶硅桥(poly bridge)相连。而本发明提供的CSTBT结构中，Plugged Cell区域的多晶硅之间不存在poly bridge。其次，两者的工艺实现有所不同：US8507945中Fig.54所示的结构中，Plugged Cell区域的多晶硅通过polybridge相连，带来的好处是P型基区7的离子注入工艺可以利用poly bridge做为掩膜(mask)，实现自对准(self-aligned)工艺，因此可以节省掉P型基区注入的光刻版。但是poly bridge突出硅表面，增大了器件表面的高度差，增加了平坦化工艺的难度。最后，本发明提供的CSTBT结构和US8507945中Fig.54所示的结构的电学性能也不相同。为了方便对比两者的电学性能，根据US8507945中Fig.54所示的结构另外画出了CSTBT结构图25。图25和图3的区别在于图25中Plugged Cell区域的多晶硅通过poly bridge相连，而图3中Plugged Cell区域的多晶硅之间不存在poly bridge。图26是图25结构的1200V CSTBT短路电流二维数值模拟结果。对比图26和图11可以看出，短路电流如下表所示：
| 图25的CSTBT结构 | 本发明的CSTBT结构 | |
| 短路电流峰值 | 638.5A | 601.5A |
| 短路电流稳定值 | 594A | 587A |
由此可见，本发明提供的CSTBT结构的短路电流的峰值和稳定值均更低。综上所述，本发明提供的CSTBT结构(图3)和US8507945中Fig.54所示的结构相似，但是在结构、工艺实现和电学性能三方面有明显不同。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.具有优化嵌入原胞结构的CSTBT器件，包括背面的金属集电极(13)、P型集电极(12)、N型场终止层(11)和N‐漂移区(10)，所述器件顶部包括有源原胞和嵌入原胞两种区域，其中：有源原胞区域的沟槽结构由相互接触的多晶硅(6)和栅氧化层(9)组成，多晶硅(6)和器件的栅电极相连，有源原胞区域的沟槽旁边包括P型基区(7)和CS层(8)，P型基区(7)上面还设有N+发射区(1)和P+接触区(2)，N+发射区(1)和P+接触区(2)通过介质层(4)中的窗口和金属发射极(5)相连接；嵌入原胞区域的沟槽结构由多晶硅(3)和栅氧化层(9)组成，多晶硅(3)和金属发射极(5)都和发射极电极相连接，嵌入原胞区域的沟槽之间具有CS层(8)；
其特征在于：嵌入原胞区域的沟槽之间、CS层(8)的上方用N‐漂移区(10)替代P型基区(7)，且嵌入原胞区域的多个沟槽内的多晶硅(3)之间没有多晶硅桥相连，且嵌入原胞区域的多个沟槽内的多晶硅(3)不延伸到沟槽之外。
2.根据权利要求1所述的具有优化嵌入原胞结构的CSTBT器件，其特征在于：有源原胞和嵌入原胞区域所包含的沟槽数目比例根据设计要求确定。
3.根据权利要求1所述的具有优化嵌入原胞结构的CSTBT器件，其特征在于：原胞结构形状是条形、圆形或者多边形。
4.根据权利要求1所述的具有优化嵌入原胞结构的CSTBT器件，其特征在于：所采用的半导体材料是硅、碳化硅或者氮化镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410199352.4A CN103956379B (zh) | 2014-05-09 | 2014-05-09 | 具有优化嵌入原胞结构的cstbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410199352.4A CN103956379B (zh) | 2014-05-09 | 2014-05-09 | 具有优化嵌入原胞结构的cstbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103956379A CN103956379A (zh) | 2014-07-30 |
| CN103956379B true CN103956379B (zh) | 2017-01-04 |
Family
ID=51333630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410199352.4A Active CN103956379B (zh) | 2014-05-09 | 2014-05-09 | 具有优化嵌入原胞结构的cstbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103956379B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068742B (zh) * | 2015-03-02 | 2020-04-21 | 常州中明半导体技术有限公司 | 具有不连续p型基区嵌入原胞结构的半导体器件 |
| CN106960867B (zh) * | 2016-01-08 | 2020-04-21 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
| CN107863383B (zh) * | 2016-09-22 | 2021-05-07 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
| CN107731898B (zh) * | 2017-10-20 | 2020-09-15 | 电子科技大学 | 一种cstbt器件及其制造方法 |
| JP7143085B2 (ja) * | 2018-01-31 | 2022-09-28 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
| CN108389901B (zh) | 2018-04-24 | 2020-07-31 | 四川大学 | 一种载流子存储增强型超结igbt |
| CN109671626B (zh) * | 2018-12-12 | 2021-09-28 | 吉林华微电子股份有限公司 | 具有负反馈电容的igbt器件及制作方法 |
| CN110429134B (zh) * | 2019-08-02 | 2023-03-24 | 扬州国扬电子有限公司 | 一种具有非对称原胞的igbt器件及制备方法 |
| CN112260525B (zh) * | 2020-10-10 | 2022-06-03 | 上海金脉电子科技有限公司 | Igbt驱动拓扑电路及其软开关电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1187839C (zh) * | 2001-01-19 | 2005-02-02 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227251A (ja) * | 2007-03-14 | 2008-09-25 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ |
| WO2013007654A1 (en) * | 2011-07-14 | 2013-01-17 | Abb Technology Ag | Insulated gate bipolar transistor |
-
2014
- 2014-05-09 CN CN201410199352.4A patent/CN103956379B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1187839C (zh) * | 2001-01-19 | 2005-02-02 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103956379A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103956379B (zh) | 具有优化嵌入原胞结构的cstbt器件 | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| CN103094332B (zh) | 一种绝缘栅双极晶体管 | |
| CN102610643A (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN102945804B (zh) | 一种沟槽栅型igbt芯片制作方法 | |
| CN106449741B (zh) | 一种绝缘栅双极型晶体管器件结构 | |
| CN107275381A (zh) | 一种双重载流子存储增强的igbt | |
| CN105576025A (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN204632762U (zh) | 结终端延伸的终端版图结构及其终端结构 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN108493242A (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
| CN102969351B (zh) | 一种平面栅型igbt芯片 | |
| CN107425056A (zh) | 一种绝缘栅双极型晶体管器件 | |
| CN102637733B (zh) | 一种超结绝缘栅双极型晶体管 | |
| CN107068742B (zh) | 具有不连续p型基区嵌入原胞结构的半导体器件 | |
| CN106960867B (zh) | 一种绝缘栅双极型晶体管器件 | |
| CN107863383B (zh) | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN109346517B (zh) | 一种碳化硅mos栅控晶闸管 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |