CN109671626B - 具有负反馈电容的igbt器件及制作方法 - Google Patents
具有负反馈电容的igbt器件及制作方法 Download PDFInfo
- Publication number
- CN109671626B CN109671626B CN201811521396.9A CN201811521396A CN109671626B CN 109671626 B CN109671626 B CN 109671626B CN 201811521396 A CN201811521396 A CN 201811521396A CN 109671626 B CN109671626 B CN 109671626B
- Authority
- CN
- China
- Prior art keywords
- layer
- negative feedback
- groove
- semiconductor
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 25
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 22
- 230000000873 masking effect Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000243 solution Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种具有负反馈电容的IGBT器件及制作方法，涉及半导体器件技术领域，包括N型单晶硅、多晶硅电极、P+层、金属层、沟槽形电容的绝缘氧化层、CS电荷存储层以及半导体的P阱区；多晶硅电极通过沟槽形电容的绝缘氧化层与CS电荷存储层以及N型单晶硅形成沟槽形负反馈电容；多晶硅电极以及P+层通过金属层与半导体的P阱区进行欧姆接触；负反馈电容进行充放电时，充放电电流通过半导体的P阱区形成压降，该方式通过在IGBT原胞中设置沟槽形负反馈电容降低了米勒电容的产生的偏压，提高了IGBT器件的开关性能。
Description
技术领域
本发明涉及半导体器件技术领域，尤其是涉及一种具有负反馈电容的IGBT器件及制作方法。
背景技术
绝缘栅双极型晶体管(Insulated gate bipolar transistor，简称IGBT)是由双极型晶体管(Bipolar Junction Transistor，简称BJT)和绝缘栅型场效应管(Metal OxideSemiconductor Metal Oxide Semiconductor FET，简称MOSFET)组成的复合型功率半导体器件，具有MOSFET的高输入阻抗和BJT的低导通压降的特点，目前被广泛应用在变流系统、变频器、开关电源、牵引传动等领域。
IGBT原胞中的米勒电容，在IGBT器件开关工作的过程中，不仅会增加驱动功耗，而且会降低器件的开关速度，增加开关损耗，且易受电磁干扰，使栅电压产生振荡，特别是在并联快恢复二极管时以及IGBT在桥电路中应用时，会产生异常振荡，严重影响IGBT的开关工作性能。
现有改进方法是在外电路中增加栅极电阻、增加栅极与发射极电容、栅极增加负电源、栅极电压有源钳位等方式，使得IGBT的驱动电路变得复杂。
发明内容
有鉴于此，本发明的目的在于提供一种具有负反馈电容的IGBT器件及制作方法，以改善现有技术中IGBT的驱动电路设计复杂的问题。
第一方面，本发明实施例提供了一种具有负反馈电容的IGBT器件，包括：N型单晶硅、多晶硅电极、P+层、金属层、沟槽形电容的绝缘氧化层、CS电荷存储层以及半导体的P阱区；多晶硅电极通过沟槽形电容的绝缘氧化层与CS电荷存储层以及N型单晶硅形成沟槽形负反馈电容；多晶硅电极以及P+层通过金属层与半导体的P阱区进行欧姆接触；沟槽形负反馈电容进行充放电时，充放电电流通过半导体的P阱区形成压降。
进一步地，沟槽形负反馈电容为原胞结构。
进一步地，沟槽形负反馈电容位于发射极以及集电极之间。
进一步地，半导体的P阱区中设置有第一沟槽以及第二沟槽。
进一步地，第一沟槽中形成沟槽形负反馈电容。
进一步地，第二沟槽中形成米勒电容。
第二方面，本发明实施例还提供一种具有负反馈电容的IGBT器件制作方法，方法包括：在N型单晶硅表面注入磷，并扩散成CS电荷存储层；对CS电荷存储层进行氧化或CVD淀积工艺形成氧化层，并对氧化层光刻、刻蚀，形成沟槽刻蚀氧化物掩蔽膜；在CS电荷存储层以及氧化物掩蔽膜间进行沟槽刻蚀；对沟槽进行牺牲氧化，以去除沟槽刻蚀损伤以及多余的氧化物掩蔽膜，并对沟槽进行栅氧化工艺形成栅氧化层；在栅氧化层的外围淀积掺杂栅极多晶硅；对栅极多晶硅进行刻蚀；在CS电荷存储层注入P型杂质并推结形成半导体的P阱区；通过光刻工艺，在半导体的P阱区形成N+源区；通过光刻工艺，在栅极多晶硅上部形成光刻胶掩蔽层，对沟槽中的栅极多晶硅进行刻蚀，形成沟槽形电容的多晶硅电极；腐蚀沟槽侧壁的氧化层，形成沟槽形电容的绝缘氧化层；对半导体的P阱区进行P+注入，形成P+层；对多晶硅电极进行溅射金属，刻蚀表面金属，形成多晶硅电极以及P+层与半导体的P阱区进行欧姆接触的金属层；淀积氧化层，光刻刻蚀，形成多晶硅电极与发射极，以及栅极多晶硅与发射极的氧化物绝缘层；对绝缘氧化层进行淀积金属，形成金属电极。
本发明实施例提供的技术方案带来了以下有益效果：
本发明实施例提供的一种具有负反馈电容的IGBT器件及制作方法，包括：N型单晶硅、多晶硅电极、P+层、金属层、沟槽形电容的绝缘氧化层、CS电荷存储层以及半导体的P阱区，其中，多晶硅电极通过沟槽形电容的绝缘氧化层与CS电荷存储层以及N型单晶硅形成沟槽形负反馈电容，此外，多晶硅电极以及P+层通过金属层与半导体的P阱区进行欧姆接触，当沟槽形负反馈电容进行充放电时，充放电电流通过半导体的P阱区形成压降，因此，通过在IGBT原胞中设置沟槽形负反馈电容降低了对米勒电容产生的偏压，提高了IGBT器件的开关性能，以使现有技术中驱动电路设计复杂的问题得到改善。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种具有负反馈电容的IGBT器件的结构示意图；
图2为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤一形成的IGBT的剖视图；
图3为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤二形成的IGBT的剖视图；
图4为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤三形成的IGBT的剖视图；
图5为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤四形成的IGBT的剖视图；
图6为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤五形成的IGBT的剖视图；
图7为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤六形成的IGBT的剖视图；
图8为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤七形成的IGBT的剖视图；
图9为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤八形成的IGBT的剖视图；
图10为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤九形成的IGBT的剖视图；
图11为本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤十成的IGBT的剖视图；
图12本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤十一形成的IGBT的剖视图；
图13本发明实施例提供的具有负反馈电容的IGBT器件制作方法中步骤十二形成的IGBT的剖视图。
图标：1-氧化物掩蔽层；2-CS电荷存储层；3-N型单晶硅；4-栅氧化层；4a-沟槽形电容的绝缘氧化层；5-栅极多晶硅；5a-多晶硅电极；6-半导体的P阱区；7-N+源区；8-光刻胶掩蔽膜；9-P+层；10-金属层；11-氧化物绝缘层；12-金属电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，现有的IGBT在工作过程中，由于米勒电容的影响，不仅会增加驱动功耗，而且会降低器件的开关速度，增加开关损耗，严重影响IGBT的工作性能，基于此，本发明实施例提供的一种具有负反馈电容的IGBT器件及制作方法，以改善现有技术中驱动电路设计复杂的问题。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种具有负反馈电容的IGBT器件及制作方法进行详细介绍。
实施例一：
本发明实施例提供一种有负反馈电容的IGBT器件的结构，如图1所示，该器件包括：N型单晶硅3、多晶硅电极5a、P+层9、金属层10、沟槽形电容的绝缘氧化层4a、CS电荷存储层2以及半导体的P阱区6，上述的结构与本发明的改进点相关，此外IGBT器件还包括：栅氧化层4、栅极多晶硅5、N+源区7、氧化物绝缘层11以及金属电极12。
具体地，多晶硅电极5a通过沟槽形电容的绝缘氧化层4a与CS电荷存储层2以及N型单晶硅3形成沟槽形负反馈电容；多晶硅电极5a以及P+层9通过金属层10与半导体的P阱区6进行欧姆接触；沟槽形负反馈电容进行充放电时，充放电电流通过氧化物绝缘层11在半导体的P阱区6形成压降。
其中，沟槽形负反馈电容位于发射极以及集电极之间，沟槽形负反馈电容一端与IGBT的集电极C相连，另一端与半导体的P阱区相连，通过阱区的体电阻后与IGBT的发射极相连。沟槽形负反馈电容设置在半导体的P阱区的沟槽中，其中，半导体的P阱区的沟槽包括：第一沟槽以及第二沟槽，第一沟槽中形成沟槽形负反馈电容，第二沟槽中形成米勒电容。
当IGBT上的电压增加时，集电极对沟槽形负反馈电容进行充电，因存在P阱区体电阻，沟槽形负反馈电容充电电流对半导体的P阱区产生正电位，使栅极对发射极的电压差降低，从而降低了米勒电容对栅极电压的影响，进而抑制栅极电压以及集电极电压的振荡。沟槽形负反馈电容相对栅极是负电压反馈电容，所以在IGBT的短路冲击情况下，可以抑制栅压的增加，减缓冲击电流的增加，此外，沟槽形负反馈电容为原胞结构设置在IGBT器件的原胞中，与在栅极外电路中加负电压的方法比，对IGBT开关性能的改进效果更好且增加了IGBT工作的稳定性。
需要说明的是，在实际需要时，可以根据需求将半导体的P阱区的深度加深，从而增加沟槽形负反馈电容对发射极的电阻，提高沟槽形负反馈电容对栅电极电压的负反馈效果。也可将沟槽形负反馈电容多晶硅电极以上的沟槽宽度加宽，有利于沟槽形负反馈电容的金属层的淀积以及沟槽形负反馈电容到发射极的P阱区的电阻稳定，提高沟槽形负反馈电容对栅电极电压的负反馈效果。
进一步地，半导体的P阱区的沟槽的深度范围为1um-8um，即第一沟槽和第二沟槽的深度可以设置在1um-8um之间，其中第一沟槽以及第二沟槽的深度可以根据实际需要进行设定，可以设置为深度相同，也可以设置为深度不同，如：根据实际需求将第一沟槽的深度和第二沟槽的深度均设置为5um，或根据实际需求第一沟槽的深度设置为5um，第二沟槽的深度设置为8um。
此外，半导的P阱区的沟槽的宽度范围为0.5um-1.5um，即第一沟槽和第二沟槽的宽度可以设置在0.5um-1.5um之间，其中第一沟槽以及第二沟槽的宽度可以根据实际需要进行设定，可以设置为宽度相同，也可以设置为宽度不同，如：根据实际需求将第一沟槽的宽度和第二沟槽的宽度均设置为0.7um，或根据实际需求第一沟槽的宽度设置为1.0um，第二沟槽的宽度设置为0.7um。
本发明实施例提供的一种具有负反馈电容IGBT器件，包括N型单晶硅、多晶硅电极、P+层、金属层、沟槽形电容的绝缘氧化层、CS电荷存储层以及半导体的P阱区；多晶硅电极通过沟槽形电容的绝缘氧化层与CS电荷存储层以及N型单晶硅形成沟槽形负反馈电容；多晶硅电极以及P+层通过金属层与半导体的P阱区进行欧姆接触；沟槽形负反馈电容进行充放电时，充放电电流通过半导体的P阱区形成压降，该方式通过在IGBT原胞中设置沟槽形负反馈电容降低了米勒电容的产生的偏压，提高了IGBT器件的开关性能。
实施例二：
本发明实施例提供具有负反馈电容的IGBT器件制作方法，其中，在N型单晶硅3表面注入磷，并扩散成CS电荷存储层2，对CS电荷存储层2进行氧化或CVD淀积工艺形成氧化层，并对氧化层光刻、刻蚀，形成沟槽刻蚀氧化物掩蔽膜1，如图2所示，具体而言N型单晶硅片还可以为N型外延片。
参见图3，在CS电荷存储层2以及氧化物掩蔽膜间1进行沟槽刻蚀，其中，沟槽T1、T2的深度和宽度均可不同，刻蚀的深度可以为1.0um-8.0um，刻蚀的宽度可以为0.5um-1.5um。
图4所示为对沟槽进行牺牲氧化，以去除沟槽刻蚀损伤以及多余的氧化物掩蔽膜，并对沟槽进行栅氧化工艺形成栅氧化层4。
图5所示为在栅氧化层4的外围淀积掺杂栅极多晶硅5。图6所示为对多晶硅5进行刻蚀。图7所示为在CS电荷存储层2注入P型杂质并推结形成半导体的P阱区6。
图8所示为通过光刻工艺，在半导体的P阱区6形成N+源区7，具体而言是通过光刻工艺，形成N+源区的注入窗口，实现N+源区局部磷杂质注入形成N+源区。
图9所示为通过光刻工艺，在栅极多晶硅5上部形成光刻胶掩蔽层8，对沟槽中的栅极多晶硅5进行刻蚀，形成沟槽形负反馈电容的多晶硅电极5a。图10所示为腐蚀沟槽侧壁的氧化层，形成沟槽形负反馈电容的绝缘氧化层4a。
图11所示为对半导体的P阱区6进行P+注入，形成P+层9。通过退火工艺将注入的P+进行激活，以便进行有效的掺杂形成P+层，其中，P+层是沟槽形电容与半导体的P阱区进行接触的区域以及半导体的P阱区与发射极接触区域。图12所示为对多晶硅电极5a进行溅射金属，刻蚀表面金属，形成多晶硅电极5a以及P+层9与半导体的P阱区6进行欧姆接触的金属层10。
图13所示为淀积氧化层，光刻刻蚀，形成多晶硅电极与发射极，以及栅极多晶硅与发射极的氧化物绝缘层11。对氧化物绝缘层11进行淀积金属，形成金属电极12，最后得到本实施例一中的IGBT器件如图1所示。
通过上述实施例制作出具有负反馈电容的IGBT器件，该器件通过在IGBT原胞中设置沟槽形负反馈电容降低了米勒电容的产生的偏压，提高了IGBT器件的开关性能。
本发明实施例提供的具有负反馈电容的IGBT器件制作方法，与上述实施例提供的具有负反馈电容的IGBT器件具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (6)
1.一种具有负反馈电容的IGBT器件，其特征在于，包括：N型单晶硅、多晶硅电极、P+层、金属层、沟槽形电容的绝缘氧化层、CS电荷存储层、以及半导体的P阱区；
所述多晶硅电极通过所述沟槽形电容的绝缘氧化层与所述CS电荷存储层以及所述N型单晶硅形成沟槽形负反馈电容；
所述沟槽形负反馈电容位于发射极以及集电极之间；
所述多晶硅电极以及所述P+层通过所述金属层与所述半导体的P阱区进行欧姆接触；
所述沟槽形负反馈电容进行充放电时，充放电电流通过所述半导体的P阱区形成压降。
2.根据权利要求1所述的具有负反馈电容的IGBT器件，其特征在于，所述沟槽形负反馈电容为原胞结构。
3.根据权利要求1所述的具有负反馈电容的IGBT器件，其特征在于，所述半导体的P阱区中设置有第一沟槽以及第二沟槽。
4.根据权利要求3所述的具有负反馈电容的IGBT器件，其特征在于，所述第一沟槽中形成所述沟槽形负反馈电容。
5.根据权利要求3所述的具有负反馈电容的IGBT器件，其特征在于，所述第二沟槽中形成米勒电容。
6.一种具有负反馈电容的IGBT器件制作方法，其特征在于，所述方法包括：
在N型单晶硅表面注入磷，并扩散成CS电荷存储层；
对所述CS电荷存储层进行氧化或CVD淀积工艺形成氧化层，并对所述氧化层光刻、刻蚀，形成沟槽刻蚀氧化物掩蔽膜；
在所述CS电荷存储层以及所述氧化物掩蔽膜间进行沟槽刻蚀；
对所述沟槽进行牺牲氧化，以去除所述沟槽刻蚀损伤以及多余的所述氧化物掩蔽膜，并对所述沟槽进行栅氧化工艺形成栅氧化层；
在所述栅氧化层的外围淀积掺杂栅极多晶硅；
对所述栅极多晶硅进行刻蚀；
在所述CS电荷存储层注入P型杂质并推结形成半导体的P阱区；
通过光刻工艺，在所述半导体的P阱区形成N+源区；
通过光刻工艺，在所述栅极多晶硅上部形成光刻胶掩蔽层，对所述沟槽中的栅极多晶硅进行刻蚀，形成沟槽形电容的多晶硅电极；
腐蚀所述沟槽侧壁的氧化层，形成沟槽形电容的绝缘氧化层；
对所述半导体的P阱区进行P+注入，形成P+层；
对所述多晶硅电极进行溅射金属，刻蚀表面金属，形成所述多晶硅电极以及所述P+层与所述半导体的P阱区进行欧姆接触的金属层；
淀积氧化层，光刻刻蚀，形成所述多晶硅电极与发射极，以及栅极多晶硅与发射极的氧化物绝缘层；
对所述氧化物绝缘层进行淀积金属，形成金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811521396.9A CN109671626B (zh) | 2018-12-12 | 2018-12-12 | 具有负反馈电容的igbt器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811521396.9A CN109671626B (zh) | 2018-12-12 | 2018-12-12 | 具有负反馈电容的igbt器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109671626A CN109671626A (zh) | 2019-04-23 |
| CN109671626B true CN109671626B (zh) | 2021-09-28 |
Family
ID=66144310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811521396.9A Active CN109671626B (zh) | 2018-12-12 | 2018-12-12 | 具有负反馈电容的igbt器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671626B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527315A (zh) * | 2008-03-06 | 2009-09-09 | 开益禧有限公司 | 功率半导体器件及其制造方法 |
| CN103325681A (zh) * | 2012-03-20 | 2013-09-25 | 宁波敏泰光电科技有限公司 | 一种离子自对准注入的超结mosfet及其制造方法 |
| JP2015201615A (ja) * | 2014-03-31 | 2015-11-12 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN106783611A (zh) * | 2017-03-21 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 |
| CN106783977A (zh) * | 2017-01-05 | 2017-05-31 | 江苏中科君芯科技有限公司 | 用于兼顾igbt短路能力与开关速度的版图结构 |
| CN107507861A (zh) * | 2017-06-19 | 2017-12-22 | 西安电子科技大学 | 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683346B2 (en) * | 2001-03-09 | 2004-01-27 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge |
| JP2008053397A (ja) * | 2006-08-24 | 2008-03-06 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US8564057B1 (en) * | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US8445956B2 (en) * | 2007-02-28 | 2013-05-21 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device and semiconductor device |
| CN100527606C (zh) * | 2007-04-25 | 2009-08-12 | 山东新风光电子科技发展有限公司 | 一种线性放大器及其大功率脉冲电源 |
| US20150061008A1 (en) * | 2009-11-13 | 2015-03-05 | Maxim Integrated Products, Inc. | Ldmosfet having a bridge region formed between two gate electrodes |
| CN102263133B (zh) * | 2011-08-22 | 2012-11-07 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
| TWI462295B (zh) * | 2011-11-15 | 2014-11-21 | Anpec Electronics Corp | 溝渠型功率電晶體元件及其製作方法 |
| WO2015141327A1 (ja) * | 2014-03-19 | 2015-09-24 | 富士電機株式会社 | 半導体装置 |
| CN103956379B (zh) * | 2014-05-09 | 2017-01-04 | 常州中明半导体技术有限公司 | 具有优化嵌入原胞结构的cstbt器件 |
| CN104952920A (zh) * | 2015-06-30 | 2015-09-30 | 淄博美林电子有限公司 | 一种沟槽式igbt芯片 |
| CN106711204B (zh) * | 2015-11-12 | 2021-01-22 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN105355656B (zh) * | 2015-11-23 | 2019-02-15 | 江苏物联网研究发展中心 | 能降低米勒电容的超结igbt器件 |
| CN105679668A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的制造方法 |
| CN105789288B (zh) * | 2016-03-15 | 2019-05-03 | 江苏中科君芯科技有限公司 | 具有集成栅源电容的igbt器件 |
| CN107425056A (zh) * | 2016-05-24 | 2017-12-01 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
| CN106209709B (zh) * | 2016-07-15 | 2019-03-19 | 中国电子科技集团公司第五十八研究所 | 一种适用于高速串行接口的线性均衡器 |
| CN105977157A (zh) * | 2016-07-25 | 2016-09-28 | 吉林华微电子股份有限公司 | 一种igbt器件的制造方法及其器件 |
| CN108010964B (zh) * | 2017-11-29 | 2020-09-08 | 吉林华微电子股份有限公司 | 一种igbt器件及制造方法 |
| CN107994069B (zh) * | 2017-12-29 | 2024-03-15 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
-
2018
- 2018-12-12 CN CN201811521396.9A patent/CN109671626B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527315A (zh) * | 2008-03-06 | 2009-09-09 | 开益禧有限公司 | 功率半导体器件及其制造方法 |
| CN103325681A (zh) * | 2012-03-20 | 2013-09-25 | 宁波敏泰光电科技有限公司 | 一种离子自对准注入的超结mosfet及其制造方法 |
| JP2015201615A (ja) * | 2014-03-31 | 2015-11-12 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN106783977A (zh) * | 2017-01-05 | 2017-05-31 | 江苏中科君芯科技有限公司 | 用于兼顾igbt短路能力与开关速度的版图结构 |
| CN106783611A (zh) * | 2017-03-21 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 |
| CN107507861A (zh) * | 2017-06-19 | 2017-12-22 | 西安电子科技大学 | 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671626A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113808951B (zh) | 一种抗电磁干扰超结mos器件及其制造方法 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN103824883A (zh) | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 | |
| CN114664929A (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN109671626B (zh) | 具有负反馈电容的igbt器件及制作方法 | |
| CN117476746A (zh) | 一种屏蔽栅沟槽mos器件及其制备方法、芯片 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN111725306A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN114141859A (zh) | 一种通过多晶硅条提高可靠性的mos器件及其制造方法 | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN211088282U (zh) | 一种快恢复二极管 | |
| JP3435632B2 (ja) | 双方向電流阻止機能を有する電界効果トランジスタ及びその製造方法 | |
| CN221176228U (zh) | 降低制造成本的高可靠性半导体器件 | |
| CN217903127U (zh) | 一种屏蔽栅功率mosfet | |
| CN117497568B (zh) | 具有左右栅结构的sgtmos器件及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |