CN103875074B - 绝缘栅晶体管及其生产方法 - Google Patents

绝缘栅晶体管及其生产方法 Download PDF

Info

Publication number
CN103875074B
CN103875074B CN201280034940.1A CN201280034940A CN103875074B CN 103875074 B CN103875074 B CN 103875074B CN 201280034940 A CN201280034940 A CN 201280034940A CN 103875074 B CN103875074 B CN 103875074B
Authority
CN
China
Prior art keywords
layer
gate electrode
electrode
base layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280034940.1A
Other languages
English (en)
Other versions
CN103875074A (zh
Inventor
M.拉希莫
M.安登纳
C.科瓦斯塞
A.科普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN103875074A publication Critical patent/CN103875074A/zh
Application granted granted Critical
Publication of CN103875074B publication Critical patent/CN103875074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文提供了在发射极侧(11)上的发射极电极(2)与在集电极侧(15)上的集电极电极(25)之间具有层的IGBT，包括：‑第一传导率类型的漂移层(8)，‑基极层(5)，其电接触发射极电极(2)并且与漂移层(8)完全分隔，‑第一源极区域(7)，其布置在基极层(6)上朝向发射极侧(11)并且电接触发射极电极(2)，‑第一沟槽栅电极(3)，其对基极层(5)横向布置并且通过第一绝缘层(31)与基极层(5)、第一源极区域(7)和漂移层(8)分隔，其中沟道可在发射极电极(2)、第一源极区域(7)、基极层(5)与漂移层(8)之间形成，‑第二绝缘层(32)，其布置在第一沟槽栅电极(3)之上，‑增强层(6)，其至少在与发射极侧(11)平行的平面中分隔基极层(5)和漂移层(8)，‑接地栅电极(4)，其包括第二接地沟槽栅电极(41)和导电层(42)，其中，第二沟槽栅电极(41)对基极层(5)横向布置，并且第二沟槽栅电极(41)通过第三绝缘层(43)与基极层(5)、增强层(6)和漂移层(8)分隔，其中，导电层(42)覆盖第二沟槽栅电极(41)，并且延伸到其外至少到在基极层(5)上方的区域，其中，导电层(42)通过第四电绝缘层(44)与基极层(5)分隔；以及其中，导电层(42)接触第二沟槽栅电极(41)，‑第五绝缘层(45)，其布置在第二沟槽栅电极(41)之上，第五绝缘层(45)具有凹口(47)，使得导电层(42)电接触发射极电极(2)。

Description

绝缘栅晶体管及其生产方法
技术领域
本发明涉及功率半导体器件领域。它涉及本申请所述的绝缘栅双极和本申请所述的制造方法。
背景技术
图1示出带有平面栅电极的现有技术IGBT 120。IGBT 120是带有四层结构的器件，这些层布置在发射极侧11上的发射极电极2与集电极侧15上的集电极电极25之间，集电极侧布置在发射极侧11的对面。(n)掺杂漂移层8布置在发射极侧11与集电极侧15之间。p掺杂基极层5布置在漂移层8与发射极电极2之间，基极层5与发射极电极2直接电接触。n掺杂源极区域7布置在嵌入平面基极层5的发射极侧11上，并且接触发射极电极2。
平面栅电极31布置在发射极侧11之上。平面栅电极31通过第一绝缘层34与基极层5、第一源极区域7和漂移层8电绝缘。存在第三绝缘层38布置在平面栅电极31与发射极电极2之间。在集电极侧上，集电极层9布置在漂移层8与集电极电极25之间。
此类平面MOS单元设计在应用到BiMOS类型开关概念时展示了多个缺点。由于多个效应原因，器件具有高通态损耗。平面设计提供横向MOS沟道，沟道受到单元附近载流子扩张（也称为JFET效应）影响。因此，平面单元显示低载流子增强。此外，由于横向沟道设计原因，平面设计也由于MOS沟道外的横向电子扩张的原因而经受空穴排流效应（hole draineffect ，PNP效应）。单元之间的区域为PiN二极管部分提供强电荷增强。然而，此PiN效应只能显示在低单元封装密度（区域内少量的单元）的高电压器件中的积极影响。为实现降低的沟道电阻，平面器件变得带有更小的单元封装密度，并且这只能够通过窄间距（两个单元之间的距离）补偿，由此降低了PiN效应。
通过引入包围平面基极层的n掺杂增强层，高损耗已得以降低。
关于阻断能力，平面设计由于在单元中和在单元之间的低峰值场原因而提供良好的阻断能力。
平面设计能够具有在栅电极下方的大MOS累积区域和大的关联电容。不过，由于在在单元之间应用场氧化物类型层以降低密勒电容原因，器件显示了良好的可控性。因此，能够为平面设计实现良好的可控性和低交换损耗。
此外，能够轻松调整平面设计中的单元密度以用于要求的短路电流。
因此，将所有上面提及的效应考虑在内，现有技术平面单元应用极窄的单元和与场氧化物层的宽间距。
作为平面设计的备选，引入了具有如图2所示沟槽MOS单元设计的现有技术IGBT130，其中，通过第一绝缘层34，沟槽栅电极3与基极层5、第一源极区域7和漂移层8电绝缘。沟槽栅电极3布置在相同平面上并且横向于基极层5，并且比基极层5更深地延伸到漂移层8中。
通过此沟槽栅电极设计，通态损耗更低，这是因为沟槽设计提供垂直MOS沟道，这在垂直方向提供了电子的增强注入，并且在单元附近没有经受电荷扩张（所谓的JFET效应）的缺陷。因此，沟槽单元显示了相对更低的损耗的改进很多的载流子增强。由于垂直沟道设计的原因，沟槽也由于MOS沟道外改进的电子扩张原因而提供更小的空穴排流效应（PNP效应）。在沟槽的底部，有为PIN二极管部分提供强电荷增强的累积层。因此，宽和/或深的沟槽显示了最佳性能。沟槽设计提供大的单元封装密度，用于降低了沟道电阻。然而，沟槽设计由于高峰值电场原因而在沟槽的底角附近经受更低的阻断能力。沟槽设计具有大的MOS累积区域和关联电容，且难以在沟槽中应用场氧化物类型层以降低密勒电容。因此，器件导致差的可控性和高交换损耗。此外，沟槽设计中的高单元密度将导致高短路电流。
为降低上面提及的效应，沟槽栅电极已变得宽且深，而单元要变窄，以便降低损耗并且能够保持短路电流低。然而，此类沟槽难以加工，并且将仍经受差的可控性。
在图3所示另外的现有技术概念中，已应用具有带间距沟槽栅电极300设计的IGBT140，其中，在单元之间插入MOS区域。两个沟槽栅电极3通过由与沟槽栅电极相同的材料制成的层连接，由此形成其中布置了基极层的一部分的下方区域，但在此MOS区域中没有源极区域或基极层到发射极电极的接触可用。然而，由于在交换期间从有间距区域的慢场扩张（图3）原因，此类器件产生了差的阻断属性和高交换损耗。
在图4所示另一方案中，空沟槽单元110已被引入另一现有技术IGBT 150中，其中，有源单元100和空单元110以交替方式布置。基极层5和第一源极区域7没有到空单元110中发射极电极2的接触，然而，对有间距沟槽设计提及的那些问题类似的问题却适用。对于此设计，可在漂移层8与基极层5之间引入n掺杂增强层以便降低通态损耗。
在JP 2011-40586中，描述了具有沟槽栅电极的另一现有技术IGBT 160。在两个有源沟槽3之间，布置了具有相同导电多晶硅材料的上覆平面层的浅的有间距沟槽300，类似于现有技术IGBT 140（图3中示出），沟槽300没有到发射极电极2的接触。然而，在有源单元中及在浅的有间距沟槽300下方的有间距栅极区域中应用一个基极层5时，此基极层5要相当深，这是因为有间距栅电极300嵌入基极层5中，而有源沟槽3比基极层5更深。带有不同深度和深p基极层5的此类沟槽3，300的制造十分困难，这是因为有源沟槽3和有间距的沟槽必须单独制造。
此外，深p基极层5连接到有源沟槽3，这在可控性方面对器件接通通行为有负面影响。
发明内容
本发明的目的是提供一种通态和交换损耗降低，阻断能力改进和可控性好的功率半导体器件，与现有技术器件相比，它更易于制造。
通过带有本申请所述特性的半导体器件和本申请所述制造方法，解决了问题。
发明性绝缘栅双极晶体管(IGBT)在发射极侧上的发射极电极和与发射极侧相对的集电极侧上的集电极电极之间具有层，包括：
-第一传导率类型的漂移层，
-与第一传导率类型不同的第二传导率类型的集电极层，其布置在漂移层与集电极电极之间并且电接触集电极电极，
-第二传导率类型的基极层，基极层布置在漂移层与发射极电极之间，基极层电接触发射极电极并且基极层与漂移层完全分隔，
-第一传导率类型的第一源极区域，第一源极区域布置在基极层上朝向发射极侧并且电接触发射极电极，第一源极区域具有比漂移层更高的掺杂浓度，
-第一沟槽栅电极，其对基极层横向布置并且比基极层更深地延伸到漂移层中，并且第一沟槽栅电极通过第一绝缘层与基极层、第一源极区域和漂移层分隔，其中，沟道可在发射极电极、第一源极区域、基极层与漂移层之间形成，
-第二绝缘层，其布置在第一沟槽栅电极之上的发射极电极上，使第一沟槽栅电极与发射极电极电绝缘，
-第一传导率类型的增强层，其布置在基极层与漂移层之间，其中，增强层至少在与发射极侧平行的平面中分隔基极层和漂移层，
-栅电极，其包括第二沟槽栅电极和导电层，两者均接地，即它们电连接到发射极电极，其中，第二沟槽栅电极对基极层横向布置，并且比基极层更深地延伸到漂移层中，以及第二沟槽栅电极通过第三绝缘层与任何周围层或区域（基极层、增强层和漂移层）分隔。增强层包围基极层，使得基极层与漂移层和第三绝缘层分隔。导电层覆盖第二沟槽栅电极，并且横向延伸到其外面至少到在基极层上方的区域。导电层通过与发射极侧平行并且在其之上布置的第四电绝缘层与基极层分隔。导电层接触第二沟槽栅电极。
-第五绝缘层，其布置在第二沟槽栅电极之上的发射极侧上，第五绝缘层具有凹口，使得导电层电接触发射极电极。
发明性IGBT对于静态和动态特性均具有良好的电属性。
本发明介绍了具有发射极电极的电势的栅电极，并且限制可控沟槽到设计的有源沟道区域。通过利用T沟槽形状，更容易形成对发射极的短路，并且在两个有源单元之间提供了更佳的平面化（电场）。
增强层本身也具有降低通态损耗的优点。由于导电层已“接地”，即，电连接到发射极电极，因此，通过在栅电路添加电容效应，它不会起到负面作用，并且因此获得了改进的交换，且具有较低的损耗并且良好可控性。
发明性发射极侧面结构也能够在多个可能组合中在如反向传导设计等其它IGBT器件类型中应用。发明性设计适合用于完全或部分条带，但也能够在蜂窝设计中实现。
为创建发明性IGBT，没有使用复杂的步骤，像具有不同深度的沟槽。
此外，器件更易于制造，这是因为发明性设计能够基于用于基极层、增强层和源极区域的自对齐过程制造而不必引入额外掩膜。
从本申请中将明白根据本发明的其它优点。
附图说明
将参照附图，在下文中更详细解释本发明的主题，其中：
图1示出根据现有技术的带有平面栅电极的IGBT；
图2示出根据现有技术的带有沟槽栅电极的IGBT；
图3示出根据现有技术的带有有间距的沟槽栅电极的另一IGBT；
图4示出根据现有技术的带有空单元的另一IGBT；
图5示出根据现有技术的带有有间距的沟槽栅电极的另一IGBT；
图6示出根据本发明的IGBT的第一示范实施例；以及
图7到14示出根据本发明的IGBT的其它示范实施例。
图中使用的参考标号及其含意在参考标号列表中概述。通常，类似或类似运行的部件被赋予相同的参考标号。所述实施例意图只是作为示例，并且将不限制本发明。
具体实施方式
图6示出带有四层结构(pnpn)的绝缘栅双极晶体管(IGBT) 1形式的发明性功率半导体器件的第一实施例。这些层布置在发射极侧11上的发射极电极2与集电极侧15上的集电极电极25之间，集电极侧布置在发射极侧11的对面。IGBT 1包括以下层：
-(n)低掺杂漂移层8布置在发射极侧11与集电极侧15之间。作为示范，漂移层8具有恒定、均匀的低掺杂浓度。
-p掺杂集电极层9布置在漂移层8与集电极电极25之间。集电极层9与集电极电极25相邻布置并且与集电极电极25电接触。
-p掺杂基极层5布置在漂移层8与发射极电极2之间。基极层5与发射极电极2直接电接触。基极层5与漂移层8完全分隔。这意味着至少一个其他非p掺杂层布置在其之间。
-n掺杂第一源极区域7布置在基极层5上朝向发射极侧11，并且与发射极电极2电接触。第一源极区域7具有比漂移层8更高的掺杂浓度。第一源极区域7布置在基极层5之上，这意味着第一源极区域7布置在发射极侧11的表面。第一源极区域7可嵌在基极层5中，使得两个层在发射极侧11上具有共同表面。
-第一沟槽栅电极3或多个（即，至少两个）沟槽栅电极3对基极层5横向布置，并且从发射极侧11比基极层5更深地延伸到漂移层8中。第一沟槽栅电极3通过第三绝缘层43与任何周围层或区域（基极层5、增强层6和漂移层8）分隔，其中，增强层8包围基极层5，使得基极层5与漂移层8和第三绝缘层43分隔。沟道可在发射极电极2、第一源极区域7、基极层5与漂移层8之间形成。沟槽栅电极可具有专家公知的任何设计，如蜂窝设计、完全或部分条带。
- 第二绝缘层32布置在第一沟槽栅电极3之上的发射极侧11上。它使第一沟槽栅电极3与发射极电极2绝缘。
-比漂移层8更高掺杂的n掺杂增强层6布置在基极层5与漂移层8之间。增强层6至少在与发射极侧11平行的平面中分隔基极层5和漂移层8。由于增强层的原因，降低了损耗。
-“接地”栅电极包括第二沟槽栅电极41和导电层42，两者均接地，即，它们在发射极电极2的电势上。第二沟槽栅电极41对基极层5横向布置，并且比基极层5更深地延伸到漂移层8中。第二沟槽栅电极41通过第三绝缘层43与包围它的任何掺杂层（即，基极层5、增强层6和漂移层8）分隔，。
导电层42覆盖第二沟槽栅电极41，并且横向延伸到第二沟槽栅电极41外面至少到在基极层5上方的区域。第二沟槽栅电极41以机械和电气方式连接到导电层42。导电层42接触第二沟槽栅电极41并且由此接地。第二沟槽栅电极41和导电层42能够由任何适合的导电材料制成，作为示范有多晶硅或金属。作为示范，它们由相同材料制成。
在示范实施例中，第一沟槽栅电极3从发射极侧11延伸到漂移层8内与第二沟槽栅电极41相同的深度。
-导电层42通过第四电绝缘层44与基极层5分隔，第四电绝缘层布置在发射极侧11之上并且与发射极侧11平行。此第四绝缘层44能够选择为薄到50到150 nm，这比在如图3和4所示等具有硅氧化物层形式的，厚度为500到1500 nm的第二绝缘层32的现有技术器件中使用的第二绝缘层32更薄得多。通过具有此类薄的第四绝缘层44，确实降低了电容，并由此改进了交换能力。漂移层8可横向延伸到在第一与第二沟槽栅电极3，41之间区域中的第四电绝缘层44，使得增强层8通过漂移层8与第三绝缘层43分隔。
-第五绝缘层45布置在导电层42之上的发射极侧11上。第五绝缘层45在位于第四绝缘层44相对的层42的那个侧上具有凹口47，使得导电层42电接触发射极电极2。第五绝缘层45可延伸到第二绝缘层32，即，连续层可覆盖第一沟槽电极3、在第一沟槽电极3与第二沟槽栅电极之间的区域，并且覆盖在凹口47外的第二沟槽栅电极。
“横向”将在此描述中指两层布置在相同平面中，平面位置与发射极侧11平行。在该平面内，层相互相邻布置，或者只是横向布置（相邻、侧对侧），而层相互之间可具有距离，即，另一层可布置在两层之间，但它们也可直接相互相邻，即，相互接触。
图6中也显示了第二源极区域75，该区域布置在第一沟槽栅电极3与第二沟槽栅电极41之间的基极层5上的发射极侧11。第二源极区域75示范地从基极层5的接触区域横向延伸到发射极电极2到栅电极下方的区域。第二源极区域75示范地与第一源极区域7一起创建，由此降低了在制造期间的掩蔽步骤。第二源极区域75比漂移层8具有更高掺杂浓度，示范地为与第一源极区域7相同。第二源极区域在几个图形中通过虚线示出，这是因为在需要时，能够创建无此类第二源极区域的器件。因此，器件具有到第一沟槽栅电极3两侧的有源沟道，即，在朝向另一第一沟槽栅电极3的侧上和朝向第二沟槽栅电极的侧的侧上。在朝向第二沟槽栅电极的侧上，基极层象在另一侧上一样接触发射极电极2，即，第五绝缘层45和第二绝缘层32通过用于接触到发射极电极2的基极层的接触开口相互分隔。
第二源极区域75也可在任何其它发明性器件中存在或不存在。这尤其适用于图7到14示出的任何其它发明性器件。如果器件不包括此类第二源极区域75，则降低了闭锁效应。
根据图6的器件由于在第一沟槽栅电极3两侧上的一个或多个第一源极区域，两侧上的一个或多个第一源极区域7和两侧上的接触区域原因，而在沟槽栅电极的两侧上具有两个有源沟道（图中由在沟槽栅电极3带有箭头的线条指示），在两侧上的接触区域，层5，7电连接到发射极电极2。这些沟道之一布置在第一沟槽栅电极3与第二沟槽栅电极41之间（在图6中由两个向外箭头指示），由此允许器件在具有降低通态和交换损耗，改进的阻断能力和良好可控性的优势的同时，具有紧凑的设计。另一沟道布置在两个第一沟槽栅电极3之间（由图6中由两个向外箭头指示）。对于此类设计，在制造过程期间，在第一与第二栅电极之间部分去除绝缘层45，以便能够在第一与第二沟槽栅电极之间引入用于源极区域的第三颗粒。当然，对于此设计，也只去除第二绝缘层45，使得它还覆盖第一沟槽栅电极3并因此将第一沟槽栅电极3与发射极电极2和还有用于导电层42到发射极电极2的接触的凹口47外的导电层42完全分隔。在横向侧（与发射极侧11垂直的导电层的侧）上，导电层42因此与发射极电极2分隔。通过此类制造方法，增强层6和基极层5以及还有源极区域自对齐，即，不必应用特殊掩映膜，而是已经作为器件的一部分的层（导电层）能够用作用于创建这些层的掩膜。然而，此设计由于空穴排流效应原因而具有比图7中公开的设计更高的通态损耗。图6中还示出虚线，在虚线能够通过镜像处理两个虚线之间所示结构，继续图中所示结构。类似地，能够镜像处理图中所示的所有结构。在所有其它图中，通过所示结构的重复，能够继续图中所示结构。
在图7到14中，公开了类似于图6所示的IGBT的IGBT，但这些IGBT包括如下更详细解释的区别特征。
在图7所示发明性IGBT，发明性IGBT 1中，在第一沟槽栅电极3与栅电极之间的区域由第二和第五绝缘层32，45覆盖。由于此绝缘的原因，在第一与第二沟槽栅电极3，41之间的基极层是浮动的，并且在此器件中在每个第一栅电极3只有一个有效沟道。由于在有间距的区域中空穴的改进累积和发射极单元区域中更低空穴排流的原因，损耗更低。
图7中第二n掺杂源极区域75布置在基极层5上的发射极侧11，并且横向布置在第一沟槽栅电极3与第二沟槽栅电极41之间。作为示范，可选第二源极区域75横向从第一电绝缘层31延伸到导电层42下方（和基极层5上方）的区域。第二源极区域75示范与第一源极区域7一起创建，由此降低了在制造期间的掩蔽步骤。第二源极区域75具有比漂移层8更高的掺杂浓度。
图8示出另一发明性IGBT，该IGBT包括具有比漂移层8更高掺杂浓度的n掺杂缓冲层85，该缓冲层布置在漂移层8与集电极层9之间。
发明性发射极侧面设计也能够应用到反向传导IGBT，其中，在与集电极层9相同的平面中（即，在集电极侧15上并且在集电极层9的横向），如图9所示布置n掺杂第一区域95。第一区域95因此与集电极层9交替布置。第一区域95具有比漂移层8更高的掺杂浓度。
导电层42可由与沟槽栅电极41相同的材料制成。通过其到发射极电极2和第二沟槽栅电极41的接触，导电层42和第二沟槽栅电极41与发射极电极2在相同电势上。层41，42因此不可控，如第一沟槽栅电路3一样。因此，由于在栅极增大的电容效应原因，它们对交换性能没有负面影响。
如图6所示，增强层8横向延伸到第三绝缘层43，并且它完全包围并由此完全分隔朝向漂移层8和第三绝缘层43的基极层5。此外，基极层5的浮动部分不延伸跨过整个间距区域以用于达到更低电容值。
由于包围朝向第二沟槽栅电极41的基极层5的增强层6的原因，还降低了在电压上的集电极-发射极Vce，该优点也在图10和11的备选实施例中存在。包围基极层的增强层的制造仅通过将导电层42用作用于创建增强层和基极层的掩膜而变得可能。导电层42允许这些层的自对齐创建，即，不必应用需要与器件的结构对齐的特殊掩膜。
在如图10和11所示的另一备选中，漂移层8可延伸到在第一与第二沟槽栅电极3，41之间区域中的第四电绝缘层44。增强层8完全包围朝向漂移层8和第三绝缘层43的基极层5。在此实施例中，漂移层8延伸到晶片的表面，即，到第四绝缘层44，以便增强层6和第三绝缘层43通过漂移层8相互分隔。通过此类布置，可降低通态损耗。图10示出在第一沟槽栅电极3（如在图6一样）的两侧上带有有源沟道的器件，而图11仅示出在第一沟槽栅电极3（如在图7中一样）的一个有源沟道。
在用于此实施例的示范制造方法中，第四绝缘层44和导电层42用作用于创建基极层5和增强层6的掩膜。在宽导电层44和窄的第二沟槽栅电极41的情况下，增强层6和第二沟槽栅电极41变得相互分开配置。
在另外的示范实施例中，发明性IGBT 1包括具有比基极层5更高的最大掺杂浓度的p掺杂条。该条布置在与图6到14所示透视图垂直的平面中的发射极侧11。在该条处，源极区域7，75、基极层5、第一和第二沟槽栅电极3，41终止。该条延伸到晶片的表面。该条垂直于第一源极区域7附接第一沟槽栅电极3的方向或增强层6分隔基极层5与第二沟槽栅电极41的方向在与发射极侧平行的平面中延伸。该条延伸到晶片的表面。该条垂直于第一源极区域7附接第一沟槽栅电极3的方向在平行于发射极侧的平面中延伸。
在两个接地沟槽栅电极41，410之间或者在第二沟槽栅电极41，410与有源沟槽栅电极3之间的距离应等于或小于沟槽厚度（从发射极侧11测量并且在垂直于发射极侧11的方向）。沟槽3，41，410之间的此类小距离确保了良好的阻断属性。如果距离变得太大，则阻断将减少。
导电层42可延伸到第二沟槽栅电极41外面大约对应于第二沟槽栅电极具有的厚度（在垂直于发射极侧11的方向）的值，具体而言，层42延伸沟槽栅电极的厚度的一半。第二沟槽栅电极41的厚度将从发射极侧11测量。这在一示范实施例中意味着导电层42横向延伸到第二沟槽栅电极41外面在每侧上2到10 μm，示范为2到5 μm，并且在另一示范实施例中在每侧上为5到10 μm。
在另一示范实施例中，发明性IGBT包括另外的第二沟槽栅电极，该电极相邻于主第二沟槽栅电极布置。
另外的第二栅电极包括另外的第二沟槽栅电极410和另外的导电层420，两者如上为栅电极所述均接地。另外的第二沟槽栅电极410对基极层5横向布置，并且比基极层5更深地延伸到漂移层8中。另外的第二沟槽栅电极410通过另外的第三绝缘层430与基极层5、增强层6和漂移层8分隔。
另外的导电层420覆盖另外的第二沟槽栅电极410，并且横向延伸到另外的第二沟槽栅电极410外面至少到在基极层5上方的区域。另外的第二沟槽栅电极410以机械和电气方式连接到另外的导电层420。另外的导电层420接触另外的第二沟槽栅电极410，并且由此接地，即，它在发射极电极的电势上。另外的第二沟槽栅电极410和另外的导电层420能够由任何适合的导电材料制成，示范为多晶硅或金属。作为示范，它们由相同材料制成，并且它们以如栅电极相同的制造步骤制成。在一示范实施例中，第一沟槽栅电极3和第二沟槽栅电极41从发射极侧11延伸到漂移层8内的与另外的第二沟槽栅电极41相同的深度。
在图12和13中，示出了具有此类另外的栅电极的发明性IGBT。另外的导电层420和另外的第二沟槽栅电极410相互接触，即，它们直接相互相邻布置，以便在其之间不布置其它层。在第二沟槽栅电极41与另外的第二沟槽栅电极410之间的区域中，只布置漂移层8。在此区域中不布置其它n或p掺杂层。
在图14所示另一示范实施例中，发明性IGBT也包括另外的栅电极。它与栅电极相邻布置。然而，该另外的导电层420和另外的第二沟槽栅电极410通过第六绝缘层46相互分隔。漂移层8横向延伸到第四绝缘层44和在第二沟槽栅电极与另外的第二沟槽栅电极之间区域中的另外的第四绝缘层440。连接层57布置在第六绝缘层46下方，第六绝缘层46横向延伸到导电层42和另外的导电层420下方的区域。连接层57可以是n掺杂类型（带有比漂移层8更高的掺杂浓度）或者是p型（具有与基极层相同的掺杂浓度或不同掺杂浓度）的任一个。
由于连接层的原因，改进了阻断并且降低了损耗。在单元（有源与接地）之间，即两个沟槽之间的距离大约为沟槽厚度，具体而言最多等于沟槽栅电极厚度或甚至更小。这意味着按最多沟槽栅电极3，41，410的厚度配置任何两个沟槽（厚度在垂直于发射极侧11的方向中测量）。
该另外的第二沟槽用于实现改进的阻断和更低电容，并且能够作为栅电极的连接链引入以放大单元间距。发明性器件可包括以如上公开的相同方式布置的多个此类另外的第二沟槽栅电极（图13中为IGBT示范示出，IGBT包括在此实施例中通过使导电层连接而连接到两个另外的栅电极的栅电极）。此外，如图14所示发明性器件能够通过其它栅电极延伸，即，通过由于在其之间的第六绝缘层46的存在而相互间隔分开的导电层42，420和在其之下连接层57。
专家公知的任何适当制造方法能够用于创建发明性IGBT。
在另一实施例中，交换传导率类型，即，第一传导率类型的所有层为p型（例如，漂移层8、第一和第二源极区域7，75），并且第二传导率类型的所有层为n型（例如，基极层5、集电极层9）。
发明性IGBT 1通过以下方法制造。提供具有发射极侧11（成品器件中发射极电极2布置在其上）和集电极侧15（成品器件中集电极电极25布置在其上）的低(n)掺杂晶片。晶片具有均匀、恒定的掺杂浓度。晶片可基于硅或GaN或SiC晶片制成。在成品绝缘栅双极晶体管1中具有未修改的低掺杂的部分晶片形成漂移层8。
沟槽凹口在其中应用了第一和第三绝缘层31，43的发射极侧11上的晶片中引入，以便沟槽凹口涂有第一和第三绝缘层31，43。有涂层的沟槽凹口随后被填充如重掺杂多晶硅或如铝等金属的导电材料。通过此步骤，创建第一和第二沟槽栅电极3，41。
创建第四绝缘层44，第四绝缘层横向包围在发射极侧11上的第二沟槽栅电极41。
在第二沟槽栅电极41之上，创建导电层42，导电层42覆盖第二沟槽栅电极41并且横向延伸到第二沟槽栅电极41外面。栅电极包括第二沟槽栅电极41和导电层42。
此导电层42可与第二沟槽栅电极41由相同材料形成，但也能够使用其它导电材料。导电层42覆盖第二沟槽栅电极41并且横向延伸（即，在平行于发射极侧11的平面中）超出第二沟槽栅电极41，以便第二沟槽栅电极41由导电层42覆盖。导电层42可示范延伸到阱（well）5外面 2到10 μm，在另一示范实施例中，为2到5 μm或5到10 μm。在第四绝缘层44使导电层42与布置在第二沟槽栅电极41的横向侧上并且延伸到晶片的表面的层电绝缘时，它至少横向延伸到导电层42的横向侧或甚至超出其横向侧。
随后，通过使用导电层42作为掩膜在发射极侧11上引入扩散到的晶片中的n第一掺杂物，形成增强层6。
在引入n第一掺杂物后，通过使用导电层42作为掩膜在发射极侧11上引入p第二掺杂物，形成基极层5。p第二掺杂物从发射极侧11扩散到晶片中所到的深度比第一掺杂物已扩散到的深度更低，以便基极层5嵌在增强层6中。根据导电层42延伸超出第二沟槽栅电极41的距离，以及根据第一和第二掺杂物的扩散深度/长度，图6所示实施例（增强层6延伸到第二沟槽栅电极41，但分隔第二沟槽栅电极41和基极层5）或其中增强层6仍分隔基极层5和漂移层8，但通过漂移层8与第二沟槽栅电极41分隔的图12所示实施例。在此类器件中，第一掺杂物未横向扩散太远以致到达第二沟槽栅电极41。
随后，引入n第三掺杂物以便形成第一源极区域7，该区域具有比低掺杂晶片/漂移层8更高的掺杂浓度。作为示范，之后激活第三掺杂物。
导电层42在此情况下用作掩膜以便引入n第三掺杂物。形成在两个第一沟槽栅电极3之间的第一源极区域和在第一沟槽栅电极3与第二沟槽栅电极41之间的第二源极区域75。随后，在创建源极区域7，75后，可应用第五绝缘层45。第五绝缘层45覆盖第二源极区域75、凹口47外的导电层42，并且在两个第一沟槽栅电极3之间留下接触开口开放。第一沟槽栅电极3也覆盖有第五绝缘层45以便使第一沟槽栅电极3与发射极电极2绝缘。示范执行了蚀刻步骤以便为基极层5到发射极电极2的接触蚀刻通过第一源极区域7（图中未示出；通过此方法，基极层5到发射极电极2的接触开口布置在发射极侧11下方的平面中。晶片的发射极侧11将是最外平面，其中，在晶片中在布置发射极电极2的侧，平行布置层或区域。也可执行蚀刻步骤以便为基极层5到发射极电极2的另一接触（参见图6）蚀刻通过第二源极区域7。
备选，创建带有掩膜的源极区域，掩膜覆盖两个第一沟槽栅电极3之间用于基极层5到发射极电极3的接触的中心区域（可选也覆盖在第一与第二沟槽栅电极3之间的中心区域）。备选，在横向延伸到第一沟槽栅电极3的导电层42之上应用第五绝缘层45（由此形成在第一沟槽栅电极3上方的第二绝缘层32）。制造第五绝缘层45，其具有在导电层42上用于导电层42到发射极电极2的接触的凹口47，并且带有发射极电极2到基极层5的接触开口（可选带有在第一与第二沟槽栅电极之间的另一接触开口）。作为示范，通过部分去除在基极层6和导电层42之上的第五绝缘层45，分别制造凹口47和接触开口。在接触开口中，使用第五绝缘层45和导电层42作为掩膜，引入n第三掺杂物以便形成第一源极区域7。作为示范，之后激活第三掺杂物。
作为示范，随后通过在集电极侧15上引入扩散到晶片中的p第四掺杂物，形成p集电极层9。也可在另一制造步骤中制造集电极层9。
如果创建缓冲层85（参见图8），则要在集电极层9之前创建缓冲层85。作为示范，通过在集电极侧15上引入n掺杂物，创建缓冲层85。缓冲层85始终具有比漂移层8更高的掺杂浓度。
随后，创建基极层5到在两个第一沟槽栅电极3之间（以及可选在第一沟槽栅电极3与第二沟槽栅电极之间）发射极电极3的接触开口（“创建”在此步骤中也将覆盖该情况：其中通过创建带有基极层到发射极电极的接触开口的源极区域7，75，即通过创建带有覆盖在两个第一沟槽栅电极3之间（或在第一沟槽栅电极3与第二沟槽栅电极之间）中心部分的掩膜的源极区域，一个或多个接触开口已经提供）。作为示范，示范性执行了蚀刻步骤以便为用于基极层5到发射极电极2的接触开口蚀刻通过第五绝缘层45和第一源极区域7（图中未示出；通过此方法，基极层5到发射极电极2的接触开口布置在发射极侧11下方的平面中。晶片的发射极侧11将是最外平面，其中，在晶片中在布置发射极电极2的侧，平行布置层或区域。
最后，同时或相继制造发射极电极2和集电极电极25。
掺杂物能够通过如植入或淀积等任何适当的方法引入。扩散步骤能够在对应掺杂物引入后直接进行，但也能够在以后的阶段例如为基极层5执行。扩散层的掺杂剖面从最大值平稳降低到在掺杂物最大掺杂深度的0值（这取决于掺杂物种类和扩散条件，如扩散时间和温度）。
应注意的是，术语“包括”不排除其它要素或步骤，并且不定冠词“一”或“一个”并不排除多个。此外，与不同实施例相关联描述的元素可组合在一起。也应注意的是，权利要求中的参考标号不应视为限制权利要求的范围。
参考标号列表
1 IGBT
11 发射极侧
15 集电极侧
100 有源单元
110 空单元
120, 130, 140, 150, 160 现有技术IGBT
2 发射极电极
25 集电极电极
3 第一沟槽栅电极
31 平面栅极
300 有间距的沟槽栅
31 第一绝缘层
32 第二绝缘层
41 第二沟槽栅电极
42 导电层
43 第三绝缘层
44 第四绝缘层
45 第五绝缘层
46 第六绝缘层
47 凹口
410 另外的第二沟槽栅电极
420 另外的导电层
430 另外的第三绝缘层
440 另外的第四绝缘层
450 另外的第五绝缘层
470 另外的凹口
5 基极层
57 连接层
6 增强层
7 第一源极区域
75 第二源极区域
8 漂移层
85 缓冲层
9 集电极层
95 第一区域

Claims (16)

1.一种在发射极侧(11)上的发射极电极(2)和与所述发射极侧(11)相对的集电极侧(15)上的集电极电极(25)之间具有层的绝缘栅双极晶体管(1)，包括：
-第一传导率类型的低掺杂漂移层(8)，
-与所述第一传导率类型不同的第二传导率类型的集电极层(9)，其布置在所述漂移层(8)与所述集电极电极(25)之间并且电接触所述集电极电极(25)，
-第二传导率类型的基极层(5)，所述基极层(5)布置在所述漂移层(8)与所述发射极电极(2)之间，所述基极层(5)电接触所述发射极电极(2)并且所述基极层(5)与所述漂移层(8)完全分隔，
-第一传导率类型的第一源极区域(7)，所述第一源极区域布置在所述基极层(5)上朝向所述发射极侧(11)并且电接触所述发射极电极(2)，所述第一源极区域(7)具有比所述漂移层(8)更高的掺杂浓度，
-第一沟槽栅电极(3)，其在所述基极层(5)的横向布置并且比所述基极层(5)更深地延伸到所述漂移层(8)中，并且所述第一沟槽栅电极(3)通过第一绝缘层(31)与所述基极层(5)、所述第一源极区域(7)和所述漂移层(8)分隔，其中沟道能够在所述发射极电极(2)、所述第一源极区域(7)、所述基极层(5)与所述漂移层(8)之间形成，
-第二绝缘层(32)，其在所述发射极侧(11)上布置在所述第一沟槽栅电极(3)之上，
-第一传导率类型的增强层(6)，其具有比所述漂移层(8)更高的掺杂浓度，并且布置在所述基极层(5)与所述漂移层(8)之间，其中所述增强层(6)至少在与所述发射极侧(11)平行的平面中分隔所述基极层(5)和所述漂移层(8)，
-栅电极，其包括第二沟槽栅电极(41)和导电层(42)，两者均电连接到所述发射极电极(2)，其中所述第二沟槽栅电极(41)在所述基极层(5)的横向布置，并且比所述基极层(5)更深地延伸到所述漂移层(8)中，以及所述第二沟槽栅电极(41)通过第三绝缘层(43)与任何周围层或区域分隔，其中所述增强层(6)包围所述基极层(5)，使得所述基极层(5)与所述漂移层(8)和所述第三绝缘层(43)分隔，
其中所述导电层(42)覆盖所述第二沟槽栅电极(41)，并且横向延伸到所述第二沟槽栅电极(41)外面至少到所述基极层(5)上方的区域，其中所述导电层(42)通过第四绝缘层(44)与所述基极层(5)分隔，其中所述导电层(42)接触所述第二沟槽栅电极(41)，
-第五绝缘层(45)，其在所述发射极侧(11)上布置在所述导电层(42)之上，所述第五绝缘层(45)具有凹口(47)，使得所述导电层(42)电接触所述发射极电极(2)，以及
-第一传导率类型的第二源极区域(75)，其在所述发射极侧(11)布置在所述第一沟槽栅电极(3)与所述第二沟槽栅电极(41)之间的所述基极层(5)上，所述第二源极区域(75)具有比所述漂移层(8)更高的掺杂浓度。
2.如权利要求1所述的绝缘栅双极晶体管(1)，其特征在于，所述增强层(6)横向延伸到所述第三绝缘层(43)；或者特征在于，所述增强层(6)通过所述漂移层(8)与所述第三绝缘层(43)分隔。
3.如权利要求1所述的绝缘栅双极晶体管(1)，其特征在于，所述第一沟槽栅电极(3)延伸到所述漂移层(8)内的与所述第二沟槽栅电极(41)相同的深度。
4.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述绝缘栅双极晶体管(1)还包括第一传导率类型的第一区域(95)，所述第一区域布置在所述集电极侧(15)上并且在所述集电极层(9)的横向，所述第一区域(95)具有比所述漂移层(8)更高的掺杂浓度。
5.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述导电层(42)由与所述第二沟槽栅电极(41)相同的材料制成。
6.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述绝缘栅双极晶体管(1)还包括具有比所述基极层(5)更高掺杂浓度的第二传导率类型的条，所述条布置在所述发射极侧(11)与所述发射极侧(11)平行并且垂直于所述第一源极区域(7)附接到所述第一沟槽栅电极(3)的方向的平面中，以及所述第一源极区域(7)、所述基极层(5)、所述第一和第二沟槽栅电极（3，41）在所述条终止。
7.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述漂移层(8)横向延伸到在第一与第二沟槽栅电极（3，41）之间的区域中的所述第四绝缘层(44)；以及特征在于，所述增强层(6)在朝所述漂移层(8)和所述第三绝缘层(43)的方向上完全包围所述基极层(5)。
8.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述第四绝缘层(44)具有在50到150 nm之间的厚度。
9.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，所述导电层(42)延伸到所述第二沟槽栅电极(41)外每侧上2到10 μm。
10.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，
另外的栅电极包括另外的第二沟槽栅电极(410)和另外的导电层(420)，两者都电连接到所述发射极电极(2)，其中所述另外的第二沟槽栅电极(410)在所述基极层(5)的横向布置，并且比所述基极层(5)更深延伸到所述漂移层(8)中，以及所述另外的第二沟槽栅电极(410)通过另外的第三绝缘层(430)与所述基极层(5)、所述增强层(6)和所述漂移层(8)分隔，
其中所述另外的导电层(420)覆盖所述另外的第二沟槽栅电极(410)，并且横向延伸到所述另外的第二沟槽栅电极(410)外面至少到在所述基极层(5)上方的区域，其中所述另外的导电层(420)通过另外的第四绝缘层(440)与所述基极层(5)分隔，以及其中所述另外的导电层(420)接触所述另外的第二沟槽栅电极(410)，
其中所述另外的栅电极相邻于所述栅电极布置，以及特征在于，所述另外的导电层(420)和所述另外的第二沟槽栅电极(410)直接相互相邻布置，其中在所述第二沟槽栅电极(41)与所述另外的第二沟槽栅电极(410)之间的区域中只布置所述漂移层(8)。
11.如权利要求1到3任一项所述的绝缘栅双极晶体管(1)，其特征在于，另外的栅电极相邻于所述栅电极布置，其中所述另外的栅电极包括另外的第二沟槽栅电极(410)和另外的导电层(420)，两者都电连接到所述发射极电极(2)，其中所述另外的第二沟槽栅电极(410)在所述基极层(5)的横向布置，并且比所述基极层(5)更深延伸到所述漂移层(8)中，以及所述另外的第二沟槽栅电极(410)通过另外的第三绝缘层(430)与所述基极层(5)、所述增强层(6)和所述漂移层(8)分隔，
其中所述另外的导电层(420)覆盖所述另外的第二沟槽栅电极(410)，并且横向延伸到所述另外的第二沟槽栅电极(410)外面至少到在所述基极层(5)上方的区域，其中所述另外的导电层(420)通过另外的第四绝缘层(440)与所述基极层(5)分隔，以及其中所述另外的导电层(420)接触所述另外的第二沟槽栅电极(410)，
其中所述导电层(42)和所述另外的导电层(420)通过第六绝缘层(46)相互分隔，其中所述漂移层(8)延伸到所述第四绝缘层(44)和所述另外的第四绝缘层(440)，其中连接层(57)布置在所述第六绝缘层(46)下方，所述连接层(57)延伸到所述导电层(42)和所述另外的导电层(420)下方的区域。
12.如权利要求10所述的绝缘栅双极晶体管(1)，其特征在于，所述绝缘栅双极晶体管(1)包括至少两个另外的接地沟槽栅电极。
13.如权利要求11所述的绝缘栅双极晶体管(1)，其特征在于，所述绝缘栅双极晶体管(1)包括至少两个另外的接地沟槽栅电极。
14.如权利要求1到3以及12-13中任一项所述的绝缘栅双极晶体管(1)，其特征在于，在任何两个沟槽栅电极（3，41，410）之间的距离等于或小于沟槽电极厚度。
15.一种用于制造在发射极侧(11)上的发射极电极(2)和与所述发射极侧(11)相对的集电极侧(15)上的集电极电极(25)之间具有层的绝缘栅双极晶体管(1)的方法，包括以下制造步骤：
-提供第一传导率类型的低掺杂晶片，在成品化之后的所述绝缘栅双极晶体管(1)中具有未修改掺杂浓度的所述晶片的部分形成漂移层(8)，
-形成第一和第二沟槽栅电极（3，41），对于所述第一和第二沟槽栅电极（3，41），在所述发射极侧(11)上的所述晶片中形成沟槽凹口，在所述沟槽凹口中应用第一和第三绝缘层（31，43）并且为其填充导电材料，
-形成第四绝缘层(44)，所述第四绝缘层横向包围所述发射极侧(11)上的所述第二沟槽栅电极(41)，
-随后，在所述第二沟槽栅电极(41)之上形成导电层(42)，所述导电层(42)覆盖所述第二沟槽栅电极(41)，并且横向延伸到所述第二沟槽栅电极(41)外面，其中栅电极包括所述第二沟槽栅电极(41)和所述导电层(42)，
-随后通过使用所述导电层(42)作为掩膜并且将第一掺杂物扩散到所述晶片中而将第一传导率类型的第一掺杂物引入所述发射极侧(11)上的晶片中，形成增强层(6)，
-随后通过使用所述导电层(42)作为掩膜并且将第二掺杂物扩散到所述晶片中而将与所述第一传导率类型不同的第二传导率类型的第二掺杂物引入所述发射极侧(11)上的晶片中，形成基极层(5)，以便所述基极层(5)通过所述增强层(6)与剩余低掺杂晶片和所述第三绝缘层(43)完全分隔，
-随后通过应用第一传导率类型的第三掺杂物，形成具有比所述低掺杂晶片更高掺杂浓度的第一源极区域(7)，
-在凹口外使用第五绝缘层(45)覆盖所述导电层(42)，以便使导电层(42)接触所述发射极电极(2)，以及使用所述第五绝缘层(45)覆盖所述第一沟槽栅电极(3)，
-通过将第二传导率类型的第四掺杂物引入所述集电极侧(15)上的晶片中，并且将所述第四掺杂物扩散到所述晶片中，在所述集电极侧(15)上形成第二传导率类型的集电极层(9)，
-形成所述基极层(5)到在两个第一沟槽栅电极(3)之间的发射极电极(2)的接触开口，
-形成所述发射极侧(11)上的所述发射极电极(2)和所述集电极侧(15)上的所述集电极电极(25)。
16.如权利要求15所述的用于制造绝缘栅双极晶体管(1)的方法，其特征在于
-通过在所述第一与第二沟槽栅电极（3，41）之间应用第一传导率类型的第三掺杂物，形成具有比所述低掺杂晶片更高掺杂浓度的第二源极区域(75)，以及
-形成所述基极层(5)到在第一与第二沟槽栅电极（3，41）之间的所述发射极电极(2)的接触开口。
CN201280034940.1A 2011-07-14 2012-07-06 绝缘栅晶体管及其生产方法 Active CN103875074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11173910 2011-07-14
EP11173910.8 2011-07-14
PCT/EP2012/063313 WO2013007658A1 (en) 2011-07-14 2012-07-06 Insulated gate transistor and method of production thereof

Publications (2)

Publication Number Publication Date
CN103875074A CN103875074A (zh) 2014-06-18
CN103875074B true CN103875074B (zh) 2017-02-15

Family

ID=44654610

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280034940.1A Active CN103875074B (zh) 2011-07-14 2012-07-06 绝缘栅晶体管及其生产方法
CN201280034911.5A Active CN103748685B (zh) 2011-07-14 2012-07-06 绝缘栅双极晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280034911.5A Active CN103748685B (zh) 2011-07-14 2012-07-06 绝缘栅双极晶体管

Country Status (8)

Country Link
US (2) US9099520B2 (zh)
EP (1) EP2732471B8 (zh)
JP (2) JP6021908B2 (zh)
KR (2) KR101933242B1 (zh)
CN (2) CN103875074B (zh)
DE (1) DE112012002956B4 (zh)
GB (2) GB2506314B (zh)
WO (2) WO2013007658A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100060579A (ko) * 2008-11-27 2010-06-07 엘지이노텍 주식회사 케이스
GB2506075B (en) * 2011-07-07 2015-09-23 Abb Technology Ag Insulated gate bipolar transistor
EP2732471B8 (en) * 2011-07-14 2019-10-09 ABB Schweiz AG Insulated gate bipolar transistor and method of production thereof
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
KR101452091B1 (ko) 2013-02-26 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP6052065B2 (ja) * 2013-05-31 2016-12-27 豊田合成株式会社 半導体素装置および半導体装置の製造方法
WO2015078655A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Insulated gate bipolar transistor
JP6176156B2 (ja) * 2014-03-06 2017-08-09 豊田合成株式会社 半導体装置およびその製造方法
CN103956379B (zh) * 2014-05-09 2017-01-04 常州中明半导体技术有限公司 具有优化嵌入原胞结构的cstbt器件
JP6360191B2 (ja) 2014-10-29 2018-07-18 株式会社日立製作所 電力変換装置
CN104332491B (zh) * 2014-11-05 2018-05-22 中国东方电气集团有限公司 采用金属延伸、多晶截止场板的终端单元结构及制造方法
CN104409479A (zh) * 2014-11-05 2015-03-11 中国东方电气集团有限公司 一种电力电子半导体芯片的终端单元结构及其制造方法
JP6698697B2 (ja) * 2015-01-27 2020-05-27 アーベーベー・シュバイツ・アーゲー 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
CN105047705B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种电子注入增强型的高压igbt及其制造方法
JP6605870B2 (ja) * 2015-07-30 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
US10367085B2 (en) 2015-08-31 2019-07-30 Littelfuse, Inc. IGBT with waved floating P-Well electron injection
US9780202B2 (en) * 2015-08-31 2017-10-03 Ixys Corporation Trench IGBT with waved floating P-well electron injection
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
CN105762181A (zh) * 2016-03-04 2016-07-13 李思敏 一种多晶硅发射极晶体管及其制造方法
EP3499549B1 (en) * 2016-08-10 2020-03-18 Nissan Motor Co., Ltd. Semiconductor device
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
JP6962063B2 (ja) * 2017-08-23 2021-11-05 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP3471147B1 (en) * 2017-10-10 2020-08-05 ABB Power Grids Switzerland AG Insulated gate bipolar transistor
DE102019109368B4 (de) * 2018-05-15 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
WO2020031551A1 (ja) * 2018-08-10 2020-02-13 富士電機株式会社 半導体装置
US12100764B2 (en) * 2019-02-07 2024-09-24 Rohm Co., Ltd. Semiconductor device
EP3759739B1 (en) * 2019-03-22 2021-08-04 ABB Power Grids Switzerland AG Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7213398B2 (ja) * 2019-11-08 2023-01-26 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲートバイポーラトランジスタ
KR102304271B1 (ko) * 2020-04-13 2021-09-24 주식회사 홍우비앤티 표면에 미세무늬가 구현된 콘크리트로 성형되는 보도블럭 및 그 제조방법
KR102572223B1 (ko) * 2021-07-08 2023-08-30 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102575078B1 (ko) * 2021-12-30 2023-09-06 (주)쎄미하우 이중 트렌치 메시 구조를 포함하는 반도체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811572A2 (en) * 1999-02-17 2007-07-25 Hitachi, Ltd. Semiconductor device and power converter using the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115873A (ja) * 1985-11-15 1987-05-27 Matsushita Electronics Corp 縦型ｍｏｓ電界効果トランジスタ
JP3325432B2 (ja) * 1995-08-01 2002-09-17 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JPH09331063A (ja) * 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JP3704007B2 (ja) * 1999-09-14 2005-10-05 株式会社東芝 半導体装置及びその製造方法
EP1835542A3 (en) 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
US6194884B1 (en) 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
JP5025071B2 (ja) * 2001-02-01 2012-09-12 三菱電機株式会社 半導体装置およびその製造方法
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP4090747B2 (ja) 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP2006501666A (ja) * 2002-10-04 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パワー半導体デバイス
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2009151657A1 (en) * 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
JP2010045141A (ja) 2008-08-11 2010-02-25 Fuji Electric Systems Co Ltd 半導体装置および内燃機関用点火装置
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP5686507B2 (ja) 2009-08-12 2015-03-18 株式会社 日立パワーデバイス トレンチゲート型半導体装置
TWI404205B (zh) * 2009-10-06 2013-08-01 Anpec Electronics Corp 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
EP2550677B1 (en) * 2010-03-23 2014-06-18 ABB Technology AG Power semiconductor device
TWI407564B (zh) * 2010-06-07 2013-09-01 Great Power Semiconductor Corp 具有溝槽底部多晶矽結構之功率半導體及其製造方法
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
GB2506075B (en) 2011-07-07 2015-09-23 Abb Technology Ag Insulated gate bipolar transistor
EP2732471B8 (en) * 2011-07-14 2019-10-09 ABB Schweiz AG Insulated gate bipolar transistor and method of production thereof
US8729608B2 (en) * 2012-01-31 2014-05-20 Panasonic Corporation Semiconductor device and method of manufacturing the device
US9087894B2 (en) * 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
CN104145342B (zh) * 2012-03-16 2017-05-24 富士电机株式会社 半导体装置
CN104221152B (zh) * 2012-07-18 2017-10-10 富士电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811572A2 (en) * 1999-02-17 2007-07-25 Hitachi, Ltd. Semiconductor device and power converter using the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN103748685B (zh) 2016-08-17
EP2732471A1 (en) 2014-05-21
WO2013007654A1 (en) 2013-01-17
CN103875074A (zh) 2014-06-18
GB2506314B (en) 2015-09-09
WO2013007658A1 (en) 2013-01-17
DE112012002956B4 (de) 2017-07-06
KR101933244B1 (ko) 2018-12-27
DE112012002956T5 (de) 2014-05-15
EP2732471B8 (en) 2019-10-09
KR20140042858A (ko) 2014-04-07
US9099520B2 (en) 2015-08-04
KR101933242B1 (ko) 2018-12-27
KR20140057552A (ko) 2014-05-13
US20140124831A1 (en) 2014-05-08
EP2732471B1 (en) 2019-09-04
US9153676B2 (en) 2015-10-06
JP2014523134A (ja) 2014-09-08
JP6021908B2 (ja) 2016-11-09
GB2505854A (en) 2014-03-12
GB2506314A (en) 2014-03-26
GB201400432D0 (en) 2014-02-26
GB201400116D0 (en) 2014-02-19
GB2505854B (en) 2015-12-02
JP6026528B2 (ja) 2016-11-16
JP2014523135A (ja) 2014-09-08
US20140124830A1 (en) 2014-05-08
CN103748685A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
CN103875074B (zh) 绝缘栅晶体管及其生产方法
CN103650148B (zh) 绝缘栅双极晶体管
US6670673B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
CN109659351B (zh) 绝缘栅双极晶体管
US10032878B2 (en) Semiconductor device with a semiconductor via and laterally connected electrode
JP2004342660A (ja) 半導体装置及びその製造方法
JP2007515070A (ja) 超接合デバイスの製造方法
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
JP2006186145A (ja) 半導体装置及びその製造方法
US9685511B2 (en) Semiconductor device and method for manufacturing a semiconductor device
CN113889523B (zh) 基于立体栅场板结构的半导体器件及其制作方法
JP2008282859A (ja) 半導体装置
JP4127751B2 (ja) 半導体装置及びその製造方法
KR101403061B1 (ko) 전력 반도체 디바이스
CN102449770B (zh) 用于半导体器件的3d沟道结构
CN101101921B (zh) 半导体器件及其制造方法
CN215731715U (zh) 集成电路
CN117012832A (zh) 半导体器件及其制作方法
CN111370469A (zh) 超级结器件结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180507

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right

Effective date of registration: 20210623

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20231231

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right