CN103050521A - 锗硅hbt器件的集电区引出结构及其制造方法 - Google Patents

锗硅hbt器件的集电区引出结构及其制造方法 Download PDF

Info

Publication number
CN103050521A
CN103050521A CN2012101637840A CN201210163784A CN103050521A CN 103050521 A CN103050521 A CN 103050521A CN 2012101637840 A CN2012101637840 A CN 2012101637840A CN 201210163784 A CN201210163784 A CN 201210163784A CN 103050521 A CN103050521 A CN 103050521A
Authority
CN
China
Prior art keywords
polysilicon
collector region
filling
depth
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101637840A
Other languages
English (en)
Other versions
CN103050521B (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210163784.0A priority Critical patent/CN103050521B/zh
Publication of CN103050521A publication Critical patent/CN103050521A/zh
Priority to US13/899,040 priority patent/US8803279B2/en
Application granted granted Critical
Publication of CN103050521B publication Critical patent/CN103050521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请公开了一种锗硅HBT器件的集电区引出结构，包括集电区电极；还包括多晶硅填充结构，其顶面接触集电区电极的底面，其侧面接触集电区。所述多晶硅填充结构对称分布于集电区两侧的隔离区及其下方的衬底中。所述多晶硅填充结构分为下层的第一填充多晶硅和上层的第二填充多晶硅两部分，均掺杂有与衬底相反类型的杂质。所述第一填充多晶硅靠近有源区一侧的侧壁与底面之间呈锐角。多晶硅填充结构的深度＞集电区的深度＞第二填充多晶硅的深度＞隔离区的深度。第一填充多晶硅的杂质的扩散性强于第二填充多晶硅，或者第一填充多晶硅的掺杂浓度高于第二填充多晶硅。本申请还公开了其制造方法。本申请对锗硅HBT器件可保持较高的击穿电压和较低的饱和压降。

Description

锗硅HBT器件的集电区引出结构及其制造方法
技术领域
本申请涉及一种半导体集成电路器件，特别是涉及一种HBT（Heterojunction Bipolar Transistar，异质结双极晶体管）器件。
背景技术
锗硅（SiGe）是硅和锗通过共价键结合形成的半导体化合物，是这两种元素无限互溶的替位式固溶体。锗硅HBT器件是一种常用的高频RF（Radio Frequency，射频）器件。
申请号为201110370460.X、申请日为2011年11月21日、名称为“超高压锗硅HBT器件及其制造方法”的中国发明专利申请请求保护一种超高压锗硅HBT器件，其结构如图1所示。
在半导体衬底101中具有两个隔离区102、两个赝埋层103和集电区104。隔离区102是在衬底101的表面先刻蚀沟槽，再以介质材料填充所述沟槽而形成的。赝埋层103是隔离区102底部的一块掺杂区，是在所述沟槽底部进行低能量、高剂量的离子注入形成的，具有结浅且掺杂浓度高的特点。集电区104是在两个隔离区102之间和两个赝埋层103之间的一块掺杂区，是对隔离区102之间的衬底101进行离子注入而形成的。集电区104的深度大于隔离结构102。集电区104的两侧均与赝埋层103相接触。在集电区104之上具有锗硅基区105，其两端可在集电区104上，也可在紧邻集电区104的隔离区102上。在隔离结构102之上具有锗硅场板106，其在赝埋层103与集电区104交界处的正上方。锗硅基区105和锗硅场板106是对同一锗硅外延层刻蚀后分别形成的。在锗硅基区105之上具有介质107和多晶硅发射区108。多晶硅发射区108的垂直剖面呈T形，上大下小，其底部接触锗硅基区105，其顶部与锗硅基区105之间为介质107。在锗硅基区105的两侧、锗硅场板106的两侧均具有第一侧墙109。在多晶硅发射区108的两侧具有第二侧墙110。第一电极111穿越层间介质（ILD）和隔离区102，与赝埋层103相接触。第二电极112、第三电极113、第四电极114均穿越层间介质，分别与锗硅场板106、锗硅基区105、多晶硅发射区108相接触。第一电极111和第二电极112相连，作为集电极。第三电极113作为基极。第四电极114作为发射极。
上述超高压锗硅HBT器件中，赝埋层103和第一电极111作为集电区引出结构。器件的BC结（锗硅基区105和集电区104之间的PN结）呈现两维分布特性，既有从锗硅基区105向衬底方向101的纵向延伸，也有从锗硅基区105向赝埋层103方向的横向延伸，这便提高了锗硅HBT器件的共发射极组态的击穿电压Bvceo。该击穿电压Bvceo可达5～20V，因此该锗硅HBT器件称为“超高压”锗硅HBT器件。
上述超高压锗硅HBT器件中，重掺杂的两个赝埋层103的间距太大，连接它们的轻掺杂集电区104因而很宽。在集电区104的掺杂浓度一定的条件下，由于集电区104较宽而导致集电区104的串联电阻较大，并导致器件的饱和压降偏大。这使得上述超高压锗硅HBT器件的线性工作区变窄，影响器件的应用。如果降低集电区104的掺杂浓度，虽然可以降低集电区104的串联电阻和器件的饱和压降，但也会同时降低器件的击穿电压。
发明内容
本申请所要解决的技术问题是提供一种新的锗硅HBT器件的集电区引出结构，一方面可维持较高的共发射极组态的击穿电压Bvceo，另一方面可降低器件的饱和压降。为此，本申请还要提供所述锗硅HBT器件的集电区引出结构的制造方法。
为解决上述技术问题，本申请锗硅HBT器件的集电区引出结构包括集电区电极；还包括多晶硅填充结构，其顶面接触集电区电极的底面，其侧面接触集电区。所述多晶硅填充结构对称分布于集电区两侧的隔离区及其下方的衬底中。所述多晶硅填充结构分为下层的第一填充多晶硅和上层的第二填充多晶硅两部分，均掺杂有与衬底相反类型的杂质。所述第一填充多晶硅靠近有源区一侧的侧壁与底面之间呈锐角。多晶硅填充结构的深度＞集电区的深度＞第二填充多晶硅的深度＞隔离区的深度。第一填充多晶硅的杂质的扩散性强于第二填充多晶硅，或者第一填充多晶硅的掺杂浓度高于第二填充多晶硅。
当锗硅HBT器件的衬底为p型掺杂时，第一填充多晶硅掺杂磷，第二填充多晶硅掺杂砷，磷的扩散性强于砷。
当锗硅HBT器件的衬底为n型掺杂时，第一和第二填充多晶硅均掺杂硼，但第一填充多晶硅的掺杂浓度高于第二填充多晶硅。
本申请锗硅HBT器件的集电区引出结构的制造方法为：先在两个隔离区及其下方的衬底中均形成沟槽，所述沟槽分为上、下两部分，沟槽下部靠近有源区一侧的侧壁与底面之间呈锐角；
再淀积第一填充多晶硅将沟槽填充满；接着将沟槽上部的第一填充多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积第二填充多晶硅将沟槽上部填充满；
在淀积第一和第二填充多晶硅的同时原位掺杂或淀积之后通过离子注入，使第一和第二填充多晶硅均掺杂有与衬底相反类型的杂质；并且第一填充多晶硅中的杂质的扩散性强于第二填充多晶硅，或者第一填充多晶硅中的掺杂浓度高于第二填充多晶硅；
接着对两个隔离区之间的衬底进行离子注入从而形成集电区，集电区两侧均与多晶硅填充结构的侧面接触，集电区的深度介于沟槽的深度和沟槽上部的深度之间；
最后在层间介质上开设底部位于多晶硅填充结构顶面的通孔，以导电材料填充通孔形成集电区电极。
本申请锗硅HBT器件的集电区引出结构中，将第一和第二填充多晶硅的分界面水平延展，可将集电区分为下、上两部分。第一填充多晶硅由于靠近有源区一侧的侧壁具有倾斜形貌，使得与其接触的集电区下部的宽度比现有结构要窄。第一填充多晶硅中的杂质更通过扩散性能强或掺杂浓度高的优势，渗透到与其接触的集电区下部中，这便降低了集电区的串联电阻，也就降低了器件的饱和压降。而第二填充多晶硅中的杂质不存在扩散性能强或掺杂浓度高的优势，从而较大程度地避免了对集电区上部的杂质扩散，这样集电区上部的掺杂浓度基本保持不变，因而可维持与现有结构基本一致的共发射极组态的击穿电压Bvceo，也是“超高压”锗硅HBT器件。
附图说明
图1是一种现有的超高压锗硅HBT器件的垂直剖面示意图；
图2a是本申请的超高压锗硅HBT器件的垂直剖面示意图；
图2b～图2e是图2a中的多晶硅填充结构300的各种实现方式；
图3a～图3k是本申请的超高压锗硅HBT器件的制造方法的各步骤示意图。
图中附图标记说明：
101为半导体衬底；102为隔离区；103为赝埋层；104为集电区；105为锗硅基区；106为锗硅场板；107为介质；108为发射区；109为第一侧墙；110为第二侧墙；111为第一电极；112为第二电极；113为第三电极；114为第四电极；201为半导体衬底；202为隔离区；203为第一介质；204为沟槽；204a为沟槽上部；204b为沟槽下部；205为第一多晶硅（第一填充多晶硅）；206为第二多晶硅（第二填充多晶硅）；207为第一光刻胶；208为集电区；209为第二介质；210为第三多晶硅；211为锗硅（锗硅基区）；212为第三介质；213为第四介质；214为第四多晶硅（多晶硅发射区）；215为基区侧墙；216为发射区侧墙；217为层间介质；218为集电区电极；219为基区电极；220为发射区电极；300为多晶硅填充结构；301为集电区位置；302为基区窗口；303为发射区窗口；304为发射区位置；305为基区位置。
具体实施方式
请参阅图2a，本申请的超高压锗硅HBT器件的集电区引出结构包括：
在半导体衬底201紧邻表面处以有源区为中心左右对称分布有两个隔离区202。这两个隔离区202及其下方的衬底201中也对称分布有多晶硅填充结构300。请参阅图2b，多晶硅填充结构300分为下层的第一填充多晶硅205和上层的第二填充多晶硅206两部分，均掺杂有与衬底相反类型的杂质。所述第一填充多晶硅205靠近有源区一侧的侧壁与底面之间呈锐角。多晶硅填充结构300的深度＞集电区208的深度＞第二填充多晶硅206的深度＞隔离区202的深度。第一填充多晶硅205的杂质的扩散性强于第二填充多晶硅206，或者第一填充多晶硅205的掺杂浓度高于第二填充多晶硅206。在两个隔离区202之间、两个多晶硅填充结构300之间为集电区208，其垂直剖面呈倒T形，其顶部由于在两个隔离区202之间因而宽度最小，其两侧均与多晶硅填充结构300的侧面相接触。在层间介质217中具有集电区电极218，其底面与多晶硅填充结构300的顶面相接触。
除了上述集电区引出结构外，图2a所示的超高压锗硅HBT器件还包括常规结构如下。在集电区208及其紧邻的部分隔离区202之上具有锗硅基区211，其垂直剖面呈正T形，其两肩膀部位之下分别是第三多晶硅210和第二介质209。在锗硅基区211之上具有多晶硅发射区214，其垂直剖面呈正T形，其两肩膀部位之下分别是第四介质213和第三介质212。在隔离结构202之上且在锗硅基区211两侧具有基区侧墙215。在锗硅基区211之上且在多晶硅发射区214两侧具有发射区侧墙216。上述结构之上覆盖有层间介质226，其中除具有连接多晶硅填充结构300的集电区电极218，还具有连接锗硅基区211的基区电极219、连接多晶硅发射区214的发射区电极220。
所述隔离区202、第二介质209、第三介质212、第四介质213、基区侧墙215、发射区侧墙216、层间介质217均为介质材料，可采用氧化硅、氮化硅、氮氧化硅或其任意组合。
本申请锗硅HBT器件的集电区引出结构中，当锗硅HBT器件的衬底为p型掺杂时，第一填充多晶硅205掺杂磷，第二填充多晶硅206掺杂砷，磷的扩散性强于砷。当锗硅HBT器件的衬底为n型掺杂时，第一和第二填充多晶硅205、206均掺杂硼，但第一填充多晶硅205的掺杂浓度高于第二填充多晶硅206。
请参阅图2a、图2b所述第二填充多晶硅206在锗硅基区211的外侧。第二填充多晶硅206与有源区（即两个隔离区202之间的硅材料）边缘的距离越大，器件的击穿电压越高；反之亦然。
图2b～图2e给出了多晶硅填充结构300的不同实现方式。优选地，第一填充多晶硅205靠近有源区那一侧的侧壁与底面之间夹角≤80度。更优选地，第一填充多晶硅205远离有源区那一侧的侧壁与底面之间也呈锐角，即第一填充多晶硅205呈正梯形的垂直剖面。第二填充多晶硅206的垂直剖面可为正梯形、矩形、倒梯形或其他任意形状。再优选地，整个多晶硅填充结构300靠近有源区那一侧的侧壁为光滑直线，其与底面之间呈锐角。再优选地，整个多晶硅填充结构300远离有源区那一侧的侧壁也为光滑直线，其与底面之间也呈锐角，即整个多晶硅填充结构300呈正梯形的垂直剖面。
与现有的超高压锗硅HBT器件相比，本申请可以降低集电区串联电阻和器件的饱和压降，而不会降低器件的击穿电压。这是由于：
1、第一填充多晶硅205靠近有源区一侧的侧壁具有倾斜形貌，使得与其接触的集电区208下部的宽度比现有结构要窄。进一步地，第一填充多晶硅205中掺杂有扩散性较好或浓度较高的杂质，利用杂质的横向扩散进入集电区208下部，这便降低了集电区208的串联电阻，也就降低了器件的饱和压降。
2、第二填充多晶硅206中掺杂有扩散性较差或浓度较低的杂质，从而不容易扩散进入集电区208的上部，这样集电区208上部的掺杂浓度可基本保持不变，因而可维持与现有结构基本一致的共发射极组态的击穿电压Bvceo。
图1所示的现有锗硅HBT器件中，假定集电区104的掺杂浓度为1×1016原子每立方厘米，电阻率为0.5欧姆·厘米；赝埋层103的掺杂浓度为1×1020原子每立方厘米，电阻率为7.6×10-4欧姆·厘米。集电区104的深度为1微米，宽度为2微米，且集电区104的掺杂均匀。那么重掺杂的赝埋层103的电阻与轻掺杂的集电区104的电阻相比，可以忽略不计。
本申请锗硅HBT器件中，假定集电区208的参数与之相同，第一填充多晶硅205的参数与赝埋层103相同。当多晶硅填充结构300的深度为3微米，第一填充多晶硅205靠近有源区一侧的侧壁与底面的夹角为80度时，两个第一填充多晶硅205的底部间距比现有的锗硅HBT器件（如图1所示）减小了1.06微米，粗估可以减小集电区208的串联电阻近一半，从而大幅降低器件的饱和压降。
本申请的超高压锗硅HBT的制造方法包括如下步骤：
第1步，请参阅图3a，先在半导体衬底201中制作两个隔离区202，可采用局部氧化（LOCOS）或浅槽隔离（STI）工艺。所述半导体衬底201例如为p型硅衬底。
然后在衬底201的表面形成第一介质层203，作为有源区的临时保护层，可采用热氧化生长工艺（如果是氧化硅）、或采用淀积与光刻和光刻、刻蚀工艺形成。
接着在每个隔离区202及其下方的衬底201中刻蚀出沟槽204。沟槽204分为上部204a和下部204b两部分，沟槽下部204b靠近有源区一侧的侧壁与底面之间呈锐角。优选沟槽下部204b靠近有源区一侧的侧壁与底面之间的夹角≤80度。更优选沟槽下部204b远离有源区那一侧的侧壁与底面也呈锐角，即沟槽下部204b的垂直剖面呈正梯形。沟槽上部204a可以为正梯形、矩形、倒梯形或其他任意垂直剖面形状，以便有利于提升多晶硅对沟槽204的填充能力，增加器件的击穿电压。
再优选地，沟槽204靠近有源区那一侧的侧壁为光滑直线，其与底面之间呈锐角。再优选地，沟槽204远离有源区那一侧的侧壁也为光滑直线，其与底面之间也呈锐角，即沟槽204呈正梯形的垂直剖面。
在保证多晶硅对沟槽204的填充能力的前提下，应尽量减小沟槽下部204b（或优选情况下沟槽204）靠近有源区那一侧的侧壁的倾斜度，即使其与底面夹角越小越好。
第2步，请参阅图3b，先在硅片上淀积第一多晶硅层205，至少将第一沟槽204完全填充。例如采用化学气相淀积（CVD）工艺。在淀积第一多晶硅205的同时原位掺杂（优选）或淀积之后通过离子注入，使第一多晶硅205掺杂有与衬底201相反类型的杂质。当衬底201为p型掺杂时，第一多晶硅205为n型掺杂，优选杂质为磷。当衬底201为n型掺杂时，第一多晶硅205为p型掺杂，优选杂质为硼。
然后对第一多晶硅205进行平坦化工艺，例如为化学机械研磨（CMP）工艺，将隔离区202及第一介质203上方的第一多晶硅205研磨去除掉。剩余的第一多晶硅205完全位于沟槽204内。
第3步，请参阅图3c，采用干法反刻工艺将沟槽上部204a内的第一多晶硅205去除掉，从而空出沟槽上部204a。沟槽上部204a的深度＞隔离区202的深度。此时剩余的第一多晶硅205作为第一填充多晶硅。
第4步，请参阅图3d，先在硅片上淀积第二多晶硅层206，至少将沟槽上部204a完全填充。在淀积第二填充多晶硅206的同时原位掺杂或淀积之后通过离子注入，使第二填充多晶硅206掺杂有与衬底相反类型的杂质。当衬底201为p型掺杂时，第二多晶硅206为n型掺杂，优选杂质为砷，因为砷的扩散性弱于磷。当衬底201为n型掺杂时，第二多晶硅206为p型掺杂，优选杂质为硼，且第二多晶硅206的掺杂浓度＜第一多晶硅205。
然后对第二多晶硅206进行平坦化工艺，将隔离区202和第一介质203上方的第二多晶硅206研磨去除掉。此时剩余的第二多晶硅206完全位于沟槽上部204a内，作为第二填充多晶硅。第一填充多晶硅205与第二填充多晶硅206构成了多晶硅填充结构300。
第5步，请参阅图3e，采用光刻工艺在第一光刻胶层207上暴露出集电区位置301。集电区位置301是指两个沟槽204之间的区域，还可能包括部分的沟槽204所在区域。
接着对集电区位置301进行离子注入，从而在两个沟槽204之间的衬底201中形成轻掺杂的集电区208。所述离子注入的杂质类型与衬底201相反。当衬底201为p型掺杂时，离子注入为n型杂质，所形成的集电区210为n型掺杂。集电区208的垂直剖面呈倒T形。集电区208的两侧均与多晶硅填充结构300的侧面接触，集电区208的深度介于沟槽204的深度和沟槽上部204a的深度之间。
第6步，请参阅图3f，在硅片上依次淀积第二介质209、第三多晶硅210，分别作为基区下方的介质和多晶硅。
接着采用光刻工艺在第二光刻胶层上暴露出基区窗口302。基区窗口302是指集电区208顶部的全部区域，以及隔离区202紧邻着集电区208顶部的部分区域。
再后采用刻蚀工艺去除掉基区窗口302中的第三多晶硅210、第二介质209和第一介质203。由于第一介质203全部位于基区窗口302中，因而被完全去除掉。
接着在硅片上外延生长一层锗硅211，至少将基区窗口302填充满。最后以平坦化工艺将锗硅211的上表面研磨平整。
第7步，请参阅图3g，在硅片上依次淀积第三介质212、第四介质213，分别作为发射区下方的两种介质。
接着采用光刻工艺在第三光刻胶层上暴露出发射区窗口303。发射区窗口303是指集电区208顶部的部分区域。
再后采用刻蚀工艺去除掉发射区窗口303中的第四介质213、第三介质212。
接着在硅片上淀积第四多晶硅214，作为发射区材料，至少将发射区窗口303填充满。接着以平坦化工艺将第四多晶硅214的上表面研磨平整。
最后以离子注入工艺对第四多晶硅214进行与衬底201具有相反类型杂质的离子注入。
第8步，请参阅图3h，采用光刻工艺在第四光刻胶层上仅保留发射区位置304。发射区位置304是指集电区208顶部的全部区域的正上方。
接着采用刻蚀工艺去除掉除发射区位置304以外区域的第四多晶硅214、第四介质213、第三介质212。剩余的第四多晶硅214的垂直剖面呈T形，作为发射区，其两肩膀部位下方为第四介质213和第三介质212。
最后对锗硅211在多晶硅发射区214外侧的部分（图中椭圆处，即外基区）进行与衬底201具有相同类型杂质的离子注入。
第9步，请参阅图3i，采用光刻工艺在第五光刻胶层上仅保留基区位置305。基区位置305是指集电区208顶部的全部区域、以及隔离区202紧挨着集电区208顶部的部分区域。
接着采用刻蚀工艺去除掉除基区位置305以外区域的锗硅211、第三多晶硅210、第二介质209。剩余的锗硅211的垂直剖面呈T形，作为基区，其两肩膀部位下方为第三多晶硅210和第二介质209。
第10步，请参阅图3j，在硅片淀积第五介质作为侧墙材料，并对其进行反刻，从而在锗硅基区211的两侧形成基区侧墙215，在多晶硅发射区214的两侧形成发射区侧墙216。
第11步，请参阅图3k，在硅片淀积层间介质（ILD）217，例如采用BPSG（硼磷硅玻璃）。
然后采用光刻和刻蚀工艺在层间介质217上刻蚀出多个通孔，包括底部在第二填充多晶硅206的第一通孔、底部在锗硅基区211的第二通孔、底部在多晶硅发射区214的第三通孔。
接着在这些通孔中填充导电材料，并经平坦化后形成集电区电极218、基区电极219、发射区电极220，例如采用钨塞工艺。
其中，集电区位置301的宽度＞基区位置305的宽度＞基区窗口302的宽度＞发射区位置304的宽度（大致相当于集电区208顶部的宽度）＞发射区窗口303的宽度。
所述方法第2步中，淀积第一多晶硅205优选采用原位掺杂，也可先淀积再进行离子注入。优选地，第一多晶硅205的掺杂浓度在1×1020原子每立方厘米以上，以减小集电区208的串联电阻,降低器件的饱和压降。所述方法第4步中，淀积第二多晶硅206可以采用原位掺杂，也可先淀积再进行离子注入。优选地，对第二多晶硅206的离子注入剂量在1×1015原子每平方厘米以上，离子注入能量以实现沟槽上部204a中的第二填充多晶硅206全掺杂为标准。所述方法第7步中，淀积第四多晶硅214并对其进行离子注入也可改为原位掺杂有杂质的第四多晶硅214。
上述锗硅HBT器件的制造方法中，从第1步中刻蚀沟槽204开始～第5步结束、第11步中形成集电区电极218的部分属于集电区引出结构的制造方法。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种锗硅HBT器件的集电区引出结构，包括集电区电极；其特征是，还包括多晶硅填充结构，其顶面接触集电区电极的底面，其侧面接触集电区；所述多晶硅填充结构对称分布于集电区两侧的隔离区及其下方的衬底中；所述多晶硅填充结构分为下层的第一填充多晶硅和上层的第二填充多晶硅两部分，均掺杂有与衬底相反类型的杂质；所述第一填充多晶硅靠近有源区一侧的侧壁与底面之间呈锐角；多晶硅填充结构的深度＞集电区的深度＞第二填充多晶硅的深度＞隔离区的深度；第一填充多晶硅的杂质的扩散性强于第二填充多晶硅，或者第一填充多晶硅的掺杂浓度高于第二填充多晶硅。
2.根据权利要求1所述的锗硅HBT器件的集电区引出结构，其特征是，当衬底为p型掺杂时，第一填充多晶硅掺杂磷，第二填充多晶硅掺杂砷，磷的扩散性强于砷；
当衬底为n型掺杂时，第一和第二填充多晶硅均掺杂硼，但第一填充多晶硅的掺杂浓度高于第二填充多晶硅。
3.根据权利要求1所述的锗硅HBT器件的集电区引出结构，其特征是，所述第二填充多晶硅位于锗硅基区的外侧。
4.根据权利要求2所述的锗硅HBT器件的集电区引出结构，其特征是，所述第二填充多晶硅与有源区边缘的距离越大，器件的击穿电压越高；反之亦然。
5.根据权利要求1所述的锗硅HBT器件的集电区引出结构，其特征是，所述第一填充多晶硅靠近有源区一侧的侧壁与底面的夹角≤80度。
6.一种锗硅HBT器件的集电区引出结构的制造方法，其特征是，先在两个隔离区及其下方的衬底中均形成沟槽，所述沟槽分为上、下两部分，沟槽下部靠近有源区一侧的侧壁与底面之间呈锐角；
再淀积第一填充多晶硅将沟槽填充满；接着将沟槽上部的第一填充多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积第二填充多晶硅将沟槽上部填充满；
在淀积第一和第二填充多晶硅的同时原位掺杂或填充之后通过离子注入，使第一和第二填充多晶硅均掺杂有与衬底相反类型的杂质；并且第一填充多晶硅中的杂质的扩散性强于第二填充多晶硅，或者第一填充多晶硅中的掺杂浓度高于第二填充多晶硅；
接着对两个隔离区之间的衬底进行离子注入从而形成集电区，集电区两侧均与多晶硅填充结构的侧面接触，集电区的深度介于沟槽的深度和沟槽上部的深度之间；
最后在层间介质上开设底部位于多晶硅填充结构顶面的通孔，以导电材料填充通孔形成集电区电极。
7.根据权利要求6所述的锗硅HBT器件的集电区引出结构的制造方法，其特征是，所述沟槽下部靠近有源区一侧的侧壁与底面之间的夹角≤80度。
CN201210163784.0A 2012-05-23 2012-05-23 锗硅hbt器件的集电区引出结构及其制造方法 Active CN103050521B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210163784.0A CN103050521B (zh) 2012-05-23 2012-05-23 锗硅hbt器件的集电区引出结构及其制造方法
US13/899,040 US8803279B2 (en) 2012-05-23 2013-05-21 Structure for picking up a collector and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210163784.0A CN103050521B (zh) 2012-05-23 2012-05-23 锗硅hbt器件的集电区引出结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103050521A true CN103050521A (zh) 2013-04-17
CN103050521B CN103050521B (zh) 2015-02-04

Family

ID=48063107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210163784.0A Active CN103050521B (zh) 2012-05-23 2012-05-23 锗硅hbt器件的集电区引出结构及其制造方法

Country Status (2)

Country Link
US (1) US8803279B2 (zh)
CN (1) CN103050521B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461769A (zh) * 2018-12-10 2019-03-12 无锡紫光微电子有限公司 一种沟槽栅igbt器件结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324628B2 (en) 2014-02-25 2016-04-26 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US20160380067A1 (en) * 2015-06-23 2016-12-29 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor
US10431654B2 (en) 2015-06-25 2019-10-01 International Business Machines Corporation Extrinsic base doping for bipolar junction transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139862A1 (en) * 2002-11-01 2005-06-30 Park Chan W. Self-aligned heterojunction bipolar transistor and manufacturing method thereof
US20050184359A1 (en) * 2004-02-25 2005-08-25 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
CN102231379A (zh) * 2009-12-21 2011-11-02 上海华虹Nec电子有限公司 SiGe异质结双极晶体管多指结构
CN102412287A (zh) * 2011-11-08 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt器件及其制造方法
CN102437180A (zh) * 2011-11-21 2012-05-02 上海华虹Nec电子有限公司 超高压锗硅hbt器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
US7091099B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
JP4216634B2 (ja) 2003-04-23 2009-01-28 株式会社日立製作所 半導体装置
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7538409B2 (en) * 2006-06-07 2009-05-26 International Business Machines Corporation Semiconductor devices
JP2010010456A (ja) * 2008-06-27 2010-01-14 Panasonic Corp 半導体装置
CN102097465B (zh) 2009-12-15 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102117827B (zh) * 2009-12-31 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP器件
CN102403256B (zh) * 2010-09-08 2014-02-26 上海华虹宏力半导体制造有限公司 赝埋层及制造方法、深孔接触及三极管
US8492794B2 (en) * 2011-03-15 2013-07-23 International Business Machines Corporation Vertical polysilicon-germanium heterojunction bipolar transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139862A1 (en) * 2002-11-01 2005-06-30 Park Chan W. Self-aligned heterojunction bipolar transistor and manufacturing method thereof
US20050184359A1 (en) * 2004-02-25 2005-08-25 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
CN102231379A (zh) * 2009-12-21 2011-11-02 上海华虹Nec电子有限公司 SiGe异质结双极晶体管多指结构
CN102412287A (zh) * 2011-11-08 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt器件及其制造方法
CN102437180A (zh) * 2011-11-21 2012-05-02 上海华虹Nec电子有限公司 超高压锗硅hbt器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461769A (zh) * 2018-12-10 2019-03-12 无锡紫光微电子有限公司 一种沟槽栅igbt器件结构及其制作方法
CN109461769B (zh) * 2018-12-10 2024-03-12 无锡紫光微电子有限公司 一种沟槽栅igbt器件结构及其制作方法

Also Published As

Publication number Publication date
US20130313677A1 (en) 2013-11-28
CN103050521B (zh) 2015-02-04
US8803279B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
TWI455310B (zh) 奈米管金屬氧化物半導體場效應管技術與裝置
CN103875074B (zh) 绝缘栅晶体管及其生产方法
JP3804375B2 (ja) 半導体装置とそれを用いたパワースイッチング駆動システム
CN1812121B (zh) 绝缘栅半导体器件及其制造方法
CN100499164C (zh) 沟槽半导体器件及其制造方法
JP4429601B2 (ja) セグメントトレンチと延長ドーピングゾーンとを有するｍｏｓゲートパワーデバイス、及びその製造方法
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
CN102437180B (zh) 超高压锗硅hbt器件及其制造方法
US8026146B2 (en) Method of manufacturing a bipolar transistor
KR100644497B1 (ko) 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법
CN101677103A (zh) 用于形成高密度沟槽场效应晶体管的结构与方法
JP2004342660A (ja) 半導体装置及びその製造方法
CN103050521B (zh) 锗硅hbt器件的集电区引出结构及其制造方法
CN103283027A (zh) 包括屏蔽区的碳化硅双极结型晶体管及制造碳化硅双极结型晶体管的方法
CN100367510C (zh) 具有边缘结构的半导体器件
CN103094324B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
JP2003086800A (ja) 半導体装置及びその製造方法
CN103295888A (zh) 半导体装置及其制造方法
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
CN102623350A (zh) 具有超结结构的半导体器件的制造方法
CN102412287B (zh) 锗硅hbt器件及其制造方法
CN103035689B (zh) 锗硅hbt的集电区引出结构及其制造方法
CN104576730B (zh) 超级结器件及其制造方法
CN116741828A (zh) 沟渠式栅极晶体管组件
CN107026196A (zh) 具有外质装置区无沟槽隔离的双极性接面晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140120

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140120

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant