CN113257905A - Igbt器件 - Google Patents

Igbt器件 Download PDF

Info

Publication number
CN113257905A
CN113257905A CN202010083995.8A CN202010083995A CN113257905A CN 113257905 A CN113257905 A CN 113257905A CN 202010083995 A CN202010083995 A CN 202010083995A CN 113257905 A CN113257905 A CN 113257905A
Authority
CN
China
Prior art keywords
region
igbt device
grid
gate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010083995.8A
Other languages
English (en)
Inventor
周翔
曾大杰
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN202010083995.8A priority Critical patent/CN113257905A/zh
Publication of CN113257905A publication Critical patent/CN113257905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种IGBT器件，由多个形成原胞并联而成，各原胞都形成在晶圆上的有源区中，各原胞的栅极结构采用沟槽栅，沟槽栅包括形成于栅极沟槽内侧表面的栅介质层和填充于栅极沟槽中的多晶硅栅；多晶硅栅完全填充栅极沟槽时会对晶圆产生对应的第一应力；在俯视面上，有源区分成两个以上的区域块，各区域块中的栅极沟槽呈条形结构且平行排列，相邻两个区域块中的栅极沟槽的条形结构不平行而具有夹角，使相邻两个区域块中的多晶硅栅对晶圆的第一应力的方向不同而使晶圆所受到的各多晶硅栅产生的合应力减少或消失。本发明能提高同一片晶圆上IGBT器件参数的均一性，并从而提高产品良率。

Description

IGBT器件
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种绝缘栅双极型晶体管(IGBT)器件。
背景技术
IGBT是目前市场上主流的功率器件，尤其在高压大功率领域有着取足轻重的地位。作为一种电压控制的双极型功率器件，IGBT在低频大功率市场所占份额较高，IGBT模块在新能源领域也有着相当大的潜力。
目前市场上主流的IGBT器件基本上都采用沟槽栅(trench gate)场截止型(fieldstop)结构设计。这种结构设计在平衡器件导通和关断以及开关各方面参数达到了最优。目前IGBT制造技术也在朝着缩小原胞尺寸(cell pitch)，从而提高单位面积沟道密度，缩小芯片面积的方向发展。与此同时，晶圆的面积却在朝着越来越大的方向发展以降低制造成本。
到目前为止，单个原胞尺寸已经缩小到了几个微米甚至接近一个微米的尺度，因此提高IGBT同一片晶圆上IGBT芯片参数的均一性对于产品良率至关重要。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件，能提高同一片晶圆上IGBT器件参数的均一性，并从而提高产品良率。
为解决上述技术问题，本发明提供的IGBT器件由多个形成原胞并联而成，各所述原胞都形成在晶圆上的有源区中，所述晶圆由半导体衬底组成。
各所述原胞的栅极结构采用沟槽栅，所述沟槽栅包括形成于栅极沟槽内侧表面的栅介质层和填充于所述栅极沟槽中的多晶硅栅；所述多晶硅栅完全填充所述栅极沟槽时会对所述晶圆产生对应的第一应力。
在俯视面上，所述有源区分成两个以上的区域块，各所述区域块中的所述栅极沟槽呈条形结构且平行排列，相邻两个所述区域块中的所述栅极沟槽的条形结构不平行而具有夹角，使相邻两个所述区域块中的所述多晶硅栅对所述晶圆的第一应力的方向不同而使所述晶圆所受到的各所述多晶硅栅产生的合应力减少或消失。
进一步的改进是，相邻两个所述区域块中的所述栅极沟槽的条形结构具有90度的夹角。
进一步的改进是，所述有源区的俯视面呈矩形结构。
进一步的改进是，各所述区域块通过对所述有源区的长或宽进行分割形成。
进一步的改进是，各所述区域块的长相同且宽也相同。
进一步的改进是，各所述区域块的数量为偶数个。
进一步的改进是，各所述区域块的数量为4个，各所述区域块的长度等于所述有源区的长度，各所述区域块的宽度等于所述有源区的宽度的1/4。
进一步的改进是，各所述区域块的数量为8个，各所述区域块的长度等于所述有源区的长度的1/2，各所述区域块的宽度等于所述有源区的宽度的1/4。
进一步的改进是，所述IGBT器件还包括N型掺杂的漂移区。
在所述漂移区的表面形成有P型阱区，所述沟槽栅的深度大于所述P型阱区的深度。
沟道区由选定区域的所述P型阱区组成，在所述沟道区的正面表面上形成有N+掺杂的源区，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；所述源区顶部通过穿过层间膜的接触孔连接到由正面金属层组成的发射极，所述源区的顶部接触孔的底部还穿过所述源区并和所述沟道区接触。
浮空P型掺杂区由选定区域的所述P型阱区组成，所述浮空P型掺杂区的正面表面上不形成所述源区且不形成所述接触孔并从而为不和电极连接的浮空结构。
空穴流通通道区由选定区域的所述P型阱区组成，所述空穴流通通道区的正面表面上不形成所述源区，所述空穴流通通道区顶部通过穿过层间膜的接触孔连接到所述发射极。
在所述漂移区的背面形成有P+掺杂的集电区。
在所述集电区的背面形成有由背面金属层组成的集电极。
进一步的改进是，各所述多晶硅栅顶部都通过接触孔连接到由正面金属层组成的栅极。
进一步的改进是，部分所述多晶硅栅顶部都通过接触孔连接到由正面金属层组成的栅极；剩余部分所述多晶硅栅顶部都通过接触孔连接到所述源极，以调节IGBT器件的电容。
进一步的改进是，在所述漂移区的正面表面和所述P型阱区的背面表面之间形成有N型掺杂的载流子存储层(carrier storage layer，CS)，所述载流子存储层的掺杂浓度大于所述漂移区的掺杂浓度。
进一步的改进是，在所述漂移区的背面表面和所述集电区的正面表面之间还形成有N型掺杂的场截止层，所述场截止层的掺杂浓度大于所述漂移区的掺杂浓度。
进一步的改进是，所述原胞的宽度为数微米或接近1微米。
进一步的改进是，所述半导体衬底包括硅衬底。
所述栅介质层为栅氧化层。
在所述半导体衬底的表面上还形成有外延层，所述漂移区形成于所述外延层中；所述集电区形成于背面减薄后的所述半导体衬底中。
本发明IGBT器件的栅极结构采用沟槽栅，随着原胞的尺寸越来越小，由沟槽栅所产生的应力对晶圆以及形成于晶圆上的IGBT器件的参数影响如参数均一性的影响越来越大，本发明结合沟槽栅的应力对IGBT器件参数均一性的不利影响，对沟槽栅的延伸方向即俯视面上的版图结构进行了特别设置，通过将相邻两个区域块中的栅极沟槽的条形结构设置为不平行的具有夹角的结构如互相垂直的结构，能使相邻两个区域块中的多晶硅栅对晶圆的第一应力的方向不同而使晶圆所受到的各多晶硅栅产生的合应力减少或消失，也即能使晶圆的应力得到释放，最后能提高同一片晶圆上IGBT器件参数的均一性，并从而提高产品良率。
本发明的技术方案突破了在IGBT中的沟槽栅的结构设置的限制，通过对沟槽栅的版图结构进行设置，使得本发明的IGBT器件的原胞尺寸能得到进一步缩小或者提高原胞宽度为数微米甚至接近1微米的IGBT器件的性能，所以本发明能取得意想不到的技术效果。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施例IGBT器件的剖面结构示意图；
图2是本发明第一实施例IGBT器件的第一种较佳实施例的沟槽栅的版图；
图3是本发明第一实施例IGBT器件的第二种较佳实施例的沟槽栅的版图；
图4是本发明第二实施例IGBT器件的剖面结构示意图。
具体实施方式
本发明第一实施例IGBT器件：
如图1所示，是本发明第一实施例IGBT器件的剖面结构示意图；本发明第一实施例IGBT器件由多个形成原胞并联而成，各所述原胞都形成在晶圆上的有源区201中，所述晶圆由半导体衬底组成。
各所述原胞的栅极结构采用沟槽栅，所述沟槽栅包括形成于栅极沟槽101内侧表面的栅介质层如栅氧化层3和填充于所述栅极沟槽101中的多晶硅栅4；所述多晶硅栅4完全填充所述栅极沟槽101时会对所述晶圆产生对应的第一应力。
在俯视面上，所述有源区201分成两个以上的区域块，各所述区域块中的所述栅极沟槽101呈条形结构且平行排列，相邻两个所述区域块中的所述栅极沟槽101的条形结构不平行而具有夹角，使相邻两个所述区域块中的所述多晶硅栅4对所述晶圆的第一应力的方向不同而使所述晶圆所受到的各所述多晶硅栅4产生的合应力减少或消失。
较佳选择为，相邻两个所述区域块中的所述栅极沟槽101的条形结构具有90度的夹角。所述有源区201的俯视面呈矩形结构。各所述区域块通过对所述有源区201的长或宽进行分割形成。各所述区域块的长相同且宽也相同。各所述区域块的数量为偶数个。
如图2所示，是本发明第一实施例IGBT器件的第一种较佳实施例的沟槽栅的版图；各所述区域块的数量为4个，分别用标记201a、201b、201c和201d表示。各所述区域块的长度等于所述有源区201的长度，各所述区域块的宽度等于所述有源区201的宽度的1/4。
如图3所示，是本发明第一实施例IGBT器件的第二种较佳实施例的沟槽栅的版图；各所述区域块的数量为8个，分别用标记201a、201b、201c、201d、201e、201f、201g和201h表示。各所述区域块的长度等于所述有源区201的长度的1/2，各所述区域块的宽度等于所述有源区201的宽度的1/4。
所述IGBT器件还包括N型掺杂的漂移区1。
在所述漂移区1的表面形成有P型阱区2，所述沟槽栅的深度大于所述P型阱区2的深度。
沟道区由选定区域如虚线框102所示区域的所述P型阱区2组成，在所述沟道区的正面表面上形成有N+掺杂的源区6，被所述多晶硅栅4侧面覆盖的所述沟道区的表面用于形成沟道；所述源区6顶部通过穿过层间膜7的接触孔8连接到由正面金属层9组成的发射极，所述源区6的顶部接触孔8的底部还穿过所述源区6并和所述沟道区接触。
浮空P型掺杂区由选定区域如虚线框104所示区域的所述P型阱区2组成，所述浮空P型掺杂区的正面表面上不形成所述源区6且不形成所述接触孔8并从而为不和电极连接的浮空结构。
空穴流通通道区由选定区域如虚线框103所示区域的所述P型阱区2组成，所述空穴流通通道区的正面表面上不形成所述源区6，所述空穴流通通道区顶部通过穿过层间膜7的接触孔8连接到所述发射极。
在所述漂移区1的背面形成有P+掺杂的集电区11。
在所述集电区11的背面形成有由背面金属层12组成的集电极。
各所述多晶硅栅4顶部都通过接触孔8连接到由正面金属层9组成的栅极。
在所述漂移区1的正面表面和所述P型阱区2的背面表面之间形成有N型掺杂的载流子存储层5，所述载流子存储层5的掺杂浓度大于所述漂移区1的掺杂浓度。
在所述漂移区1的背面表面和所述集电区11的正面表面之间还形成有N型掺杂的场截止层10，所述场截止层10的掺杂浓度大于所述漂移区1的掺杂浓度。
所述原胞的宽度为数微米或接近1微米。
所述半导体衬底包括硅衬底。
所述栅介质层3为栅氧化层。
在所述半导体衬底的表面上还形成有外延层，所述漂移区1形成于所述外延层中；所述集电区11形成于背面减薄后的所述半导体衬底中。
本发明第一实施例IGBT器件的栅极结构采用沟槽栅，随着原胞的尺寸越来越小，由沟槽栅所产生的应力对晶圆以及形成于晶圆上的IGBT器件的参数影响如参数均一性的影响越来越大，本发明第一实施例结合沟槽栅的应力对IGBT器件参数均一性的不利影响，对沟槽栅的延伸方向即俯视面上的版图结构进行了特别设置，通过将相邻两个区域块中的栅极沟槽101的条形结构设置为不平行的具有夹角的结构如互相垂直的结构，能使相邻两个区域块中的多晶硅栅4对晶圆的第一应力的方向不同而使晶圆所受到的各多晶硅栅4产生的合应力减少或消失，也即能使晶圆的应力得到释放，最后能提高同一片晶圆上IGBT器件参数的均一性，并从而提高产品良率。
本发明第一实施例的技术方案突破了在IGBT中的沟槽栅的结构设置的限制，通过对沟槽栅的版图结构进行设置，使得本发明第一实施例的IGBT器件的原胞尺寸能得到进一步缩小或者提高原胞宽度为数微米甚至接近1微米的IGBT器件的性能，所以本发明第一实施例能取得意想不到的技术效果。
本发明第二实施例IGBT器件和本发明第一实施例IGBT器件的区别之处为：
如图4所示，是本发明第二实施例IGBT器件的剖面结构示意图；本发明第二实施例中，部分所述多晶硅栅4顶部都通过接触孔8连接到由正面金属层9组成的栅极；如虚线框105对应的区域所述，剩余部分所述多晶硅栅4顶部都通过接触孔8a连接到所述源极，以调节IGBT器件的电容；图4中将和所述源极连接的接触孔单独用标记8a标出。IGBT器件的电容通常包括Cgs、Ggd和Csd，其中Cgs为所述栅极和所述源极也即发射极之间的寄生电容，Cgd为所述栅极和所述漏极也即所述集电极之间的寄生电容，Csd为所述发射极和所述集电极之间的寄生电容，通过将部分所述多晶硅栅4连接到所述源极之后，能减少所述栅极和所述集电极之间的所述多晶硅栅4和所述漂移区1的覆盖面积，同时增加所述源极和所述集电极之间的所述多晶硅栅4和所述漂移区1的覆盖面积，从而能调节Cgs、Ggd和Csd，并进而根据需要调节器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种IGBT器件，其特征在于：IGBT器件由多个形成原胞并联而成，各所述原胞都形成在晶圆上的有源区中，所述晶圆由半导体衬底组成；
各所述原胞的栅极结构采用沟槽栅，所述沟槽栅包括形成于栅极沟槽内侧表面的栅介质层和填充于所述栅极沟槽中的多晶硅栅；所述多晶硅栅完全填充所述栅极沟槽时会对所述晶圆产生对应的第一应力；
在俯视面上，所述有源区分成两个以上的区域块，各所述区域块中的所述栅极沟槽呈条形结构且平行排列，相邻两个所述区域块中的所述栅极沟槽的条形结构不平行而具有夹角，使相邻两个所述区域块中的所述多晶硅栅对所述晶圆的第一应力的方向不同而使所述晶圆所受到的各所述多晶硅栅产生的合应力减少或消失。
2.如权利要求1所述的IGBT器件，其特征在于：相邻两个所述区域块中的所述栅极沟槽的条形结构具有90度的夹角。
3.如权利要求2所述的IGBT器件，其特征在于：所述有源区的俯视面呈矩形结构。
4.如权利要求3所述的IGBT器件，其特征在于：各所述区域块通过对所述有源区的长或宽进行分割形成。
5.如权利要求4所述的IGBT器件，其特征在于：各所述区域块的长相同且宽也相同。
6.如权利要求5所述的IGBT器件，其特征在于：各所述区域块的数量为偶数个。
7.如权利要求6所述的IGBT器件，其特征在于：各所述区域块的数量为4个，各所述区域块的长度等于所述有源区的长度，各所述区域块的宽度等于所述有源区的宽度的1/4。
8.如权利要求6所述的IGBT器件，其特征在于：各所述区域块的数量为8个，各所述区域块的长度等于所述有源区的长度的1/2，各所述区域块的宽度等于所述有源区的宽度的1/4。
9.如权利要求1所述的IGBT器件，其特征在于：所述IGBT器件还包括N型掺杂的漂移区；
在所述漂移区的表面形成有P型阱区，所述沟槽栅的深度大于所述P型阱区的深度；
沟道区由选定区域的所述P型阱区组成，在所述沟道区的正面表面上形成有N+掺杂的源区，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；所述源区顶部通过穿过层间膜的接触孔连接到由正面金属层组成的发射极，所述源区的顶部接触孔的底部还穿过所述源区并和所述沟道区接触；
浮空P型掺杂区由选定区域的所述P型阱区组成，所述浮空P型掺杂区的正面表面上不形成所述源区且不形成所述接触孔并从而为不和电极连接的浮空结构；
空穴流通通道区由选定区域的所述P型阱区组成，所述空穴流通通道区的正面表面上不形成所述源区，所述空穴流通通道区顶部通过穿过层间膜的接触孔连接到所述发射极；
在所述漂移区的背面形成有P+掺杂的集电区；
在所述集电区的背面形成有由背面金属层组成的集电极。
10.如权利要求9所述的IGBT器件，其特征在于：各所述多晶硅栅顶部都通过接触孔连接到由正面金属层组成的栅极。
11.如权利要求9所述的IGBT器件，其特征在于：部分所述多晶硅栅顶部都通过接触孔连接到由正面金属层组成的栅极；剩余部分所述多晶硅栅顶部都通过接触孔连接到所述源极，以调节IGBT器件的电容。
12.如权利要求9所述的IGBT器件，其特征在于：在所述漂移区的正面表面和所述P型阱区的背面表面之间形成有N型掺杂的载流子存储层，所述载流子存储层的掺杂浓度大于所述漂移区的掺杂浓度。
13.如权利要求9所述的IGBT器件，其特征在于：在所述漂移区的背面表面和所述集电区的正面表面之间还形成有N型掺杂的场截止层，所述场截止层的掺杂浓度大于所述漂移区的掺杂浓度。
14.如权利要求1所述的IGBT器件，其特征在于：所述原胞的宽度为数微米或接近1微米。
15.如权利要求1所述的IGBT器件，其特征在于：所述半导体衬底包括硅衬底；
所述栅介质层为栅氧化层；
在所述半导体衬底的表面上还形成有外延层，所述漂移区形成于所述外延层中；所述集电区形成于背面减薄后的所述半导体衬底中。
CN202010083995.8A 2020-02-10 2020-02-10 Igbt器件 Pending CN113257905A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010083995.8A CN113257905A (zh) 2020-02-10 2020-02-10 Igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010083995.8A CN113257905A (zh) 2020-02-10 2020-02-10 Igbt器件

Publications (1)

Publication Number Publication Date
CN113257905A true CN113257905A (zh) 2021-08-13

Family

ID=77219341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010083995.8A Pending CN113257905A (zh) 2020-02-10 2020-02-10 Igbt器件

Country Status (1)

Country Link
CN (1) CN113257905A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883322A (zh) * 2022-04-17 2022-08-09 上海擎茂微电子科技有限公司 Igbt器件
CN115588695A (zh) * 2022-12-09 2023-01-10 无锡先瞳半导体科技有限公司 屏蔽栅场效应晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883322A (zh) * 2022-04-17 2022-08-09 上海擎茂微电子科技有限公司 Igbt器件
CN114883322B (zh) * 2022-04-17 2024-06-11 上海擎茂微电子科技有限公司 Igbt器件
CN115588695A (zh) * 2022-12-09 2023-01-10 无锡先瞳半导体科技有限公司 屏蔽栅场效应晶体管

Similar Documents

Publication Publication Date Title
US9023692B2 (en) Semiconductor device and semiconductor device manufacturing method
KR101745776B1 (ko) 전력용 반도체 소자
CN102246307B (zh) 具有增大的击穿电压特性的基于沟槽的功率半导体器件
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
CN102246306B (zh) 具有增大的击穿电压特性的基于沟槽的功率半导体器件
US6359308B1 (en) Cellular trench-gate field-effect transistors
US7875951B2 (en) Semiconductor with active component and method for manufacture
US20170288066A1 (en) Diode structures with controlled injection efficiency for fast switching
US20090057711A1 (en) Semiconductor device with a u-shape drift region
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
US11349018B2 (en) Semiconductor device and semiconductor circuit
JP2002016252A (ja) 絶縁ゲート型半導体素子
US20210043758A1 (en) Semiconductor device
US7989921B2 (en) Soi vertical bipolar power component
US7038273B2 (en) Semiconductor device
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN113257905A (zh) Igbt器件
AU2014294820A1 (en) Mos-bipolar device
US20070075376A1 (en) Semiconductor device
CN117712156B (zh) 一种电容可调的sgt igbt结构及制备方法
CN116666445B (zh) 一种低栅极内阻屏蔽栅沟槽mosfet
US10868170B2 (en) Layout for needle cell trench MOSFET
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
CN113140626A (zh) Igbt器件
CN113937156B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination