JP5011843B2

JP5011843B2 - 半導体装置

Info

Publication number: JP5011843B2
Application number: JP2006172936A
Authority: JP
Inventors: 誠淺井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-06-22
Filing date: 2006-06-22
Publication date: 2012-08-29
Anticipated expiration: 2026-06-22
Also published as: JP2008004772A

Description

本発明は、トレンチゲート構造を有するトランジスタが形成されてなる半導体装置に関する。

トレンチゲート構造を有するトランジスタが形成されてなる半導体装置が、例えば、特開平１１−２６６０１０号公報（特許文献１）、特開２００２−１６２５２号公報（特許文献２）、特開２００３−１０１０２０号公報（特許文献３）に開示されている。

図７は、特許文献３に開示された従来の半導体装置で、トレンチゲート構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）が構成されてなる半導体装置９０の模式的な断面図である。また、図８は、図７に示す半導体装置９０の要部の半導体チップ１ｃに対する代表的な配置例を示した平面図である。

半導体装置９０では、図７に示すように、ＩＧＢＴのドリフト層１１となる半導体チップ１ｃの表面に、均一な厚さの半導体層１２が形成されている。エミッタ領域１３は、半導体層１２の表面層に選択的に形成されている。ポリシリコンよりなるゲート電極１４は、エミッタ領域１３の表面から半導体層１２を貫通してドリフト層１１に達するトレンチの内部に、ゲート酸化膜１５を介して設けられている。エミッタ電極１６は、層間絶縁膜１７を介して、エミッタ領域１３および半導体層１２の一部（近接する２つのエミッタ領域１３に挟まれる部分）１２ａに、共通に接触して形成されている。一方、半導体チップ１ｃの裏面には、コレクタ層１８が形成されており、さらにコレクタ電極１９が形成されている。

半導体装置９０においては、図７と図８に示すように、半導体層１２が、ゲート酸化膜１５とゲート電極１４からなるトレンチゲートＴｇによって、複数の領域に分断されている。半導体層１２のトレンチゲートＴｇによる複数の分断領域のうち、エミッタ電極１６が接触する分断領域を固定電位領域１２ａとし、エミッタ電極１６が接触しない分断領域を浮遊電位領域１２ｂとする。この時、半導体装置９０においては、固定電位領域１２ａと浮遊電位領域１２ｂが、図のように交互に配置されている。
特開平１１−２６６０１０号公報特開２００２−１６２５２号公報特開２００３−１０１０２０号公報

図９（ａ）は、図８に示す半導体装置９０が形成された半導体チップ１ｃを切り出す前の従来の半導体ウエハ１ｗの模式的な平面図であり、図９（ｂ）は、図９（ａ）における一点鎖線Ａ−Ａでの断面図である。尚、図９（ａ）では、図７と図８に示した半導体装置９０のトレンチゲートＴｇのみを、簡略化して示している。図９（ａ）の半導体ウエハ１ｗにおいて、破線で示したラインに沿って半導体装置９０が切り出され、図８に示す半導体装置９０が形成された半導体チップ１ｃとなる。

図９（ａ）に示す従来の半導体ウエハ１ｗでは、トレンチゲート構造を有する半導体装置９０のトレンチゲートＴｇが、半導体ウエハ１ｗの面内で一方向に並んで配置されている。このため、図９（ｂ）に示すように、製造途中で半導体ウエハ１ｗにトレンチＴを形成した後では、半導体ウエハ１ｗに下に凸の反りが発生し易い。特に、パターンの微細化等に伴うトレンチＴの本数の増加、あるいはＩＧＢＴの特性を向上させるための半導体ウエハ１ｗの薄厚化（例えば、２００μｍ以下）に伴って、トレンチＴの形成による半導体ウエハ１ｗの反りの程度が大きくなる（例えば、数ｍｍ〜十数ｍｍ）。このため、反りの発生した半導体ウエハ１ｗについては、後工程への搬送が困難になり工程内にて割れや落下等が発生したり、露光がウエハ面内で不均一となり露光不良が発生したり、さらには研磨や切断等の加工ができなくなったりして、歩留りが低下する。

そこで本発明は、トレンチゲート構造を有するトランジスタが形成されてなる半導体装置であって、トレンチゲートによる反りが発生し難い半導体装置を提供することを目的としている。

請求項１に記載の半導体装置は、半導体チップに、トレンチゲート構造を有するＩＧＢＴが形成されてなる半導体装置であって、前記ＩＧＢＴのトレンチゲートが、前記半導体チップの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部からなり、前記複数のライン状ゲート要素部により、前記半導体チップの表層部に選択的に形成された所定の不純物拡散領域が、複数の領域に分断されてなり、前記複数の分断領域のうち、前記ＩＧＢＴのエミッタ電極が接続される分断領域を第１分断領域、前記ＩＧＢＴのエミッタ電極が接続されない分断領域を第２分断領域とした時、前記第１分断領域と第２分断領域が、前記半導体チップの表層部に交互に並んで配置されてなる半導体装置においては、前記第２分断領域に、前記トレンチゲートと同じ断面構造を有する複数の互いに平行なライン状ダミー要素部が、前記ライン状ゲート要素部と異なるライン方向で配置されてなることを特徴としている。

上記半導体装置においては、ライン状ゲート要素部と第２分断領域に配置されるライン状ダミー要素部が、互いに異なるライン方向を有している。従って、上記半導体装置が形成された半導体チップにおいて、ライン方向が異なったライン状ゲート要素部とライン状ダミー要素部が存在することとなる。このため、一枚の半導体ウエハから切り出して複数個の上記半導体装置を製造する場合、複数個の半導体装置を半導体ウエハにどのように配置しても、全てのライン状ゲート要素部とライン状ダミー要素部が半導体ウエハ上で特定のライン方向に揃うことはない。

従って、上記半導体装置の製造途中にある半導体ウエハは、トレンチ形成後においても反りが発生し難い。このため、該半導体ウエハから切り出して製造される上記半導体装置も、トレンチゲートによる反りが発生し難い半導体装置とすることができる。

また、該半導体ウエハは、後工程への搬送が容易で、割れや落下等が発生し難く、露光不良や研磨・切断等の加工不良も発生し難い。このため、該半導体ウエハから切り出して製造される上記半導体装置も、歩留りが高く、安価な半導体装置とすることができる。

請求項２に記載のように、上記半導体装置においては、前記ライン状ゲート要素部とライン状ダミー要素部が、互いに略直交するライン方向を有してなることが好ましい。これによれば、ライン状ゲート要素部とライン状ダミー要素部が同じライン方向の成分を有さないこととなる。このため、ライン状ゲート要素部とライン状ダミー要素部が互いに斜めに交わる場合に較べて、ライン方向をより分散させ、上記半導体装置の製造途中にある半導体ウエハおよび上記半導体装置の反りをより抑制することができる。

請求項３に記載の半導体装置は、半導体チップに、トレンチゲート構造を有するＩＧＢＴが形成されてなる半導体装置であって、前記ＩＧＢＴのトレンチゲートが、前記半導体チップの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部からなり、前記複数のライン状ゲート要素部により、前記半導体チップの表層部に選択的に形成された所定の不純物拡散領域が、複数の領域に分断されてなり、前記複数の分断領域のうち、前記ＩＧＢＴのエミッタ電極が接続される分断領域を第１分断領域、前記ＩＧＢＴのエミッタ電極が接続されない分断領域を第２分断領域とした時、前記第１分断領域と第２分断領域が、前記半導体チップの表層部に交互に並んで配置されてなり、前記第２分断領域に、前記トレンチゲートと同じ断面構造を有する複数のリング形状のライン状ダミー要素部が、配置されてなることを特徴としている。この場合にも、ライン状ゲート要素部と第２分断領域に配置されるリング形状のライン状ダミー要素部で、反りの発生を抑制することができる。

請求項４に記載のように、前記半導体チップの厚さは、反り防止とＩＧＢＴを形成した場合に特性向上を両立できる、３００μｍ以下の厚さであってよく、特に請求項５に記載のように、１５０μｍ以下であってもよい。

以下、本発明を実施するための最良の形態を、図に基づいて説明する。

図１は、本発明ではないが参考とする半導体装置の例で、半導体装置１００の模式的な平面図である。

図１に示す半導体装置１００は、半導体チップ１ｃに、トレンチゲート構造を有するトランジスタが形成されてなる半導体装置である。この半導体装置１００に形成されるトレンチゲート構造を有するトランジスタは、例えば、図７に示したようなＩＧＢＴ（Insulated Gate Bipolar Transistor）とすることができる。尚、簡単化のために、図１では、半導体チップ１ｃに形成された半導体装置１００のトレンチゲートのみを太線で示してある。また、半導体装置１００の断面構造は図示を省略したが、半導体装置１００に形成されるトレンチゲート構造は、例えば図７に示した従来の半導体装置９０におけるトレンチゲート構造と同様とすることができる。すなわち、図７に示すように、トレンチＴの内部に、ゲート酸化膜１５を介してポリシリコンよりなるゲート電極１４を埋め込んで、トレンチゲート構造とする。

図１の半導体装置１００では、トランジスタのトレンチゲートが、半導体チップ１ｃの表層部に形成された複数のライン状ゲート要素部Ｔｅからなり、平行に並んで配置されたライン状ゲート要素部Ｔｅで、図中に一点鎖線で囲ったゲート要素部平行組Ｐａ〜Ｐｄが構成されている。半導体装置１００では、半導体チップ１ｃの表層部に４組のゲート要素部平行組Ｐａ〜Ｐｄが配置され、隣接して配置されたゲート要素部平行組Ｐａ〜Ｐｄのライン状ゲート要素部Ｔｅが、互いに異なるライン方向を有する配置となっている。

このように、図１の半導体装置１００においては、隣接して配置されたゲート要素部平行組Ｐａ〜Ｐｄのライン状ゲート要素部Ｔｅが、互いに異なるライン方向を有している。従って、半導体装置１００が形成された半導体チップ１ｃでは、少なくとも２組の互いにライン方向が異なったゲート要素部平行組が存在することとなる（Ｐａ，ＰｄとＰｂ，Ｐｃ）。このため、例えば図９（ａ）のように一枚の半導体ウエハから切り出して複数個の図１に示す半導体装１００を製造する場合、複数個の半導体装置１００を半導体ウエハにどのように配置しても、全てのライン状ゲート要素部Ｔｅが半導体ウエハ上で特定のライン方向に揃うことはない。

従って、半導体装置１００の製造途中にある上記半導体ウエハは、トレンチ形成後においても反りが発生し難い。このため、該半導体ウエハから切り出して製造される半導体装置１００も、トレンチゲートによる反りが発生し難い半導体装置となっている。

また、該半導体ウエハは、後工程への搬送が容易で、割れや落下等が発生し難く、露光不良や研磨・切断等の加工不良も発生し難い。このため、該半導体ウエハから切り出して製造される半導体装置１００は、歩留りが高く、安価な半導体装置とすることができる。

特に、図１の半導体装置１００においては、隣接して配置されたゲート要素部平行組Ｐａ〜Ｐｄのライン状ゲート要素部Ｔｅが、互いに略直交するライン方向を有している。これによって、隣接して配置されたゲート要素部平行組Ｐａ〜Ｐｄのライン状ゲート要素部Ｔｅが同じライン方向の成分を有さないこととなる。このため、隣接して配置されたゲート要素部平行組のライン状ゲート要素部が互いに斜めに交わる場合（図示省略）に較べて、ライン方向をより分散させ、半導体装１００の製造途中にある半導体ウエハおよび半導体装置１００の反りをより抑制することができる。

また、図１に示す半導体装置１００のように、複数組のゲート要素部平行組は、互いに異なるライン方向を有する隣接して配置されたゲート要素部平行組が、市松模様状に配置されてなることが好ましい。これによっても、該半導体装置および該半導体装置の製造途中にある半導体ウエハにおいて、ライン状ゲート要素部Ｔｅのライン方向をより細かく分散させることができ、該半導体装置の製造途中にある半導体ウエハおよび該半導体装置の反りをより抑制することができる。

上述したように、図１の半導体装置１００に形成されるトレンチゲート構造を有するトランジスタは、例えば、ＩＧＢＴとすることができる。ＩＧＢＴは、半導体チップ１ｃの厚さを低減することで特性を向上させることができる。また、上述したライン状ゲート要素部Ｔｅの配置をとることで、半導体チップ１ｃの厚さを低減した場合であっても、反りの発生を防止することができる。

図２〜図５は、本発明に係る半導体装置の例で、半導体装置１０１〜１０７の模式的な平面図である。

図２〜図５に示す半導体装置１０１〜１０７は、いずれも、半導体チップ１ｃに、トレンチゲート構造を有するＩＧＢＴが形成されてなる半導体装置である。尚、図２〜図５の半導体装置１０１〜１０７において、図７と図８に示す半導体装置９０と同様の部分については、同じ符号を付した。また、簡単化のために、図２〜図５の半導体装置１０１〜１０７においても、トレンチゲートＴｇを太線で示してある。半導体装置１０１〜１０７の断面構造は、図７に示す半導体装置９０の断面構造と類似するため、図示を省略した。

図２〜図５の半導体装置１０１〜１０７は、いずれも、図７と図８に示した半導体装置９０と類似の構造を有している。すなわち、半導体装置１０１〜１０７では、図７に示すＩＧＢＴのドリフト層１１となる半導体チップ１ｃの表面に、均一な厚さの半導体層１２が形成されている。エミッタ領域１３は、半導体層１２の表面層に選択的に形成されている。ポリシリコンよりなるゲート電極１４は、エミッタ領域１３の表面から半導体層１２を貫通してドリフト層１１に達するトレンチの内部に、ゲート酸化膜１５を介して設けられている。エミッタ電極１６は、層間絶縁膜１７を介して、エミッタ領域１３および半導体層１２の一部（近接する２つのエミッタ領域１３に挟まれる部分）１２ａに、共通に接触して形成されている。一方、半導体チップ１ｃの裏面には、コレクタ層１８が形成されており、さらにコレクタ電極１９が形成されている。

図２〜図５の半導体装置１０１〜１０７では、ＩＧＢＴのトレンチゲートが、半導体チップ１ｃの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部Ｔｇからなる。この複数のライン状ゲート要素部Ｔｇにより、半導体チップ１ｃの表層部に選択的に形成された所定の不純物拡散領域１２（図７に示した半導体層１２に対応）が、複数の領域１２ａ，１２ｂに分断されている。複数の分断領域１２ａ，１２ｂのうち、ＩＧＢＴのエミッタ電極が接続される分断領域を第１分断領域１２ａ（図７に示した固定電位領域１２ａに対応）、ＩＧＢＴのエミッタ電極が接続されない分断領域を第２分断領域１２ｂ（図７に示した浮遊電位領域１２ｂに対応）とする。この時、半導体装置１０１〜１０７においては、第１分断領域１２ａと第２分断領域１２ｂが、図のように半導体チップ１ｃの表層部に交互に並んで配置されている。

一方、図２〜図５の半導体装置１０１〜１０７は、図８に示した半導体装置９０と異なり、第２分断領域１２ｂに、トレンチゲートＴｇと同じ断面構造を有する同じく太線で示した複数の互いに平行なライン状ダミー要素部Ｔｄａ〜Ｔｄｄが、ライン状ゲート要素部Ｔｇと異なるライン方向で配置されている。尚、ライン状ダミー要素部Ｔｄａ〜Ｔｄｄは、ＩＧＢＴのゲート配線に接続されず、ゲート機能を有していないダミーのトレンチ構造部である。

図２（ａ），（ｂ）の半導体装置１０１，１０２では、ライン状ダミー要素部Ｔｄａが、ライン状ゲート要素部Ｔｇに対して斜めのライン方向で配置されている。尚、図２（ａ）の半導体装置１０１では、ライン状ダミー要素部Ｔｄａが、図の左右の隣同士で上下方向に揃って配置されており、図２（ｂ）の半導体装置１０２では、ライン状ダミー要素部Ｔｄａが、図の左右の隣同士で上下方向にずれて配置されている。

図２（ａ），（ｂ）の半導体装置１０１，１０２においては、ライン状ゲート要素部Ｔｇと第２分断領域１２ｂに配置されるライン状ダミー要素部Ｔｄａが、互いに異なるライン方向を有している。従って、半導体装置１０１，１０２が形成された半導体チップ１ｃにおいて、ライン方向が異なったライン状ゲート要素部Ｔｇとライン状ダミー要素部Ｔｄａが存在することとなる。このため、一枚の半導体ウエハから切り出して複数個の半導体装置１０１，１０２を製造する場合、複数個の半導体装置１０１，１０２を半導体ウエハにどのように配置しても、全てのライン状ゲート要素部Ｔｇとライン状ダミー要素部Ｔｄａが半導体ウエハ上で特定のライン方向に揃うことはない。

従って、半導体装置１０１，１０２の製造途中にある半導体ウエハは、トレンチ形成後においても反りが発生し難い。このため、該半導体ウエハから切り出して製造される半導体装置１０１，１０２も、トレンチゲートによる反りが発生し難い半導体装置とすることができる。

また、該半導体ウエハは、後工程への搬送が容易で、割れや落下等が発生し難く、露光不良や研磨・切断等の加工不良も発生し難い。このため、該半導体ウエハから切り出して製造される半導体装置１０１，１０２も、歩留りが高く、安価な半導体装置とすることができる。

図３（ａ），（ｂ）の半導体装置１０３，１０４では、ライン状ダミー要素部Ｔｄｂが、ライン状ゲート要素部Ｔｇに対して略直交するライン方向で配置されている。尚、図３（ａ）の半導体装置１０３では、ライン状ダミー要素部Ｔｄｂが、図の左右の隣同士で上下方向に揃って配置されており、図３（ｂ）の半導体装置１０４では、ライン状ダミー要素部Ｔｄｂが、図の左右の隣同士で上下方向にずれて配置されている。図３（ａ），（ｂ）の半導体装置１０３，１０４では、ライン状ゲート要素部Ｔｇとライン状ダミー要素部Ｔｄｂが同じライン方向の成分を有さないこととなる。このため、ライン状ゲート要素部Ｔｇとライン状ダミー要素部Ｔｄａが互いに斜めに交わる図２（ａ），（ｂ）の半導体装置１０１，１０２に較べて、ライン方向をより分散させ、製造途中にある半導体ウエハおよび半導体装置１０３，１０４の反りをより抑制することができる。

図４の半導体装置１０５では、ジグザグ形状のライン状ダミー要素部Ｔｄｃが、第２分断領域１２ｂに配置されている。また、図５（ａ），（ｂ）の半導体装置１０６，１０７では、リング形状のライン状ダミー要素部Ｔｄｄが、第２分断領域１２ｂに配置されている。このように、ライン状ダミー要素部Ｔｄｃ，Ｔｄｄのラインが、ジグザグ形状やリング形状であってもよい。この場合にも、ライン状ゲート要素部Ｔｇと第２分断領域１２ｂに配置されるライン状ダミー要素部Ｔｄｃ，Ｔｄｄが、互いに異なるライン方向を有することとなり、反りの発生を抑制することができる。

尚、図１〜図５に示した半導体装置１００〜１０７において、半導体チップ１ｃの厚さは、反り防止とＩＧＢＴを形成した場合に特性向上を両立できる、３００μｍ以下の厚さであってよく、特に、１５０μｍ以下であってもよい。

次に、本発明ではないが参考とする別の例で、一枚の半導体ウエハから切り出して複数個の半導体装置を製造する場合の半導体ウエハで、特に、平行に並んで配置された複数のライン状ゲート要素部からなるトレンチゲートが形成された半導体装置の製造に適した半導体ウエハについて説明する。

図６は、上記半導体ウエハの一例で、図６（ａ）は、半導体ウエハ１ｘの模式的な平面図である。図６（ｂ），（ｃ）は、図６（ａ）の半導体ウエハ１ｘに形成されている半導体装置９１の別の例で、それぞれ、半導体装置９２，９３の模式的な平面図である。尚、図６（ａ）に示す半導体ウエハ１ｘにおいて、図９に示す半導体ウエハ１ｗと同様の部分については、同じ符号を付した。また、図６（ｂ），（ｃ）に示す半導体装置９２，９３において、図８に示す半導体装置９０と同様の部分については、同じ符号を付した。

図６（ａ）に示す半導体ウエハ１ｘは、図中に破線で囲った半導体装置９１の単位構成領域１ｃが、複数個配置された半導体ウエハである。図６（ａ）の半導体ウエハ１ｘに形成されている半導体装置９１は、トレンチゲート構造を有するトランジスタが形成されてなる半導体装置である。該トランジスタのトレンチゲートは、半導体ウエハ１ｘの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部Ｔｇからなる。図６（ａ）に示す半導体装置９１は、例えば、図７と図８に示したＩＧＢＴが形成されてなる半導体装置９０であってよいし、図６（ｂ）と図６（ｃ）に示す半導体装置９２，９３であってよい。尚、図６（ｂ）と図６（ｃ）に示す半導体装置９２，９３では、いずれも、ライン状ダミー要素部Ｔｄｅが、ライン状ゲート要素部Ｔｇに対して同じライン方向で配置されている。また、これに限らず、図６（ａ）に示す半導体装置９１は、例えば図１〜図５に示した半導体装置１００〜１０７であってもよい。

図６（ａ）の半導体ウエハ１ｘでは、隣接して配置された半導体装置９１の単位構成領域１ｃのライン状ゲート要素部Ｔｇが、互いに異なるライン方向（略直交するライン方向）を有している。また、互いに異なるライン方向を有する隣接して配置された単位構成領域１ｃは、市松模様状に配置されている。

図６（ａ）の半導体ウエハ１ｘでは、隣接して配置された半導体装置９１の単位構成領域１ｃのライン状ゲート要素部Ｔｇが、互いに異なるライン方向を有している。従って、半導体ウエハ１ｘでは、少なくとも２つの互いにライン方向が異なった単位構成領域１ｃが存在することとなる。このため、全てのライン状ゲート要素部Ｔｇが半導体ウエハ１ｘ上で特定のライン方向に揃うことはない。従って、図６（ａ）の半導体ウエハ１ｘは、トレンチ形成後においても反りが発生し難い半導体ウエハとなっている。また、半導体ウエハ１ｘから切り出して製造される半導体装置９１についても、トレンチゲートによる反りが発生し難い半導体装置とすることができる。

また、図６（ａ）の半導体ウエハ１ｘは、後工程への搬送が容易で、割れや落下等が発生し難く、露光不良や研磨・切断等の加工不良も発生し難い。このため、半導体ウエハ１ｘから切り出して製造される半導体装置９１は、歩留りが高く、安価な半導体装置とすることができる。

尚、半導体ウエハ１ｘの厚さは、反り防止とＩＧＢＴを形成した場合に特性向上を両立できる、３００μｍ以下の厚さであってよく、特に、１５０μｍ以下であってもよい。

以上示したように、上記した半導体装置および半導体ウエハは、トレンチゲート構造を有するトランジスタが形成されてなる半導体装置および半導体ウエハであって、トレンチゲートによる反りが発生し難い半導体装置および半導体ウエハとなっている。

本発明ではないが参考とする半導体装置の例で、半導体装置１００の模式的な平面図である。（ａ），（ｂ）は、本発明に係る半導体装置の例で、それぞれ、半導体装置１０１，１０２の模式的な平面図である。（ａ），（ｂ）は、本発明に係る別の半導体装置の例で、それぞれ、半導体装置１０３，１０４の模式的な平面図である。本発明に係る別の半導体装置の例で、半導体装置１０５の模式的な断面図である。（ａ），（ｂ）は、本発明に係る別の半導体装置の例で、それぞれ、半導体装置１０６，１０７の模式的な平面図である。本発明ではないが参考とする半導体ウエハの例で、（ａ）は、半導体ウエハ１ｘの模式的な平面図である。（ｂ），（ｃ）は、（ａ）の半導体ウエハ１ｘに形成されている半導体装置９１の別の例で、それぞれ、半導体装置９２，９３の模式的な平面図である。従来の半導体装置で、トレンチゲート構造のＩＧＢＴが構成されてなる半導体装置９０の模式的な断面図である。図７に示す半導体装置９０の要部の半導体チップ１ｃに対する代表的な配置例を示した平面図である。（ａ）は、図８に示す半導体装置９０が形成された半導体チップ１ｃを切り出す前の従来の半導体ウエハ１ｗの模式的な平面図であり、（ｂ）は、（ａ）における一点鎖線Ａ−Ａでの断面図である。

符号の説明

９０〜９３，１００〜１０７半導体装置
１ｃ半導体チップ，単位構成領域
１ｗ，１ｘ半導体ウエハ
Ｔｅ，Ｔｇライン状ゲート要素部
Ｐａ〜Ｐｄゲート要素部平行組
１２不純物拡散領域（半導体層）
１２ａ第１分断領域（固定電位領域）
１２ｂ第２分断領域（浮遊電位領域）
Ｔｄａ〜Ｔｄｅライン状ダミー要素部

Claims

半導体チップに、トレンチゲート構造を有するＩＧＢＴが形成されてなる半導体装置であって、
前記ＩＧＢＴのトレンチゲートが、前記半導体チップの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部からなり、
前記複数のライン状ゲート要素部により、前記半導体チップの表層部に選択的に形成された所定の不純物拡散領域が、複数の領域に分断されてなり、
前記複数の分断領域のうち、前記ＩＧＢＴのエミッタ電極が接続される分断領域を第１分断領域、前記ＩＧＢＴのエミッタ電極が接続されない分断領域を第２分断領域とした時、前記第１分断領域と第２分断領域が、前記半導体チップの表層部に交互に並んで配置されてなり、
前記第２分断領域に、前記トレンチゲートと同じ断面構造を有する複数の互いに平行なライン状ダミー要素部が、前記ライン状ゲート要素部と異なるライン方向で配置されてなることを特徴とする半導体装置。
前記ライン状ゲート要素部とライン状ダミー要素部が、互いに略直交するライン方向を有してなることを特徴とする請求項１に記載の半導体装置。
半導体チップに、トレンチゲート構造を有するＩＧＢＴが形成されてなる半導体装置であって、
前記ＩＧＢＴのトレンチゲートが、前記半導体チップの表層部に形成され、平行に並んで配置された複数のライン状ゲート要素部からなり、
前記複数のライン状ゲート要素部により、前記半導体チップの表層部に選択的に形成された所定の不純物拡散領域が、複数の領域に分断されてなり、
前記複数の分断領域のうち、前記ＩＧＢＴのエミッタ電極が接続される分断領域を第１分断領域、前記ＩＧＢＴのエミッタ電極が接続されない分断領域を第２分断領域とした時、前記第１分断領域と第２分断領域が、前記半導体チップの表層部に交互に並んで配置されてなり、
前記第２分断領域に、前記トレンチゲートと同じ断面構造を有する複数のリング形状のライン状ダミー要素部が、配置されてなることを特徴とする半導体装置。
前記半導体チップの厚さが、３００μｍ以下であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
前記半導体チップの厚さが、１５０μｍ以下であることを特徴とする請求項４に記載の半導体装置。