JP5501668B2 - 半導体装置の製造方法、半導体チップ及び半導体ウェハ - Google Patents

Description

本発明は、半導体装置の製造方法、半導体チップ及び半導体ウェハに関する。

一般的に、半導体チップは、１枚の半導体ウェハ（以下、単にウェハ）にそれぞれ半導体チップ（以下、単にチップ）となるチップ構成部を複数形成し、ウェハをスクライブ線に沿ってダイサーにより切断する（ダイシングする）ことにより各チップ構成部を相互に分離させることによって製造される。

各チップ構成部を分離させる前の段階で、１枚のウェハ内の複数のチップ構成部に対して一括して検査を行うなどの目的のため、隣り合うチップ構成部を相互に電気的に接続する接続配線を設けることがある。このようにチップ構成部間を接続する接続配線を形成する点については、例えば、特許文献１〜３に記載されている。

チップ構成部間の接続配線は、ダイシングの際にダイサーにより切断される。ダイシングの際には、ウェハにチッピングが発生することがある。

特許文献４には、接続配線についての記載はないが、ダイシングの際のウェハのチッピングの拡大を抑制する目的で、スクライブ線領域の全域に亘って矩形のダミーパターンを格子状に配置するようにした技術が開示されている。なお、特許文献４は、ＣＭＰ（化学的機械的研磨法）における面内均一性向上のために配置されるダミーパターンに関する。このため、このダミーパターンは、Ｃｕ（銅）からなるものと考えられる。

特開２０００−２８６３１６号公報 特開平８−１８１３３０号公報 特開平５−２９４１３号公報 特開２００４−２３５３５７号公報

接続配線の配置領域及びその近傍では、接続配線がダイサーに巻き込まれるなどの原因により、接続配線及びその周囲の構成がめくれるなどするため、ダイシングの際にチッピングが発生しやすい。

しかしながら、特許文献４の技術のようにスクライブ線領域の全域にダミーパターンを配置すると、ダミーパターンの存在によりダイシングが困難となってしまう。

このように、ダイシング性の低下を抑制することと、ダイシングの際における半導体ウェハのチッピングの拡大を抑制することとを両立させることは困難だった。

本発明は、半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を何れかの前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、をこの順に行い、前記第１工程では、複数のダミーメタルからなるダミーメタルパターンを、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成することを特徴とする半導体装置の製造方法を提供する。

この半導体装置の製造方法によれば、複数のダミーメタルからなるダミーメタルパターンを、複数の配線層のうち、接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線の配置領域及びその近傍と対応する範囲に形成するので、すなわち、ダイシングの際にチッピングが発生しやすい箇所にダミーメタルパターンを配置するので、ダイシングの際におけるチッピングの拡大を好適に抑制することができる。なぜなら、チッピングにより生じる割れ目がダミーメタルに突き当たることによって、チッピングの進行が食い止められるからである。しかも、接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線の配置領域及びその近傍と対応する範囲にのみ、ダミーメタルパターンを形成するので、それ以外の範囲にもダミーメタルパターンを形成する場合と比べて、ダミーメタルの存在自体によってダイシング性が損なわれてしまうことを抑制でき、ダイシングを容易に行うことができるようになる。つまり、ダイシング性の低下を抑制することと、ダイシングの際における半導体ウェハのチッピングの拡大を抑制することとを両立させることができる。

また、本発明は、半導体基板と、この半導体基板上に形成されている複数の配線層と、を備え、何れかの前記配線層に含まれる配線の先端が半導体チップの端面に露出し、更に、前記複数の配線層のうち、前記露出している前記配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記露出している前記配線の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンを備えることを特徴とする半導体チップを提供する。

また、本発明は、複数の配線層と、それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、何れかの前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンと、を備えることを特徴とする半導体ウェハを提供する。

本発明によれば、ダイシング性の低下を抑制することと、ダイシングの際における半導体ウェハのチッピングの拡大を抑制することとを両立させることができる。

第１の実施形態に係る半導体ウェハの要部の平面構造を示す図である。 第１の実施形態に係る半導体ウェハの要部の平面構造を示す図であり、ダミーメタルパターンの図示を省略した図である。 第１の実施形態に係る半導体ウェハの要部を示す断面図である。 第１の実施形態に係る半導体ウェハの平面図である。 第１の実施形態の動作を説明するための図である。 第１の実施形態に係る半導体チップの端部の平面構造を示す図である。 第１の実施形態に係る半導体チップの端面を示す正面図である。 第１の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第２の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第３の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第４の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第５の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第６の変形例に係る半導体ウェハの要部の断面構造を示す図である。 第７の変形例に係る半導体ウェハのダミーメタルパターンの平面的配置を示す図である。 第８の変形例に係る半導体ウェハのダミーメタルパターンの平面的配置を示す図である。 ダミーメタルパターンが無い場合の動作を説明するための図である。

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。

〔第１の実施形態〕
図１乃至図３は第１の実施形態に係る半導体ウェハ（以下、単にウェハ）１の要部を示す図である。このうち図１及び図２はウェハ１の平面構造を示す。また、図３は図１のＡ−Ａ線に沿った断面形状を示す。図４は第１の実施形態に係る半導体ウェハ１の平面図、図５は第１の実施形態の動作を説明するための図である。図６は第１の実施形態に係る半導体チップ（以下、単にチップ）６０の端部の平面構造を示す図、図７は第１の実施形態に係るチップ６０の端面６０ａを示す正面図である。

本実施形態に係る半導体装置の製造方法では、ウェハ１に、複数の配線層（例えば、下層配線層４１及び表層配線層４２）を形成し、それぞれ複数の配線層の一部を含むチップ６０となるチップ構成部２を複数形成し、相互に隣り合うチップ構成部２を何れかの配線層（例えば、下層配線層４１）に含まれる接続配線３を介して相互に電気的に接続する第１工程と、相互に隣り合うチップ構成部２の間において接続配線３と交差するように延伸するスクライブ線４に沿って、ウェハ１を切断することによって、チップ構成部２の各々を相互に分離させてチップ６０を形成する第２工程と、をこの順に行う。第１工程では、複数のダミーメタル５からなるダミーメタルパターン６を、複数の配線層のうち、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層（例えば、表層配線層４２）において、接続配線３の配置領域及びその近傍と対応する範囲にのみ形成する。また、本実施形態に係るチップ６０は、半導体基板（シリコン基板２１）と、この半導体基板上に形成されている複数の配線層（例えば、下層配線層４１及び表層配線層４２）と、を備え、何れかの配線層（例えば、下層配線層４１）に含まれる配線７の先端がチップ６０の端面に露出し、更に、複数の配線層のうち、露出している配線７の上層と下層とのうちの少なくとも何れか１つの配線層（例えば、表層配線層４２）において、露出している配線７の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタル５からなるダミーメタルパターン６を備える。また、本実施形態に係るウェハ１は、複数の配線層（例えば、下層配線層４１及び表層配線層４２）と、それぞれ複数の配線層の一部を含むチップ６０となる複数のチップ構成部２と、何れかの配線層（例えば、下層配線層４１に含まれ、相互に隣り合うチップ構成部２を相互に電気的に接続する接続配線３と、複数の配線層のうち、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層（例えば、表層配線層４２）において、接続配線３の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタル５からなるダミーメタルパターン６と、を備える。以下、詳細に説明する。

先ず、本実施形態に係るウェハ１の構成を説明する。

図４のＢ部には、ウェハ１のＡ部を拡大して示している。図４に示すように、本実施形態に係るウェハ１は、複数のチップ構成部２と、相互に隣り合うチップ構成部２を相互に電気的に接続する接続配線３と、を備える。

接続配線３は、詳細には、図１に示すように、チップ構成部２が備える配線１１と、このチップ構成部２に対して隣り合うチップ構成部２が備える配線１１と、を相互に電気的に接続している。ここで、図１では接続配線３の配置が分かりづらいため、図１に記載されているダミーメタルパターン６の図示を省略した状態を図２に示す。

図１及び図３に示すように、ウェハ１は、複数のダミーメタル５からなるダミーメタルパターン６を備える。本実施形態の場合、例えば、図３に示すように、ダミーメタルパターン６は、接続配線３の上層の配線層である表層配線層４２に形成されている。ダミーメタルパターン６は、例えば、接続配線３の上層にのみ形成されている。このダミーメタルパターン６は、ウェハ１の面方向に広がりを持つように形成されている。ただし、ダミーメタルパターン６は、表層配線層４２において、接続配線３の配置領域及びその近傍と対応する範囲（図３のダミーメタル配置範囲３９）にのみ形成されている。ダミーメタルパターン６は、例えば、スクライブ線４の長手方向において、接続配線３からの距離が５０μｍ以内の範囲にのみ形成されていることが好ましい。このようなダミーメタルパターン６を配置することにより、ダイシングの際にチッピングが発生した場合に、そのチッピングの拡大を抑制することができる。

ダミーメタルパターン６を構成する個々のダミーメタル５は、例えば、平面形状が矩形状であることが挙げられる。ただし、ダミーメタル５の平面形状は、その他の多角形状などにしても良い。また、図１にはマトリクス状に配置されたダミーメタル５からなるダミーメタルパターン６を例示しているが、ダミーメタルパターン６におけるダミーメタル５の配置はこの例に限らない。ダミーメタル５は、例えば、Ａｌ（アルミニウム）などの金属により構成されている。

接続配線３及び配線１１は、例えば、電源を供給するための電源線である。一般に、電源線は信号線よりも配線幅が太い。このため、接続配線３が信号線である場合よりも、接続配線３が電源線である場合の方が、ダイシングの際のめくれが発生しやすい。

接続配線３及び配線１１は、例えば、Ａｌなどの金属により構成されている。接続配線３の配線幅（幅）は、例えば、４０μｍ以上８０μｍ以下であることが好ましい。

図３に示すように、接続配線３は、例えば、チップ構成部２の複数の配線層のうち表層の配線層から数えて２番目以降の配線層に形成されている。図３の例では、具体的には、チップ構成部２における表層の配線層である表層配線層４２から数えて２番目の配線層である下層配線層４１に接続配線３が形成されている。一般に、チップ構成部２の配線は、表層に近い程、厚く形成される。このため、接続配線３を下層配線とする方がダイシングが容易となる。

以下、図３を参照してウェハ１のより詳細な構造の一例を説明する。ウェハ１は、例えば、シリコン基板２１を備える。このシリコン基板２１上には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２２と、ｐ型ＭＯＳトランジスタ２３と、ｎ型ＭＯＳトランジスタ２４と、が形成されている。

ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４の各々は、ゲート絶縁膜２５と、ゲート電極２６と、エクステンション領域２７と、サイドウォール２８と、ソース・ドレイン拡散領域２９と、ゲート電極２６上及びソース・ドレイン拡散領域２９上に形成されたシリサイド層３０と、を備えて構成されている。

更に、ウェハ１は、素子分離領域２２、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を覆う第１層間絶縁膜３１と、接続配線３を含む下層配線層４１と、下層配線層４１を覆う第２層間絶縁膜３２と、第２層間絶縁膜３２上に形成された表層配線層４２と、パッシベーション膜４３と、を備える。下層配線層４１には、接続配線３の他に、配線１１及び配線１２が含まれる。配線１２とソース・ドレイン拡散領域２９上のシリサイド層３０とは、第１層間絶縁膜３１を貫通するように設けられたコンタクトプラグ３３を介して相互に電気的に接続されている。表層配線層４２には、ダミーメタル５（ダミーメタルパターン６）及び表層配線１３が含まれる。この表層配線１３と配線１２とは、第２層間絶縁膜３２を貫通するビア３４を介して相互に電気的に接続されている。

このような構造のウェハ１において、図３の配線１１から左側の部分がチップ構成部２を構成する。

次に、本実施形態に係る半導体装置の製造方法を説明する。

本実施形態に係る半導体装置の製造方法は、例えば上述した構造のウェハ１の製造工程と、このウェハ１をスクライブ線４（図１）に沿って切断することにより個々のチップ構成部２を個片化して（チップ構成部２の各々を相互に分離させて）チップ６０を形成する工程とを含む。なお、図３では、境界線４ａよりも右側の領域がスクライブ線４の領域（スクライブ線領域）である。

先ず、一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の製造プロセスを用いて、シリコン基板２１上にｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を作成する。すなわち、シリコン基板２１上に、素子分離領域２２、ゲート絶縁膜２５、ゲート電極２６、エクステンション領域２７、サイドウォール２８、ソース・ドレイン拡散領域２９及びシリサイド層３０を形成することにより、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を作成する。

次に、素子分離領域２２、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を覆うように第１層間絶縁膜３１を形成する。次に、この第１層間絶縁膜３１においてソース・ドレイン拡散領域２９と対応する位置にコンタクトホール１４を形成し、このコンタクトホール１４内にコンタクトプラグ３３を形成する。

次に、接続配線３、配線１１及び配線１２を含む下層配線層４１を、金属（例えばＡｌ）により一括して形成する。なお、配線１２はコンタクトプラグ３３と導通されるように配置する。下層配線層４１の形成は、例えば、第１層間絶縁膜３１上及びコンタクトプラグ３３上に金属膜を形成した後、フォトリソグラフィー法によりマスクパターンを形成し、このマスクパターンを介してエッチングを行い、更にそのマスクパターンを除去することにより、行うことができる。

次に、接続配線３、配線１１及び配線１２を覆うように第１層間絶縁膜３１上に第２層間絶縁膜３２を形成する。次に、この第２層間絶縁膜３２において所定の配線１２と対応する位置にビアホール１５を形成し、このビアホール１５内にビア３４を形成する。

次に、第２層間絶縁膜３２上に、表層配線１３及びダミーメタル５（ダミーメタルパターン６）を含む表層配線層４２を、金属（例えばＡｌ）により一括して形成する。ここで、表層配線層４２の形成は、例えば、第２層間絶縁膜３２上及びビア３４上に金属膜を形成した後、フォトリソグラフィー法によりマスクパターンを形成し、このマスクパターンを介してエッチングを行い、更にそのマスクパターンを除去することにより、行うことができる。

ここで、ダミーメタルパターン６は、接続配線３の上層の配線層である表層配線層４２において、ウェハ１の面方向に広がりを持つように、接続配線３の配置領域及びその近傍と対応する範囲にのみ形成する。ダミーメタルパターン６は、例えば、スクライブ線４の長手方向において、接続配線３からの距離が５０μｍ以内の範囲にのみ形成する。

次に、表層配線１３の一部とダミーメタル５とを覆うようにパッシベーション膜４３を形成する。

以上により、ウェハ１は図３の状態となる。この状態において、ウェハ１上には複数のチップ構成部２が形成されている。そして、相互に隣り合うチップ構成部２が接続配線３を介して相互に電気的に接続されている。

ここで、上述のように、接続配線３及び配線１１は、例えば、電源線である。このようにウェハ１上にチップ構成部２を形成した段階で、接続配線３を順次に介することによりウェハ１上の各チップ構成部２の配線１１に対して一括して電源供給を行い、これらチップ構成部２に対して検査等を行うことができる。

次に、ダイシングを行う。つまり、相互に隣り合うチップ構成部２の間において接続配線３と交差するように延伸するスクライブ線４に沿って導体ウェハ１をダイサー（図示略）により切断することによって、チップ構成部２の各々を相互に分離させて、チップ６０を形成する。

図５に示すダイシングストリート１６は、ダイシングの際におけるダイサーのダイシングブレード（図示略）の通り道である。ダイシングストリート１６は、例えば、スクライブ線４の中央部（スクライブ線４の長手方向に対して直交する方向における該スクライブ線４の中央部）に位置する。ウェハ１は、このダイシングストリート１６において切断されて、該ダイシングストリート１６の両側のチップ構成部２が相互に分離される。なお、ダイシングブレードのブレード幅は、例えば、２０μｍ〜３０μｍ程度であるため、ダイシングストリート１６の幅も、このブレード幅と同程度となる。

このダイシングの際には、図５に網掛けで示すように、ウェハ１にチッピング１７が発生することがある。また、チッピング１７は、特に、接続配線３の配置領域及びその近傍において発生しやすい。なぜなら、接続配線３がダイサーのダイシングブレードに巻き込まれるなどの原因により、接続配線３及びその周囲の構成（例えば、第１及び第２層間絶縁膜３１、３２）がめくれてしまったりするためである。

ここで、ウェハにダミーメタルパターン６が形成されていない場合にはチッピング１７がどのように広がるのかを図１６を参照して説明する。

図１６に示すように、ウェハにダミーメタルパターン６が形成されていない場合に、ダイシングの際にチッピング１７が発生すると、このチッピング１７の広がりを有効に食い止めることができず、チッピング１７が広い範囲に拡大しやすい。

これに対し、本実施形態では、上述のようにダミーメタルパターン６がウェハ１に形成されているので、以下に説明するように、チッピング１７の広がりを抑制することができる。

ダミーメタルパターン６は、接続配線３の上層の配線層である表層配線層４２において、ウェハ１の面方向に広がりを持つように、接続配線３の配置領域及びその近傍と対応する範囲に形成されている。つまり、ダミーメタルパターン６は、ダイシングの際にチッピングが発生しやすい箇所に配置されている。

ダイシングの際にチッピング１７が発生した場合、このチッピング１７により生じる割れ目は、ダイシングストリート１６からチップ構成部２側に向けて広がるが、例えば図５に示すように、この割れ目がダミーメタル５に突き当たることによって、チッピング１７の進行（広がり）が食い止められる。これにより、チッピング１７の広がりを抑制することができる。

しかも、ダミーメタルパターン６は、接続配線３の上層において、接続配線３の配置領域及びその近傍と対応する範囲にのみ配置されている。このため、これ以外の範囲にもダミーメタルパターンを形成する場合（例えば、特許文献４）と比べて、ダミーメタル５の存在自体によってダイシング性が損なわれてしまうことを抑制でき、ダイシングを容易に行うことができるようになる。

このように、本実施形態では、ダイシング性の低下を抑制することと、ダイシングの際におけるウェハ１のチッピング１７の拡大を抑制することとを両立させることができる。

次に、このようなダイシングによって得られる個片化されたチップ６０の構造について図６及び図７を参照して説明する。図６は個片化されたチップ６０の端部の平面構造を示す図であり、図７は個片化されたチップ６０の端面６０ａを示す概略的な正面図である。

図７に示すように、ダイシングにより個片化されたチップ６０の端面６０ａには、配線７が露出している。この配線７は、個片化される前の段階では、当該チップ６０となるチップ構成部２と、当該チップ構成部２の隣に位置していた別のチップ構成部２と、を相互に電気的に接続する接続配線３として機能していたものである。

更に、図６及び図７に示すように、配線７の上層の配線層において、配線７の配置領域及びその近傍と対応する範囲には、チップ６０の面方向に広がりを持つように、複数のダミーメタル５からなるダミーメタルパターン８が形成されている。このダミーメタルパターン８は、個片化される前の段階のダミーメタルパターン６の一部（およそ半分の部分）である。

以上のような第１の実施形態に係る半導体装置の製造方法によれば、複数のダミーメタル５からなるダミーメタルパターン６を、複数の配線層（下層配線層４１及び表層配線層４２）のうち、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層（例えば、表層配線層４２）において、接続配線３の配置領域及びその近傍と対応する範囲に形成するので、すなわち、ダイシングの際にチッピング１７が発生しやすい箇所にダミーメタルパターン６を配置するので、ダイシングの際におけるチッピング１７の拡大を好適に抑制することができる。なぜなら、チッピング１７により生じる割れ目がダミーメタル５に突き当たることによって、チッピング１７の進行が食い止められるからである。しかも、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線３の配置領域及びその近傍と対応する範囲にのみ、ダミーメタルパターン６を形成するので、それ以外の範囲にもダミーメタルパターン６を形成する場合と比べて、ダミーメタル５の存在自体によってダイシング性が損なわれてしまうことを抑制でき、ダイシングを容易に行うことができるようになる。つまり、ダイシング性の低下を抑制することと、ダイシングの際におけるウェハ１のチッピング１７の拡大を抑制することとを両立させることができる。

また、第１の実施形態に係るチップ６０によれば、チップ６０の端面６０ａに配線７が露出していることから、ダイシング前の段階（このチップ６０がウェハ１のチップ構成部２であった段階）では、このチップ構成部２はこの配線７を介して隣のチップ構成部２と電気的に接続されていた蓋然性が高いと言える。そして、その配線７の上層と下層とのうちの少なくとも何れか１つの配線層において、その配線７の配置領域及びその近傍と対応する範囲にダミーメタルパターン８が形成されているので、ダイシングの際にチッピング１７が発生しやすい箇所にダミーメタルパターン８が配置されていると言え、ダイシングの際におけるチッピング１７の拡大が好適に抑制されていたと言える。なぜなら、チッピング１７により生じる割れ目がダミーメタル５に突き当たることによって、チッピング１７の進行が食い止められていたと言えるからである。しかも、その配線７の配置領域の上層と下層とのうちの少なくとも何れか１つの配線層において、その配線７の配置領域及びその近傍と対応する範囲にのみ、ダミーメタルパターン８が形成されているので、それ以外の範囲にもダミーメタルパターン８が形成されている場合と比べて、ダミーメタル５の存在自体によってダイシング性が損なわれてしまうことが抑制されていたと言える。つまり、ダイシング性の低下を抑制することと、ダイシングの際におけるウェハ１のチッピング１７の拡大を抑制することとを両立させることができていたと言える。

また、第１の実施形態に係る半導体ウェハ１によれば、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線３の配置領域及びその近傍と対応する範囲にダミーメタルパターン６を備えるので、すなわち、ダイシングの際にチッピング１７が発生しやすい箇所にダミーメタルパターン６が配置されているので、ダイシングの際におけるチッピング１７の拡大を好適に抑制することができる。なぜなら、チッピング１７により生じる割れ目がダミーメタル５に突き当たることによって、チッピング１７の進行が食い止められるからである。しかも、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線３の配置領域及びその近傍と対応する範囲にのみ、ダミーメタルパターン６を備えるので、それ以外の範囲にもダミーメタルパターン６を備える場合と比べて、ダミーメタル５の存在自体によってダイシング性が損なわれてしまうことを抑制でき、ダイシングを容易に行うことができるようになる。つまり、ダイシング性の低下を抑制することと、ダイシングの際におけるウェハ１のチッピング１７の拡大を抑制することとを両立させることができる。

また、接続配線３は、電源線であり、相互に隣り合うチップ構成部２の電源線としての配線１１を相互に電気的に接続している。一般に電源線は信号線よりも配線幅が太い。よって、接続配線３が信号線である場合よりもダイシングの際のめくれが発生しやすく、チッピング１７も発生しやすい。この場合に、上述したようなダミーメタルパターン６を接続配線３の配置領域及びその近傍と対応する範囲に配置したことにより、チッピング１７の拡大を抑制することができる。つまり、接続配線３が信号線である場合よりも、接続配線３が電源線である場合の方が、上述したようなダミーメタルパターン６を配置することの効果が高いと言える。

また、ダミーメタルパターン６を接続配線３の上層にのみ形成することにより、接続配線３は必然的にチップ構成部２の表層から遠ざけて配置することができる（下層に配置することができる）。上述のように、チップ構成部２の配線は一般に表層に近い程厚く形成されるため、このように接続配線３を下層に配置する方が、つまり、表層配線よりも接続配線３が薄い方が、ダイシングが容易となる。接続配線３を複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成することによっても、同様に、ダイシングを容易にすることができる。

上記の第１の実施形態では、接続配線３の上層にダミーメタルパターン６を配置した例を説明したが、例えば、図８に示す第１の変形例のように、接続配線３の下層に（層間絶縁膜３５を介して）ダミーメタルパターン６を配置しても良い。

また、上記の第１の実施形態では、接続配線３の上層にのみダミーメタルパターン６を配置した例を説明したが、例えば、図９に示す第２の変形例のように、接続配線３の上層及び下層の配線層にそれぞれ（層間絶縁膜３５を介して）ダミーメタルパターン６を配置しても良い。このようにダミーメタルパターン６を複数の配線層にそれぞれ形成することにより、チッピング１７の広がりを一層好適に抑制することができる。

また、ダミーメタルパターン６を複数の配線層にそれぞれ形成する場合には、例えば、図１０に示す第３の変形例のように、互いに異なる配線層に形成されるダミーメタル５をビア３６を介して相互に接続（連結）しても良い。このように、互いに異なる配線層に位置するダミーメタル５を相互に接続することにより、これらダミーメタル５を相互に一体化させることができるため、ダイシングの際のめくれの発生を抑制することができ、結果、チッピング１７の発生を抑制することができる。

互いに異なる配線層に形成されるダミーメタル５をビア３６を介して相互に接続する構造の他の例としては、例えば、図１１に示す第４の変形例のように、互いに異なる配線層に形成されるダミーメタル５を、これらダミーメタル５の複数箇所においてそれぞれビア３６を介して相互に接続する構造が挙げられる。この場合、これらダミーメタル５をより強固に一体化させることができるため、ダイシングの際のめくれの発生をより好適に抑制することができ、結果、チッピング１７の発生をより好適に抑制することができる。

互いに異なる配線層に形成されるダミーメタル５をビア３６を介して相互に接続する構造の更に他の例としては、例えば、図１２に示す第５の変形例、或いは、図１３に示す第６の変形例が挙げられる。すなわち、互いに異なる少なくとも３つ以上の配線層（例えば、図１２、図１３に示すように３つの層）にそれぞれダミーメタルパターン６（図１２、図１３では図示略）を配置し、これら３つ以上の配線層に形成されるダミーメタル５をビア３６を介して順次に接続することができる。

また、上記の第１の実施形態では、ダミーメタル５をマトリクス状に配置することによりダミーメタルパターン６が構成されている例を説明したが、例えば、図１４に示す第７の変形例、或いは、図１５に示す第８の変形例のようにダミーメタル５を配置することも好ましい。

図１４及び図１５の例では、スクライブ線４に沿って並ぶ第１及び第２のダミーメタル５ａ、５ｂと、これら第１及び第２のダミーメタル５ａ、５ｂに対しチップ構成部２（図１４、図１５では図示略）側に位置する第３のダミーメタル５ｃと、の間隔３７が、第３のダミーメタル５ｃに突き当たるようなＴ字路状となるように、ダミーメタルパターン６を形成している。これにより、チッピング１７が発生した場合の割れ目がこの間隔３７に沿って広がる際に、この割れ目が第３のダミーメタル５ｃに突き当たるようにでき、チッピング１７の広がりを一層好適に食い止めることができる。

図１４の例の構造をより詳細に説明すると、ダミーメタルパターン６は、スクライブ線４に沿う方向に並ぶ複数のダミーメタル５からなるダミーメタル列３８を複数列含み、ダミーメタル列３８が複数列ずつ（図１４の例では、２列ずつ）互いに千鳥状に配置されるように、ダミーメタルパターン６を形成している。すなわち、複数のダミーメタル列３８のうち、ダミーメタル列３８ａ及び該ダミーメタル列３８ａの隣に位置するダミーメタル列３８ｂに含まれるダミーメタル５は、ダミーメタル列３８ａ及びダミーメタル列３８ｂの配置領域においてマトリクス状に配置されている。同様に、ダミーメタル列３８ｂの隣に位置するダミーメタル列３８ｃ及び該ダミーメタル列３８ｃの隣に位置するダミーメタル列３８ｄに含まれるダミーメタル５は、ダミーメタル列３８ｃ及びダミーメタル列３８ｄの配置領域においてマトリクス状に配置されている。ただし、ダミーメタル列３８ａ及びダミーメタル列３８ｂに含まれるダミーメタル５と、ダミーメタル列３８ｃ及びダミーメタル列３８ｄに含まれるダミーメタル５とは、スクライブ線４の長手方向における配置が互いにずれている（千鳥状となっている）。図１４の例では、ダミーメタル５の配置をこのように設定したことによって、チッピング１７により第１及び第２のダミーメタル５ａ、５ｂの間に生じた割れ目が第３のダミーメタル５ｃに突き当たるようにしている。

図１５の例の構造をより詳細に説明すると、ダミーメタルパターン６は、スクライブ線４の長手方向に沿う方向の寸法が互いに異なる複数種類（図１５の例では３種類）のダミーメタル５（ダミーメタル５１、５２、５３）を含む。スクライブ線４の長手方向に沿う方向の寸法は、ダミーメタル５１よりもダミーメタル５２の方が大きく、ダミーメタル５２よりもダミーメタル５３の方が大きい。具体的には、例えば、スクライブ線４の長手方向に沿う方向におけるダミーメタル５２の寸法は、ダミーメタル５１のそれの２倍程度に設定され、スクライブ線４の長手方向に沿う方向におけるダミーメタル５３の寸法は、ダミーメタル５２のそれの２倍程度に設定されている。そして、ダイシングストリート１６を基準として、ダミーメタル５１に対してチップ構成部２（図１５では図示略）側の位置にダミーメタル５２を配置し、更に、ダミーメタル５２に対してチップ構成部２側の位置にダミーメタル５３を配置している。図１５の例では、ダミーメタル５の配置をこのように設定したことによって、チッピング１７により第１及び第２のダミーメタル５ａ、５ｂの間に生じた割れ目が第３のダミーメタル５ｃに突き当たるようにしている。

また、上記においては、接続配線３が電源線である例（接続配線３が電源線としての配線１１どうしを相互に電気的に接続する例）を説明したが、接続配線３は信号線であっても良い（接続配線３が信号線としての配線１１どうしを相互に電気的に接続しても良い）。例えば、ウェハ１上にチップ構成部２を形成した段階で、接続配線３を順次に介することによりウェハ１上の各チップ構成部２に対して一括して信号入力を行い、これらチップ構成部２に対して検査等を行うことができる。

また、上記においては、素子分離をＳＴＩ構造の素子分離領域２２により行う例を説明したが、素子分離はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）により行うようにしても良い。また、上記においては、接続配線３及びダミーメタル５をＡｌにより形成する例を説明したが、接続配線３及びダミーメタル５はその他の金属（例えばＣｕなど）により形成しても良い。
なお、上記実施形態には以下の発明が開示されている。
（付記１）
半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を何れかの前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、
相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、
をこの順に行い、
前記第１工程では、複数のダミーメタルからなるダミーメタルパターンを、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成することを特徴とする半導体装置の製造方法。
（付記２）
前記ダミーメタルパターンを、前記スクライブ線の長手方向における前記接続配線からの距離が５０μｍ以内の範囲にのみ形成することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続しており、
前記第１工程と前記第２工程との間に、前記接続配線を介して前記チップ構成部の前記電源線に電源を供給する第３工程を備えることを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記接続配線及び前記ダミーメタルをＡｌにより形成することを特徴とする付記１乃至３の何れか１つに記載の半導体装置の製造方法。
（付記５）
前記ダミーメタルパターンを前記接続配線の上層にのみ形成することを特徴とする付記１乃至４の何れか１つに記載の半導体装置の製造方法。
（付記６）
前記接続配線を、前記複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成することを特徴とする付記１乃至５の何れか１つに記載の半導体装置の製造方法。
（付記７）
前記ダミーメタルパターンを複数の前記配線層にそれぞれ形成することを特徴とする付記１乃至６の何れか１つに記載の半導体装置の製造方法。
（付記８）
互いに異なる前記配線層に形成される前記ダミーメタルをビアを介して相互に接続することを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
互いに異なる前記配線層に形成される前記ダミーメタルを、これらダミーメタルの複数箇所においてそれぞれビアを介して相互に接続することを特徴とする付記７に記載の半導体装置の製造方法。
（付記１０）
前記スクライブ線に沿って並ぶ第１及び第２の前記ダミーメタルの間隔が、これら第１及び第２のダミーメタルに対し前記チップ構成部側に位置する第３の前記ダミーメタルに突き当たるように、前記ダミーメタルパターンを形成することを特徴とする付記１乃至９の何れか１つに記載の半導体装置の製造方法。
（付記１１）
前記ダミーメタルパターンは、前記スクライブ線に沿う方向に並ぶ複数の前記ダミーメタルからなるダミーメタル列を複数列含み、
前記ダミーメタル列が複数列ずつ互いに千鳥状に配置されるように、前記ダミーメタルパターンを形成することを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）
半導体基板と、この半導体基板上に形成されている複数の配線層と、を備え、
何れかの前記配線層に含まれる配線の先端が半導体チップの端面に露出し、
更に、前記複数の配線層のうち、前記露出している前記配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記露出している前記配線の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンを備えることを特徴とする半導体チップ。
（付記１３）
前記露出している前記配線及び前記ダミーメタルはＡｌからなることを特徴とする付記１２に記載の半導体チップ。
（付記１４）
前記配線の幅は４０μｍ以上８０μｍ以下であることを特徴とする付記１２又は１３に記載の半導体チップ。
（付記１５）
複数の配線層と、
それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、
何れかの前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、
前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンと、
を備えることを特徴とする半導体ウェハ。
（付記１６）
前記ダミーメタルパターンは、前記スクライブ線の長手方向における前記接続配線からの距離が５０μｍ以内の範囲にのみ形成されていることを特徴とする付記１５に記載の半導体ウェハ。
（付記１７）
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続していることを特徴とする付記１５又は１６に記載の半導体ウェハ。
（付記１８）
前記接続配線及び前記ダミーメタルはＡｌからなることを特徴とする付記１５乃至１７の何れか１つに記載の半導体ウェハ。
（付記１９）
前記接続配線の幅は４０μｍ以上８０μｍ以下であることを特徴とする付記１５乃至１８の何れか１つに記載の半導体ウェハ。

１ 半導体ウェハ
２ チップ構成部
３ 接続配線
４ スクライブ線
４ａ 境界線
５ ダミーメタル
５ａ 第１のダミーメタル
５ｂ 第２のダミーメタル
５ｃ 第３のダミーメタル
６ ダミーメタルパターン
７ 配線
８ ダミーメタルパターン
１１ 配線
１２ 配線
１３ 表層配線
１４ コンタクトホール
１５ ビアホール
１６ ダイシングストリート
１７ チッピング
２１ シリコン基板
２２ 素子分離領域
２３ ｐ型ＭＯＳトランジスタ
２４ ｎ型ＭＯＳトランジスタ
２５ ゲート絶縁膜
２６ ゲート電極
２７ エクステンション領域
２８ サイドウォール
２９ ソース・ドレイン拡散領域
３０ シリサイド層
３１ 第１層間絶縁膜
３２ 第２層間絶縁膜
３３ コンタクトプラグ
３４ ビア
３５ 層間絶縁膜
３６ ビア
３７ 間隔
３８ ダミーメタル列
３８ａ ダミーメタル列
３８ｂ ダミーメタル列
３８ｃ ダミーメタル列
３８ｄ ダミーメタル列
３９ ダミーメタル配置範囲
４１ 下層配線層
４２ 表層配線層
４３ パッシベーション膜
５１ ダミーメタル
５２ ダミーメタル
５３ ダミーメタル
６０ 半導体チップ
６０ａ 端面

Claims (19)

1. 半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を何れかの前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、
   相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、
   をこの順に行い、
   前記第１工程では、複数のダミーメタルからなるダミーメタルパターンを、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、第１の領域にのみ形成し、
   前記第１の領域は、前記接続配線の配置領域及びその近傍と対応する範囲であって、前記チップ構成部において前記接続配線が配置された領域の一部を含むことを特徴とする半導体装置の製造方法。
2. 前記ダミーメタルパターンを、前記スクライブ線の長手方向における前記接続配線からの距離が５０μｍ以内の範囲にのみ形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続しており、
   前記第１工程と前記第２工程との間に、前記接続配線を介して前記チップ構成部の前記電源線に電源を供給する第３工程を備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記接続配線及び前記ダミーメタルをＡｌにより形成することを特徴とする請求項１乃至３の何れか一項に記載の半導体装置の製造方法。
5. 前記ダミーメタルパターンを前記接続配線の上層にのみ形成することを特徴とする請求項１乃至４の何れか一項に記載の半導体装置の製造方法。
6. 前記接続配線を、前記複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
7. 前記ダミーメタルパターンを複数の前記配線層にそれぞれ形成することを特徴とする請求項１乃至６の何れか一項に記載の半導体装置の製造方法。
8. 互いに異なる前記配線層に形成される前記ダミーメタルをビアを介して相互に接続することを特徴とする請求項７に記載の半導体装置の製造方法。
9. 互いに異なる前記配線層に形成される前記ダミーメタルを、これらダミーメタルの複数箇所においてそれぞれビアを介して相互に接続することを特徴とする請求項７に記載の半導体装置の製造方法。
10. 前記スクライブ線に沿って並ぶ第１及び第２の前記ダミーメタルの間隔が、これら第１及び第２のダミーメタルに対し前記チップ構成部側に位置する第３の前記ダミーメタルに突き当たるように、前記ダミーメタルパターンを形成することを特徴とする請求項１乃至９の何れか一項に記載の半導体装置の製造方法。
11. 前記ダミーメタルパターンは、前記スクライブ線に沿う方向に並ぶ複数の前記ダミーメタルからなるダミーメタル列を複数列含み、
    前記ダミーメタル列が複数列ずつ互いに千鳥状に配置されるように、前記ダミーメタルパターンを形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 半導体基板と、この半導体基板上に形成されている複数の配線層と、を備え、
    何れかの前記配線層に含まれる第１の配線の先端が半導体チップの端面に露出し、
    更に、前記複数の配線層のうち、前記第１の配線の上層と下層とのうちの少なくとも何れか１つの配線層において、第１の領域にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンを備え、
    前記第１の領域は、前記第１の配線の配置領域及びその近傍と対応する範囲であって、前記第１の配線と平面視において重なる領域の一部と、前記第１の配線が接続され且つ前記第１の配線よりも前記端面から遠くに位置する第２の配線と平面視において重なる領域の一部と、を含むことを特徴とする半導体チップ。
13. 前記第１の配線及び前記ダミーメタルはＡｌからなることを特徴とする請求項１２に記載の半導体チップ。
14. 前記第１の配線の幅は４０μｍ以上８０μｍ以下であることを特徴とする請求項１２又は１３に記載の半導体チップ。
15. 複数の配線層と、
    それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、
    何れかの前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、
    前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、第１の領域にのみ形成されている、複数のダミーメタルからなるダミーメタルパターンと、
    を備え、
    前記第１の領域は、前記接続配線の配置領域及びその近傍と対応する範囲であって、前記チップ構成部において前記接続配線が配置された領域の一部を含むことを特徴とする半導体ウェハ。
16. 前記ダミーメタルパターンは、前記スクライブ線の長手方向における前記接続配線からの距離が５０μｍ以内の範囲にのみ形成されていることを特徴とする請求項１５に記載の半導体ウェハ。
17. 前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続していることを特徴とする請求項１５又は１６に記載の半導体ウェハ。
18. 前記接続配線及び前記ダミーメタルはＡｌからなることを特徴とする請求項１５乃至１７の何れか一項に記載の半導体ウェハ。
19. 前記接続配線の幅は４０μｍ以上８０μｍ以下であることを特徴とする請求項１５乃至１８の何れか一項に記載の半導体ウェハ。

Images