CN103681661B - 晶圆中的划线 - Google Patents
晶圆中的划线 Download PDFInfo
- Publication number
- CN103681661B CN103681661B CN201310131836.0A CN201310131836A CN103681661B CN 103681661 B CN103681661 B CN 103681661B CN 201310131836 A CN201310131836 A CN 201310131836A CN 103681661 B CN103681661 B CN 103681661B
- Authority
- CN
- China
- Prior art keywords
- line
- metal parts
- edge
- wafer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 163
- 239000002184 metal Substances 0.000 claims abstract description 163
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000007789 sealing Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005520 cutting process Methods 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000000926 separation method Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Dicing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
晶圆中的划线。一种晶圆包括布置成行和列的多个芯片。多条第一划线位于多个芯片的行之间。多条第一划线中的每一条划线都包括其中具有金属部件的含金属部件划线和平行于含金属部件划线且邻接含金属部件划线的不含金属部件划线。多条第二划线位于多个芯片的列之间。
Description
技术领域
本发明涉及晶圆，更具体而言，涉及晶圆中的划线。
背景技术
集成电路(IC)制造商开始使用日益更小的尺寸和相应的技术来制造更小的高速半导体器件。随着这些进展，也增大了维持收率和生产量的挑战。
半导体晶圆通常包括通过切线彼此分离开的管芯(在从晶圆切割之前也被称为芯片)。晶圆内的个体芯片包含电路，并且通过切割将管芯彼此分离开。在半导体制造工艺的过程中，在一些形成步骤之后，必须不断地对晶圆上的半导体器件(例如，集成电路)进行测试以维持并保证器件质量。通常，在晶圆上同时制造测试电路和实际器件。典型的测试电路包括多个测试焊盘(通常被称为测试线)，其在测试期间通过探测针电连接至外部端子。测试焊盘可以位于划线中。选择测试焊盘来测试晶圆的不同特性，诸如阈值电压、饱和电流和漏电流。除了测试焊盘之外，还在划线中形成其他结构，诸如框架单元、伪金属图案等。
在通过测试焊盘测试晶圆之后，将晶圆切割分成管芯，通常通过使用切割片(blade)实施切割步骤。因为测试焊盘由金属形成，测试焊盘对切割片具有高阻力。另一方面，也位于划线中的多种其他材料包括例如低k介电层。低k介电层是多孔的且机械性弱，并且对切割片具有极低的阻力。因为被切割的不同材料之间的机械强度存在差异，可能发生层压或碎裂。
发明内容
为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种晶圆，包括：多个芯片，布置成行和列；多条第一划线，位于所述多个芯片的行之间，其中，所述多条第一划线中的每一条划线都包括：含金属部件划线，在其中包含金属部件；和不含金属部件划线，平行于所述含金属部件划线且邻接所述含金属部件划线；以及多条第二划线，位于所述多个芯片的列之间。
在所述的晶圆中，所述多条第二划线中的每一条划线都包括：另一含金属部件划线，在其中包含金属部件；以及另一不含金属部件划线，平行于所述另一含金属部件划线且邻接所述另一含金属部件划线。
在所述的晶圆中，在所述多条第二划线中的每一条划线中基本不包含金属部件。
所述的晶圆还包括：半导体衬底，延伸到所述多个芯片的每一个芯片中；以及多个图像传感器，位于所述半导体衬底以及所述多个芯片的每一个芯片中。
在所述的晶圆中，所述含金属部件划线中的金属部件选自基本上由测试焊盘、金属线、通孔和它们的组合所组成的组。
在所述的晶圆中，所述含金属部件划线邻接第一密封环，而所述不含金属部件划线邻接第二密封环，并且所述第一密封环和所述第二密封环分别位于所述多个芯片的第一芯片和第二芯片中。
在所述的晶圆中，所述含金属部件划线包括多个介电层的一部分，并且所述不含金属部件划线包括延伸至所述多个介电层中的沟槽。
在所述的晶圆中，所述不含金属部件划线的宽度大于约5μm。
根据本发明的另一方面，提供了一种器件，包括：管芯，包含第一边缘、第二边缘、第三边缘和第四边缘；密封环，位于所述管芯中并且包含第一边、第二边、第三边和第四边，其中，所述第一边、所述第二边、所述第三边和所述第四边分别平行且邻近于所述第一边缘、所述第二边缘、所述第三边缘和所述第四边缘；第一管芯边缘区域，位于所述第一边和所述第一边缘之间，在所述第一管芯边缘区域中不形成金属部件；第二管芯边缘区域，位于所述第二边和所述第二边缘之间，在所述第二管芯边缘区域中形成金属部件，并且所述管芯的第二边缘没有暴露出所述第二管芯边缘区域中的金属部件。
所述的器件还包括：第三管芯边缘区域，位于所述第三边和所述第三边缘之间，在所述第三管芯边缘区域中不形成金属部件，并且所述第三管芯边缘区域和所述第一管芯边缘区域互连来形成第一L形区域；以及第四管芯边缘区域，位于所述第四边和所述第四边缘之间，在所述第四管芯边缘区域中形成另一些金属部件，所述管芯的第四边缘没有暴露出所述第四管芯边缘区域中的金属部件，并且所述第四管芯边缘区域和所述第二管芯边缘区域互连来形成第二L形区域。
在所述的器件中，所述管芯还包括：半导体衬底，包括位于所述密封环中的第一部分和位于所述密封环外的第二部分；以及多个图像传感器，位于所述半导体衬底中。
上述的器件还包括：位于所述第二管芯边缘区域中并且平行于所述第二边缘的第五边缘，所述第五边缘是所述半导体衬底的边缘，并且所述第二边缘是位于所述管芯中的载具的边缘。
在所述的器件中，所述管芯还包括：半导体衬底，包括位于所述密封环中的第一部分和位于所述密封环外的第二部分；以及多个图像传感器，位于所述半导体衬底中，其中，所述第二边缘比所述第五边缘离所述密封环的第二边更远。
在所述的器件中，所述金属部件选自基本上由测试焊盘、金属线、通孔和它们的组合所组成的组。
在所述的器件中，所述第二边和所述第二边缘之间的距离大于约20μm。
根据本发明的又一方面，提供了一种方法，包括：沿着第一不含金属部件划线切割晶圆，其中，所述晶圆还包括第一含金属部件划线，所述第一含金属部件划线位于所述第一不含金属部件划线和所述晶圆中的一行芯片之间并且邻接所述第一不含金属部件划线和所述晶圆中的该行芯片；以及沿着垂直于所述第一不含金属部件划线的第二不含金属部件划线切割所述晶圆。
所述的方法还包括：在沿着所述第一不含金属部件划线和所述第二不含金属部件划线切割所述晶圆的步骤之前，蚀刻所述晶圆的半导体衬底以形成沟槽，其中，所述沟槽位于所述第一不合金属部件划线和所述第二不含金属部件划线中。
在上述方法中，所述晶圆包括载具，在所述蚀刻步骤之后，所述载具保持未被蚀刻，并且在沿着所述第一不含金属部件划线和所述第二不含金属部件划线切割所述晶圆的步骤期间，不切割所述半导体衬底。
在所述的方法中，在所述蚀刻步骤中形成的沟槽形成栅格，并且所述栅格的栅格线将所述晶圆的芯片彼此间隔开。
在所述的方法中，所述第二含金属部件划线位于所述第二不含金属部件划线和另一行芯片之间并且邻接所述第二不含金属部件划线和所述另一行芯片。
附图说明
为了更全面理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1示出根据一些示例性实施例的晶圆的俯视图，其中每个划线都包括含金属图案划线和不含金属图案划线；
图2和图3是图1中示出的晶圆的一部分的示例性截面图；
图4示出从图1中示出的晶圆切割的管芯的俯视图；以及
图5示出根据一些可选的实施例的晶圆，其中在X方向上延伸的每条划线包括含金属图案划线和不含金属图案划线，而在Y方向上延伸的划线不包含金属图案。
具体实施方式
在下面详细论述本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例是说明性的，而不用于限制本发明的范围。
根据各示例性实施例提供了划线结构。论述了实施例的变化。在所有的各个附图和示例性实施例中，相似的参考标号用于表示相似的元件。
图1示出根据一些示例性实施例的晶圆100的俯视图。晶圆100包括芯片10和邻接划线12。在每个芯片10中，形成密封环14(图2和图3)。在一些实施例中，可以具有一个以上的密封环(虽然只示出了一个)，其中外部密封环环绕内部密封环。在这些实施例中，密封环14是每个芯片10中的多个密封环中最外面的密封环，划线12是晶圆100位于相邻的行和列中的芯片10的密封环14之间的一部分。因此，每条划线12位于两行(或两列)芯片10之间并且邻接这两行(或两列)芯片10，或者可以位于两行(或两列)密封环14之间并且邻接这两行(或两列)密封环14。
每条划线12都包括两条平行的划线，即划线12A和划线12B，它们彼此邻接。划线12A和划线12B中的每一条还邻接一行或一列芯片10。
划线12A不用于管芯切割，其中在后续实施的管芯切割工艺中形成的切缝没有穿过划线12A。划线12A包括位于其中的金属图案16，其中金属图案16可以包括测试焊盘、框架单元、伪图案和/或类似物。例如，测试焊盘用于探测目的。框架单元用于内联监测，诸如内联监测不同层之间的重叠和内联监测栅电极(未示出)的关键尺寸。伪图案与其他金属部件诸如低k介电层24中的铜线30和通孔32(参照图2和图3)同时形成。在整个说明书中，划线12A被可选地称为含金属图案划线12A。
划线12B用于管芯切割，其中在管芯切割工艺中形成的切缝穿过划线12B以分离芯片10。划线12B基本不包含或完全不包含在其中形成的金属图案，其中金属图案包括测试焊盘、框架单元、伪图案等。因此，划线12B基本不包含铜线、铝线和接触塞。在整个说明书中，划线12B可选地被称为不含金属图案划线12B。
不含金属图案划线12B和含金属图案划线12A形成重叠区域12’。虽然图1示出一个重叠区域12’，重叠区域12’位于不含金属图案划线12B与含金属图案划线12A交叉的任何地方。重叠区域12’也不包含金属图案。因此，还可以认为每条不含金属图案划线12B从晶圆100的一端连续延伸至另一端而其中无中断，而每个含金属图案划线12A被与其垂直的不含金属图案划线12B分离成多段。
图2示出晶圆100的一部分的截面图，其中该截面图由图1中的平面剖切线2-2获得。晶圆100(和晶圆100中的每个芯片10)包括半导体衬底20，在一些实施例中半导体衬底20可以是硅衬底。可选地，半导体衬底20可以包含锗、硅锗、III-V族半导体材料等。在半导体衬底20上形成互连结构22，其包括在介电层24中形成的金属线30和通孔32。介电层24可以具有低介电常数(k值)，举例来说，其可以低于约3.5，或低于约3.0。在芯片10中还包括(一个或多个)钝化层26，其中钝化层26可以具有大于3.9的非低k介电常数。
在一些实施例中，芯片10是图像传感器芯片，其可以进一步是背面照明(BSI)图像传感器芯片。芯片10可以包括密封环14，其中划线12位于相邻的芯片10的密封环14之间。每个密封环14可以从半导体衬底20的表面延伸穿过所有低k介电层24，并且可能的话可以延伸到钝化层26中。密封环14邻近相应芯片10的外围区域形成实心金属环，从而可以使水分和有害的化学物质不能渗透到芯片10中且不能到达位于密封环14内的器件和互连结构。
在一些实施例中，在含金属图案划线12A中形成的金属部件16包括测试焊盘34。而且，金属部件16可以包括金属线30和通孔32。另一方面，在不含金属图案划线12B中不形成金属线30、通孔32和测试焊盘34。换句话说，伪图案、框架单元等在划线12中形成时，也将设置在含金属图案划线12A中，而不设置在不含金属图案划线12B中。含金属图案划线12A的宽度W1可以大于约20μm，并且足以形成金属部件，诸如金属线30、通孔32和测试焊盘34。不含金属图案划线12B的宽度W2可以大于约5μm，并且大至足以容纳管芯切割的切缝，从而使含金属图案划线12A和芯片10在管芯切割工艺中不被切割。宽度W2还可以大于用于切割晶圆100的切割片45的厚度T1。
在一些实施例中，芯片10是BSI图像传感器芯片。因此，芯片10包括位于半导体衬底20中的光传感器36。在一些实施例中，光传感器36可以是光电二极管，但是光传感器36还可以是光电晶体管。在半导体衬底20的背面上形成上部介电层38。此外，在半导体衬底20的背面上以及在半导体衬底20的上方形成滤色器40和微透镜42。当芯片10是BSI图像传感器芯片时，将半导体衬底20减薄至具有极小的厚度，例如，小至几微米或几十微米。因此，将载具44接合至晶圆100以提供机械支撑，从而使晶圆100在形成晶圆100背面上的结构的过程中不会断裂。根据一些示例性实施例，载具44可以是其中未形成电路的空白硅晶圆。
图2还示出用于切割开晶圆100的管芯切割工艺，从而使芯片10彼此分离。在一些示例性实施例中，采用切割片45实施管芯切割工艺，形成切缝126。所得到的分离的芯片10被称为管芯110，其中在图4中示出一个管芯110。在管芯切割工艺中，切缝126穿过不含金属图案划线12B，而不穿过含金属图案划线12A。因为在不含金属图案划线12B中没有含金属部件，降低了由被切割的不同材料的机械强度差异所产生的影响，并且减少了在管芯切割期间导致低k分层和颗粒事件的可能性。因此提高了管芯切割工艺的产率。
图3示出根据又一可选实施例的晶圆100的截面图。这些实施例与图2中的基本相同，除了在管芯切割工艺之前，实施进一步的(一个或多个)蚀刻步骤以蚀刻上层38和半导体衬底20。还可以对介电层24和26进行蚀刻或可以对介电层24和26不进行蚀刻。因而在每个不含金属图案划线12B中形成沟槽46。因为如图1所示不含金属图案划线12B形成栅格，形成的沟槽46也具有栅格图案。沟槽46位于不含金属图案划线12B内，而不形成在含金属图案划线12A和芯片10中。在晶圆100中形成沟槽46之后，实施管芯切割工艺以将晶圆100切割开形成管芯110。
由于管芯切割形成切缝126，在从图3中的晶圆100切割所得到的管芯110中，管芯110包括与边缘130不对准的边缘128。在这些实施例中，由于蚀刻半导体衬底20和介电层24/26而形成边缘128。因而边缘128包括半导体衬底20的边缘以及可能的介电层24和26的边缘。边缘130是在管芯切割步骤中形成的边缘，并且是载具44的边缘。
虽然图2和图3示出BSI图像传感器芯片/晶圆，实施例还可以适用于其他类型的芯片/晶圆。因此，其他类型的晶圆(包括但不限于逻辑器件晶圆、存储器件晶圆、正面照明图像传感器晶圆等)也可以包括如图1所示的划线12中。
图4示出一个管芯110的俯视图。示出的示例性管芯110具有四个边缘112，即112A、112B、112C和112D。最外面的密封环14也具有四条边14A、14B、14C和14D，每个分别平行且邻近于边缘112A、112B、112C和112D中的一个。在包括管芯边缘区域122A和管芯边缘区域122B的L形区域中没有金属部件，其中管芯边缘区域122A位于边缘112A和边14A之间，而管芯边缘区域122B位于边缘112B和边14B之间。另一方面，在包括管芯边缘区域122C和管芯边缘区域122D的L形区域中具有金属部件，其中管芯边缘区域122C位于边缘112C和边14C之间，而管芯边缘区域122D位于边缘112D和边14D之间。在一些示例性实施例中，边缘112C和边14C之间(或边缘112D和边14D之间)的距离D1大于约20μm，而边缘112A和边14A之间(或边缘112B和边14B之间)的距离D2大于约1μm。因为在晶圆100的管芯切割期间，没有切穿金属部件16，在所得到的管芯110中，金属部件16与边缘112间隔开一小段距离，并且边缘112没有暴露出金属部件16。
在图1中示出的实施例中，在以晶圆100的行向(示出的X方向)和列向(示出的Y方向)延伸的划线中都形成含金属图案划线12A。在可选的实施例中，如图5所示，在行向上且不在列向上形成含金属图案划线12A。因此，在以Y方向延伸的划线12中，不包括含金属图案划线12A，而不含金属图案划线12B占据以Y方向延伸的整条划线12，如图5所示。
在实施例中，通过将划线分成不含金属图案划线12B和含金属图案划线12A，划线12中的金属部件在管芯切割工艺中不被切割。因而避免了对低k介电层的损伤。此外，还避免了由管芯切割工艺中产生的颗粒所引起的问题。
根据实施例，一种晶圆包括布置成行和列的多个芯片。多条第一划线位于多个芯片的行之间。多条第一划线中的每一条划线都包括其中包含金属部件的含金属部件划线，和平行于含金属部件划线且邻接含金属部件划线的不含金属部件划线。多条第二划线位于多个芯片的列之间。
根据其他实施例，一种管芯包括第一边缘、第二边缘、第三边缘和第四边缘。管芯中的密封环包括第一边、第二边、第三边和第四边，其中第一边、第二边、第三边和第四边分别平行且邻近于第一边缘、第二边缘、第三边缘和第四边缘。第一管芯边缘区域位于第一边和第一边缘之间，其中在第一管芯边缘区域中未形成金属部件。第二管芯边缘区域位于第二边和第二边缘之间，其中在第二管芯边缘区域中形成金属部件。管芯的第二边缘没有暴露出第二管芯边缘区域中的金属部件。
根据又一些实施例，一种方法包括沿着第一不含金属部件划线切割晶圆。晶圆还包括第一含金属部件划线，其中第一含金属部件划线位于第一不含金属部件划线和晶圆中的一行芯片之间并且邻接第一不含金属部件划线和晶圆中的该行芯片。方法还包括沿着垂直于第一不含金属部件划线的第二不含金属部件划线切割晶圆。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的具体实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (19)
1.一种晶圆，包括：
半导体衬底；
多个芯片，布置成行和列，所述半导体衬底延伸到所述多个芯片的每一个芯片中；
多条第一划线，位于所述多个芯片的行之间，其中，所述多条第一划线中的每一条划线都包括：
含金属部件划线，在其中包含金属部件；和
不含金属部件划线，平行于所述含金属部件划线且邻接所述含金属部件划线；以及
多条第二划线，位于所述多个芯片的列之间；
沟槽，穿透所述不含金属部件划线中的多个介电层，其中，所述沟槽进一步穿透所述衬底；
载具，结合至所述多个介电层，其中，所述沟槽不延伸到所述载具中；
其中，所述含金属部件划线邻接第一密封环，而所述不含金属部件划线邻接第二密封环，并且所述第一密封环和所述第二密封环分别位于所述多个芯片的第一芯片和第二芯片中。
2.根据权利要求1所述的晶圆，其中，所述多条第二划线中的每一条划线都包括：
另一含金属部件划线，在其中包含金属部件；以及
另一不含金属部件划线，平行于所述另一含金属部件划线且邻接所述另一含金属部件划线。
3.根据权利要求1所述的晶圆，其中，在所述多条第二划线中的每一条划线中不包含金属部件。
4.根据权利要求1所述的晶圆，还包括：
多个图像传感器，位于所述半导体衬底以及所述多个芯片的每一个芯片中。
5.根据权利要求1所述的晶圆，其中，所述含金属部件划线中的金属部件选自由测试焊盘、金属线、通孔和它们的组合所组成的组。
6.根据权利要求1所述的晶圆，其中，所述含金属部件划线包括多个所述介电层的一部分。
7.根据权利要求1所述的晶圆，其中，所述不含金属部件划线的宽度大于5μm。
8.一种半导体器件，包括：
管芯，包含第一边缘、第二边缘、第三边缘和第四边缘；
密封环，位于所述管芯中并且包含第一边、第二边、第三边和第四边，其中，所述第一边、所述第二边、所述第三边和所述第四边分别平行且邻近于所述第一边缘、所述第二边缘、所述第三边缘和所述第四边缘；
第一管芯边缘区域，位于所述第一边和所述第一边缘之间，在所述第一管芯边缘区域中不形成金属部件；
第二管芯边缘区域，位于所述第二边和所述第二边缘之间，在所述第二管芯边缘区域中形成金属部件，并且所述管芯的第二边缘没有暴露出所述第二管芯边缘区域中的金属部件。
9.根据权利要求8所述的半导体器件，还包括：
第三管芯边缘区域，位于所述第三边和所述第三边缘之间，在所述第三管芯边缘区域中不形成金属部件，并且所述第三管芯边缘区域和所述第一管芯边缘区域互连来形成第一L形区域；以及
第四管芯边缘区域，位于所述第四边和所述第四边缘之间，在所述第四管芯边缘区域中形成另一些金属部件，所述管芯的第四边缘没有暴露出所述第四管芯边缘区域中的金属部件，并且所述第四管芯边缘区域和所述第二管芯边缘区域互连来形成第二L形区域。
10.根据权利要求8所述的半导体器件，其中，所述管芯还包括：
半导体衬底，包括位于所述密封环中的第一部分和位于所述密封环外的第二部分；以及
多个图像传感器，位于所述半导体衬底中。
11.根据权利要求10所述的半导体器件，还包括：位于所述第二管芯边缘区域中并且平行于所述第二边缘的第五边缘，所述第五边缘是所述半导体衬底的边缘，并且所述第二边缘是位于所述管芯中的载具的边缘。
12.根据权利要求11所述的半导体器件，其中，所述第二边缘比所述第五边缘离所述密封环的第二边更远。
13.根据权利要求8所述的半导体器件，其中，所述金属部件选自由测试焊盘、金属线、通孔和它们的组合所组成的组。
14.根据权利要求8所述的半导体器件，其中，所述第二边和所述第二边缘之间的距离大于20μm。
15.一种制造半导体器件的方法，包括：
沿着第一不含金属部件划线切割晶圆，其中，所述晶圆还包括第一含金属部件划线，所述第一含金属部件划线位于所述第一不含金属部件划线和所述晶圆中的一行芯片之间并且邻接所述第一不含金属部件划线和所述晶圆中的该行芯片；以及
沿着垂直于所述第一不含金属部件划线的第二不含金属部件划线切割所述晶圆；
其中，所述第一含金属部件划线邻接第一密封环，而所述第一不含金属部件划线邻接第二密封环，并且所述第一密封环和所述第二密封环分别位于所述晶圆中的一行不同芯片中。
16.根据权利要求15所述的制造半导体器件的方法，还包括：在沿着所述第一不含金属部件划线和所述第二不含金属部件划线切割所述晶圆的步骤之前，蚀刻所述晶圆的半导体衬底以形成沟槽，其中，所述沟槽位于所述第一不含金属部件划线和所述第二不含金属部件划线中。
17.根据权利要求16所述的制造半导体器件的方法，其中，所述晶圆包括载具，在所述蚀刻步骤之后，所述载具保持未被蚀刻，并且在沿着所述第一不含金属部件划线和所述第二不含金属部件划线切割所述晶圆的步骤期间，不切割所述半导体衬底。
18.根据权利要求15所述的制造半导体器件的方法，其中，在蚀刻步骤中形成的沟槽形成栅格，并且所述栅格的栅格线将所述晶圆的芯片彼此间隔开。
19.根据权利要求15所述的制造半导体器件的方法，其中，第二含金属部件划线位于所述第二不含金属部件划线和另一行芯片之间并且邻接所述第二不含金属部件划线和所述另一行芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/619,705 US8952497B2 (en) | 2012-09-14 | 2012-09-14 | Scribe lines in wafers |
| US13/619,705 | 2012-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681661A CN103681661A (zh) | 2014-03-26 |
| CN103681661B true CN103681661B (zh) | 2017-11-03 |
Family
ID=50273606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310131836.0A Active CN103681661B (zh) | 2012-09-14 | 2013-04-16 | 晶圆中的划线 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8952497B2 (zh) |
| KR (1) | KR101469331B1 (zh) |
| CN (1) | CN103681661B (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8884390B2 (en) * | 2013-01-30 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illumination image sensor chips and methods for forming the same |
| US9093385B2 (en) * | 2013-05-28 | 2015-07-28 | Infineon Technologies Ag | Method for processing a semiconductor workpiece with metallization |
| US10553508B2 (en) * | 2014-01-13 | 2020-02-04 | Nxp Usa, Inc. | Semiconductor manufacturing using disposable test circuitry within scribe lanes |
| CN105826251A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 切割方法 |
| US9748301B2 (en) | 2015-01-09 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| DE102015203393A1 (de) * | 2015-02-25 | 2016-08-25 | Infineon Technologies Ag | Halbleiterelement und Verfahren zu Herstellen von diesem |
| TWI655753B (zh) * | 2015-03-11 | 2019-04-01 | 日商新力股份有限公司 | Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device |
| GB2542573B (en) | 2015-09-22 | 2018-08-15 | Vodafone Ip Licensing Ltd | Network roaming |
| US9524997B1 (en) * | 2015-10-20 | 2016-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having seal ring |
| CN106910752B (zh) * | 2015-12-23 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| US9831139B2 (en) * | 2016-01-18 | 2017-11-28 | Samsung Electronics Co., Ltd. | Test structure and method of manufacturing structure including the same |
| KR102541563B1 (ko) * | 2016-04-27 | 2023-06-08 | 삼성전자주식회사 | 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법 |
| JP6815692B2 (ja) * | 2016-12-09 | 2021-01-20 | 株式会社ディスコ | ウェーハの加工方法 |
| CN108206169B (zh) * | 2016-12-20 | 2020-06-02 | 晟碟半导体（上海）有限公司 | 包含在裸芯边缘处的裸芯接合垫的半导体装置 |
| US20180190549A1 (en) * | 2016-12-30 | 2018-07-05 | John Jude O'Donnell | Semiconductor wafer with scribe line conductor and associated method |
| KR102399356B1 (ko) * | 2017-03-10 | 2022-05-19 | 삼성전자주식회사 | 기판, 기판의 쏘잉 방법, 및 반도체 소자 |
| TWI714865B (zh) * | 2017-06-28 | 2021-01-01 | 矽創電子股份有限公司 | 晶圓結構 |
| KR102428328B1 (ko) * | 2017-07-26 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
| JP6979296B2 (ja) * | 2017-07-28 | 2021-12-08 | 株式会社ディスコ | 切削方法 |
| US10593631B2 (en) | 2018-04-04 | 2020-03-17 | Oracle International Corporation | Warping reduction in silicon wafers |
| EP3557610A1 (en) * | 2018-04-17 | 2019-10-23 | Infineon Technologies Austria AG | Semiconductor wafer, semiconductor chip and method of fabricating a semiconductor wafer |
| KR102599050B1 (ko) | 2018-08-20 | 2023-11-06 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
| US11948729B2 (en) | 2018-08-31 | 2024-04-02 | Sehat Sutardja | Fractional transformer |
| US20200185337A1 (en) | 2018-12-10 | 2020-06-11 | Dialog Semiconductor (Uk) Limited | Buffer Defense Band (BDB) Outside the Seal Ring to Enhance Crack Stopping in IC's |
| US10896878B2 (en) * | 2019-06-18 | 2021-01-19 | Nxp B.V. | Integrated circuit saw bow break point |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459180A (zh) * | 2007-11-12 | 2009-06-17 | 英飞凌科技股份公司 | 晶片和切割晶片的方法 |
| CN102544035A (zh) * | 2010-11-24 | 2012-07-04 | 美商豪威科技股份有限公司 | 使用切割道蚀刻的晶圆切片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521975B1 (en) * | 1999-05-20 | 2003-02-18 | Texas Instruments Incorporated | Scribe street seals in semiconductor devices and method of fabrication |
| JP4183375B2 (ja) | 2000-10-04 | 2008-11-19 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| KR100466984B1 (ko) | 2002-05-15 | 2005-01-24 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 |
| US7129566B2 (en) * | 2004-06-30 | 2006-10-31 | Freescale Semiconductor, Inc. | Scribe street structure for backend interconnect semiconductor wafer integration |
| KR20060104882A (ko) | 2005-03-31 | 2006-10-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조 방법 |
| KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP5365514B2 (ja) * | 2007-03-30 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
| JP2008283216A (ja) | 2008-07-28 | 2008-11-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8125054B2 (en) * | 2008-09-23 | 2012-02-28 | Texas Instruments Incorporated | Semiconductor device having enhanced scribe and method for fabrication |
| US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
-
2012
- 2012-09-14 US US13/619,705 patent/US8952497B2/en active Active
- 2012-12-12 KR KR1020120144761A patent/KR101469331B1/ko active IP Right Grant
-
2013
- 2013-04-16 CN CN201310131836.0A patent/CN103681661B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459180A (zh) * | 2007-11-12 | 2009-06-17 | 英飞凌科技股份公司 | 晶片和切割晶片的方法 |
| CN102544035A (zh) * | 2010-11-24 | 2012-07-04 | 美商豪威科技股份有限公司 | 使用切割道蚀刻的晶圆切片 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8952497B2 (en) | 2015-02-10 |
| KR101469331B1 (ko) | 2014-12-04 |
| US20140077320A1 (en) | 2014-03-20 |
| CN103681661A (zh) | 2014-03-26 |
| KR20140035783A (ko) | 2014-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681661B (zh) | 晶圆中的划线 | |
| JP6185287B2 (ja) | シリコン貫通ビアの構造物およびその形成方法 | |
| JP6175701B2 (ja) | ３ｄ積層マルチチップモジュールの製造方法 | |
| US20220384376A1 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
| JP2012023238A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法 | |
| US9450014B2 (en) | Backside illumination image sensor chips and methods for forming the same | |
| US11276707B2 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device | |
| US9318461B2 (en) | Wafer level array of chips and method thereof | |
| CN105990295A (zh) | 一种焊盘结构及其制造方法 | |
| JP5501668B2 (ja) | 半導体装置の製造方法、半導体チップ及び半導体ウェハ | |
| TWI590431B (zh) | 晶片封裝體及其製作方法 | |
| CN218918891U (zh) | 半导体元件、半导体元件的封装结构 | |
| KR20130083149A (ko) | 반도체 장치 및 그 제조방법 | |
| CN215988702U (zh) | 一种晶圆 | |
| JP4079092B2 (ja) | 半導体基板 | |
| CN106356383B (zh) | 半导体结构、半导体器件、芯片结构及其形成方法 | |
| KR102568598B1 (ko) | Cmos 이미지 센서들을 위한 적층 구조물 | |
| US20150206810A1 (en) | Stacked semiconductor structure and manufacturing method for the same | |
| CN117790626A (zh) | 半导体器件及其制造方法 | |
| CN115939157A (zh) | 半导体元件、半导体元件的封装结构及其封装方法 | |
| JP2004296920A (ja) | 半導体装置及び半導体装置の検査方法 | |
| US20080078995A1 (en) | Chip structure | |
| JP2014041928A (ja) | 半導体装置 | |
| CN114783962A (zh) | 芯片焊垫、芯片、芯片的封装结构和方法 | |
| US20100127373A1 (en) | Package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |