CN105990295A - 一种焊盘结构及其制造方法 - Google Patents

一种焊盘结构及其制造方法 Download PDF

Info

Publication number
CN105990295A
CN105990295A CN201510082027.4A CN201510082027A CN105990295A CN 105990295 A CN105990295 A CN 105990295A CN 201510082027 A CN201510082027 A CN 201510082027A CN 105990295 A CN105990295 A CN 105990295A
Authority
CN
China
Prior art keywords
pad
chip
passivation layer
pad structure
laminated construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510082027.4A
Other languages
English (en)
Inventor
殷原梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510082027.4A priority Critical patent/CN105990295A/zh
Publication of CN105990295A publication Critical patent/CN105990295A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Abstract

本发明提供一种焊盘结构及其制造方法，所述焊盘结构包括用于连接焊线的焊接区域以及用于探针测试的测试区域。本发明通过增大焊盘的尺寸，将焊盘的焊接区域及测试区域分开，避免因测试导致的焊盘表面损坏影响后续焊盘的焊接质量和牢固性进而影响芯片性能；而且，焊盘在第一钝化层上延伸，对芯片内部电路不产生影响；此外，焊盘向芯片的内侧延伸，避免芯片面积及成本的增加；同时，芯片四个角上焊盘的相邻直角切除，避免了焊盘之间的短接，保证了芯片的性能。

Description

一种焊盘结构及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种焊盘结构及其制造方法。
背景技术
随着集成电路的制造向着超大规模集成电路发展，晶片上的电路密度越来越大，所含元件数量不断增加，晶体表面已无法提供足够的面积来制作所需的互连线结构，为了避免这种局限，同时也为了满足性能和功耗等的要求，设计人员开发出在垂直方向上将芯片进行叠层的新技术，这样可以穿过有源电路直接实现高效互连，以实现在有限的晶体表面制作更多的互连线结构，其中，焊盘(Pad)是其重要的连接构件，是连接芯片内部器件与外部电路的窗口。在芯片封装前，由于芯片复杂度越来越高，为了保证出厂的芯片没有问题，需要通过焊盘对芯片进行CP(Circuit Probe)测试以确保功能完整性。在芯片封装时，为了使芯片内部电路与封装后的外部电路实现电性连接，需要对焊盘进行焊线以引出端口。
如图1所示为芯片1的俯视图，所述芯片1的内侧为内部核心电路123，焊盘11一般位于所述芯片1的边缘位置，便于通过焊线或焊球2与封装壳外的电路实现电性连接。如图2所示为所述芯片1的A-A向的剖视图，所述焊盘11的两侧为第一钝化层13及第二钝化层14，所述焊盘11的下层为包括顶层金属层121、金属互连线122及内部核心电路123的叠层结构12，所述焊盘11由Al制成，直接与所述顶层金属层121电性连接。如图3所示，在CP测试中常将探针施加在所述焊盘11上，通过探针对一焊盘11施加电压、同时通过探针在另一焊盘11上检测电压，以此得到相应芯片内部器件的性能状况。如图4所示，由于探针与所述焊盘11表面的机械接触使所述焊盘11表面出现划痕；同时探针施加电压时所述焊盘11表面电子的迁移或积聚产生的热量导致所述焊盘11表面形态改变；划痕及表面形态的改变都使得所述焊盘11表面凹凸不平。如图5所示，在封装过程中，焊线或焊球2被焊接到所述焊盘11的表面。如图6所示，由于焊接的位置与CP测试的位置一致，划痕及表面形态的改变造成的所述焊盘11表面凹凸不平使得焊接质量相对较差，焊接的牢固性大大降低，焊线或焊球2极易脱落造成所述芯片1的失效；即使所述焊线或焊球2不脱落，焊接处的电阻也会相对提高，同样会造成所述芯片1的失效；因此芯片良品率受到严重影响。
目前，提高焊盘与焊线或焊球的焊接质量和牢固性的方法通常是改进测试方法和测试条件来减轻对焊盘的损伤，但是这类优化的效果和能力都是有限的。
因此，如何有效提高焊盘与焊线或焊球的焊接质量和牢固性，进而提高芯片的良品率、已成为封装技术领域亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种焊盘结构及其制造方法，用于解决现有技术中探针对焊盘的损伤导致的焊盘与焊线或焊球的焊接不牢固，进而导致芯片失效的问题。
为实现上述目的及其他相关目的，本发明提供一种焊盘结构，所述焊盘结构至少包括：位于叠层结构上的焊盘，所述焊盘包括用于连接焊线的焊接区域以及用于探针测试的测试区域，所述焊接区域位于所述叠层结构上，所述测试区域与所述叠层结构之间设置有第一钝化层。
优选地，所述叠层结构包括顶层金属层，金属互连线以及内部核心电路。
优选地，所述焊接区域与所述测试区域为中间设置有凸起分界块的两个沟槽。
优选地，所述焊接区域位于芯片的外侧，所述测试区域位于芯片的内侧。
优选地，所述第一钝化层上还设置有第二钝化层。
优选地，所述焊盘位于芯片的边缘，各焊盘为矩形结构，且所述芯片四个角上焊盘的相邻直角被切除。
为实现上述目的及其他相关目的，本发明提供一种焊盘结构的制造方法，所述焊盘结构的制造方法至少包括以下步骤：
步骤一：于待处理叠层结构上沉积第一钝化层；
步骤二：于所述第一钝化层中蚀刻出贯穿所述第一钝化层的沟槽；
步骤三：于所述第一钝化层表面及该沟槽内形成焊接金属层；
步骤四：刻蚀所述焊接金属层形成焊盘，且使所述焊盘包括位于所述叠层结构上的第一区域及位于所述第一钝化层上的第二区域；
步骤五：于所述焊盘及所述第一钝化层表面沉积第二钝化层；
步骤六：刻蚀所述第二钝化层以露出所述焊盘。
优选地，所述第一区域为焊接区域，所述第二区域为测试区域。
更优选地，所述焊接区域与所述测试区域为中间设置有凸起分界块的两个沟槽。
优选地，所述焊盘位于芯片的边缘，各焊盘为矩形结构，且所述芯片四个角上焊盘的相邻直角被切除。
如上所述，本发明的焊盘结构及其制造方法，具有以下有益效果：
1、本发明的焊盘结构及其制造方法通过增大焊盘的尺寸，将焊盘的焊接区域及测试区域分开，避免因测试导致的焊盘表面损坏影响后续焊盘的焊接质量和牢固性；
2、本发明的焊盘结构及其制造方法中焊盘在第一钝化层上延伸，对芯片内部电路不产生影响；
3、本发明的焊盘结构及其制造方法中焊盘向芯片的内侧延伸，避免芯片面积及成本的增加；
4、本发明的焊盘结构及其制造方法中芯片四个角上焊盘的相邻直角切除，避免了焊盘之间的短接，保证了芯片的性能。
附图说明
图1显示为现有技术中的焊盘结构俯视图。
图2显示为现有技术中的焊盘结构A-A向剖视图。
图3显示为现有技术中的焊盘进行CP测试后的俯视图。
图4显示为现有技术中的焊盘进行CP测试后的A-A向剖视图。
图5显示为现有技术中的焊盘进行焊接后的俯视图。
图6显示为现有技术中的焊盘进行焊接后的A-A向剖视图。
图7显示为本发明的焊盘结构俯视图。
图8显示为本发明的焊盘结构A-A向剖视图。
图9显示为本发明的焊盘结构制造流程示意图。
图10～图17显示为本发明的焊盘结构制造过程示意图。
图18显示为本发明的焊盘结构测试及焊接后的效果示意图。
元件标号说明
1 芯片
11 焊盘
12 叠层结构
121 顶层金属层
122 金属互连线
123 内部核心电路
13 第一钝化层
14 第二钝化层
15’ 焊接金属层
15 焊盘
151 焊接区域
152 测试区域
153 分界块
2 焊线或焊球
S1～S6 步骤一～步骤六
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图7～图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
如图7～图8所示，本发明提供一种焊盘结构，所述焊盘结构至少包括：
位于叠层结构12上的焊盘15，所述焊盘15包括用于连接焊线的焊接区域151以及用于探针测试的测试区域152，所述焊接区域151位于所述叠层结构12上，所述测试区域152与所述叠层结构12之间设置有第一钝化层13。
具体地，如图8所示，所述叠层结构12包括顶层金属层121，金属互连线122以及内部核心电路123，所述内部核心电路123通过所述金属互连线122与所述顶层金属层121连接。
具体地，如图8所示，所述焊盘15位于所述叠层结构12上，包括用于连接焊线或焊球2的焊接区域151以及用于探针测试的测试区域152。
所述焊接区域151与所述测试区域152为中间设置有凸起分界块153的两个沟槽。将所述焊盘15划分为两个区域，分别用于焊接和测试，可有效避免因测试导致的焊盘表面损坏影响后续焊盘的焊接质量和牢固性。此外，所述焊接区域151与所述测试区域152中间的所述分界块153人为地界定了所述焊接区域151与所述测试区域152的范围，便于在探针测试及焊接时区域的认定，同时当探针测试时，探针被局限于所述测试区域152，有效避免探针滑动到所述焊接区域151进而对所述焊接区域151造成损伤。
如图7所示，所述焊接区域151位于芯片1的外侧，所述测试区域152位于所述芯片1的内侧。由于所述焊接区域151需要连接所述焊线或焊球2，位于所述芯片1的外侧可便于引线。
如图8所示，所述焊接区域151位于所述叠层结构12上，与所述顶层金属层121直接连接；所述测试区域152为所述焊接区域151在所述第一钝化层13上的延伸，延伸方向朝向所述芯片1的内侧，延伸距离设定在15um～30um。延伸距离不可过小，要适宜探针的放置；同时延伸距离又不可过大，容易造成所述芯片1的四个角上焊盘15之间的短接，在本实施例中，延伸距离设定为20um。由于所述测试区域152朝所述芯片1的内侧延伸，因此有可能会与其他顶层金属层连接导致短路，将所述测试区域152在所述第一钝化层13上延伸可避免电路短接、影响芯片1性能；此外，所述测试区域152的延伸方向朝向所述芯片1的内侧，可避免芯片面积及成本的增加。
具体地，如图8所示，所述第一钝化层13上还设置有第二钝化层14。
具体地，如图7所示，所述焊盘结构位于所述芯片1的边缘，各焊盘15为矩形结构，且所述芯片1四个角上焊盘15的相邻直角被切除。可有效避免四个角上焊盘15之间的短接，保证了芯片的性能。
如图9～图18所示，本发明提供一种焊盘结构的制造方法，所述焊盘结构的制造方法至少包括以下步骤：
步骤一S1：于待处理叠层结构12上沉积第一钝化层13。
如图9～图10所示，提供一叠层结构12，所述叠层结构12包括顶层金属层121，金属互连线122以及内部核心电路123，所述内部核心电路123通过所述金属互连线122与所述顶层金属层121连接；在所述叠层结构12上采用物理气相沉积、化学气相沉积等沉积方法中的一种，沉积所述第一钝化层13，所述第一钝化层13的材料包括氧化硅、氮化硅或其他钝化材料。
步骤二S2：于所述第一钝化层13中蚀刻出贯穿所述第一钝化层13的沟槽。
本步骤中可以采用干法刻蚀或湿法刻蚀，由于干法刻蚀的精度较高，本实施例中优选为干法刻蚀。
如图9及图11所示，在所述芯片1的边缘位置蚀刻所述第一钝化层13，并形成露出所述顶层金属层121的沟槽。
步骤三S3：于所述第一钝化层13表面及该沟槽内形成焊接金属层15’。
如图9及图12所示，在本实施例中，所述焊接金属层15’为Al，其采用如等离子体增强化学气相沉积法PECVD等方法制备。
步骤四S4：刻蚀所述焊接金属层15’形成焊盘15，且使所述焊盘15包括位于所述叠层结构12上的第一区域及位于所述第一钝化层13上的第二区域。
本步骤中可以采用干法刻蚀或湿法刻蚀，本实施例中，优选为干法刻蚀。
刻蚀所述焊接金属层15’形成多个焊盘15，如图7所示，所述焊盘位于所述芯片1的边缘，各焊盘15为矩形结构，且所述芯片1四个角上焊盘15的相邻直角被切除，以避免焊盘之间的短接。
如图9及图13所示，所述焊盘15包括位于所述顶层金属层121上的第一区域及位于所述第一钝化层13上的第二区域，在本实施例中，所述第二区域152在所述第一钝化层13上延伸的距离设定20nm。在本实施例中，为了便于引线，位于所述芯片1外侧的所述第一区域为焊接区域151；位于所述芯片1内侧的所述第二区域为测试区域152。且所述焊接区域151与所述测试区域152为中间设置有凸起分界块153的两个沟槽，人为地界定了所述焊接区域151与所述测试区域152的范围，便于在探针测试及焊接时区域的认定，同时当探针测试时，探针被局限于所述测试区域152，有效避免探针滑动到所述焊接区域151进而对所述焊接区域151造成损伤。
步骤五S5：于所述焊盘15及所述第一钝化层13表面沉积第二钝化层14。
如图9及图14所示，所述第二钝化层14完全将所述焊盘15及所述第一钝化层13覆盖，所述第二钝化层14包括氧化硅、氮化硅或其他钝化材料。
步骤六S6：刻蚀所述第二钝化层14以露出所述焊盘15。
如图9及图15所示，刻蚀所述第二钝化层14，将所述焊盘15暴露出来即完成所述焊盘结构的制造。
实施例二：
本实施例与实施例一中的所述焊盘结构一致，方法也基本一致，不同之处是本实施例中所述焊接区域151与所述测试区域152形成中间设置有凸起分界块153的两个沟槽的操作在步骤六S6中完成。
步骤四S4：如图16所示，刻蚀所述焊接金属层15’形成焊盘15，且使所述焊盘15包括位于所述叠层结构12上的第一区域及位于所述第一钝化层13上的第二区域。所述第一区域及所述第二区域位于同一平面，未形成中间设置有凸起分界块153的沟槽。
步骤五S5：如图17所示，于所述焊盘15及所述第一钝化层13表面沉积第二钝化层14。
步骤六S6：如图15所示，刻蚀所述第二钝化层14以露出所述焊盘15，同时刻蚀所述焊盘15，使所述焊接区域151与所述测试区域152形成中间设置有凸起分界块153的两个沟槽。
如图18所示，本发明的焊盘结构在所述测试区域152进行探针测试，即使所述测试区域152表面凹凸不平也不影响所述焊接区域151中焊线或焊球2的焊接质量和牢固性，因此，所述焊线或焊球2能很好焊接于所述焊接区域151，且不影响芯片的性能。
本发明的焊盘结构及其制造方法通过增大焊盘的尺寸，将焊盘的焊接区域及测试区域分开，避免因测试导致的焊盘表面损坏影响后续焊盘的焊接质量和牢固性；将焊盘延伸在第一钝化层上，对芯片内部电路不产生影响；将焊盘向芯片的内侧延伸，避免芯片面积及成本的增加；将芯片四个角上焊盘的相邻直角切除，避免了焊盘之间的短接，保证了芯片的性能。
综上所述，本发明提供一种焊盘结构，所述焊盘结构至少包括：位于叠层结构上的焊盘，所述焊盘包括用于连接焊线的焊接区域以及用于探针测试的测试区域，所述焊接区域位于所述叠层结构上，所述测试区域与所述叠层结构之间设置有第一钝化层。本发明还提供一种焊盘结构的制造方法，包括于待处理叠层结构上沉积第一钝化层；于所述第一钝化层中蚀刻出贯穿所述第一钝化层的沟槽；于所述第一钝化层表面及该沟槽内形成焊接金属层；刻蚀所述焊接金属层形成焊盘，且使所述焊盘包括位于所述叠层结构上的第一区域及位于所述第一钝化层上的第二区域；于所述焊盘及所述第一钝化层表面沉积第二钝化层；刻蚀所述第二钝化层以露出所述焊盘。本发明的焊盘结构及其制造方法通过增大焊盘的尺寸，将焊盘的焊接区域及测试区域分开，避免因测试导致的焊盘表面损坏影响后续焊盘的焊接质量和牢固性；而且，焊盘在第一钝化层上延伸，对芯片内部电路不产生影响；此外，焊盘向芯片的内侧延伸，避免芯片面积及成本的增加；同时，芯片四个角上焊盘的相邻直角切除，避免了焊盘之间的短接，保证了芯片的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种焊盘结构，其特征在于，所述焊盘结构至少包括：
位于叠层结构上的焊盘，所述焊盘包括用于连接焊线的焊接区域以及用于探针测试的测试区域，所述焊接区域位于所述叠层结构上，所述测试区域与所述叠层结构之间设置有第一钝化层。
2.根据权利要求1所述的焊盘结构，其特征在于：所述叠层结构包括顶层金属层，金属互连线以及内部核心电路。
3.根据权利要求1所述的焊盘结构，其特征在于：所述焊接区域与所述测试区域为中间设置有凸起分界块的两个沟槽。
4.根据权利要求1所述的焊盘结构，其特征在于：所述焊接区域位于芯片的外侧，所述测试区域位于芯片的内侧。
5.根据权利要求1所述的焊盘结构，其特征在于：所述第一钝化层上还设置有第二钝化层。
6.根据权利要求1所述的焊盘结构，其特征在于：所述焊盘位于芯片的边缘，各焊盘为矩形结构，且所述芯片四个角上焊盘的相邻直角被切除。
7.一种焊盘结构的制造方法，其特征在于，所述焊盘结构的制造方法至少包括以下步骤：
步骤一：于待处理叠层结构上沉积第一钝化层；
步骤二：于所述第一钝化层中蚀刻出贯穿所述第一钝化层的沟槽；
步骤三：于所述第一钝化层表面及该沟槽内形成焊接金属层；
步骤四：刻蚀所述焊接金属层形成焊盘，且使所述焊盘包括位于所述叠层结构上的第一区域及位于所述第一钝化层上的第二区域；
步骤五：于所述焊盘及所述第一钝化层表面沉积第二钝化层；
步骤六：刻蚀所述第二钝化层以露出所述焊盘。
8.根据权利要求7所述的焊盘结构的制造方法，其特征在于：所述第一区域为焊接区域，所述第二区域为测试区域。
9.根据权利要求7或8所述的焊盘结构的制造方法，其特征在于：所述焊接区域与所述测试区域为中间设置有凸起分界块的两个沟槽。
10.根据权利要求7所述的焊盘结构的制造方法，其特征在于：所述焊盘位于芯片的边缘，各焊盘为矩形结构，且所述芯片四个角上焊盘的相邻直角被切除。
CN201510082027.4A 2015-02-15 2015-02-15 一种焊盘结构及其制造方法 Pending CN105990295A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510082027.4A CN105990295A (zh) 2015-02-15 2015-02-15 一种焊盘结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510082027.4A CN105990295A (zh) 2015-02-15 2015-02-15 一种焊盘结构及其制造方法

Publications (1)

Publication Number Publication Date
CN105990295A true CN105990295A (zh) 2016-10-05

Family

ID=57040894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510082027.4A Pending CN105990295A (zh) 2015-02-15 2015-02-15 一种焊盘结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105990295A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021562A (zh) * 2018-01-09 2019-07-16 中芯国际集成电路制造(上海)有限公司 半导体封装测试结构及形成方法、半导体封装结构
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110416393A (zh) * 2018-04-27 2019-11-05 群创光电股份有限公司 电子装置
WO2020098623A1 (en) * 2018-11-12 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device, pad structure and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064360A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 멀티 프로빙이 가능한 반도체 소자의 본딩패드 구조
US20060267008A1 (en) * 2005-05-27 2006-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
US20070018340A1 (en) * 2005-07-25 2007-01-25 Kim Young-Dae Integrated circuit pad with separate probing and bonding areas
CN1949503A (zh) * 2005-10-14 2007-04-18 恩益禧电子股份有限公司 半导体器件及其制造方法
US20100013109A1 (en) * 2008-07-21 2010-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fine pitch bond pad structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064360A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 멀티 프로빙이 가능한 반도체 소자의 본딩패드 구조
US20060267008A1 (en) * 2005-05-27 2006-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
US20070018340A1 (en) * 2005-07-25 2007-01-25 Kim Young-Dae Integrated circuit pad with separate probing and bonding areas
CN1949503A (zh) * 2005-10-14 2007-04-18 恩益禧电子股份有限公司 半导体器件及其制造方法
US20100013109A1 (en) * 2008-07-21 2010-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fine pitch bond pad structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021562A (zh) * 2018-01-09 2019-07-16 中芯国际集成电路制造(上海)有限公司 半导体封装测试结构及形成方法、半导体封装结构
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11387172B2 (en) 2018-03-23 2022-07-12 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN110416393A (zh) * 2018-04-27 2019-11-05 群创光电股份有限公司 电子装置
WO2020098623A1 (en) * 2018-11-12 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device, pad structure and fabrication method thereof

Similar Documents

Publication Publication Date Title
CN102931102B (zh) 多芯片晶圆级封装的方法
US9318465B2 (en) Methods for forming a semiconductor device package
CN103681661B (zh) 晶圆中的划线
CN105990295A (zh) 一种焊盘结构及其制造方法
CN102446865B (zh) 止裂阻挡层及其制造方法
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
CN102810528A (zh) 插入件测试结构和方法
US9728474B1 (en) Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same
TW201530758A (zh) 半導體裝置及半導體裝置之製造方法
CN106935563A (zh) 电子封装件及其制法与基板结构
CN104766806B (zh) 晶圆三维集成的方法
TWI578471B (zh) 半導體元件及其製造方法
CN109422234A (zh) 测试结构及其制造方法
TW202125728A (zh) 半導體元件封裝結構
TWI538156B (zh) 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法
US20230013898A1 (en) Semiconductor wafer and test method
TWI695474B (zh) 具有抗焊墊剝離結構的半導體裝置以及相關方法
US9252199B2 (en) Integrated inductor and integrated inductor fabricating method
US9214511B2 (en) Integrated inductor and integrated inductor fabricating method
CN208738220U (zh) 芯片内护城河结构
CN107887350A (zh) 半导体封装结构及其制备方法
CN104766828B (zh) 晶圆三维集成的方法
CN103972187B (zh) 芯片封装及其制造方法
US9064707B2 (en) Bonding contact area on a semiconductor substrate
US8198738B1 (en) Structure of bond pad for semiconductor die and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161005

RJ01 Rejection of invention patent application after publication