TWI538156B - 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 - Google Patents
晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 Download PDFInfo
- Publication number
- TWI538156B TWI538156B TW103100510A TW103100510A TWI538156B TW I538156 B TWI538156 B TW I538156B TW 103100510 A TW103100510 A TW 103100510A TW 103100510 A TW103100510 A TW 103100510A TW I538156 B TWI538156 B TW I538156B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- pads
- layer
- active surface
- hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 235000012431 wafers Nutrition 0.000 claims description 409
- 239000010410 layer Substances 0.000 claims description 210
- 239000004020 conductor Substances 0.000 claims description 69
- 239000012790 adhesive layer Substances 0.000 claims description 27
- 238000005538 encapsulation Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000013467 fragmentation Methods 0.000 description 5
- 238000006062 fragmentation reaction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- IHQKEDIOMGYHEB-UHFFFAOYSA-M sodium dimethylarsinate Chemical class [Na+].C[As](C)([O-])=O IHQKEDIOMGYHEB-UHFFFAOYSA-M 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於半導體晶片運用矽穿孔(TSV)之立體堆疊結構，特別係有關於一種晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法。
半導體晶片之立體堆疊可在有限的印刷電路板尺寸中擺置更多的晶片數量。而習知半導體晶片之立體堆疊結構之製造中，皆是先取得已知良好晶片(Known Good Die,KGD)，再將晶片堆疊成一立體組合。傳統運用矽穿孔的晶片堆疊流程為：個別晶圓製作出矽穿孔結構與凸塊(即微接觸點)、個別晶圓之背面研磨、個別晶圓測試、切割晶圓以挑選出已知良好晶片、利用凸塊焊接之已知良好晶片的堆疊。而為了預留凸塊設置區域，供立體堆疊之晶片層之尺寸將無法縮小到習知未可供晶片堆疊之晶片尺寸，晶片堆疊成本較高，且晶片堆疊效率有待提昇。
雖然有人曾提出晶圓對晶圓之堆疊技術(wafer-to-wafer stacking)，但堆疊晶片之間的微接觸點易於斷裂，堆疊時亦容易發生晶圓破片之問題。
第1圖係為習知未可供晶片堆疊之晶片主動面示意圖。習知無矽穿孔結構之晶片層30在其主動面31係設有複數個積體電路區33以及在該些積體電路區33之外
之複數個銲墊34，因缺乏縱向導通路徑，不作為小尺寸晶片立體堆疊結構之應用。
第2圖繪示習知晶片等級堆疊晶片組合結構其晶片間微接觸點之局部截面示意圖。第3圖係為習知晶片等級堆疊晶片組合結構之晶片主動面示意圖。習知晶片等級堆疊晶片組合結構200係由立體堆疊複數個已知良好片之晶片層210所構成。每一晶片層210係具有一主動面211與一背面212，該主動面211上設有複數個積體電路區213，在該些積體電路區213之外另設有複數個測試用銲墊214與凸塊接墊241，供設置凸塊240，該些凸塊接墊241之下方連接有貫穿孔導體243，該些凸塊接墊241之尺寸應大於該些凸塊240，故考慮到該些凸塊240與該些凸塊接墊241在主動面211上之佔據面積，該些晶片層210之主動面211之面積無法有效縮小，當該些凸塊240之間距為40微米時，通常保留給可供設置該些凸塊接墊241之IC間隙寬度係約在540微米。此外，在晶片等級的晶片堆疊過程雖無晶圓破片之問題，相對晶片堆疊製程成本較高與晶片堆疊效率尚差，並且仍容易發生有該些凸塊240之焊接介面斷裂問題。
為了解決上述之問題，本發明之主要目的係在於提供一種晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法，實現由薄化晶圓堆疊成晶片立體堆疊結構之突破性成就，並且不會有晶片間微接觸點斷裂與晶圓破片之問題。
本發明之次一目的係在於提供一種晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法，其結構包含之第一晶片層(最低層晶片)可勿須製作矽穿孔(TSV)，可
節省一道之矽穿孔製程，其矽穿孔製程實施在每一晶圓堆疊之後亦解決上下晶圓堆疊時之矽穿孔對不準之問題，並且不需要對每一晶圓進行個別的切割，可明顯降低晶片立體堆疊結構之製造成本。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種晶片間無微接觸點之晶圓級晶片堆疊結構，係包含一第一晶片層、複數個第一孔接墊、至少一第二晶片層、一第一黏著層、複數個第一貫穿孔導體、以及複數個第二孔接墊。該第一晶片層係具有一第一主動面與一第一背面，該第一主動面上係設有複數個第一積體電路區以及複數個第一銲墊。該些第一孔接墊係電性連接至該些第一銲墊，其中該些第一孔接墊係以重配置方式集中配置在該些第一積體電路區之外並且不對準於該些第一銲墊。該第二晶片層係具有一第二主動面與一第二背面，該第二主動面上係設有複數個第二積體電路區以及複數個第二銲墊。該第一黏著層係形成於該第二背面與該第一主動面之間，以使該第二晶片層晶圓等級堆疊於該第一晶片層上。該些第一貫穿孔導體係對準於該些第一孔接墊而貫穿該第二晶片層與該第一黏著層，該些第一貫穿孔導體係由該第二主動面延伸至該第一主動面並連接至該些第一孔接墊，以使該第一晶片層與該第二晶片層之間的該些第一貫穿孔導體不具有焊接之微接點，並且該些第一貫穿孔導體之間距係不大於該些第二銲墊之長寬。該些第二孔接墊係電性連接至該些第二銲墊，並且該些第二孔接墊係設置於該第二晶片層之該第二主動面上，其中該些第二孔接墊係以重配置方式集中配置在該些第二積體電路區之外並且不對準於該些第二銲墊，該些第二孔接墊係對準地連接至該些第一貫穿孔導體。本發明另揭示上述晶
圓級晶片堆疊結構之一製造方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之晶圓級晶片堆疊結構中，具體地該第二晶片層係可為複數個，該複數個第二晶片層係包含一位於最外層之一第三晶片層，係具有一第三主動面與一第三背面，該第三主動面上係設有複數個第三積體電路區以及複數個第三銲墊，並且該晶圓級晶片堆疊結構係可更包含：一第二黏著層，係形成於該第三背面與鄰近第二主動面之間，以使該第三晶片層晶圓等級堆疊於其它相鄰之第二晶片層上；複數個第二貫穿孔導體，係對準於該些第二孔接墊而貫穿該第三晶片層與該第二黏著層，該些第二貫穿孔導體係由該第三主動面延伸至鄰近第二主動面並連接至該些第二孔接墊，以使該第三晶片層與鄰近之第二晶片層之間的該些第二貫穿孔導體不具有焊接之微接點，並且該些第二貫穿孔導體之間距係不大於該些第三銲墊之長寬；以及複數個電性連接至該些第三銲墊之第三孔接墊，係設置於該第三晶片層之該第三主動面上，其中該些第三孔接墊係以重配置方式集中配置在該些第三積體電路區之外並且不對準於該些第三銲墊，該些第三孔接墊係對準地連接至該些第二貫穿孔導體。故能所欲地無微接觸點方式往上堆疊晶片層。
在前述之晶圓級晶片堆疊結構中，具體地可更包含：一堆疊體封裝層，係形成於最外層之第二晶片層上；一外重配置線路層，係形成於該堆疊體封裝層上並具有複數個外接墊，其係電性連接至最外層之第二晶片層之
該些第二孔接墊；以及複數個外接端子，係設置於該些外接墊。藉此，可完成一具較佳間距外接點之完整晶圓級晶片尺寸封裝體。
在前述之晶圓級晶片堆疊結構中，該些外接墊之配置區域係可重疊於該最外層之第二晶片層之第二積體電路區上。
在前述之晶圓級晶片堆疊結構中，每一之該第一晶片層與該第二晶片層係各包含一開關式晶片編碼排序結構，以關閉晶圓級堆疊中不良晶片層之排序。
在前述之晶圓級晶片堆疊結構中，該些第一貫穿孔導體之間距係不大於12微米，而該些第二銲墊之長邊與寬邊係等於或大於40微米，以使該些第一貫穿孔導體之排列為密集化且不需要對準於習知凸塊接墊。
在前述之晶圓級晶片堆疊結構中，該些第一貫穿孔導體之間距較佳地係介於1~10微米。
在前述之晶圓級晶片堆疊結構中，該些第二孔接墊與對應連接之第一貫穿孔導體較佳地係與一內重配置線路層一體連接。
10‧‧‧接合基板
20‧‧‧接合基板
30‧‧‧無矽穿孔結構之晶片層
31‧‧‧主動面
33‧‧‧積體電路區
34‧‧‧銲墊
100‧‧‧晶圓級晶片堆疊結構
110‧‧‧第一晶片層
111‧‧‧第一主動面
112‧‧‧第一背面
113‧‧‧第一積體電路區
114‧‧‧第一銲墊
115‧‧‧開關式晶片編碼排序結構
120‧‧‧第二晶片層
121‧‧‧第二主動面
122‧‧‧第二背面
123‧‧‧第二積體電路區
124‧‧‧第二銲墊
125‧‧‧開關式晶片編碼排序結構
130‧‧‧第三晶片層
131‧‧‧第三主動面
132‧‧‧第三背面
133‧‧‧第三積體電路區
134‧‧‧第三銲墊
135‧‧‧開關式晶片編碼排序結構
141‧‧‧第一孔接墊
142‧‧‧第一黏著層
143‧‧‧第一貫穿孔導體
144‧‧‧貫穿孔
151‧‧‧第二孔接墊
152‧‧‧第二黏著層
153‧‧‧第二貫穿孔導體
154‧‧‧內重配置線路層
161‧‧‧第三孔接墊
170‧‧‧堆疊體封裝層
180‧‧‧外重配置線路層
181‧‧‧外接墊
190‧‧‧外接端子
200‧‧‧晶片等級堆疊晶片組合結構
210‧‧‧晶片層
211‧‧‧主動面
212‧‧‧背面
213‧‧‧積體電路區
214‧‧‧銲墊
240‧‧‧凸塊
241‧‧‧凸塊接墊
243‧‧‧貫穿孔導體
第1圖：習知未可供晶片堆疊之晶片主動面示意圖。
第2圖：習知晶片等級堆疊晶片組合結構繪示其晶片間微接觸點之局部截面示意圖。
第3圖：習知可晶片等級堆疊之晶片主動面示意圖。
第4圖：依據本發明之一具體實施例，一種晶片間無微接觸點之晶圓級晶片堆疊結構繪示其晶片間無微接觸點之局部截面示意圖。
第5圖：依據本發明之一具體實施例，該晶圓級晶片堆
疊結構內其中一晶片層之主動面示意圖。
第6圖：依據本發明之一具體實施例，該晶圓級晶片堆疊結構之表面接合面之示意圖。
第7圖：依據本發明之一具體實施例，該晶圓級晶片堆疊結構繪示在其晶圓等級堆疊過程中晶背研磨之後之局部截面示意圖。
第8A至8J圖：依據本發明之一具體實施例，該晶圓級晶片堆疊結構在其晶圓等級堆疊過程中繪示晶背研磨之前各步驟中之局部截面示意圖。
第9圖：依據本發明之一具體實施例，該晶圓級晶片堆疊結構在其晶圓等級堆疊過程中第二晶片層之局部截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例，一種晶片間無微接觸點之晶圓級晶片堆疊結構舉例說明於第4圖繪示其晶片間無微接觸點之局部截面示意圖。該晶圓級晶片堆疊結構100係主要包含一第一晶片層110、複數個第一孔接墊141、至少一第二晶片層120、一第一黏著層142、複數個第一貫穿孔導體143、以及複數個第二孔接墊151。第5圖係為該晶圓級晶片堆疊結構100內其中一晶片層之主動面
示意圖，特別指的是該第二晶片層120之主動面。第6圖係為該晶圓級晶片堆疊結構100之表面接合面之示意圖。第7圖係為該晶圓級晶片堆疊結構100在其晶圓等級堆疊過程中晶背研磨之後之局部截面示意圖。因此，該晶圓級晶片堆疊結構100的特點之一是多個晶片層可在晶圓等級堆疊完成並且晶片層之間不需要凸塊(或微接觸點)以及凸塊接合的焊接材料。
該第一晶片層110係具有一第一主動面111與一第一背面112，該第一主動面111上係設有複數個第一積體電路區113以及複數個第一銲墊114。該些第一積體電路區113內設有所欲的積體電路元件，例如快閃記憶體、動態隨機存取記憶體、或特殊應用積體電路(ASIC)…等等；而該些第一銲墊114係連接至對應晶片層之積體電路區，可作為訊號輸出/輸入之測試墊。該些第一孔接墊141係電性連接至該些第一銲墊114，其中該些第一孔接墊141係以重配置方式集中配置在該些第一積體電路區113之外並且不對準於該些第一銲墊114。該些第一孔接墊141之墊外形長寬係可不大於該些第一貫穿孔導體143之孔直徑兩倍，較佳可為相同形狀下微幅的(約1.1~1.3倍)等倍放大。
該第二晶片層120係具有一第二主動面121與一第二背面122，該第二主動面121上係設有複數個第二積體電路區123以及複數個第二銲墊124。該第二晶片層120之功能與尺寸係與該第一晶片層110為實質相同，兩者差異僅可在於作為底部之該第一晶片層110可省略貫穿孔導體之製作。該些第二銲墊124亦可為訊號輸出/輸入之測試墊。該第一黏著層142係形成於該第二背面122與該第一主動面111之間，以使該第二晶片層120無微接觸點方式晶圓等級堆疊於該第一晶片層110上。
該些第一貫穿孔導體143係對準於該些第一孔接墊141而貫穿該第二晶片層120與該第一黏著層142，該些第一貫穿孔導體143係由該第二主動面121延伸至該第一主動面111並連接至該些第一孔接墊141，以使該第一晶片層110與該第二晶片層120之間的該些第一貫穿孔導體143不需要使用微接觸點及其焊接材料。利用該些第一貫穿孔導體143係貫穿該第二晶片層120與該第一黏著層142並連接至該些第一孔接墊141，可省略微接點之銲點銲料。並且，該些第一貫穿孔導體143之間距係不大於該些第二銲墊124之長寬，藉以達到矽穿孔結構更微間距之排列。當該些第二銲墊124係為矩形或正方形時，在此所指之「長寬」係為該些第二銲墊124之長度與寬度；當該些第二銲墊124係為圓形時，在此所指之「長寬」係為該些第二銲墊124之直徑。例如，該些第一貫穿孔導體143之間距係不大於40微米，而該些第二銲墊124之長邊與寬邊係等於或大於40微米，以使該些第一貫穿孔導體143之排列為密集化且不需要對準於習知凸塊接墊。更具體地，該些第一貫穿孔導體143之間距較佳地係介於1~10微米。本實施例中，該些第一貫穿孔導體143之間距係為4微米。通常係可利用電晶體或閘極(gate)使該些第一貫穿孔導體143間接連接至部份之該些第二銲墊124。
本發明之特點之一在於晶片層之間不需要製作習知的焊接凸塊以及下方之凸塊接墊，矽穿孔結構亦可不需要對準於凸塊接墊，矽穿孔結構設置在個別的無IC空白區，可作更密集的集中配置。如第5圖所示，該些第二銲墊124係排列該些第二積體電路區123之間的一Y軸間隙區，該些第一貫穿孔導體143係密集排列在該些第二積體電路區123之間的一X軸間隙區，兩者配置位置互不干
涉。本發明之晶片層供設置貫穿孔導體之X軸間隙區之寬度係可縮小至不大於60微米，而習知凸塊接合堆疊式晶片層供設置矽穿孔與凸塊之X軸間隙區之寬度係約為540微米，才能有效防止凸塊不橋接。本實施例中第二晶片層120無積體電路區之間隙區寬度的大幅縮小為本發明之其中一特點。
該些第二孔接墊151係電性連接至該些第二銲墊124，並且該些第二孔接墊151係設置於該第二晶片層120之該第二主動面121上，其中該些第二孔接墊151係以重配置方式集中配置在該些第二積體電路區123之外並且不對準於該些第二銲墊124(如第5圖所示)，該些第二孔接墊151係對準地連接至該些第一貫穿孔導體143。該些第二孔接墊151與對應連接之第一貫穿孔導體143較佳地係與一內重配置線路層154一體連接。
在本實施例之晶圓級晶片堆疊結構100中，具體地可該第二晶片層120係複數個，該複數個第二晶片層120係包含一位於最外層之一第三晶片層130，係具有一第三主動面131與一第三背面132，該第三主動面131上係設有複數個第三積體電路區133以及複數個第三銲墊134。並且該晶圓級晶片堆疊結構100係更包含一第二黏著層152、複數個第二貫穿孔導體153以及複數個第三孔接墊161。該第二黏著層152係形成於該第三背面132與鄰近第二主動面121之間，以使該第三晶片層130晶圓等級堆疊於其它相鄰之第二晶片層120上。該些第二貫穿孔導體153係對準於該些第二孔接墊151而貫穿該第三晶片層130與該第二黏著層152，該些第二貫穿孔導體153係由該第三主動面131延伸至鄰近第二主動面121並連接至該些第二孔接墊151，以使該第三晶片層130與鄰近之第二晶
片層120之間的該些第二貫穿孔導體153不具有焊接之微接點，並且該些第二貫穿孔導體153之間距係不大於該些第三銲墊134之長寬。該些第三孔接墊161係電性連接至該些第三銲墊134並設置於該第三晶片層130之該第三主動面131上，其中該些第三孔接墊161係以重配置方式集中配置在該些第三積體電路區133之外並且不對準於該些第三銲墊134，該些第三孔接墊161係對準地連接至該些第二貫穿孔導體153。該第三晶片層130與實質地與該第二晶片層120為相同。由於省略了晶片層之間之凸塊設置，在相同堆疊厚度下，可堆疊更多數量之晶片層。
在前述之晶圓級晶片堆疊結構100中，每一之該第一晶片層110與該第二晶片層120係各包含一開關式晶片編碼排序結構，即該第一晶片層110包含一開關式晶片編碼排序結構115、該第二晶片層120包含一開關式晶片編碼排序結構125、該第三晶片層130包含一開關式晶片編碼排序結構135，以關閉晶圓級堆疊中不良晶片層之排序。該些開關式晶片編碼排序結構115、125、135之具體結構係可參見本發明人在申請案號第102126344號提出之技術內容。
本晶圓級晶片堆疊結構100係具體地可更包含一堆疊體封裝層170、一外重配置線路層180以及複數個外接端子190。該堆疊體封裝層170係形成於最外層之第二晶片層上(即形成於該第三晶片層130上)，以作為整堆疊結構之外保護絕緣層，其材質可例如聚亞醯胺(PI)。該外重配置線路層180係形成於該堆疊體封裝層170上並具有複數個外接墊181，其係電性連接至最外層之第二晶片層之第二孔接墊(即該些第三孔接墊161)，其配置位置與尺寸不受到積體電路區之限制。該些外接端子190例如為銲
球，係設置於該些外接墊181。在本實施例中，該些外接墊181之配置區域係可重疊於最外層之第二晶片層之第二積體電路區上(即重疊於該些第三積體電路區133上)，該些外接墊181之間距係可達40微米。藉由該些尺寸與間距可便變大之外接端子190能使該晶圓級晶片堆疊結構100表面接合在一如印刷電路板之接合基板10上(如第4圖所示)。
第8A至8J圖係為該晶圓級晶片堆疊結構100在其晶圓等級堆疊過程中繪示晶背研磨之前各步驟中之局部截面示意圖。第9圖係為該晶圓級晶片堆疊結構100在其晶圓等級堆疊過程中第二晶片層120之局部截面示意圖。
如第8A圖所示，提供一第一晶圓中之第一晶片層110，係具有一第一主動面111與一第一背面112，該第一主動面111上係設有複數個第一積體電路區113以及複數個第一銲墊114。該第一晶圓在本步驟中係可尚未經過晶圓背面研磨製程，以具有較佳的抗晶圓破片之能力。如第8B圖所示，在該第一主動面111上形成一晶圓保護層但不完全覆蓋該些第一銲墊114。
之後，如第8C圖所示，利用重配置線路之製作技術，形成複數個電性連接至該些第一銲墊114之第一孔接墊141，其中該些第一孔接墊141係以重配置方式集中配置在該些第一積體電路區113之外並且不對準於該些第一銲墊114。
如第9圖所示，提供一第二晶圓中之一第二晶片層120，係具有一第二主動面121與一第二背面122，該第二主動面121上係設有複數個第二積體電路區123以及複數個第二銲墊124。除了晶圓厚度之外，在本步驟中該
第二晶片層120可與該第一晶片層110為相同，該第二晶圓在本步驟中係應經過晶圓背面研磨製程，以具有較薄的晶片層之厚度。
之後，如第8D圖所示，疊設該第二晶圓至該第一晶圓上，一第一黏著層142係形成於該第二背面122與該第一主動面111之間，以使該第二晶片層120晶圓等級堆疊於該第一晶片層110上。如第8E圖所示，在該第二主動面121上形成另一晶圓保護層，被覆蓋之該些第二銲墊124可事先打開或是利用後續之微孔加工使其為顯露。
如第8F圖所示，對已堆疊之該第二晶片層120進行微孔加工，例如非等向性蝕刻或是雷射處理，以形成複數個貫穿孔144，較佳為貫穿該第二晶片層120與該第一黏著層142，進而連通至該些第一孔接墊141，可利用該些第一孔接墊141作為對應貫穿孔144之停止層。
如第8G圖所示，可利用金屬沉積或/與晶圓電鍍方式形成複數個第一貫穿孔導體143，係對準於該些第一孔接墊141而貫穿該第二晶片層120與該第一黏著層142，該些第一貫穿孔導體143係由該第二主動面121延伸至該第一主動面111並連接至該些第一孔接墊141，以使該第一晶片層110與該第二晶片層120之間的該些第一貫穿孔導體143不具有焊接之微接點及所需要的習知銲料，並且該些第一貫穿孔導體143之間距係不大於該些第二銲墊124之長寬。可同時形成複數個電性連接至該些第二銲墊124之第二孔接墊151，係設置於該第二晶片層120之該第二主動面121上，其中該些第二孔接墊151係以重配置方式集中配置在該些第二積體電路區123之外並且不對準於該些第二銲墊124，該些第二孔接墊151係對準地連接至該些第一貫穿孔導體143。
如第8H圖所示，可重覆第8D至第8G圖之步驟，往上堆疊更多數量之晶片層。包含之步驟如下：提供至少一第三晶圓中之一第三晶片層130，係具有一第三主動面131與一第三背面132，該第三主動面131上係設有複數個第三積體電路區133以及複數個第三銲墊134；之後，疊設該第三晶圓至該第二晶圓上，一第二黏著層152係形成於該第三背面132與該第二主動面121之間，以使該第三晶片層130晶圓等級堆疊於該第二晶片層120上；形成複數個第二貫穿孔導體153，係對準於該些第二孔接墊151而貫穿該第三晶片層130與該第二黏著層152，該些第二貫穿孔導體153係由該第三主動面131延伸至該第二主動面121並連接至該些第二孔接墊151，以使該第二晶片層120與該第三晶片層130之間的該些第二貫穿孔導體153不具有焊接之微接點，並且該些第二貫穿孔導體153之間距係不大於該些第三銲墊134之長寬；該些第二貫穿孔導體153之形成時係可同時形成複數個電性連接至該些第三銲墊134之第三孔接墊161，係設置於該第三晶片層130之該第三主動面131上，其中該些第三孔接墊161係以重配置方式集中配置在該些第三積體電路區133之外並且不對準於該些第三銲墊134，該些第三孔接墊161係對準地連接至該些第二貫穿孔導體153；其中每一之該第一晶片層110、該第二晶片層120(可包含該第三晶片層130)係各包含一開關式晶片編碼排序結構115、125、135。
如第8I圖所示，上述製造方法係具體另包含：形成一堆疊體封裝層170，係形成於最外層之第三晶片層130上。之後，如第8J圖所示，形成一外重配置線路層180，於該堆疊體封裝層170上並具有複數個外接墊181，其係電性連接至該些第三孔接墊161。複數個外接端子190係
可設置於該些外接墊181(如第4圖所示)。具體地，另有一第一晶圓之晶背研磨步驟，其係實施在完成預定堆疊數量第三晶圓之堆疊步驟以及該外重配置線路層180之形成步驟之後。
最後，待完成所欲晶圓數量之堆疊之後，在一次的晶圓探觸操作中可電性測試多個晶圓堆疊一起之該第一晶片層110、該第二晶片層120與該第三晶片層130。如經測試發現有不良的晶片層，可利用該些開關式晶片編碼排序結構115、125、135關閉對應晶片層之IC運作與晶片ID排序。故本發明運用矽穿孔且無凸塊的晶片堆疊流程為：薄化晶圓逐片堆疊在最底層晶圓上、每一晶圓堆疊後中製作出直接導通之矽穿孔結構、最底層晶圓之背面研磨、對晶圓堆疊體進行測試、一次切割晶圓堆疊體以製成上述之晶片間無微接觸點之晶圓級晶片堆疊結構，整體製程效率可獲得明顯改善。
因此，本發明之主要目的係在於提供一種晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法，實現由薄化晶圓堆疊成晶片立體堆疊結構之突破性成就，並且不會有晶片間微接觸點斷裂與晶圓破片之問題。此外，本結構包含之第一晶片層(最低層晶片)可勿須製作矽穿孔(TSV)，可節省一道之矽穿孔製程，其矽穿孔製程實施在每一晶圓堆疊之後亦解決上下晶圓堆疊時之矽穿孔對不準之問題，並且不需要對每一晶圓進行個別的切割，可明顯降低晶片立體堆疊結構之製造成本。特別的是，本發明之每一晶片層之主動面不需要預留習知的凸塊設置區域，晶片尺寸得以縮小，無凸塊設置區域之面積佔用，每一晶片層內積體電路區之總面積和係可達到佔對應晶片層之主動面之百分之七十五以上面積。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10‧‧‧接合基板
100‧‧‧晶圓級晶片堆疊結構
110‧‧‧第一晶片層
111‧‧‧第一主動面
112‧‧‧第一背面
113‧‧‧第一積體電路區
114‧‧‧第一銲墊
115‧‧‧開關式晶片編碼排序結構
120‧‧‧第二晶片層
121‧‧‧第二主動面
122‧‧‧第二背面
123‧‧‧第二積體電路區
124‧‧‧第二銲墊
125‧‧‧開關式晶片編碼排序結構
130‧‧‧第三晶片層
131‧‧‧第三主動面
132‧‧‧第三背面
133‧‧‧第三積體電路區
134‧‧‧第三銲墊
135‧‧‧開關式晶片編碼排序結構
141‧‧‧第一孔接墊
142‧‧‧第一黏著層
143‧‧‧第一貫穿孔導體
151‧‧‧第二孔接墊
152‧‧‧第二黏著層
153‧‧‧第二貫穿孔導體
161‧‧‧第三孔接墊
170‧‧‧堆疊體封裝層
180‧‧‧外重配置線路層
181‧‧‧外接墊
190‧‧‧外接端子
Claims (10)
- 一種晶片間無微接觸點之晶圓級晶片堆疊結構，包含：一第一晶片層，係具有一第一主動面與一第一背面，該第一主動面上係設有複數個第一積體電路區以及複數個第一銲墊；複數個電性連接至該些第一銲墊之第一孔接墊，其中該些第一孔接墊係以重配置方式集中配置在該些第一積體電路區之外並且不對準於該些第一銲墊；至少一第二晶片層，係具有一第二主動面與一第二背面，該第二主動面上係設有複數個第二積體電路區以及複數個第二銲墊；一第一黏著層，係形成於該第二背面與該第一主動面之間，以使該第二晶片層晶圓等級堆疊於該第一晶片層上；複數個第一貫穿孔導體，係對準於該些第一孔接墊而貫穿該第二晶片層與該第一黏著層，該些第一貫穿孔導體係由該第二主動面延伸至該第一主動面並連接至該些第一孔接墊，以使該第一晶片層與該第二晶片層之間的該些第一貫穿孔導體不具有焊接之微接點，並且該些第一貫穿孔導體之間距係不大於該些第二銲墊之長寬；以及複數個電性連接至該些第二銲墊之第二孔接墊，係設置於該第二晶片層之該第二主動面上，其中該些第二孔接墊係以重配置方式集中配置在該些第二積體電路區之外並且不對準於該些第二銲墊，該些第二孔接墊係對準地連接至該些第一貫穿孔導體。
- 依據申請專利範圍第1項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中該第二晶片層係複數個， 該複數個第二晶片層係包含一位於最外層之一第三晶片層，係具有一第三主動面與一第三背面，該第三主動面上係設有複數個第三積體電路區以及複數個第三銲墊，並且該晶圓級晶片堆疊結構係更包含：一第二黏著層，係形成於該第三背面與鄰近第二主動面之間，以使該第三晶片層晶圓等級堆疊於其它相鄰之第二晶片層上；複數個第二貫穿孔導體，係對準於該些第二孔接墊而貫穿該第三晶片層與該第二黏著層，該些第二貫穿孔導體係由該第三主動面延伸至鄰近第二主動面並連接至該些第二孔接墊，以使該第三晶片層與鄰近之第二晶片層之間的該些第二貫穿孔導體不具有焊接之微接點，並且該些第二貫穿孔導體之間距係不大於該些第三銲墊之長寬；以及複數個電性連接至該些第三銲墊之第三孔接墊，係設置於該第三晶片層之該第三主動面上，其中該些第三孔接墊係以重配置方式集中配置在該些第三積體電路區之外並且不對準於該些第三銲墊，該些第三孔接墊係對準地連接至該些第二貫穿孔導體。
- 依據申請專利範圍第1項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，另包含：一堆疊體封裝層，係形成於最外層之第二晶片層上；一外重配置線路層，係形成於該堆疊體封裝層上並具有複數個外接墊，其係電性連接至該些第二孔接墊；以及複數個外接端子，係設置於該些外接墊。
- 依據申請專利範圍第3項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中該些外接墊之配置區域係 重疊於該最外層之第二晶片層之第二積體電路區上。
- 依據申請專利範圍第3或4項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中每一之該第一晶片層與該第二晶片層係各包含一開關式晶片編碼排序結構。
- 依據申請專利範圍第1、3或4項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中該些第一貫穿孔導體之間距係不大於12微米，而該些第二銲墊之長邊與寬邊係等於或大於40微米。
- 依據申請專利範圍第6項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中該些第一貫穿孔導體之間距係介於1~10微米。
- 依據申請專利範圍第1、2、3或4項所述之晶片間無微接觸點之晶圓級晶片堆疊結構，其中該些第二孔接墊與對應連接之第一貫穿孔導體係與一內重配置線路層一體連接。
- 一種晶片間無微接觸點之晶圓級晶片堆疊結構之製造方法，包含以下之步驟：提供一第一晶圓中之第一晶片層，係具有一第一主動面與一第一背面，該第一主動面上係設有複數個第一積體電路區以及複數個第一銲墊；形成複數個電性連接至該些第一銲墊之第一孔接墊，其中該些第一孔接墊係以重配置方式集中配置在該些第一積體電路區之外並且不對準於該些第一銲墊；提供一第二晶圓中之一第二晶片層，係具有一第二主動面與一第二背面，該第二主動面上係設有複數個第二積體電路區以及複數個第二銲墊；疊設該第二晶圓至該第一晶圓上，一第一黏著層係形 成於該第二背面與該第一主動面之間，以使該第二晶片層晶圓等級堆疊於該第一晶片層上；形成複數個第一貫穿孔導體，係對準於該些第一孔接墊而貫穿該第二晶片層與該第一黏著層，該些第一貫穿孔導體係由該第二主動面延伸至該第一主動面並連接至該些第一孔接墊，以使該第一晶片層與該第二晶片層之間的該些第一貫穿孔導體不具有焊接之微接點，並且該些第一貫穿孔導體之間距係不大於該些第二銲墊之長寬；以及形成複數個電性連接至該些第二銲墊之第二孔接墊，係設置於該第二晶片層之該第二主動面上，其中該些第二孔接墊係以重配置方式集中配置在該些第二積體電路區之外並且不對準於該些第二銲墊，該些第二孔接墊係對準地連接至該些第一貫穿孔導體。
- 依據申請專利範圍第9項所述之晶片間無微接觸點之晶圓級晶片堆疊結構之製造方法，更包含之步驟為：提供至少一第三晶圓中之一第三晶片層，係具有一第三主動面與一第三背面，該第三主動面上係設有複數個第三積體電路區以及複數個第三銲墊；疊設該第三晶圓至該第二晶圓上，一第二黏著層係形成於該第三背面與該第二主動面之間，以使該第三晶片層晶圓等級堆疊於該第二晶片層上；形成複數個第二貫穿孔導體，係對準於該些第二孔接墊而貫穿該第三晶片層與該第二黏著層，該些第二貫穿孔導體係由該第三主動面延伸至該第二主動面並連接至該些第二孔接墊，以使該第二晶片層與該第三晶片層之間的該些第二貫穿孔導體不具有焊接之微接點，並且該些第二貫穿孔導體之間距係不大於該些第 三銲墊之長寬；形成複數個電性連接至該些第三銲墊之第三孔接墊，係設置於該第三晶片層之該第三主動面上，其中該些第三孔接墊係以重配置方式集中配置在該些第三積體電路區之外並且不對準於該些第三銲墊，該些第三孔接墊係對準地連接至該些第二貫穿孔導體；其中每一之該第一晶片層、該第二晶片層與該第三晶片層係各包含一開關式晶片編碼排序結構；以及待完成所欲晶圓數量之堆疊之後，電性測試該第一晶片層、該第二晶片層與該第三晶片層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103100510A TWI538156B (zh) | 2014-01-07 | 2014-01-07 | 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103100510A TWI538156B (zh) | 2014-01-07 | 2014-01-07 | 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201528473A TW201528473A (zh) | 2015-07-16 |
| TWI538156B true TWI538156B (zh) | 2016-06-11 |
Family
ID=54198399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103100510A TWI538156B (zh) | 2014-01-07 | 2014-01-07 | 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI538156B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11748545B2 (en) | 2021-08-04 | 2023-09-05 | I-Shou University | Method and electronic device for configuring signal pads between three-dimensional stacked chips |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| KR20210009426A (ko) | 2018-06-13 | 2021-01-26 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 패드로서의 ｔｓｖ |
-
2014
- 2014-01-07 TW TW103100510A patent/TWI538156B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11748545B2 (en) | 2021-08-04 | 2023-09-05 | I-Shou University | Method and electronic device for configuring signal pads between three-dimensional stacked chips |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201528473A (zh) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
| US11887900B2 (en) | Semiconductor package including test pad | |
| KR101542478B1 (ko) | 도전성 포스트를 갖는 상호접속 소자의 제조 방법 | |
| CN103208482B (zh) | 通孔组件模块及其形成方法 | |
| KR101107858B1 (ko) | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 | |
| US9508701B2 (en) | 3D device packaging using through-substrate pillars | |
| JP2013544444A5 (zh) | ||
| TW201334136A (zh) | 半導體元件及其製造方法 | |
| TWI662677B (zh) | 堆疊式封裝結構及其製造方法 | |
| TWI538156B (zh) | 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法 | |
| TW201906125A (zh) | 半導體元件及其製作方法 | |
| US8552534B2 (en) | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same | |
| US10068823B2 (en) | Semiconductor device | |
| US10777529B2 (en) | Semiconductor device and method for manufacturing same | |
| TW201508889A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN110071085B (zh) | 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件 | |
| CN219917166U (zh) | 半导体封装装置 | |
| US8314501B2 (en) | Semiconductor chip package structure, semiconductor chip and semiconductor chip group | |
| KR101068305B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
| JP2011040669A (ja) | 半導体装置 | |
| US20150206810A1 (en) | Stacked semiconductor structure and manufacturing method for the same | |
| CN105374798A (zh) | 中介板及其制法 | |
| KR20140088756A (ko) | 고집적의 다층 인터포저 및 그 제조방법 | |
| US20110304020A1 (en) | Wafer level diode package structure | |
| TW201442170A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |