CN114783962A - 芯片焊垫、芯片、芯片的封装结构和方法 - Google Patents

芯片焊垫、芯片、芯片的封装结构和方法 Download PDF

Info

Publication number
CN114783962A
CN114783962A CN202210556724.9A CN202210556724A CN114783962A CN 114783962 A CN114783962 A CN 114783962A CN 202210556724 A CN202210556724 A CN 202210556724A CN 114783962 A CN114783962 A CN 114783962A
Authority
CN
China
Prior art keywords
chip
metal layer
layer
pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210556724.9A
Other languages
English (en)
Inventor
王鑫琴
谢国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202210556724.9A priority Critical patent/CN114783962A/zh
Publication of CN114783962A publication Critical patent/CN114783962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种芯片焊垫、芯片、芯片的封装结构和方法，所述焊垫具有相对的第一表面和第二表面，所述焊垫包括间隔设置的多层金属层、位于金属层之间的介质层以及电性连接于相邻所述金属层之间的金属塞；其中，所述焊垫具有孔刻蚀区域，自所述第一表面开始的第一个金属层、或自所述第一表面开始的连续的多个金属层，其对应所述刻蚀孔区域形成有开孔，所述介质层填充于所述开孔内。本发明的封装结构中，再布线层与焊垫中厚度较大的金属层电性连接，连接位置不容易发生裂缝、稳定性高。

Description

芯片焊垫、芯片、芯片的封装结构和方法
技术领域
本发明是关于半导体技术领域，特别是关于一种芯片焊垫、芯片、芯片的封装结构和方法。
背景技术
参图1所示，半导体芯片中焊垫结构10为若干金属层11及连接各金属层的金属塞12构成，金属层11之间填充有介质层13。随着对产品功能的要求越来越高，芯片信号传输处理要求也越来越高，并且，对于芯片的尺寸发展趋势是越来越薄，那就要求芯片上的焊垫更薄。
现有技术中，半导体芯片在封装时，需要在芯片的背面形成过孔，过孔的底面暴露焊垫中的第一层的金属层111，但是该第一层的金属层111厚度非常薄，只有100nm左右，这样导致在封装后，在冷热冲击的影响下，再布线层与焊垫的连接位置易发生裂缝，稳定性差。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片焊垫、芯片、芯片的封装结构和方法，其能够克服现有技术中再布线层与焊垫的连接位置易发生裂缝、稳定性差的问题。
为实现上述目的，本发明的实施例提供了一种芯片焊垫，所述焊垫具有相对的第一表面和第二表面，所述焊垫包括间隔设置的多层金属层、位于金属层之间的介质层以及电性连接于相邻所述金属层之间的金属塞；
其中，所述焊垫具有孔刻蚀区域，自所述第一表面开始的第一个金属层、或自所述第一表面开始的连续的多个金属层，其对应所述刻蚀孔区域形成有开孔，所述介质层填充于所述开孔内。
在本发明的一个或多个实施方式中，自所述第一表面开始的第一个金属层为第一金属层，所述金属层还包括第二金属层，所述孔刻蚀区域自所述第一表面延伸至所述第二金属层表面，所述第二金属层的厚度大于所述第一金属层的厚度。
在本发明的一个或多个实施方式中，所述孔刻蚀区域内设置有刻蚀孔，所述刻蚀孔自所述第一表面贯穿所述介质层并暴露所述第二金属层的表面。
在本发明的一个或多个实施方式中，所述第一金属层的厚度为100nm-200nm，所述第二金属层的厚度为500-1000nm。在本发明的一个或多个实施方式中，所述金属层和金属塞的材质选自Al或Cu；
所述介质层的材质选自氧化硅或氮化硅。
为实现上述目的，本发明的实施例还提供了一种芯片，具有相对的第三表面和第四表面，所述第三表面上形成有感应区以及与所述感应区电耦合的焊垫，
所述焊垫采用所述的芯片焊垫。
在本发明的一个或多个实施方式中，所述焊垫的第二表面暴露在芯片的外部。
为实现上述目的，本发明的实施例还提供一种芯片的封装结构，包括所述的芯片、设置于芯片第四表面上的焊接凸点、以及再布线层，所述芯片上设有从所述芯片第四表面通向所述焊垫中第二金属层表面的过孔，所述再布线层通过所述过孔电性连接于所述焊接凸点和焊垫之间。
为实现上述目的，本发明的实施例还提供了一种芯片的封装结构的封装方法，包括：
提供晶圆，具有多颗阵列排布的所述的芯片；
提供保护盖板，将其与晶圆的第三表面对位压合；
从芯片的第四表面形成贯通至焊垫的第二金属层表面的过孔；
在过孔侧壁以及第四表面上形成钝化层；
形成覆盖过孔内壁、底面和第四表面上的再布线层；
在再布线层上形成与所述再布线层电性连接的焊接凸点。
为实现上述目的，本发明的实施例还提供了一种芯片焊垫的制作方法，包括：
形成具有开孔的金属层，开孔位于孔刻蚀区域设置；
在金属层上以及开孔内形成介质层；
在介质层上形成另一具有开孔或无开孔的金属层。
与现有技术相比，本发明的封装结构中，再布线层与焊垫中厚度较大的金属层电性连接，连接位置不容易发生裂缝、稳定性高。
附图说明
图1是现有技术中的芯片焊垫的截面示意图；
图2是根据本发明一实施方式的焊垫的截面示意图；
图3是根据本发明一实施方式的形成有刻蚀孔的焊垫的截面示意图；
图4是根据本发明一实施方式的半导体芯片的结构示意图；
图5是根据本发明一实施方式的半导体芯片的封装结构示意图；
图6是根据本发明一实施方式的晶圆的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如图2所示，根据本发明优选实施方式的一种芯片焊垫20，所述焊垫20具有相对的第一表面21和第二表面22，所述焊垫20包括间隔设置的多层金属层23、位于金属层23之间的介质层24以及电性连接于相邻所述金属层23之间的金属塞25。
一实施例中，金属层23和金属塞25采用相同的材质，比如可以选用Al或Cu介质层24为绝缘材料，其可以选用氧化硅或氮化硅。
为了克服封装过程中再布线层与焊垫20的连接位置易发生裂缝、稳定性差的问题，所述焊垫20定义有孔刻蚀区域26，自所述焊垫20的第一表面21开始的连续的多个金属层M1、M2、M3，其对应所述刻蚀孔区域26形成有开孔27，所述介质层24填充于所述开孔27内。
孔刻蚀区域26的截面可以为方形，也可以为圆形或其他规则、不规则的形状，孔刻蚀区域26用以在硅通孔(过孔)刻蚀时提供一介质通道，因此，孔刻蚀区域26的面积应大于拟形成硅通孔的面积。为了简便刻蚀硅通孔操作，孔刻蚀区域26设置于焊垫20的中心位置。
图2中，自第一个金属层M1开始，连续的3个金属层M1、M2、M3形成有开孔27，也就是介质层24自第一表面21开始延伸至金属层M4的表面，因此可以形成一介质刻蚀区域。其他实施例中，也可以仅在金属层M1上形成开孔27，这时介质层24自第一表面21开始延伸至金属层M2表面，当然，也可以通过开孔27的设置，使得介质层24自第一表面21延伸至M3表面、M5表面或M6表面。
图2中示例性给出了6层金属层23，分别为M1、M2、M3、M4、M5和M6，需要说明的是，金属层23的数量也可以为2层或大于2层，比如金属层23的数量还可以为3层、4层、5层、7层等。
一实施例中，所述孔刻蚀区域26自所述第一表面21延伸至所述金属层M4表面，所述金属层M4的厚度大于所述金属层M1的厚度。其中，金属层M1-M3的厚度范围100nm-200nm，金属层M,4-金属层M6的厚度范围500-1000nm。
由于金属层M4的厚度比第一层金属层M1的大，因此在封装的时候，再布线层可以直接与金属层M4电性接触，接触位置不容易发生裂缝、稳定性高。
结合图3所示，所述孔刻蚀区域26内设置有刻蚀孔28，所述刻蚀孔28自所述第一表面21贯穿所述介质层24并暴露所述金属层M4的表面。该刻蚀孔28用以在芯片封装过程中形成再布线层，该再布线层沿刻蚀孔28与金属层M4电性连接。
芯片焊垫20的制作是在晶圆级的工艺流程中形成，包括：
步骤(1)、形成金属层M1，在金属层M1上形成开孔27，开孔27对应孔刻蚀区域26设置，开孔27优选位于金属层M1的中间位置；
步骤(2)、在金属层M1的表面以及开孔27内形成介质层24，并在金属层M1的表面形成金属塞25，金属塞25也可以在步骤(1)中与金属层M1同步制作形成；
步骤(3)、在形成的介质层24上制作金属层M2，重复步骤(2)，依次制作出具有开孔27结构的金属层M2和金属层M3；
步骤(4)、在形成的介质层24上，依次制作出没有开孔结构的金属层M4、金属层M5和金属层M6，以及制作出相邻金属层之间的金属塞25和介质层24。
如图4所示，根据本发明优选实施方式的一种半导体芯片31，具有相对的第三表面311和第四表面312，所述第三表面311上形成有感应区3111以及与所述感应区3111电耦合的焊垫20，所述焊垫20采用图2中所示的芯片焊垫20。
一实施例中，半导体芯片31为影像传感芯片，焊垫20用以与外部电路建立电连接。所述焊垫20的第二表面22暴露在半导体芯片31的外部，在封装时，可以从芯片31的背面形成硅通孔，并使得硅通孔直接刻蚀到金属层M4的表面。
参图5所示，根据本发明优选实施方式的一种芯片的封装结构30，包括图4中的芯片31、设置于芯片31第四表面312上的焊接凸点32、以及再布线层33，所述芯片31上设有从所述芯片31第四表面312通向所述焊垫20中金属层M4表面的过孔34，所述再布线层33通过所述过孔34电性连接于所述焊接凸点32和焊垫20之间。
封装结构30还包括设置于过孔34侧壁以及第四表面312上的钝化层35，再布线层33设置于钝化层35的表面，焊接凸点32设置于再布线层33上。钝化层35作为再布线层33的电绝缘层，本实施例中，钝化层35为氧化物或氮化物等无机介质材料，如氧化硅、氮化硅或氮氧化硅或他们的叠层等，钝化层作为绝缘层，具有较好的阶梯覆盖型，在过孔的拐角处也具有较好的覆盖性，避免过孔边角处薄弱而导致的缺陷。
再布线层33的材料为导电材料，可以为金属材料，例如铝、铜、金等。
封装结构30还包括设置于再布线层33表面以及填充在过孔34内的阻焊层36，阻焊层36在焊接凸点32的工艺中对其他层起到绝缘保护层的作用，阻焊层36例如可以为防焊感光油墨。
封装结构30还包括与芯片的感应区3111对位压合的保护盖板37，保护盖板37用以保护芯片的感应区3111，其具有容纳感应区3111的空间，从而在感应区上形成保护罩，在保护感应区不受破坏的同时，不影响光线进入感应区。在一实施例中，保护盖板37采用光学玻璃，光学玻璃和芯片的第三表面311之间设置有支撑结构38，支撑结构38设置于感应区3111的四周并围成了容纳感应区3111的空间。支撑结构38通常为介质材料，例如可以为氧化硅、氮化硅、氮氧化硅或感光胶等。
此外，本实施例还提供了芯片的封装结构30的封装方法，以下结合具体的实施例对该封装方法进行详细的描述。
步骤s1，参图6所示，提供晶圆100，晶圆100具有多颗阵列排布的芯片31，芯片31的沿A-A'的截面结构参图4所示，相邻的芯片31之间设置有切割沟道101，用于后续工艺中对晶圆100进行切割，从而形成独立的封装结构30，参图5所示；
步骤s2，提供保护盖板37，保护盖板37上设置有支撑结构38，将保护盖板37与芯片31的第三表面311进行对合压合，使得芯片31的感应区3111位于支撑结构38围成的空间内。
步骤s3，通过硅通孔工艺(TSV)，从芯片21的第四表面312形成贯通至焊垫20的金属层M4表面的过孔34。具体地，可以采用刻蚀技术，如反应离子刻蚀或感应耦等离子体刻蚀等，对芯片21进行刻蚀直至露出焊垫20并刻蚀至焊垫20的一定深度，并停留在厚度较大的金属层M4表面。
步骤s4，在过孔34侧壁以及第四表面312上形成钝化层35。
步骤s5，形成覆盖过孔34内壁、底面和第四表面312上的再布线层33。
步骤s6，形成阻焊层36，并在阻焊层36中形成暴露再布线层33的开口，然后在该开口内形成与再布线层33电性连接的焊接凸点32。
步骤s7，执行切割工艺，沿晶圆100的切割沟道101对晶圆100和保护盖板37进行切割，将上述晶圆100切割为单个独立的封装结构30。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种芯片焊垫，其特征在于，所述焊垫具有相对的第一表面和第二表面，所述焊垫包括间隔设置的多层金属层、位于金属层之间的介质层以及电性连接于相邻所述金属层之间的金属塞；
其中，所述焊垫具有孔刻蚀区域，自所述第一表面开始的第一个金属层、或自所述第一表面开始的连续的多个金属层，其对应所述刻蚀孔区域形成有开孔，所述介质层填充于所述开孔内。
2.如权利要求1所述的芯片焊垫，其特征在于，自所述第一表面开始的第一个金属层为第一金属层，所述金属层还包括第二金属层，所述孔刻蚀区域自所述第一表面延伸至所述第二金属层表面，所述第二金属层的厚度大于所述第一金属层的厚度。
3.如权利要求2所述的芯片焊垫，其特征在于，所述孔刻蚀区域内设置有刻蚀孔，所述刻蚀孔自所述第一表面贯穿所述介质层并暴露所述第二金属层的表面。
4.如权利要求2所述的芯片焊垫，其特征在于，所述第一金属层的厚度为100nm-200nm，所述第二金属层的厚度为500-1000nm。
5.如权利要求1所述的芯片焊垫，其特征在于，所述金属层和金属塞的材质选自Al或Cu；
所述介质层的材质选自氧化硅或氮化硅。
6.一种芯片，其特征在于，具有相对的第三表面和第四表面，所述第三表面上形成有感应区以及与所述感应区电耦合的焊垫，
所述焊垫采用权利要求1至5任一所述的芯片焊垫。
7.如权利要求6所述的芯片，其特征在于，所述焊垫的第二表面暴露在芯片的外部。
8.一种芯片的封装结构，其特征在于，包括权利要求7所述的芯片、设置于芯片第四表面上的焊接凸点、以及再布线层，所述芯片上设有从所述芯片第四表面通向所述焊垫中第二金属层表面的过孔，所述再布线层通过所述过孔电性连接于所述焊接凸点和焊垫之间。
9.一种芯片的封装结构的封装方法，其特征在于，包括：
提供晶圆，具有多颗阵列排布的权利要求7所述的芯片；
提供保护盖板，将其与晶圆的第三表面对位压合；
从芯片的第四表面形成贯通至焊垫的第二金属层表面的过孔；
在过孔侧壁以及第四表面上形成钝化层；
形成覆盖过孔内壁、底面和第四表面上的再布线层；
在再布线层上形成与所述再布线层电性连接的焊接凸点。
10.一种芯片焊垫的制作方法，其特征在于，包括：
形成具有开孔的金属层，开孔位于孔刻蚀区域设置；
在金属层上以及开孔内形成介质层；
在介质层上形成另一具有开孔或无开孔的金属层。
CN202210556724.9A 2022-05-19 2022-05-19 芯片焊垫、芯片、芯片的封装结构和方法 Pending CN114783962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210556724.9A CN114783962A (zh) 2022-05-19 2022-05-19 芯片焊垫、芯片、芯片的封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210556724.9A CN114783962A (zh) 2022-05-19 2022-05-19 芯片焊垫、芯片、芯片的封装结构和方法

Publications (1)

Publication Number Publication Date
CN114783962A true CN114783962A (zh) 2022-07-22

Family

ID=82409138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210556724.9A Pending CN114783962A (zh) 2022-05-19 2022-05-19 芯片焊垫、芯片、芯片的封装结构和方法

Country Status (1)

Country Link
CN (1) CN114783962A (zh)

Similar Documents

Publication Publication Date Title
KR100201672B1 (ko) 멀티칩 스택용 단부캡 칩, 멀티칩 스택 및 단부캡 칩 형성 방법
US6982487B2 (en) Wafer level package and multi-package stack
US10867969B2 (en) Multi-wafer stacking structure and fabrication method thereof
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
JP2010245536A (ja) 半導体装置、及びその製造方法
KR100437460B1 (ko) 본딩패드들을 갖는 반도체소자 및 그 제조방법
US7160795B2 (en) Method and structures for reduced parasitic capacitance in integrated circuit metallizations
US11211351B2 (en) Apparatuses including redistribution layers and related microelectronic devices
KR20180014362A (ko) 회로 기판 및 반도체 패키지
US20230076238A1 (en) Semiconductor chip with stepped sidewall, semiconductor package including the same, and method of fabricating the same
US20220157702A1 (en) Semiconductor package
US6852570B2 (en) Method of manufacturing a stacked semiconductor device
CN217588904U (zh) 芯片焊垫、芯片和芯片的封装结构
CN114783962A (zh) 芯片焊垫、芯片、芯片的封装结构和方法
TW202230691A (zh) 半導體晶片
CN217009176U (zh) 封装结构
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
CN218918891U (zh) 半导体元件、半导体元件的封装结构
US20240105679A1 (en) Semiconductor package and method of fabricating the same
US11810915B2 (en) Semiconductor package with redistribution substrate having embedded passive device
US20240178114A1 (en) Semiconductor package and method of fabricating the same
CN220569663U (zh) 芯片封装结构
CN114496941A (zh) 封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination