TWI655753B - Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device - Google Patents

Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device Download PDF

Info

Publication number
TWI655753B
TWI655753B TW105105012A TW105105012A TWI655753B TW I655753 B TWI655753 B TW I655753B TW 105105012 A TW105105012 A TW 105105012A TW 105105012 A TW105105012 A TW 105105012A TW I655753 B TWI655753 B TW I655753B
Authority
TW
Taiwan
Prior art keywords
wafer
region
measurement
semiconductor wafer
solid
Prior art date
Application number
TW105105012A
Other languages
English (en)
Other versions
TW201701455A (zh
Inventor
岩渕壽章
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW201701455A publication Critical patent/TW201701455A/zh
Application granted granted Critical
Publication of TWI655753B publication Critical patent/TWI655753B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術係關於一種可提高良率之固體攝像裝置及製造方法、半導體晶圓、以及電子機器。
於本技術之半導體晶圓中，形成有供形成構成固體攝像裝置之像素等之晶片區域、與劃線區域。於劃線區域，設置有形成有用於測定晶片區域特性之檢查電路與測定焊墊之測定用區域、及於半導體晶圓之單片化時切削之切割線；測定用區域係位於切割線與晶片區域之間。本技術可應用於固體攝像裝置。

Description

固體攝像裝置及製造方法、半導體晶圓、以及電子機器
本技術係關於一種固體攝像裝置及製造方法、半導體晶圓、以及電子機器，尤其是關於一種可提高良率之固體攝像裝置及製造方法、半導體晶圓、以及電子機器。
例如，於CMOS(Complementary Metal Oxide Semiconductor：互補型金屬氧化物半導體)影像感測器等固體攝像裝置之製造時，於半導體晶圓內將藉由積層形成複數個作為固體攝像裝置之晶片後，將半導體晶圓藉由切割而單片化。
為了測定此種晶片之特性而進行良否判定，已知有於半導體晶圓未單片化之狀態，使用檢查電路測定晶片之特性之技術。
例如，提出一種技術，係於半導體晶圓之劃線區域上形成產生對各晶片之電路區塊供給之特性測定用之信號、並將該信號供給至晶片之電路區塊而測定特性之檢查電路，或連接於檢查電路之焊墊(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-176140號公報
然而，以上述之技術，難以提高固體攝像裝置之製造時之良 率。
例如若於劃線區域形成連接於檢查電路之檢查用之焊墊，則於該焊墊部分產生階差。又，必須於檢查用焊墊正下方，設置用於強度補強之整體(Global)較厚之Cu(銅)之圖案、或其他Cu圖案。
於該情形時，例如若藉由刀片切割切斷劃線區域，則於焊墊之階差部分產生碎屑(缺口)，或於Cu圖案之部劃分割刀片堵塞而產生碎屑。若產生此種碎屑，則有時固體攝像裝置之電路等破損，而良率下降。
又，例如於上述之技術中，由於在劃線區域上形成檢查電路，故於劃線區域表層存在Si(矽)之層。因此，於例如藉由雷射燒蝕切割而切斷劃線區域之情形時，於雷射加工時在劃線區域中Si、與Cu圖案之Cu熔融而成為Cu矽化物。
如此產生之Cu矽化物即使於常溫亦進行反應而進行如同狀態變化般之成長，成為粉塵之原因。如此一來，因粉塵而產生固體攝像裝置之像素缺陷，使良率降低。尤其是，若於半導體晶圓之形成有像素之層之劃線區域之部分存在Si，則容易產生像素缺陷。
本技術係鑑於此種狀況而完成者，係可提高固體攝像裝置製造時良率者。
本技術之第1態樣之固體攝像裝置包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。
於上述測定用區域，可進而設置連接用於測定上述特性之檢查電路與上述測定焊墊之連接配線。
於上述測定用區域，可進而設置上述檢查電路。
本技術之第1態樣之製造方法係一種固體攝像裝置之製造方法，該固體攝像裝置包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；且該製造方法包含如下步驟：於半導體晶圓形成包含上述晶片區域及上述測定用區域之複數個區域，與劃分上述複數個區域之切割線；及進行對上述切割線之切割加工，將上述半導體晶圓單片化成包含上述晶片區域及上述測定用區域之上述固體攝像裝置。
上述半導體晶圓可設為包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓，且於去除上述感測器晶圓之上述切割線部分之矽之後，進行上述切割加工。
於上述測定用區域，可進而設置用於測定上述特性之檢查電路。
於上述其他晶圓之上述切割線部分，可進而設置用於測定上述特性之檢查電路。
可將上述切割線之銅之被覆率設為低於與上述切割線不同之區域之銅之被覆率。
本技術之第1態樣中，於固體攝像裝置設置有：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。
本技術之第2態樣之半導體晶圓包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；及切割線，其劃分包含上 述晶片區域及上述測定用區域之複數個區域。
上述半導體晶圓可設為包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓，且將上述感測器晶圓之上述切割線部分設為經去除矽之狀態。
於上述測定用區域，可進而設置用於測定上述特性之檢查電路。
於上述其他晶圓之上述切割線部分，可進而設置用於測定上述特性之檢查電路。
可將上述切割線之銅之被覆率設為低於與上述切割線不同之區域之銅之被覆率。
於本技術之第2態樣中，於半導體晶圓設置有：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；及切割線，其劃分包含上述晶片區域及上述測定用區域之複數個區域。
本技術之第3態樣之電子機器包含固體攝像裝置，該固體攝像裝置包含：晶片區域，於其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。
本技術之第3態樣之中，於固體攝像裝置設置有：晶片區域，於其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。
根據本技術之第1態樣至第3態樣，可提高良率。
11‧‧‧半導體晶圓
21‧‧‧晶片區域
21-1~21-6‧‧‧晶片區域
22‧‧‧劃線區域
31‧‧‧像素區域
32‧‧‧周邊區域
41‧‧‧焊墊
41-1~41-6‧‧‧焊墊
51‧‧‧切割線
52‧‧‧測定用區域
61‧‧‧檢查電路
62‧‧‧測定焊墊
62-1~62-6‧‧‧測定焊墊
71‧‧‧固體攝像裝置
101‧‧‧感測器晶圓
102‧‧‧邏輯晶圓
111‧‧‧矽基板
112‧‧‧配線層
113‧‧‧矽基板
114‧‧‧配線層
115‧‧‧配線層
121‧‧‧開口部
122‧‧‧Cu圖案
123‧‧‧Cu圖案
124‧‧‧Cu圖案
125~128‧‧‧保護環
151‧‧‧感測器晶圓
152‧‧‧邏輯晶圓
161‧‧‧矽基板
162‧‧‧配線層
163‧‧‧矽基板
164‧‧‧配線層
171‧‧‧半導體晶圓
181‧‧‧晶載彩色濾光片
182‧‧‧晶載彩色透鏡
221‧‧‧半導體晶圓
231‧‧‧感測器晶圓
232‧‧‧DRAM晶圓
233‧‧‧邏輯晶圓
241‧‧‧晶片區域
241-1‧‧‧晶片區域
241-2‧‧‧晶片區域
242‧‧‧劃線區域
251‧‧‧切割線
252‧‧‧測定用區域
261‧‧‧矽基板
262‧‧‧配線層
263‧‧‧絕緣層
264‧‧‧矽基板
265‧‧‧配線層
266‧‧‧矽基板
267‧‧‧配線層
271‧‧‧測定焊墊
272‧‧‧開口部
273‧‧‧配線
274‧‧‧槽
275‧‧‧保護環
276‧‧‧保護環
277‧‧‧Al圖案
278‧‧‧保護環
279‧‧‧保護環
280‧‧‧測定焊墊
281‧‧‧Cu圖案
282‧‧‧Cu圖案
283‧‧‧Cu圖案
284‧‧‧保護環
285‧‧‧保護環
321‧‧‧DRAM晶圓
322‧‧‧邏輯晶圓
331‧‧‧矽基板
332‧‧‧配線層
333‧‧‧矽基板
334‧‧‧配線層
341‧‧‧矽基板
342‧‧‧配線層
351‧‧‧感測器晶圓
361‧‧‧半導體晶圓
371‧‧‧晶載彩色濾光片
372‧‧‧晶載彩色透鏡
401~403‧‧‧測定焊墊
404‧‧‧檢查電路
405‧‧‧配線
405-1~405-4‧‧‧配線
901‧‧‧攝像裝置
911‧‧‧透鏡群
912‧‧‧固體攝像裝置
913‧‧‧DSP電路
914‧‧‧訊框記憶體
915‧‧‧顯示部
916‧‧‧記錄部
917‧‧‧操作部
918‧‧‧電源部
919‧‧‧匯流排線
A11‧‧‧箭頭
A12‧‧‧箭頭
A21‧‧‧箭頭
A22‧‧‧箭頭
Q11‧‧‧箭頭
Q12‧‧‧箭頭
Q21‧‧‧箭頭
Q22‧‧‧箭頭
Q31‧‧‧箭頭
Q32‧‧‧箭頭
R11‧‧‧區域
R21‧‧‧區域
R31‧‧‧區域
W11‧‧‧箭頭
W12‧‧‧箭頭
W13‧‧‧箭頭
W14‧‧‧箭頭
W21‧‧‧箭頭
W22‧‧‧箭頭
W23‧‧‧箭頭
W24‧‧‧箭頭
W25‧‧‧箭頭
W26‧‧‧箭頭
圖1係顯示半導體晶圓之構成例之圖。
圖2係對半導體晶圓之單片化進行說明之圖。
圖3係顯示劃線區域之剖面之圖。
圖4係對固體攝像裝置之製造步驟進行說明之圖。
圖5係顯示劃線區域之剖面之圖。
圖6係對固體攝像裝置之製造步驟進行說明之圖。
圖7係對固體攝像裝置之製造步驟進行說明之圖。
圖8係對檢查電路之配置進行說明之圖。
圖9係顯示攝像裝置之構成例之圖。
圖10係顯示使用固體攝像裝置之使用例之圖。
以下，參照圖式對應用本技術之實施形態進行說明。
(第1實施形態) 〈半導體晶圓之構成例〉
圖1係顯示應用本技術之半導體晶圓之一實施形態之構成例之圖。再者，更詳細而言，於圖1中，僅對半導體晶圓之一部分加以圖示。
於圖1所示之半導體晶圓11中，設置有形成藉由積層構成固體攝像裝置之像素電路或配線等之晶片區域21-1至晶片區域21-6。且，該等晶片區域21-1至晶片區域21-6之間之區域成為劃線區域22。另，以下，於無需特別區分晶片區域21-1至晶片區域21-6之情形時，亦簡稱為晶片區域21。
例如，晶片區域21-5包含矩陣狀地配置有接收入射之光並進行光電轉換之像素之像素區域31，及包圍該像素區域31之周邊區域32。
於像素區域31，形成有包含光電轉換元件或電晶體等之像素驅 動用之元件之像素電路，且於周邊區域32設置有未圖示之配線、或可與外部電性連接之焊墊41-1至焊墊41-6等焊墊。以下，於無需特別區分焊墊41-1至焊墊41-6之情形時，亦簡稱為焊墊41。
又，於劃線區域22，設置有於切割加工之時切斷(切割)之區域即切割線51，及形成有檢查電路或電性連接於該檢查電路之檢查用之測定焊墊之測定用區域52。
切割線51係於半導體晶圓11形成有複數條之於單片化後劃分包含成為固體攝像裝置之晶片區域21及測定用區域52之區域之區域。
又，測定用區域52係未設置固體攝像裝置之驅動、即設置於晶片區域21之像素之驅動所需之元件或配線，而僅設置有檢查電路或測定焊墊等之用於測定晶片區域21特性之電路或構件之區域。
例如，晶片區域21-5之圖中，於上側及左側，於晶片區域21-5與切割線51之間，鄰接於晶片區域21-5而設置有測定用區域52。又，晶片區域21-5之圖中，於鄰接於左側之測定用區域52部分，設置有檢查電路61、及測定焊墊62-1至測定焊墊62-6。
此處，檢查電路61係稱為TEG(Test Element Group：測試元件組)之電路，其係用於監視晶片區域21之膜厚、測定形成於晶片區域21之電路或配線等之電阻值等、晶片區域21之基本特性值之電路。於該例中，檢查電路61藉由配線與測定焊墊62-1至測定焊墊62-6連接。另，以下，於無需特別區分測定焊墊62-1至測定焊墊62-6之情形時，亦簡稱為測定焊墊62。
於晶片區域21-5之特定特性值之測定時，藉由例如以探測器(探針)將測定焊墊62與焊墊41電性連接，而使檢查電路61與晶片區域21-5電性連接，從而使檢查電路61驅動而進行所需之特性測定。
於此種半導體晶圓11中，一邊藉由積層而於晶片區域21形成像素電路等，一邊適當藉由檢查電路61等進行特性之測定。且，若於晶片 區域21形成像素電路等必需之電路或配線，則隨後，進行切割，將半導體晶圓11單片化成晶片。
藉此，例如，如圖2所示般自半導體晶圓11分離各晶片區域21。於該例中，例如藉由單片化(切割)將晶片區域21-5、與測定用區域52之鄰接於晶片區域21-5之部分設為1個晶片，且將該晶片設為固體攝像裝置71。即，將半導體晶圓11之區域R11內之部分設為固體攝像裝置71。
此處，測定用區域52係僅形成有檢查電路61或測定焊墊62等、晶片區域21之特性測定所需之電路或焊墊之區域，且因未設置固體攝像裝置71之動作所需之元件或配線等，故為單片化後不太有用之區域。因此，於進行單片化之後，亦可自晶片去除測定用區域52部分，僅將晶片區域21部分作為最終之固體攝像裝置71。
〈關於劃線區域之剖面〉
又，劃線區域22之剖面係為例如圖3所示。另，於圖3中，對與圖1之情形對應之部分標註同一符號，且適當省略其說明。
於圖3中，箭頭A11所示之圖表示劃線區域22之剖面，箭頭A12所示之圖係將箭頭A11所示之圖於圖中自上向下方向觀看時之圖。即，箭頭A12所示之圖係將劃線區域22自與圖1之情形相同之方向觀看時之圖。
如箭頭A11所示，半導體晶圓11係由感測器晶圓101與邏輯晶圓102構成，且該等感測器晶圓101與邏輯晶圓102係藉由例如電漿接合等貼合。
此處，感測器晶圓101係於晶片區域21設置有包含光電轉換元件等之像素之實現攝像功能之半導體晶圓。又，邏輯晶圓102係於晶片區域21形成有進行對於自像素讀出之像素信號之信號處理等之各種信號處理之邏輯電路之半導體晶圓。
感測器晶圓101係由包含Si等之矽基板111、與積層於該矽基板111之包含SiOx(氧化矽)之配線層112構成。
又，邏輯晶圓102係由包含Si等之矽基板113、包含SiOC等低介電常數絕緣膜(Low-K)之配線層114、及包含SiO之配線層115構成。
於該例中，於配線層115之測定用區域52之部分，形成有包含Al(鋁)之測定焊墊62-1，且藉由設置於感測器晶圓101及邏輯晶圓102之開口部121而將測定焊墊62-1之部分開口。
又，於配線層115之測定用區域52部分之測定焊墊62-1之正下方，為了測定焊墊62-1部分之強度補強而設置有整體較厚之包含Cu之Cu圖案122。進而，於配線層114之測定用區域52部分之Cu圖案122正下方，設置有包含用於測定晶片區域21特性之Cu之測定焊墊、或用於強度補強之Cu之焊墊等之Cu圖案123。
Cu圖案123雖具有某程度之厚度或面積，但於Cu圖案123之圖中，縱方向之厚度係較Cu圖案122之厚度更薄。即，配線層114係形成有厚度較形成於配線層115之Cu圖案122之厚度更薄之Cu圖案123之配線層。
於感測器晶圓101之切割線51之部分、更詳細而言於切割時切削之區域之部分，如箭頭Q11所示，將構成矽基板111之Si藉由蝕刻等完全去除。因此，於感測器晶圓101之切割線51之部分，使構成配線層112之SiO露出。
若自圖中上側觀看該部分，則可知如箭頭A12所示，於切割線51之表面部分並無Si。另，於箭頭A12所示之圖中，施以左斜方向之斜線之區域表示Si之區域。
進而，於配線層112及配線層115之切割線51之部分，為了於切割時便於切削，並未設置配線或焊墊等。即，未做任何設置。
於配線層114之切割線51之部分，設置有較薄厚度之包含Cu之虛 擬之Cu圖案124。該Cu圖案124係以例如配線層114之被覆率為約30%以下等，較設置有Cu圖案123之部分、即測定用區域52部分等之其他部分之Cu圖案之被覆率更低之方式形成。此處，Cu圖案之被覆率係每單位面積之Cu面積之比例。
進而，於感測器晶圓101與邏輯晶圓102之晶片區域21之邊界附近，設置有用於防止於晶片區域21之意外電性連接(短路)之Cu之保護環125至保護環128。
半導體晶圓11可藉由如以上之構成，更簡單地提高固體攝像裝置之製造時之良率。
具體而言，因若於切割線51設置測定焊墊62，則於該測定焊墊62之部分產生階差，或於測定焊墊62正下方為了強度補強而配置Cu圖案122或Cu圖案123，故於進行切割時產生碎屑。若產生此種碎屑，則根據情形會使固體攝像裝置之電路等破損，使良率下降。
因此，於半導體晶圓11中，於切割線51與晶片區域21之間設置測定用區域52，且於該測定用區域52配置測定焊墊62。換言之，設為將於切割時切削之切割線51、與設置有複數個於檢查時之測定使用之測定焊墊62之線分成不同之線之劃線構造。
因此，無需於切割線51設置測定焊墊62、或Cu圖案122、Cu圖案123等。藉此，可防止起因於該等測定焊墊62或Cu圖案122、Cu圖案123等之碎屑產生，從而提高固體攝像裝置製造時之良率。
而且，於Cu圖案之厚度較厚之整體層或半整體層、即配線層115中，設為於切割線51之部分亦未配置Cu之虛擬配線之構成。除此以外，設為於切割線51中僅配置如Cu圖案124般之Cu被覆率較低之Cu圖案(Cu之虛擬配線)之構成。藉由此種構成，可將切割線51之Cu之體積抑制為較低。
因此，因於刀片切割時減低刀片之修整次數，進而可簡單地進 行切割加工，故可抑制碎屑之產生。此時，即使於切割線51產生碎屑，亦因於切割線51與晶片區域21之間有測定用區域52，且於晶片區域21邊界附近亦有保護環，故不會因碎屑之產生而使固體攝像裝置破損。
又，藉由於切割線51僅配置Cu之被覆率較低之Cu圖案124，可於進行雷射燒蝕切割時，使Cu矽化物之產生減少。藉此，可提高固體攝像裝置之良率。
進而，於半導體晶圓11中，將位於切割線51上、更詳細而言形成有像素之感測器晶圓101之切割線51之部分之Si於切割加工前藉由蝕刻等完全去除。
因此，即使進行雷射燒蝕加工，於感測器晶圓101亦不產生Cu矽化物。藉此，可防止Cu矽化物之碎片(粉塵)引起之像素缺陷之產生，可提高固體攝像裝置之良率。即，可抑制因Cu矽化物之碎片產生之初期不良之產生、或因碎片之成長引起之可靠性下降而提高良率。又，藉此可獲得高品質之固體攝像裝置。
進而，藉由將位於切割線51之部分之Si於切割加工前去除，而於進行雷射燒蝕切割之情形時，可更簡單且迅速地加工。
雖然一般而言，於Si部分難以吸收雷射光，故於Si部分藉由雷射光進行之加工速度(切斷速度)變慢，但於半導體晶圓11中去除了切割線51表面之Si。因此，可加快半導體晶圓11之切割時之雷射光之加工速度，可以更短之時間進行單片化。
另，於半導體晶圓11中，雖對將檢查電路61等之TEG設置於測定用區域52之例加以說明，但於機密上，亦有需要將此種TEG藉由切割破壞之情形。於此種情形時，將檢查電路61等之TEG形成於邏輯晶圓102之切割線51之部分，且以配線連接檢查電路61等之TEG與測定用焊墊62。
於該情形時，因於感測器晶圓101之切割線51部分並無Si之區域，故於感測器晶圓101不產生Cu矽化物，而可提高良率。
〈關於固體攝像裝置之製造〉
接著，對應用本技術之固體攝像裝置之製造進行說明。
製造固體攝像裝置之製造裝置係首先如圖4之箭頭W11所示般，製造感測器晶圓151與邏輯晶圓152。
即，製造裝置於矽基板161形成包含光電轉換元件等之像素，且藉由積層而於矽基板161形成具有配線等之包含1或複數層之配線層162，並將包含該等矽基板161與配線層162之1個晶圓設為感測器晶圓151。
此處，感測器晶圓151、矽基板161、及配線層162分別對應於圖3所示之感測器晶圓101、矽基板111、及配線層112。
又，製造裝置藉由積層而於矽基板163形成具有配線等之包含1或複數層之配線層164，並將包含該等矽基板163與配線層164之1個晶圓設為邏輯晶圓152。
此處，邏輯晶圓152、矽基板163、及配線層164分別對應於圖3所示之邏輯晶圓102、矽基板113、及包含配線層114與配線層115之配線層。
其次，製造裝置如箭頭W12所示般將感測器晶圓151與邏輯晶圓152藉由電漿接合予以接合，設為1個半導體晶圓171。
於該例中，以感測器晶圓151之配線層162、與邏輯晶圓152之配線層164對向之方式，接合感測器晶圓151與邏輯晶圓152。
此處，半導體晶圓171對應於圖1所示之半導體晶圓11，且於半導體晶圓171，形成對應於上述之複數個晶片區域121之區域、與對應於劃線區域22之區域。
又，如箭頭W13所示般，製造裝置將構成半導體晶圓171之矽基 板161之表面加工而薄層化。
隨後，製造裝置如箭頭W14所示般於半導體晶圓171之對應於晶片區域21之區域，針對每一像素形成構成像素之晶載彩色濾光片181與晶載彩色透鏡182。
然後，進而製造裝置對感測器晶圓151之切割線之部分進行蝕刻而去除Si，且於感測器晶圓151及邏輯晶圓152之測定用區域部分形成開口部，將測定焊墊部分予以開口。
藉此，於半導體晶圓171，形成複數個包含作為固體攝像裝置之晶片區域及測定用區域之區域，且形成劃分該等複數個區域之切割線。
例如，半導體晶圓171之箭頭Q21所示之部分成為劃線區域。於該例中，若將該劃線區域之部分、即區域R21之部分放大，則如箭頭Q22所示般，劃線區域之構造成為與圖3之箭頭A11所示之情形相同之構造。於圖4中，箭頭Q22所示之部分為將半導體晶圓171之區域R21之部分放大顯示之部分。
若以如此方式個獲得一個半導體晶圓171，則將該半導體晶圓171藉由切割單片化，且將其結果獲得之各晶片設為固體攝像裝置。於切割中，如上述般將切割線之部分藉由切割加工而切削，並將包含晶片區域與測定用區域之晶片設為固體攝像裝置。此時，根據需要自晶片去除測定用區域之部分。
(第2實施形態) 〈關於劃線區域之剖面〉
另，於以上，雖對形成有複數個固體攝像裝置(晶片區域)之半導體晶圓是由貼合感測器晶圓與邏輯晶圓而獲得之晶圓之例加以說明，但半導體晶圓亦可為貼合3個以上之晶圓而獲得者。
例如，於應用本技術之最終之半導體晶圓為將3個半導體晶圓貼 合而獲得者之情形時，該半導體晶圓之劃線區域之剖面成為例如圖5所示般。
於該例中，半導體晶圓221形成為藉由將3個半導體晶圓即感測器晶圓231、DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)晶圓232、及邏輯晶圓233貼合而獲得者。
另，於圖5中，箭頭A21所示之圖表示劃線區域之剖面，箭頭A22所示之圖係將箭頭A21所示之圖於圖中自上向下方向觀看時之圖。
於圖5中，感測器晶圓231及邏輯晶圓233對應於圖3所示之感測器晶圓101及邏輯晶圓102。又，配置於感測器晶圓231與邏輯晶圓233之間之DRAM晶圓232係構成固體攝像裝置之晶片區域之部分成為作為記憶體發揮功能之區域之半導體晶圓。
於半導體晶圓221中形成有：供形成像素電路或配線等而設為固體攝像裝置之一部分之晶片區域241-1及晶片區域241-2，且將該等晶片區域241-1與晶片區域241-2之間之區域設為劃線區域242。又，於劃線區域242，設置有切割線251及測定用區域252。
晶片區域241-1及晶片區域241-2對應於圖1所示之晶片區域21，切割線251及測定用區域252對應於圖3所示之切割線51及測定用區域52。
另，以下，於無需特別區分晶片區域241-1及晶片區域241-2之情形時，亦簡稱為晶片區域241。
感測器晶圓231具有包含Si之矽基板261、及積層於矽基板261之包含複數層之配線層262，且於該等矽基板261與配線層262之間，設置有由氧化膜形成之絕緣層263。
又，DRAM晶圓232具有包含Si等之矽基板264、與積層於矽基板264之包含複數層之配線層265。進而，邏輯晶圓233具有包含Si等之矽基板266、與積層於矽基板266之包含複數層之配線層267。
於該例中，於感測器晶圓231之配線層262之測定用區域252之部分，形成有包含Al之測定焊墊271，且藉由設置於感測器晶圓231之開口部272將測定焊墊271之部分予以開口。
該測定焊墊271對應於圖3所示之測定焊墊62。測定焊墊271藉由包含通孔或電極等之Cu之配線273，而與於DRAM晶圓232之配線層265之測定用區域252之部分所設之Al之配線或焊墊電性連接。
又，感測器晶圓231之切割線251之部分中，不僅矽基板261之部分，亦將配線層262之大部分藉由蝕刻等去除，而形成較深之槽274。
該槽274之部分係於切割時被切削之部分，如箭頭A22所示般，於槽274之部分中，與圖3之箭頭A12所示之例同樣將Si完全去除。另，於箭頭A22所示之圖中，左斜方向之斜線部分之區域亦表示Si之區域。
於將半導體晶圓藉由切割而單片化之情形時，半導體晶圓之厚度越厚，越難以切割。因此，於半導體晶圓221中，藉由於切割線251形成較深之槽274，薄化切割線251部分之厚度，成為可更簡單地進行單片化之構成。
進而於感測器晶圓231之配線層262之晶片區域241之部分中，於切割線251或測定用區域252之邊界附近之部分藉由Cu或Al形成有保護環275及保護環276。
於DRAM晶圓232中，於配線層265之測定用區域252之部分形成有包含Al之配線或焊墊等之Al圖案277，且該Al圖案277藉由Cu之配線273與測定焊墊271連接。
又，於DRAM晶圓232中，亦於配線層265之晶片區域241之部分中，於切割線251或測定用區域252之邊界附近之部分藉由Al形成有保護環278及保護環279。
於邏輯晶圓233中，於配線層267之測定用區域252之部分，形成 有Al之測定焊墊280，且於該測定焊墊280之正下方，為了測定焊墊280部分之強度補強而設置有整體較厚之包含Cu之Cu圖案281。於該例中，於晶片區域241之特性測定(檢查)中使用之測定焊墊280或測定焊墊271等之測定焊墊全部配置於相同線上、即測定用區域252。
進而，於配線層267之測定用區域252部分之Cu圖案281正下方，設置有用於強度補強之Cu之焊墊等之Cu圖案282。
於配線層267中，形成有該Cu圖案282之層成為包含SiOC等之低介電常數絕緣膜(Low-K)之配線層。另，於該例中，於DRAM晶圓232，未設置包含SiOC等之低介電常數絕緣膜(Low-K)之配線層，DRAM晶圓232之配線層265僅由設置有Al之配線之層構成。尤其是，於配線層265之切割線251之部分，連Al之虛擬配線亦未配置。但，由於Al不產生成長之碎屑，故亦可於配線層265之切割線251之部分配置Al之虛擬配線。
又，於配線層267之切割線251之部分、更詳細而言與形成有Cu圖案282之層相同之層，形成有Cu之被覆率較低之Cu圖案283。
Cu圖案283亦與圖3所示之Cu圖案124之情形相同，以被覆率為約30%以下等，較設置有Cu圖案282之部分、即測定用區域252部分等之其他區域之Cu圖案之被覆率更低之方式形成。
進而於邏輯晶圓233中，亦於配線層267之晶片區域241之部分中，於切割線251或測定用區域252之邊界附近之部分藉由Cu或Al形成有保護環284及保護環285。
藉由將半導體晶圓221設為如以上之構成，可更簡單地提高固體攝像裝置之製造時之良率。
即，於半導體晶圓221中，於切割線251與晶片區域241之間設置測定用區域252，且於該測定用區域252配置測定焊墊271或測定焊墊280等之檢查用焊墊。又，設為於切割線251之整體層或半整體層亦未 配置Cu之虛設配線，且將設置於切割線251之部分之Cu圖案283之被覆率設為低於測定用區域252等之其他區域之Cu圖案之被覆率。
藉此，可消除切割線251之階差、或減小Cu之體積而防止碎屑，從而提高固體攝像裝置之良率。而且，藉由於感測器晶圓231之切割線251部分形成槽274，進而可易於進行切割加工。
又，藉由使切割線251之Cu之體積減少，可於進行雷射燒蝕切割時，使Cu矽化物之產生減少，從而提高固體攝像裝置之良率。
進而，藉由於切割加工前去除感測器晶圓231之切割線251之部分之Si，可防止Cu矽化物之產生，從而提升固體攝像裝置之良率，且獲得更高品質之固體攝像裝置。又，於進行雷射燒蝕切割之情形時，可更簡單且迅速地加工。
〈關於固體攝像裝置之製造〉
接著，參照圖6及圖7，對如圖5所示般將3個半導體晶圓接合而成為最終1個半導體晶圓之情形時之固體攝像裝置之製造進行說明。另，於圖6及圖7中，對相互對應之部分標註同一符號，且適當省略其說明。
製造固體攝像裝置之製造裝置係首先如圖6之箭頭W21所示般，製造DRAM晶圓321與邏輯晶圓322。
即，製造裝置於矽基板331藉由積層形成包含1或複數層之配線層332，並將包含該等矽基板331與配線層332之1個晶圓設為作為記憶體發揮功能之DRAM晶圓321。
此處，DRAM晶圓321、矽基板331、及配線層332分別對應於圖5所示之DRAM晶圓232、矽基板264、及配線層265。
又，製造裝置藉由積層而於矽基板333形成具有配線等之包含1或複數層之配線層334，並將包含該等矽基板333與配線層334之1個晶圓設為邏輯晶圓322。
此處，邏輯晶圓322、矽基板333、及配線層334分別對應於圖5所示之邏輯晶圓233、矽基板266、及配線層267。
接著，製造裝置如箭頭W22所示般將DRAM晶圓321與邏輯晶圓322藉由電漿接合予以接合。於該例中，以DRAM晶圓321之配線層332、與邏輯晶圓322之配線層334對向之方式，接合DRAM晶圓321與邏輯晶圓322。
隨後，製造裝置如箭頭W23所示般加工構成DRAM晶圓321之矽基板331之表面，將矽基板331薄層化。
又，製造裝置如箭頭W24所示般於矽基板341形成包含光電轉換元件等之像素。進而，製造裝置於矽基板341藉由積層形成具有配線等之包含1或複數層之配線層342，並將包含該等矽基板341與配線層342之1個晶圓設為感測器晶圓351。此處，感測器晶圓351、矽基板341、及配線層342分別對應於圖5所示之感測器晶圓231、矽基板261、及配線層262。
然後，製造裝置將如此獲得之感測器晶圓351、與接合有邏輯晶圓322之DRAM晶圓321藉由電漿接合予以接合，作成1個半導體晶圓361。於該例中，以感測器晶圓351之配線層342、與DRAM晶圓321之矽基板331對向之方式，接合感測器晶圓351與DRAM晶圓321。
隨後，製造裝置如圖7之箭頭W25所示般加工構成半導體晶圓361之矽基板341之表面，將矽基板341薄層化。
進而，製造裝置如箭頭W26所示般於半導體晶圓361之對應於晶片區域241之區域，針對每一像素形成構成像素之晶載彩色濾光片371與晶載彩色透鏡372。
然後，製造裝置對感測器晶圓351之切割線之部分進行蝕刻而去除Si，且於感測器晶圓351之測定用區域部分形成開口部，將測定焊墊部分予以開口。藉此，於半導體晶圓361形成晶片區域、測定用區 域、及切割線。
例如，半導體晶圓361之箭頭Q31所示之部分成為劃線區域。於該例中，若將該劃線區域之部分、即區域R31之部分放大，則如箭頭Q32所示般，劃線區域之構造成為與圖5之箭頭A21所示之情形相同之構造。於圖7中，箭頭Q32所示之部分為將半導體晶圓361之區域R31之部分放大顯示之部分。
若以如此方式個獲得一個半導體晶圓361，則藉由切割將該半導體晶圓361單片化，且將其結果獲得之各晶片設為固體攝像裝置。於切割中，如上述般將切割線之部劃分削，並將包含晶片區域與測定用區域之晶片設為固體攝像裝置。此時，根據需要自晶片去除測定用區域之部分。
〈第2實施形態之變化例1〉 〈關於檢查電路之配置〉
另，雖於圖5所示之半導體晶圓221中，亦將對應於圖1所示之檢查電路61之TEG配置於測定用區域252，但於機密上必須藉由切割破壞TEG時，亦可於切割線251形成TEG。
如此之情形下，圖5所示之劃線區域242係例如圖8所示般構成。另，於圖8中，對與圖5之情形對應之部分標註同一符號，且適當省略其說明。
圖8顯示將圖5之箭頭A21所示之半導體晶圓221於圖5中、自上向下方向觀看之圖。
於該例中，於感測器晶圓231之配線層262之測定用區域252之部分，形成有測定焊墊271、及與該測定焊墊271相同之測定焊墊401至測定焊墊403。
又，於DRAM晶圓232之配線層265之切割線251之部分，形成有作為TEG之檢查電路404。且，該檢查電路404、與測定焊墊271及測 定焊墊401至測定焊墊403分別藉由連接配線即配線405-1至配線405-4電性連接。
以下，於無需特別區分配線405-1至配線405-4之情形時，亦簡稱為配線405。
於該例中，各配線405係跨及例如配線層262、矽基板264、及配線層265形成，而成為經由複數層連接檢查電路404、與測定焊墊271及測定焊墊401至測定焊墊403之多層配線。
若如此於切割線251之部分形成檢查電路404，則因於切割時檢查電路404被破壞，故可提高機密性。而且，於該情形時，檢查電路404形成於DRAM 232而非感測器晶圓231，故無需於感測器晶圓231之切割線251之部分形成Si之區域。
〈攝像裝置之構成例〉
進而，本技術可應用於數位靜態照相機或視頻攝像機等攝像裝置、具有攝像功能之攜帶式終端裝置、或於圖像讀取部使用固體攝像裝置之影印機等之於光電轉換部使用固體攝像裝置之所有電子機器。
圖9係顯示作為應用本技術之電子機器之攝像裝置之構成例之圖。
圖9之攝像裝置901具備包含透鏡群等之光學部911、固體攝像裝置(攝像器件)912、及相機信號處理電路即DSP(Digital Signal Processor：數位信號處理器)電路913。且，攝像裝置901亦具備訊框記憶體914、顯示部915、記錄部916、操作部917、及電源部918。DSP電路913、訊框記憶體914、顯示部915、記錄部916、操作部917及電源部918經由匯流排線919而彼此連接。
光學部911取得來自被攝體之入射光(像光)而於固體攝像裝置912之攝像面上成像。固體攝像裝置912將藉由光學部911成像於攝像面上之入射光之光量按像素單位轉換為電性信號且作為像素信號輸出。該 固體攝像裝置912對應於圖2所示之固體攝像裝置71等之上述固體攝像裝置。
顯示部915例如包含液晶面板或有機EL(electro luminescence：電致發光)面板等之面板型顯示裝置，顯示以固體攝像裝置912拍攝之動態圖像或靜態圖像。記錄部916以固體攝像裝置912拍攝之動態圖像或靜態圖像記錄於錄影帶或DVD(Digital Versatile Disk：數位多功能光碟)等記錄媒體。
操作部917於使用者之操作之下，對攝像裝置901具有之各種功能發出操作指令。電源部918對該等供給對象適當供給成為DSP電路913、訊框記憶體914、顯示部915、記錄部916及操作部917之動作電源之各種電源。
再者，於上述之實施形態中，列舉應用於矩陣狀地配置將與可見光之光量相應之信號電荷作為物理量而測定之像素而成之COMS影像感測器之情形為例予以說明。然而，本技術並非限定於對CMOS影像感測器之應用，可應用於固體攝像元件全體。
<固體攝像裝置之使用例>
圖10係顯示使用上述之固體攝像裝置(影像感測器)之使用例之圖。
上述之固體攝像裝置例如可於如以下般感測可見光、紅外光、紫外光、X射線等光之各種例中使用。
．數位相機、或附相機功能之攜帶式機器等之拍攝供欣賞用之圖像之裝置。
．為了自動停止等安全駕駛、或辨識駕駛者之狀態等，而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等之供交通用之裝置。
．為了拍攝使用者之姿勢而進行遵從該姿勢之機器操作，而供用於TV、冰箱、空調等家電之裝置。
．內視鏡、或利用紅外光之受光進行血管攝影之裝置等之供醫療或保健用之裝置。
．防盜用途之監視相機、或人物認證用途之相機等之供保全用之裝置。
．拍攝皮膚之皮膚測定器、或拍攝頭皮之顯微鏡等之供美容用之裝置。
．適於運動用途等之運動相機或穿戴式相機等之供運動用之裝置。
．用於監視農田或作物之狀態之照相機等之供農業用之裝置。
另，本技術之實施形態並非限定於上述之實施形態者，可於不脫離本技術之要旨之範圍內進行各種變更。
此外，本技術亦可設為以下構成。
[1]一種固體攝像裝置，其包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。
[2]如[1]之固體攝像裝置，其中：於上述測定用區域，進而設置有連接用於測定上述特性之檢查電路與上述測定焊墊之連接配線。
[3] 如[2]之固體攝像裝置，其中：於上述測定用區域，進而設置有上述檢查電路。
[4]一種製造方法，其係固體攝像裝置之製造方法，該固體攝像裝置包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；且該製造方法包含下述步驟：於半導體晶圓形成有包含上述晶片區域及上述測定用區域之複數個區域，及劃分上述複數個區域之切割線；及進行對上述切割線之切割加工，將上述半導體晶圓單片化成包含上述晶片區域及上述測定用區域之上述固體攝像裝置。
[5]如[4]之製造方法，其中：上述半導體晶圓包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓；且於去除上述感測器晶圓之上述切割線部分之矽之後，進行上述切割加工。
[6]如[4]或[5]之製造方法，其中：於上述測定用區域，進而設置有用於測定上述特性之檢查電路。
[7]如[5]之製造方法，其中： 於上述其他晶圓之上述切割線部分，進而設置有用於測定上述特性之檢查電路。
[8]如[4]至[7]中任一項之製造方法，其中：上述切割線之銅之被覆率低於與上述切割線不同之區域之銅之被覆率。
[9]一種半導體晶圓，其包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；及切割線，其劃分包含上述晶片區域及上述測定用區域之複數個區域。
[10]如[9]之半導體晶圓，其中：上述半導體晶圓包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓；且上述感測器晶圓之上述切割線部分成為經去除矽之狀態。
[11]如[9]或[10]之半導體晶圓，其中：於上述測定用區域，進而設置有用於測定上述特性之檢查電路。
[12]如[10]之半導體晶圓，其中： 於上述其他晶圓之上述切割線部分，進而設置有用於測定上述特性之檢查電路。
[13]如[9]至[12]中任一項之半導體晶圓，其中：上述切割線之銅之被覆率低於與上述切割線不同之區域之銅之被覆率。
[14]一種電子機器，其包含固體攝像裝置，該固體攝像裝置包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊。

Claims (8)

  1. 一種固體攝像裝置之製造方法，該固體攝像裝置包含：晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；及測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；且該製造方法包含下述步驟：於半導體晶圓形成有包含上述晶片區域及上述測定用區域之複數個區域，及劃分上述複數個區域之切割線；及進行對上述切割線之切割加工，將上述半導體晶圓單片化成包含上述晶片區域及上述測定用區域之上述固體攝像裝置；其中於上述切割線設置Cu圖案，上述切割線之銅之被覆率低於與上述切割線不同之區域之銅之被覆率。
  2. 如請求項1之製造方法，其中：上述半導體晶圓包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓；且於去除上述感測器晶圓之上述切割線部分之矽之後，進行上述切割加工。
  3. 如請求項1之製造方法，其中：於上述測定用區域，進而設置有用於測定上述特性之檢查電路。
  4. 如請求項2之製造方法，其中：於上述其他晶圓之上述切割線部分，進而設置有用於測定上述特性之檢查電路。
  5. 一種半導體晶圓，其包含： 晶片區域，其設置有複數個像素、及用於驅動上述像素之元件；測定用區域，其與上述晶片區域鄰接而設置，且未設置上述像素之驅動所需之元件及配線，而設置有用於測定上述晶片區域特性之測定焊墊；及切割線，其劃分包含上述晶片區域及上述測定用區域之複數個區域；其中於上述切割線設置Cu圖案，上述切割線之銅之被覆率低於與上述切割線不同之區域之銅之被覆率。
  6. 如請求項5之半導體晶圓，其中：上述半導體晶圓包含設置有上述像素之感測器晶圓、及與上述感測器晶圓不同之1個或複數個其他晶圓；且上述感測器晶圓之上述切割線部分成為經去除矽之狀態。
  7. 如請求項5之半導體晶圓，其中：於上述測定用區域，進而設置有用於測定上述特性之檢查電路。
  8. 如請求項6之半導體晶圓，其中：於上述其他晶圓之上述切割線部分，進而設置有用於測定上述特性之檢查電路。
TW105105012A 2015-03-11 2016-02-19 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device TWI655753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015048487 2015-03-11
JP2015-048487 2015-03-11

Publications (2)

Publication Number Publication Date
TW201701455A TW201701455A (zh) 2017-01-01
TWI655753B true TWI655753B (zh) 2019-04-01

Family

ID=56880089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105012A TWI655753B (zh) 2015-03-11 2016-02-19 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device

Country Status (6)

Country Link
US (1) US10991743B2 (zh)
JP (1) JPWO2016143553A1 (zh)
KR (1) KR102534320B1 (zh)
CN (1) CN107251225B (zh)
TW (1) TWI655753B (zh)
WO (1) WO2016143553A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7097773B2 (ja) * 2018-07-26 2022-07-08 キヤノン株式会社 固体撮像装置、基板および撮像システム
KR102378837B1 (ko) 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
JP7555697B2 (ja) 2018-12-14 2024-09-25 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法
KR102639431B1 (ko) * 2019-04-15 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 이종 메모리를 갖는 통합 반도체 디바이스 및 이를 형성하는 방법
US11735487B2 (en) * 2019-10-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
JP2021190536A (ja) * 2020-05-28 2021-12-13 キオクシア株式会社 半導体ウェハ、半導体チップおよびダイシング方法
JP2022089275A (ja) * 2020-12-04 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、製造方法
CN113690155B (zh) * 2021-10-27 2022-02-11 成都嘉纳海威科技有限责任公司 一种单片微波集成电路隔离环设计以及芯片筛测方法
JP2023174137A (ja) * 2022-05-27 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置
JP2024127035A (ja) * 2023-03-08 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176140A (ja) * 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
JP2006202865A (ja) * 2005-01-19 2006-08-03 Sony Corp 固体撮像装置および固体撮像装置の製造方法
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
TW201347153A (zh) * 2012-03-16 2013-11-16 Sony Corp 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
US20150048352A1 (en) * 2012-03-30 2015-02-19 Fujifilm Corporation Wafer for forming imaging element, method for manufacturing solid-state imaging element, and imaging element chip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354949B2 (ja) * 1991-08-08 2002-12-09 富士通株式会社 半導体装置及びその製造方法
JP2002093868A (ja) * 2000-09-20 2002-03-29 Nec Corp 半導体装置
JP2004047535A (ja) * 2002-07-09 2004-02-12 Mitsubishi Electric Corp 半導体装置用ウエハ及び半導体装置
KR100991954B1 (ko) * 2003-04-30 2010-11-04 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 픽셀 특성 평가용 테스트 패턴 및 그 모듈
KR101000600B1 (ko) * 2003-04-30 2010-12-10 크로스텍 캐피탈, 엘엘씨 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법
JP4472650B2 (ja) * 2006-02-27 2010-06-02 シャープ株式会社 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
JP4274576B2 (ja) * 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP2013105919A (ja) * 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法
US8952497B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers
JP6362482B2 (ja) * 2014-08-28 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176140A (ja) * 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
JP2006202865A (ja) * 2005-01-19 2006-08-03 Sony Corp 固体撮像装置および固体撮像装置の製造方法
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
TW201347153A (zh) * 2012-03-16 2013-11-16 Sony Corp 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
US20150048352A1 (en) * 2012-03-30 2015-02-19 Fujifilm Corporation Wafer for forming imaging element, method for manufacturing solid-state imaging element, and imaging element chip

Also Published As

Publication number Publication date
JPWO2016143553A1 (ja) 2017-12-21
WO2016143553A1 (ja) 2016-09-15
US10991743B2 (en) 2021-04-27
CN107251225B (zh) 2021-12-14
US20180240832A1 (en) 2018-08-23
KR102534320B1 (ko) 2023-05-19
CN107251225A (zh) 2017-10-13
TW201701455A (zh) 2017-01-01
KR20170122176A (ko) 2017-11-03

Similar Documents

Publication Publication Date Title
TWI655753B (zh) Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device
US11437423B2 (en) Image sensor, manufacturing method, and electronic device
US20180166490A1 (en) Imaging device, manufacturing method, and electronic device
JP6295983B2 (ja) 半導体装置およびその製造方法、並びに電子機器
US11004806B2 (en) Semiconductor device, manufacturing method of semiconductor device, integrated substrate, and electronic device
WO2016129409A1 (ja) 撮像素子、製造方法、および電子機器
JP7562419B2 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
US20180205866A1 (en) Pinhole camera, electronic apparatus and manufacturing method
US12119366B2 (en) Solid state imaging device, solid state imaging device manufacturing method, and electronic apparatus
US11929380B2 (en) Solid-state image-capturing element having floation diffusion and hollow regions
US10403675B2 (en) Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
US20230139201A1 (en) Imaging element and method for manufacturing imaging element
US11594564B2 (en) Solid-state imaging element, manufacturing method, and electronic apparatus
US12125860B2 (en) Image sensor, method of manufacturing the same, and electronic apparatus
WO2018008389A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2022107621A1 (ja) 固体撮像素子、製造方法、および電子機器
US20220384515A1 (en) Imaging element and imaging device
JP5970696B2 (ja) 電子デバイスの製造方法、電子デバイス
JP2016076616A (ja) 半導体装置、製造装置、製造方法