JP2022089275A - 撮像装置、電子機器、製造方法 - Google Patents

撮像装置、電子機器、製造方法 Download PDF

Info

Publication number
JP2022089275A
JP2022089275A JP2020201544A JP2020201544A JP2022089275A JP 2022089275 A JP2022089275 A JP 2022089275A JP 2020201544 A JP2020201544 A JP 2020201544A JP 2020201544 A JP2020201544 A JP 2020201544A JP 2022089275 A JP2022089275 A JP 2022089275A
Authority
JP
Japan
Prior art keywords
image pickup
semiconductor chip
logic circuit
wafer
pickup apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020201544A
Other languages
English (en)
Inventor
智弘 大久保
Tomohiro Okubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020201544A priority Critical patent/JP2022089275A/ja
Priority to US18/254,425 priority patent/US20240006450A1/en
Priority to PCT/JP2021/042527 priority patent/WO2022118670A1/ja
Publication of JP2022089275A publication Critical patent/JP2022089275A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】所望のタイミングで、チップを評価できるようにする。【解決手段】第１の半導体チップと、第１の半導体チップに積層されている第２の半導体チップとを備え、第１の半導体チップの側面の少なくとも１面と、第２の半導体チップの側面の少なくとも１面は、同一面にある。第１の半導体チップは、リング状の第１の構造物を内包し、第２の半導体チップは、第１の半導体チップ上の、第１の構造物を跨ぐ位置に配置されている。本技術は、例えば複数の半導体チップが積層された撮像装置に適用できる。【選択図】図１４

Description

本技術は撮像装置、電子機器、製造方法に関し、例えば、複数のチップを含む撮像装置に適用して好適な撮像装置、電子機器、製造方法に関する。
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。また、近年、固体撮像素子の小型化および高機能化が進められており、積層型のCMOSイメージセンサが広く採用されている。
例えば、撮像装置の構成を小型化するための技術として、固体撮像素子と、信号処理回路やメモリ回路などの回路とをウェハの状態で接合するWoW（Wafer on Wafer）により積層する技術が提案されている（例えば、特許文献１参照）。
特開２０１４－０９９５８２号公報
しかしながら、WoWの場合、積層するウェハのチップが同じサイズであれば良いが、ウェハに構成される各チップサイズが違うと、サイズを一番大きなチップサイズに合わせなければならず、回路毎の理収が悪くなりコストアップとなる可能性があった。
そこで、ウェハから良品チップをピックアップして他のウェハ上に移載するCoW（Chip on Wafer）が提案されている。CoWではチップとウェハの接続前に良品選別を行うため、それぞれに良品選別用のテストパターンが配置されている。このテストパターンは、ダイシングされる領域に配置され、ウェハからチップが個片化されるときに、ダイシングされる。
CoWによりウェハ上にチップを接合した後にも、チップ側のテストパターンを評価したいという要望があるが、テストパターンは、ウェハに積層される前にダイシングされているため、そのような要望に答えることができない。
本技術は、このような状況に鑑みてなされたものであり、チップをウェハに接合した後にもテストパターンによる評価を行えるようにするものである。
本技術の一側面の撮像装置は、第１の半導体チップと、前記第１の半導体チップに積層されている第２の半導体チップとを備え、前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある撮像装置である。
本技術の一側面の電子機器は、第１の半導体チップと、前記第１の半導体チップに積層されている第２の半導体チップとを備え、前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある撮像装置を備え、前記撮像装置からの信号を処理する処理部を備える電子機器である。
本技術の一側面の製造方法は、第１の半導体チップが形成されているウェハに、第２の半導体チップを移載し、前記第２の半導体チップが積層されている状態で、前記ウェハのダイシングを行う工程を含み、ペレットチェックのための領域が形成されている前記第２の半導体チップが、前記ウェハに移載され、前記ウェハとダイシングされるとき、前記領域もダイシングされる製造方法である。
本技術の一側面の撮像装置においては、第１の半導体チップと、第１の半導体チップに積層されている第２の半導体チップとが備えられ、第１の半導体チップの側面の少なくとも１面と、第２の半導体チップの側面の少なくとも１面は、同一面にある。
本技術の一側面の電子機器においては、前記撮像装置が含まれる構成とされている。
本技術の一側面の製造方法においては、第１の半導体チップが形成されているウェハに、第２の半導体チップが移載され、第２の半導体チップが積層されている状態で、ウェハのダイシングが行われる。ペレットチェックのための領域が形成されている第２の半導体チップが、ウェハに移載され、ウェハとダイシングされるとき、領域もダイシングされる。
なお、撮像装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
CoWについて説明するための図である。 CoWでの撮像装置の製造工程について説明するための図である。 CoWでの撮像装置の製造工程について説明するための図である。 CoWでの撮像装置の製造工程について説明するための図である。 CoWでの撮像装置の製造工程について説明するための図である。 CoWでの撮像装置の製造工程について説明するための図である。 １ＰＣ領域を含むチップ構成について説明するための図である。 CoWについて説明するための図である。 １ＰＣ領域を含むチップ構成について説明するための図である。 第１の実施の形態における撮像装置の構成について説明するための図である。 第１の実施の形態における撮像装置の構成について説明するための図である。 第１の実施の形態における撮像装置の構成について説明するための図である。 第１の実施の形態における撮像装置の構成について説明するための図である。 第１の実施の形態における撮像装置の構成について説明するための図である。 第２の実施の形態における撮像装置の構成について説明するための図である。 第２の実施の形態における撮像装置の構成について説明するための図である。 第２の実施の形態における撮像装置の構成について説明するための図である。 第３の実施の形態における撮像装置の構成について説明するための図である。 第３の実施の形態における撮像装置の構成について説明するための図である。 第３の実施の形態における撮像装置の構成について説明するための図である。 第４の実施の形態における撮像装置の構成について説明するための図である。 第４の実施の形態における撮像装置の構成について説明するための図である。 第４の実施の形態における撮像装置の構成について説明するための図である。 第５の実施の形態における撮像装置の構成について説明するための図である。 第５の実施の形態における撮像装置の構成について説明するための図である。 第５の実施の形態における撮像装置の構成について説明するための図である。 第６の実施の形態における撮像装置の構成について説明するための図である。 第６の実施の形態における撮像装置の構成について説明するための図である。 第６の実施の形態における撮像装置の構成について説明するための図である。 第７の実施の形態における撮像装置の構成について説明するための図である。 第７の実施の形態における撮像装置の構成について説明するための図である。 第７の実施の形態における撮像装置の構成について説明するための図である。 第８の実施の形態における撮像装置の構成について説明するための図である。 第８の実施の形態における撮像装置の構成について説明するための図である。 第８の実施の形態における撮像装置の構成について説明するための図である。 電子機器の一例を示す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
＜撮像装置の製造について＞
本技術を適用した撮像装置を製造する際に適用されるCoW（Chip on Wafer）技術について説明する。CoWは、ロジック基板の良品チップをピックアップしてセンサ基板に接合する技術である。
図１は、ウェハ１１上の撮像素子２０に、個片化され、良品チップであることが確認されたロジック回路２１とメモリ回路２２が直接形成されるようにした撮像装置の製造方法を説明する図である。
ウェハ１１には、半導体プロセスにより複数の撮像素子２０が形成されている。またウェハ１１に形成された撮像素子２０上には、半導体プロセスによりウェハ１２上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のロジック回路２１と、半導体プロセスによりウェハ１３上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のメモリ回路２２とが選択されて再配置されている。
すなわち、良品チップであることが確認されたロジック回路２１とメモリ回路２２とが、撮像素子２０上に再配置される。この後、ウェハ１２がダイシングされることにより、個片化された撮像装置が生成される。
図２乃至６を参照し、CoW技術により撮像装置を製造する際の工程について説明する。図２乃至６では、撮像素子２０にロジック回路２１が再配置され、撮像装置が生成される場合を例に挙げて説明する。
図２に示すように、ウェハ１１上の撮像素子２０に、電気的な検査が行われた後、良品であることが確認されたロジック回路２１が移載されることで、図３に示すような状態になる。
図２，図３では、ロジック回路２１－１が、撮像装置６１－１となる撮像素子２０－１上に移載され、ロジック回路２２－２が、撮像装置６１－２となる撮像素子２０―２上に移載される例を示している。以下の説明において、ロジック回路２１－１、ロジック回路２１－２を個々に区別する必要がない場合、単にロジック回路２１と記述する。他の部分も同様に記述する。
図３に示した状態は、ロジック回路２１の端子４１と、ウェハ１１における撮像素子２０の端子３１とが適切に対向する位置となるように位置合わせがなされ、CuCu接合により接続された状態である。
ロジック回路２１には、端子４１の他に、ガードリング４２も形成されている。このガードリング４２は、ウェハ１２からロジック回路２１がダイシングされることで個片化されるときに、ロジック回路２１内に形成されている素子が、ダイシングによる影響を受けないようにするために設けられている。
次の工程として、図４に示すように、絶縁膜として機能する酸化膜５１が成膜され、再配置されたロジック回路２１が埋め込まれる。成膜された酸化膜５１上に、支持基板５２が接合される。
図５に示すように、位置Ｄ１においてダイシングが施されることにより、撮像装置６１－１と撮像装置６１－２にそれぞれ個片化される。個片化されることで、図６に示したような撮像装置６１が生成される。
撮像装置６１の撮像素子２０の配線層には、ガードリング３２が形成されているが、このガードリング３２は、図５に示したように、位置Ｄ１においてダイシングされるときに、撮像素子２０内に形成されている素子をダイシングによる影響から守るために設けられている。
撮像装置６１は、撮像素子２０にロジック回路２１が積層され、ロジック回路２１が、酸化膜５１に内包された状態で構成されている。
ところで、例えば、ウェハ１２（図１）が形成されたとき、ウェハ１２の状態で、ペレットチェックと称される測定が行われ、良品チップであるか否かが確認される。ペレットチェックは、例えば、ウェハ１２に形成されているロジック回路２１に含まれるトランジスタ等の素子を単体で特性を評価するものである。一般的には、適宜の場所に評価用のトランジスタ等の素子が形成され、そのトランジスタ等の素子の測定が可能なるように形成した測定用電極パッドにプローブ針を当てて特性の測定が行われる。
ペレットチェックのために形成されている領域を、１ＰＣ領域７１とする。この１ＰＣ領域７１は、図７のＡに示すように、ロジック回路２１毎に所定の位置に形成されている。ロジック回路２１が個片化される前、すなわちウェハ１２の状態のときには、図７のＡの上図に示すように、ロジック回路２１毎に１ＰＣ領域７１が、ロジック回路２１の近傍に形成されている。
１ＰＣ領域７１には、例えば、素子を単体で評価するための測定用の電極パッドや、ダミートランジスタなどが配置されている。図７のＡに示した構成では、ロジック回路２１となる領域外に、１ＰＣ領域７１が形成されている。この１ＰＣ領域７１は、個片化されるとき、ダイシングされる領域とされる。よって、図７のＡの下図に示したように、１ＰＣ領域７１がない状態のロジック回路２１がウェハ１１に移載される。
または、図７のＢの上図に示したように、ロジック回路２１となる領域内に１ＰＣ領域７１が形成されているようにすることもできる。この場合、ウェハ１２からロジック回路２１が個片化されるとき、１ＰＣ領域７１を含む状態のロジック回路２１が個片化される。よって、図７のＢの下図に示すように、１ＰＣ領域７１を含むロジック回路２１がウェハ１１に移載される。
図７のＡに示したように、１ＰＣ領域７１をダイシング領域に配置し、ロジック回路２１を個片化するときに切断してから、ウェハ１１に移載する場合、ウェハ１１に搭載した後に、ロジック回路２１の評価が行えないことになる。ロジック回路２１をウェハ１１に搭載した後に、ロジック回路２１の特性が変化する可能性があり、CoW後にも、評価が行えるようにしたいという要望がある。
図７のＢのように、ロジック回路２１内に、１ＰＣ領域７１を形成することで、CoW後にも、ロジック回路２１の特性を評価することはできるが、ロジック回路２１のチップサイズが大きくなり、小型化を阻害される、コストを下げられないといったような課題がある。
チップサイズを大きくすることなく、CoW後にもロジック回路２１の評価を行うことができる撮像装置や、撮像装置の製造方法について、以下に説明する。なお、ここでは、ロジック回路２１を例に挙げて説明したが、メモリ回路２２や、他のチップであっても、同様である。
＜本技術を適用した撮像装置の構成、製造について＞
図８、図９を参照し、本技術を適用したCoW技術について説明を加える。ウェハ１０１には、半導体プロセスにより複数の撮像素子２２０が形成されている。またウェハ１０１に形成された撮像素子２２０上には、半導体プロセスによりウェハ１０２上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のロジック回路２２１と、半導体プロセスによりウェハ１０３上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のメモリ回路２２２とが選択されて再配置されている。
すなわち、良品チップであることが確認されたロジック回路２２１とメモリ回路２２２とが、撮像素子２２０上に再配置される。この後、ウェハ１０１がダイシングされることにより、個片化された撮像装置が生成される。
ここでは、半導体チップが撮像素子２２０、ロジック回路２２１、およびメモリ回路２２２である場合を例に挙げて説明を続けるが、半導体チップは、これらのチップに限定される記載ではない。本技術は、半導体チップを積層する工程を有する装置や、そのような工程により製造される装置に対して適用できる。
ウェハ１０２に形成されるロジック回路２２１は、図９の上図に示すように、１ＰＣ領域７１を含む構成とされる。また、１ＰＣ領域７１を含む状態で、ウェハ１０２からロジック回路２２１は個片化される。個片化された１ＰＣ領域７１を含むロジック回路２２１は、ウェハ１０１の撮像素子２２０上に移載される。１ＰＣ領域７１を含むロジック回路２２１がウェハ１０１に移載されるため、移載後も、ロジック回路２２１の評価を行うことができる。
ロジック回路２２１がウェハ１０１に移載されるとき、ロジック回路２２１に含まれる１ＰＣ領域７１が、ウェハ１０１をダイシングするときのスクライブされる領域と重なる位置に移載される。よって、ウェハ１０１がダイシングされるとき、ロジック回路２２１の１ＰＣ領域７１もダイシングされ、個片化された撮像装置には、１ＰＣ領域７１は含まれない構成となる。よって、チップサイズが大きくなるようなことを防ぎ、撮像装置の小型化を阻害するようなこと防ぐことができる。
図１０乃至１４を参照し、図９を参照して説明したCoW技術により撮像装置を製造する際の工程についてさらに説明を加える。製造される撮像装置を、第１の実施の形態における撮像装置とし、撮像装置２６１ａと記載する。ここでは、ロジック回路２２１がウェハ１０１に移載される場合を例に挙げて説明を行う。
図１０に示すように、ウェハ１０１上の撮像素子２２０に、電気的な検査が行われた後、良品であることが確認されたロジック回路２２１が移載される。この移載されるロジック回路２２１には、１ＰＣ領域７１が含まれる。図１０では、ロジック回路２２１の右側が１ＰＣ領域７１とされている。１ＰＣ領域７１は、ガードリング２４２の外側（図中右側）に設けられている。
ロジック回路２２１のガードリング２４２は、ロジック回路２２１がウェハ１０２から個片化されるときに、ロジック回路２２１内の素子を保護するために設けられている。また、後述するように、ロジック回路２２１は、ウェハ１０１に移載された後、再度ウェハ１０１とともにダイシングされるため、そのときのダイシングからも素子などを守るために、ガードリング２４２は設けられている。
ロジック回路２２１をウェハ１０２から個片化するとき、ウェハ１０２を構成するシリコン（Si）が、ドライエッチングやダイシング等の工程で加工される。この加工時に、シリコン屑やダメージ等により、シリコンに傷が生じたりする可能性が有り、この傷が、伝搬してしまう可能性がある。このようなことを防ぐためにガードリング２４２が、ロジック回路２２１内に設けられている。
ガードリング２４２は、ロジック回路２２１に内包され、リング状に形成された構造物であり、そのリング内に位置する素子などを保護する構成とされている。例えば、図９において点線で示した部分は、ガードリングに該当し、ガードリングは、チップ（ロジック回路２２１など）の周辺部にリング状に形成されている。ガードリング２４２は、例えば、Ａｌ（アルミニウム）などの金属膜や、シリコン酸化膜（SiO2）等の絶縁膜で形成される。ここでは、ガードリング２４２を例に挙げて説明したが、他のガードリング、例えばガードリング２３２等に対しても同様である。
ロジック回路２２１がウェハ１０１に移載されると、図１１に示すような状態になる。図１１では、ロジック回路２２１－１が、撮像装置２６１－１となる撮像素子２２０－１上に移載され、ロジック回路２２１－２が、撮像装置２６１－２となる撮像素子２２０―２上に移載される。
図１１に示した状態は、ロジック回路２２１の端子２４１と、ウェハ１０１における撮像素子２２０の端子２３１とが適切に対向する位置となるように位置合わせがなされ、CuCu接合により接続された状態である。ここで、適切に対向する位置とは、ロジック回路２２１に含まれる１ＰＣ領域７１と、ウェハ１０１のダイシング領域とが重なる位置である。
次の工程として、図１２に示すように、絶縁膜として機能する酸化膜２５１が成膜され、再配置されたロジック回路２２１が埋め込まれる。成膜された酸化膜２５１上に、支持基板２５２が接合される。
図示はしないが、この後、撮像素子２２０側に、ＰＮ接合によるフォトダイオードが形成されたり、カラーフィルタやオンチップレンズが積層されたりすることで、個片化前の撮像装置２６１が生成される。
図１３に示すように、位置Ｄ２においてダイシングが施されることにより、撮像装置２６１－１と撮像装置２６１－２にそれぞれ個片化される。ダイシングされる位置Ｄ２に、１ＰＣ領域７１がウェハ１０１に積層されているため、ウェハ１０１がダイシングされるとき、積層されたロジック回路２２１もダイシングされる。個片化されることで、図１４に示したような撮像装置２６１ａが製造される。
撮像装置２６１ａの撮像素子２２０の配線層には、ガードリング２３２が形成されているが、このガードリング２３２は、図１３に示したように、位置Ｄ２においてダイシングされるときに、撮像素子２２０内に形成されている素子をダイシングによる影響から守るために設けられている。
同様に、ロジック回路２２１に形成されているガードリング２４２は、位置Ｄ２においてダイシングされるときに、ロジック回路２２１内の形成されている素子をダイシングによる影響から守るために設けられている。
図１４に示した撮像装置２６１ａにおいては、ガードリング２３１とガードリング２４１が一直線上になるように接合されている例を示している。ガードリング２３１とガードリング２４２を接合するための端子が備えられた構成を示しているが、この端子の部分もガードリングと称した場合、異なるチップ内にあるガードリング同士が接続された状態になるように、撮像装置２６１ａは構成されている。
このように、ガードリング２３１とガードリング２４２は、積層方向（図中縦方向）において、略同一の位置となるように配置され、接続されている。
ガードリング２３１とガードリング２４２は、積層方向において、異なる位置に位置するように配置されていても良い。第４の実施の形態として後述するように、ガードリングが接続されていない構成とすることもできる。
撮像装置２６１ａは、撮像素子２２０とロジック回路２２１が積層され、ロジック回路２２１の一部は、酸化膜５１に内包され、一部は、酸化膜５１がない状態で構成されている。
図１４に示した撮像装置２６１ａは、撮像素子２２０ａにロジック回路２２１ａが積層された構造とされている。撮像素子２２０ａとロジック回路２２１ａの一面は、ダイシングにより端面が揃えられ、例えばシリコン基板が露出している状態である。なお、シリコン基板が露出した状態ではなく、ダイシング後に、露出している部分に酸化膜を形成するなど、適宜、露出している部分を加工しても良い。
撮像装置２６１ａの側面のうち、少なくとも１面には、撮像素子２２０ａとロジック回路２２１ａの端面（図１４では、図中右側の面）が位置している構成とされている。換言すると、撮像素子２２０aの側面のうち、少なくとも１面と、ロジック回路２２１ａの側面のうちの少なくとも１面は、同一面にあり、この同一面は、撮像装置２６１ａの側面の１面である構成とされている。
ダイシングの仕方、位置によっては、ロジック回路２２１ａに形成されていた１ＰＣ領域７１の配線が残る場合もある。図１４に示したロジック回路２２１ａには、ガードリング２４２の図中左側に、１ＰＣ領域７１内に形成されていた配線の一部が残っている状態を示した。
上記したようにして撮像装置２６１ａを形成することで、撮像素子２２０ａ内に形成されたガードリング２３２を跨ぐような位置に、ロジック回路２２１ａは配置される。
図６に示した撮像装置６１を比較のために再度参照する。図６に示した撮像装置６１は、撮像素子２０内に形成されたガードリング３２上に、ロジック回路２１が跨がる部分はない状態で形成されている。またロジック回路２１は、酸化膜５１に内包され、端面が露出するような位置には配置されていない。
図６に示した撮像装置６１に対して、図１４に示した撮像装置２６１ａは、撮像素子２２０ａ内に形成されたガードリング２３２を跨ぐような位置であり、ガードリング２３２の図中上側に、ロジック回路２２１ａが配置されている。またロジック回路２１の端面は、撮像素子２２０ａの端面と揃っている面を有し、酸化膜２５１外に露出している面がある。
このように、ロジック回路２２１ａの一部に１ＰＣ領域７１を含む状態で個片化し、ウェハ１０１に移載し、その後、ウェハ１０１をダイシングするとき、ロジック回路２２１ａの１ＰＣ領域７１もダイシングすることで生成された撮像装置２６１ａは、上記したような構成を有する。すなわち、生成された撮像装置２６１ａには、１ＰＣ領域７１は含まれていない構成とされる。
上記したような撮像装置２６１ａは、製造工程において、ロジック回路２２１ａは、ウェハ１０２から個片化されるときに１回目のダイシングが行われ、ウェハ１０１に移載された後、ウェハ１０１が個片化されるときに、ウェハ１０１がダイシングされると同時に２回目のダイシングが行われる。このように、ロジック回路２２１ａは、２回のダイシングの対象となり、ダイシングされることで、上記したような撮像装置２６１ａが製造される。
製造された撮像装置２６１ａに含まれるロジック回路２２１ａは、１ＰＣ領域７１を含まないため、ロジック回路２２１ａのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがない撮像装置２６１ａとすることができる。
ロジック回路２２１ａを、ウェハ１０１に移載するとき、ロジック回路２２１ａに１ＰＣ領域７１がある状態で移載するため、移載後にも、ロジック回路２２１ａの評価を行うこともできる。
＜第２の実施の形態における撮像装置＞
図１５乃至図１７を参照し、第２の実施の形態における撮像装置２６１ｂの構成、製造について説明する。図１５乃至図１７において、第１の実施の形態における撮像装置２６１ａと同様の部分には、同一の符号を付し、その説明は適宜省略する。
図１５は、ロジック回路２２１ｂが、ウェハ１０１の撮像素子２２０ａに移載され、酸化膜２５１が成膜され、支持基板２５２が積層された状態を示している。図１５に示した撮像装置２６１ｂの状態は、図１２に示した撮像装置２６１ａの状態に該当する。
以下に説明する実施の形態においては、製造途中の撮像装置２６１の状態として、１つの撮像装置２６１とダイシング領域（１ＰＣ領域７１）を図示して説明するが、図１２を参照して説明した場合と同じく、製造途中においては、ウェハ１０１上に形成されている複数の撮像素子２２０が存在し、その複数の撮像素子２２０上にそれぞれロジック回路２２１が移載されている状態である。
第２の実施の形態における撮像装置２６１ｂのロジック回路２２１ｂの１ＰＣ領域７１ｂには、素子３１１が含まれる点が、第１の実施の形態における撮像装置２６１ａと異なり、他の部分は同一である。
ロジック回路２２１ｂは、良品と判定されたロジック回路２２１ｂであり、１ＰＣ領域７１ｂを含む状態で、ウェハ１０１の撮像素子２２０ａ上に移載された状態である。
ロジック回路２２１ｂの１ＰＣ領域７１ｂには、素子３１１が形成されている。この素子３１１は、例えば、トランジスタなどの素子であり、評価対象とされている素子である。このように、ロジック回路２２１ｂに設けられている１ＰＣ領域７１ｂには、素子３１１が含まれている構成とすることができる。
この素子３１１が含まれる１ＰＣ領域７１ｂは、図１６に示すように、ダイシングが行われる位置Ｄ３に位置し、ウェハ１０１と一緒にダイシングの対象領域とされる。図１６に示すように、位置Ｄ３においてダイシングが施されることにより、ウェハ１０１が個片化され、図１７に示したような撮像装置２６１ｂが製造される。
第２の実施の形態におけるウェハ１０１がダイシングされる前は、ロジック回路２２１ｂに含まれる１ＰＣ領域７１ｂに、素子３１１が含まれる構成とされ、この素子３１１も含めてダイシングが実行される。
第２の実施の形態における撮像装置２６１ｂも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、ロジック回路２２１ｂは、２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｂは、撮像素子２２０ａとロジック回路２２１ｂの端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構造である。
第２の実施の形態における撮像装置２６１ｂも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ａ内のガードリング２３２を跨ぐ位置に、ロジック回路２２１ｂが配置されている。
第２の実施の形態における撮像装置２６１ｂにおいても、ロジック回路２２１ｂのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ｂを、ウェハ１０１に移載するとき、ロジック回路２２１ｂに１ＰＣ領域７１ｂがある状態で移載するため、移載後に、ロジック回路２２１ｂの評価を行うこともできる。
＜第３の実施の形態における撮像装置＞
図１８乃至図２０を参照し、第３の実施の形態における撮像装置２６１ｃの構成、製造について説明する。図１８乃至図２０において、第２の実施の形態における撮像装置２６１ｂと同様の部分には、同一の符号を付し、その説明は適宜省略する。
図１８は、ロジック回路２２１ｃが、ウェハ１０１の撮像素子２２０ｃに移載され、酸化膜２５１が成膜され、支持基板２５２が積層された状態を示している。第３の実施の形態における撮像装置２６１ｃのロジック回路２２１ｃの１ＰＣ領域７１ｃには、素子３１１を、ダイシングのときにダイシングの影響から守るためのガードリング３５１が含まれる点が、第２の実施の形態における撮像装置２６１ｂと異なる。
撮像素子２２０ｃもロジック回路２２１ｃに設けられたガードリング３５１に対応する位置に、ガードリング３５２が形成されている点が、第２の実施の形態における撮像装置２６１ｂと異なる。
図１８に示した撮像装置２６１ｃの状態は、図１５に示した撮像装置２６１ｂの状態に該当する。ロジック回路２２１ｃは、良品と判定されたロジック回路２２１ｃであり、１ＰＣ領域７１ｃを含む状態で、ウェハ１０１の撮像素子２２０ｃ上に移載された状態である。
ロジック回路２２１ｃの１ＰＣ領域７１ｃには、素子３１１とガードリング３５１が形成されている。この素子３１１を１回目のダイシング時の影響から保護するためにガードリング３５１が形成されている。１回目のダイシングとは、ウェハ１０２から個片化して、ロジック回路２２１ｃを生成するときに行われるダイシングのことである。
このように、ロジック回路２２１ｃに設けられている１ＰＣ領域７１ｃに、素子３１１とガードリング３５１が含まれる構成としても良い。
なお、図１８に示した撮像装置２６１ｃの構成例においては、撮像素子２２０ｃにもガードリング３５２が形成されている例を示したが、ガードリング３５２は、１日目のダイシング時には、ダイシングされる領域ではないため、換言すれば、ロジック回路２２１ｂが個片化されて生成されるときのダイシングには関係がないため、設けない構成とすることも可能である。
上述した実施の形態においては、１ＰＣ領域７１（ダイシング領域）にも端子を構成し、端子同士を接続する構成を示したが、ダイシング領域には端子を形成しない構成としてもよい。端子を構成し、端子同士を接続することで、ロジック回路２２１と撮像素子２２０の接続を強固のものとすることができるという利点は得られる。
素子３１１とガードリング３５１が含まれる１ＰＣ領域７１ｃは、図１９に示すように、ダイシングが行われる位置Ｄ４に位置し、ウェハ１０１がダイシングされるときに、ウェハ１０１と一緒にダイシングの対象領域とされる。図１９に示すように、位置Ｄ４においてダイシングが施されることにより、ウェハ１０１が個片化され、図２０に示したような撮像装置２６１ｃが生成される。
第３の実施の形態における撮像装置２６１ｃは、ウェハ１０１が個片化される前は、ロジック回路２２１ｃに含まれる１ＰＣ領域７１ｃに、素子３１１とガードリング３５１が含まれる構成とされ、この素子３１１とガードリング３５１も含めてダイシングが実行される。
第３の実施の形態における撮像装置２６１ｃも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、ロジック回路２２１ｃは、２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｃは、撮像素子２２０ｃとロジック回路２２１ｃの端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構造である。
第３の実施の形態における撮像装置２６１ｃも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ｃ内のガードリング２３２を跨ぐ位置に、ロジック回路２２１ｃが配置されている。
第３の実施の形態における撮像装置２６１ｃにおいても、ロジック回路２２１ｃのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ｃを、ウェハ１０１に移載するとき、ロジック回路２２１ｃに１ＰＣ領域７１ｃがある状態で移載するため、移載後に、ロジック回路２２１ｃの評価を行うこともできる。
＜第４の実施の形態における撮像装置＞
図２１乃至図２３を参照し、第４の実施の形態における撮像装置２６１ｄの構成、製造について説明する。図２１乃至図２３において、第１の実施の形態における撮像装置２６１ａと同様の部分には、同一の符号を付し、その説明は適宜省略する。
図２１は、ロジック回路２２１ｄが、ウェハ１０１の撮像素子２２０ｄに移載され、酸化膜２５１が成膜され、支持基板２５２が積層された状態を示している。
第４の実施の形態における撮像装置２６１ｄのロジック回路２２１ｄのガードリング２４２ｄは、第１の実施の形態における撮像装置２６１ａのロジック回路２２１ａのガードリング２４２（ガードリング２４２ａとする）よりも短く形成されている点が異なる。
第４の実施の形態における撮像装置２６１ｄの撮像素子２２０ｄのガードリング２３２ｄは、第１の実施の形態における撮像装置２６１ａの撮像素子２２０ａのガードリング２３２（ガードリング２３２ａとする）よりも短く形成されている点が異なる。
第４の実施の形態における撮像装置２６１ｄは、ロジック回路２２１ｄ内に形成されているガードリング２４２ｄと、撮像素子２２０ｄ内に形成されているガードリング２３２ｄを接続しないように形成されている点、換言すれば、ガードリング２４２ｄとガードリング２３２ｄは、所定の間隔を有して配置されている点が、第１乃至第３の実施の形態と異なる。なお、第１乃至第３の実施の形態においても、ガードリング２３２とガードリング２３４が接続されない構成とすることも可能である。
例えば、ロジック回路２２１のウェルと撮像素子２２０のウェルを同電位とする構成の場合、第１の実施の形態の撮像装置２６１ａのように、ガードリング２３２ａとガードリング２４２ａが接続されている構成とする。一方で、ロジック回路２２１のウェルと撮像素子２２０のウェルを異なる電位とする構成の場合、第４の実施の形態の撮像装置２６１ｄのように、ガードリング２３２ｄとガードリング２４２ｄが接続されない構成とする。
図２１に示した撮像装置２６１ｄの状態は、図１２に示した撮像装置２６１ａの状態に該当する。ロジック回路２２１ｄは、良品と判定されたロジック回路２２１ｄであり、１ＰＣ領域７１ｄを含む状態で、ウェハ１０１の撮像素子２２０ｄ上に移載された状態である。
１ＰＣ領域７１ｄは、図２２に示すように、ダイシングが行われる位置Ｄ５に位置し、ウェハ１０１がダイシングされるときに、ウェハ１０１と一緒にダイシングの対象領域とされる。図２２に示すように、位置Ｄ５においてダイシングが施されることにより、ウェハ１０１が個片化され、図２３に示したような撮像装置２６１ｄが生成される。
第４の実施の形態における撮像装置２６１ｄは、ウェハ１０１が個片化される前は、ロジック回路２２１ｄに１ＰＣ領域７１ｄが含まれる構成とされ、この１ＰＣ領域７１ｄも含めてダイシングされる。
第４の実施の形態における撮像装置２６１ｄも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、ロジック回路２２１ｄは、２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｄは、撮像素子２２０ｄとロジック回路２２１ｄの端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構造である。
第４の実施の形態における撮像装置２６１ｄも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ｄ内のガードリング２３２ｄを跨ぐ位置に、ロジック回路２２１ｄが配置されている。
第４の実施の形態における撮像装置２６１ｄにおいても、ロジック回路２２１ｄのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ｄを、ウェハ１０１に移載するとき、ロジック回路２２１ｄに１ＰＣ領域７１ｄがある状態で移載するため、移載後に、ロジック回路２２１ｄの評価を行うこともできる。
＜第５の実施の形態における撮像装置＞
図２４乃至図２６を参照し、第５の実施の形態における撮像装置２６１ｅの構成、製造について説明する。図２４乃至図２６において、第３の実施の形態における撮像装置２６１ｃと同様の部分には、同一の符号を付し、その説明は適宜省略する。
図２４は、ロジック回路２２１ｃとチップ４００が、ウェハの状態で積層され、個片化された後、その個片化され、積層されているロジック回路２２１ｃとチップ４００が、ウェハ１０１の撮像素子２２０ｃに移載され、酸化膜２５１が成膜され、支持基板２５２が積層された状態を示している。第５の実施の形態における撮像装置２６１ｅは、第３の実施の形態における撮像装置２６１ｃの構成に、さらにチップ４００が積層された構成とされている点が異なり、他の点は同様である。
チップ４００は、例えば、メモリ回路２２２とすることができる。図２４では、撮像素子２２０ｃ上にロジック回路２２１ｃが積層され、ロジック回路２２１ｃ上にチップ４００（例えばメモリ回路２２２）が積層されている場合を示したが、撮像素子２２０ｃ上にチップ４００（例えばメモリ回路２２２）が積層され、チップ４００上にロジック回路２２１ｃが積層されている構成でも良い。
チップ４００は、ロジック回路２２１ｃと同じく、ロジック回路２２１ｃ上に移載されたときには、１ＰＣ領域７１ｅを含んだ構成とされている。図２４に示したチップ４００の１ＰＣ領域７１ｅには、素子４１１が配置されている。この素子４１１を、ダイシングのときにダイシングの影響から守るためのガードリング４１２も、１ＰＣ領域７１ｅには形成されている。チップ４００の１ＰＣ領域７１ｅ内の素子４１１の図中左側には、ガードリング４１３が形成されている。
チップ４００には、複数の配線４１４も形成されている。複数の配線４１４のうちの少なくとも１つの配線４１４は、配線４１５を介して、ロジック回路２２１ｃ内の配線４１６と接続されている。
ここでは、チップ４００に含まれる１ＰＣ領域７１ｅは、ロジック回路２２１ｃに含まれる１ＰＣ領域７１ｃと同様の構成を有している場合を示したが、１ＰＣ領域７１ｅと１ＰＣ領域７１ｃは、異なる構成であっても良い。
素子４１１とガードリング４１２が含まれる１ＰＣ領域７１ｅは、図２５に示すように、ダイシングが行われる位置Ｄ６に位置し、ウェハ１０１がダイシングされるとき、ウェハ１０１と一緒にダイシングの対象領域とされる。図２５に示すように、位置Ｄ６においてダイシングが施されることにより、ウェハ１０１が個片化され、図２６に示したような撮像装置２６１ｅが生成される。
第５の実施の形態における撮像装置２６１ｅは、ウェハ１０１が個片化される前は、ロジック回路２２１ｃに含まれる１ＰＣ領域７１ｃに、素子３１１とガードリング３５１が含まれる構成とされ、ダイシングされるとき、この素子３１１とガードリング３５１も含めてダイシングが実行される。
第５の実施の形態における撮像装置２６１ｅは、ウェハ１０１が個片化される前は、チップ４００に含まれる１ＰＣ領域７１ｅに、素子４１１とガードリング４１２が含まれる構成とされ、ダイシングがされるとき、この素子４１１とガードリング４１２も含めてダイシングが実行される。
第５の実施の形態における撮像装置２６１ｅも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、ロジック回路２２１ｅとチップ４００は、それぞれ２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｅは、撮像素子２２０ｃ、ロジック回路２２１ｃ、およびチップ４００の端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構造である。
第５の実施の形態における撮像装置２６１ｅも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ｃ内のガードリング２３２を跨ぐ位置に、ロジック回路２２１ｃが配置されている。チップ４００も、撮像素子２２０ｃ内のガードリング２３２を跨ぐ位置に配置されている。
第５の実施の形態における撮像装置２６１ｅにおいても、ロジック回路２２１ｃやチップ４００のサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ｃやチップ４００を、ウェハ１０１に移載するとき、ロジック回路２２１ｃに１ＰＣ領域７１ｃがある状態で移載するため、また、チップ４００に１ＰＣ領域７１ｅがある状態で移載するため、移載後に、ロジック回路２２１ｃやチップ４００の評価を行うこともできる。
＜第６の実施の形態における撮像装置＞
図２７乃至図２９を参照し、第６の実施の形態における撮像装置２６１ｆの構成、製造について説明する。図２７乃至図２９において、第５の実施の形態における撮像装置２６１ｅと同様の部分には、同一の符号を付し、その説明は適宜省略する。
図２７に示した撮像装置２６１ｆは、図２４に示した撮像装置２６１ｅの２層目に配置されているロジック回路２２１ｃをチップではなく、ウェハで積層した構成とされている点が異なり、他の点は同様である。
図２７に示した撮像装置２６１ｆは、WoW（Wafer on Wafer）技術により、ウェハ１０１の撮像素子２２０ｃと、ウェハ５０１のチップ５１１が接合される。ウェハ同士が接合された後、そのチップ５１１の上にチップ４００が、CoW技術により接合される。WoW技術は、ウェハの状態で接合して積層する技術である。
ウェハ５０１のチップ５１１は、例えば、ロジック回路２２１やメモリ回路２２２とすることができる。そのようなチップ５１１が複数形成されているウェハ５０１と撮像素子２２０ｃが、WoW技術によりウェハの状態で接合され、積層構造とされる。その後、ウェハから個片化されたチップ４００が移載される。
このように、撮像装置２６１ｆは、WoW技術とCoW技術を用いて製造されるようにすることも可能である。
チップ５１１は、１ＰＣ領域７１ｆを含む構成である。１ＰＣ領域７１ｆは、素子５２１とガードリング５２２を含む構成とされている。素子５２１とガードリング５２２が含まれる１ＰＣ領域７１ｆは、図２８に示すように、ダイシングが行われる位置Ｄ７に位置し、ウェハ１０１とウェハ５０１がダイシングされるとき、ウェハ１０１と一緒にダイシングの対象領域とされる。
チップ４００も、１ＰＣ領域７１ｅを含む状態で、ウェハ５０１上に移載され、１ＰＣ領域７１ｅは、ダイシングが行われる位置Ｄ７に位置するように移載される。１ＰＣ領域７１ｅも、ウェハ１０１とウェハ５０１がダイシングされるとき、ウェハ１０１とウェハ５０１とともに、ダイシングの対象領域とされる。
図２８に示すように、位置Ｄ７においてダイシングが施されることにより、ウェハ１０１とウェハ５０１が積層されたウェハが個片化され、図２９に示したような撮像装置２６１ｆが生成される。
撮像装置２６１ｆの撮像素子２２０ｆとチップ５１１は、ウェハ１０１とウェハ５０１が積層された後にダイシングされるため、同程度の大きさのチップが積層された構造となっている。撮像素子２２０ｆとチップ５１１に対して、チップ４００は小さいチップであり、そのようなチップ４００が積層された構造に撮像装置２６１ｆはなっている。
撮像装置２６１ｆは、同程度の大きさのチップが積層され、さらに小さいチップが積層された構造となっている点が、他の実施の形態における撮像装置２６１と異なる。
第６の実施の形態における撮像装置２６１ｆは、ウェハが個片化される前は、ウェハ５０１のチップ５１１に含まれる１ＰＣ領域７１ｆに、素子５２１とガードリング５２２が含まれる構成とされ、ダイシング時には、この素子５２１とガードリング５２２も含めてダイシングが実行される。
第５の実施の形態における撮像装置２６１ｆは、ウェハが個片化される前は、チップ４００に含まれる１ＰＣ領域７１ｄに、素子４１１とガードリング４１２が含まれる構成とされ、ダイシング時には、この素子４１１とガードリング４１２も含めてダイシングが実行される。
第６の実施の形態における撮像装置２６１ｆも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、チップ４００は、２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｆの状態では、撮像素子２２０ｃ、チップ５１１、およびチップ４００の端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構成とされている。
第６の実施の形態における撮像装置２６１ｆも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ｅ内のガードリング２３２を跨ぐ位置に、チップ４００が配置されている。チップ５１１は、ウェハ５０１の状態でウェハ１０１と積層されているため、チップ５１１も、撮像素子２２０ｃ内のガードリング２３２を跨ぐ位置に配置されている。
第６の実施の形態における撮像装置２６１ｆにおいても、チップ４００やチップ５１１のサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。
ウェハ５０１とウェハ１０１を積層するとき、ウェハ５０１に１ＰＣ領域７１ｆがある状態で積層するため、ウェハ５０１に形成されているチップ５１１を、積層後でも評価を行うこともできる。
同様に、チップ４００を、ウェハ５０１に移載するとき、チップ４００に１ＰＣ領域７１ｅがある状態で移載するため、移載後に、チップ４００の評価を行うこともできる。
＜第７の実施の形態における撮像装置＞
図３０乃至図３２を参照し、第７の実施の形態における撮像装置２６１ｇの構成、製造について説明する。第７の実施の形態における撮像装置２６１ｇは、バンプによりロジック回路２２１と撮像素子２２０が接続される点が、他の実施の形態と異なる。
図３０に示した状態は、ウェハ１０１に形成された撮像素子２２０ｇに、ウェハ１０２から個片化されたロジック回路２２１ｇが移載された状態を示している。撮像素子２２０ｇには、端子２３１ｇが形成され、ロジック回路２２１ｇには、端子２４１ｇが形成されている。端子２３１ｇと端子２４１ｇにバンプ６１１が形成され、撮像素子２２０ｇとロジック回路２２１ｇが接続される。バンプ６１１が形成されている部分、換言すれば、撮像素子２２０ｇとロジック回路２２１ｇとの間（隙間）には、アンダーフィル６２２が充填されている。
ロジック回路２２１ｇは、１ＰＣ領域７１ｇを含む状態でウェハ１０２から個片化され、ウェハ１０１の撮像素子２２０ｇ上に移載される。１ＰＣ領域７１ｇには、素子３１１ｇが設けられている。この素子３１１ｇが含まれる１ＰＣ領域７１ｇは、図３１に示すように、ダイシングが行われる位置Ｄ８に位置し、ウェハ１０１がダイシングされるとき、ウェハ１０１と一緒にダイシングされる領域とされる。図３１に示すように、位置Ｄ８においてダイシングが施されることにより、ウェハ１０１が個片化され、図３２に示したような撮像装置２６１ｇが製造される。
図３０乃至３２に示した撮像装置２６１ｇは、酸化膜２５１や支持基板２５２がない構造を示した。このように、酸化膜２５１や支持基板２５２がない構造の撮像装置２６１ｇであっても良いし、図示はしていないが、酸化膜２５１や支持基板２５２が備えられている撮像装置２６１ｇであっても良い。
第７の実施の形態における撮像装置２６１ｇは、ウェハ１０１が個片化される前は、ロジック回路２２１ｇに１ＰＣ領域７１ｇが含まれ、その１ＰＣ領域７１ｇに、素子３１１ｇが含まれる構成とされ、ウェハ１０１がダイシングされるとき、この素子３１１ｇも含めた１ＰＣ領域７１ｇもダイシングされる。
第７の実施の形態における撮像装置２６１ｇも、第１の実施の形態における撮像装置２６１ａと同じく、製造時に、ロジック回路２２１ｇは、２回のダイシングの対象とされる。２回目のダイシングが行われた後の状態、すなわち撮像装置２１６ｇは、撮像素子２２０ｇとロジック回路２２１ｇの端面が揃い、シリコン基板や配線の一部が、その端面に露出しているような構成とされている。
第７の実施の形態における撮像装置２６１ｇも、第１の実施の形態における撮像装置２６１ａと同じく、撮像素子２２０ｇ内のガードリング２３２ｇを跨ぐ位置に、ロジック回路２２１ｇが配置されている。
第７の実施の形態における撮像装置２６１ｇにおいても、ロジック回路２２１ｇのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ｇを、ウェハ１０１に移載するとき、ロジック回路２２１ｇに１ＰＣ領域７１ｇがある状態で移載するため、移載後に、ロジック回路２２１ｇの評価を行うこともできる。
＜第８の実施の形態における撮像装置＞
図３３乃至図３５を参照し、第８の実施の形態における撮像装置２６１ｈの構成、製造について説明する。
第１乃至第７の実施の形態においては、ウェハ１０１にロジック回路２２１を移載する例を挙げて説明した。第８の実施の形態は、ウェハ１０１にロジック回路２２１とメモリ回路２２２を移載する点が、第１乃至第７の実施の形態と異なる。第１の実施の形態における撮像装置２６１ａと、同様の部分には同様の符号を付し、その説明は適宜省略する。
図３３に示すように、ウェハ１０１上の撮像素子２２０ｈに、電気的な検査が行われた後、良品であることが確認されたロジック回路２２１ａが移載される。この移載されるロジック回路２２１ａには、１ＰＣ領域７１ａが含まれている。同様に、ウェハ１０１上の撮像素子２２０ｈに、電気的な検査が行われた後、良品であることが確認されたメモリ回路２２２ｈが移載される。この移載されるメモリ回路２２２ｈには、１ＰＣ領域７１ｈが含まれている。
メモリ回路２２２ｈのガードリング７１１は、メモリ回路２２２ｈがウェハ１０３から個片化されるときに、メモリ回路２２２ｈ内の素子を保護するために設けられている。図３３に示した例では、撮像素子２２０ｇには、メモリ回路２２２ｇが移載される領域であり、メモリ回路２２２ｇのガードリング７１１に対応する位置に、ガードリング７２１が形成されている。
ロジック回路２２１ａとメモリ回路２２２ｈがそれぞれウェハ１０１に移載されると、図３３に示すような状態になる。図３３では、ロジック回路２２１ａ－１とメモリ回路２２２ｈ－１が、撮像装置２６１ｈ－１となる撮像素子２２０ｈ－１上に移載され、ロジック回路２２１ａ－２とメモリ回路２２２ｈ－２が、撮像装置２６１ｈ－２となる撮像素子２２０ｈ―２上に移載される。以下の説明において、メモリ回路２２２ｈ－１、メモリ回路２２２ｈ－２を個々に区別する必要がない場合、単にメモリ回路２２２ｈと記述する。
図３４に示すように、位置Ｄ９においてダイシングが施されることにより、撮像装置２６１ｈ－１と撮像装置２６１ｈ－２にそれぞれ個片化される。個片化されることで、図３５に示したような撮像装置２６１ｈが生成される。
ダイシングされる位置Ｄ９に、１ＰＣ領域７１ａと１ＰＣ領域７１ｈがウェハ１０１に積層されているため、ウェハ１０１がダイシングされるとき、積層されたロジック回路２２１ａの１ＰＣ領域７１ａとメモリ回路２２２ｈの１ＰＣ領域７１ｈもダイシングされる。
撮像装置２６１ｈは、撮像素子２２０ｈ上に、ロジック回路２２１ａとメモリ回路２２２ｈがそれぞれ積層され、ロジック回路２２１ａとメモリ回路２２２ｈの一部はそれぞれ酸化膜５１に内包され、一部は、酸化膜５１がない状態で構成されている。
図３５に示した撮像装置２６１ｈは、撮像素子２２０ｈにロジック回路２２１ａが積層された構造とされている。撮像素子２２０ｈとロジック回路２２１ａの一面（図３５では右側の面）は、ダイシングにより端面が揃えられ、例えばシリコン基板が露出している状態である。
図３５に示した撮像装置２６１ｈは、撮像素子２２０ｈにメモリ回路２２２ｈも積層された構造とされている。撮像素子２２０ｈとメモリ回路２２２ｈの一面は、ダイシングにより端面が揃えられ、例えばシリコン基板が露出している状態である。
図３５に示した撮像装置２６１ｈの側面のうち、少なくとも２面は、上記したように、撮像素子２２０ｈとロジック回路２２１ａの端面が揃えられた面と、撮像素子２２０ｈとメモリ回路２２１ｈの端面が揃えられた面となっている。
ダイシングの仕方、位置によっては、ロジック回路２２１ａに形成されていた１ＰＣ領域７１ａの配線が残っていたり、メモリ回路２２２ｈに形成されていた１ＰＣ領域７１ｈの配線が残っていたりする。
上記したように撮像装置２６１ｈを形成することで、撮像素子２２０ｈ内に形成されたガードリング２３２を跨ぐように、ロジック回路２２１ａは配置され、撮像素子２２０ｈ内に形成されたガードリング７２１を跨ぐように、メモリ回路２２２ｈは配置される。
第８の実施の形態における撮像装置２６１ｈにおいても、ロジック回路２２１ａやメモリ回路２２２ｈのサイズが大きくなるようなことを防ぎ、小型化することを阻害することがないようにすることができる。また、ロジック回路２２１ａを、ウェハ１０１に移載するとき、ロジック回路２２１ａに１ＰＣ領域７１ａがある状態で移載するため、移載後に、ロジック回路２２１ａの評価を行うこともできる。同様にメモリ回路２２１ｈを、ウェハ１０１に移載するとき、メモリ回路２２１ｈに１ＰＣ領域７１ｈがある状態で移載するため、移載後に、メモリ回路２２２ｈの評価を行うこともできる。
上述した第１乃至第８の実施の形態は、適宜組み合わせて実施することが可能であり、組み合わせた実施の形態も、本技術の適用範囲内である。
＜電子機器への適用例＞
上述した撮像装置は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図３６は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。図３６に示される撮像装置１００１は、光学系１００２、シャッタ装置１００３、撮像素子１００４、駆動回路１００５、信号処理回路１００６、モニタ１００７、およびメモリ１００８を備えて構成され、静止画像および動画像を撮像可能である。
光学系１００２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を撮像素子１００４に導き、撮像素子１００４の受光面に結像させる。
シャッタ装置１００３は、光学系１００２および撮像素子１００４の間に配置され、駆動回路１００５の制御に従って、撮像素子１００４への光照射期間および遮光期間を制御する。
撮像素子１００４は、上述した撮像素子を含むパッケージにより構成される。撮像素子１００４は、光学系１００２およびシャッタ装置１００３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。撮像素子１００４に蓄積された信号電荷は、駆動回路１００５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路１００５は、撮像素子１００４の転送動作、および、シャッタ装置１００３のシャッタ動作を制御する駆動信号を出力して、撮像素子１００４およびシャッタ装置１００３を駆動する。
信号処理回路１００６は、撮像素子１００４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１００６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１００７に供給されて表示されたり、メモリ１００８に供給されて記憶（記録）されたりする。
このように構成されている撮像装置１００１においても、光学系１００２、および撮像素子１００４に、上述した撮像装置２６１ａ乃至２６１ｈのいずれかを適用することができる。
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図３７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図３７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図３８は、図３７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図４０は、撮像部１２０３１の設置位置の例を示す図である。
図４０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図４０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
第１の半導体チップと、
前記第１の半導体チップに積層されている第２の半導体チップと
を備え、
前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある
撮像装置。
（２）
前記第１の半導体チップは、リング状の第１の構造物を内包し、
前記第２の半導体チップは、前記第１の半導体チップ上の、前記第１の構造物を跨ぐ位置に配置されている
前記（１）に記載の撮像装置。
（３）
前記第２の半導体チップは、リング状の第２の構造物を内包し、
前記第１の構造物と前記第２の構造物は、積層方向において略同一の位置に配置されている
前記（２）に記載の撮像装置。
（４）
前記第１の構造物と前記第２の構造物は、ガードリングである
前記（３）に記載の撮像装置。
（５）
前記第１の構造物と前記第２の構造物は、接続されている
前記（３）または（４）に記載の撮像装置。
（６）
前記第１の構造物と前記第２の構造物は、所定の間隔を有して配置されている
前記（３）または（４）に記載の撮像装置。
（７）
前記第１の半導体チップと前記第２の半導体チップは、バンプで接続されている
前記（１）乃至（６）のいずれかに記載の撮像装置。
（８）
前記第２の半導体チップ上に、さらに第３の半導体チップが積層されている
前記（１）乃至（７）のいずれかに記載の撮像装置。
（９）
前記第１の半導体チップ上に、さらに第３の半導体チップが積層されている
前記（１）乃至（７）のいずれかに記載の撮像装置。
（１０）
前記第１の半導体チップと前記第２の半導体チップは、同程度の大きさであり、
第３の半導体チップは、前記第１の半導体チップよりも小さい
前記（８）に記載の撮像装置。
（１１）
前記第１の半導体チップは、撮像素子が形成されているチップであり、
前記第２の半導体チップは、ロジック回路またはメモリ回路が形成されているチップである
前記（１）乃至（１０）のいずれかに記載の撮像装置。
（１２）
前記同一面にある前記第１の半導体チップの第１の面と前記第２の半導体チップの第２の面は、ダイシング時の端面である
前記（１）乃至（１１）のいずれかに記載の撮像装置。
（１３）
前記第２の面は、ペレットチェックのための領域内にある
前記（１２）に記載の撮像装置。
（１４）
前記第２の面には、ペレットチェックのための領域内にある素子の一部がある
前記（１２）に記載の撮像装置。
（１５）
第１の半導体チップと、
前記第１の半導体チップに積層されている第２の半導体チップと
を備え、
前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある
撮像装置を備え、
前記撮像装置からの信号を処理する処理部を備える
電子機器。
（１６）
第１の半導体チップが形成されているウェハに、第２の半導体チップを移載し、
前記第２の半導体チップが積層されている状態で、前記ウェハのダイシングを行う
工程を含み、
ペレットチェックのための領域が形成されている前記第２の半導体チップが、前記ウェハに移載され、
前記ウェハとダイシングされるとき、前記領域もダイシングされる
製造方法。
１０１，１０２，１０３ ウェハ， ２２０ 撮像素子， ２２１ ロジック回路， ２３１ 端子， ２３２ ガードリング， ２４１ 端子， ２４２ ガードリング， ２５１ 酸化膜， ２５２ 支持基板， ２６１ 撮像装置， ３１１ 素子， ３５１，３５２ ガードリング， ４００ チップ， ４１１ 素子， ４１２，４１３ ガードリング， ４１４，４１５，４１６ 配線， ５０１ ウェハ， ５１１ チップ， ５２１ 素子， ５２２ ガードリング， ６１１ バンプ， ６２２ アンダーフィル， ７１１，７２１ ガードリング

Claims (16)

  1. 第１の半導体チップと、
    前記第１の半導体チップに積層されている第２の半導体チップと
    を備え、
    前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある
    撮像装置。
  2. 前記第１の半導体チップは、リング状の第１の構造物を内包し、
    前記第２の半導体チップは、前記第１の半導体チップ上の、前記第１の構造物を跨ぐ位置に配置されている
    請求項１に記載の撮像装置。
  3. 前記第２の半導体チップは、リング状の第２の構造物を内包し、
    前記第１の構造物と前記第２の構造物は、積層方向において略同一の位置に配置されている
    請求項２に記載の撮像装置。
  4. 前記第１の構造物と前記第２の構造物は、ガードリングである
    請求項３に記載の撮像装置。
  5. 前記第１の構造物と前記第２の構造物は、接続されている
    請求項３に記載の撮像装置。
  6. 前記第１の構造物と前記第２の構造物は、所定の間隔を有して配置されている
    請求項３に記載の撮像装置。
  7. 前記第１の半導体チップと前記第２の半導体チップは、バンプで接続されている
    請求項１に記載の撮像装置。
  8. 前記第２の半導体チップ上に、さらに第３の半導体チップが積層されている
    請求項１に記載の撮像装置。
  9. 前記第１の半導体チップ上に、さらに第３の半導体チップが積層されている
    請求項１に記載の撮像装置。
  10. 前記第１の半導体チップと前記第２の半導体チップは、同程度の大きさであり、
    第３の半導体チップは、前記第１の半導体チップよりも小さい
    請求項８に記載の撮像装置。
  11. 前記第１の半導体チップは、撮像素子が形成されているチップであり、
    前記第２の半導体チップは、ロジック回路またはメモリ回路が形成されているチップである
    請求項１に記載の撮像装置。
  12. 前記同一面にある前記第１の半導体チップの第１の面と前記第２の半導体チップの第２の面は、ダイシング時の端面である
    請求項１に記載の撮像装置。
  13. 前記第２の面は、ペレットチェックのための領域内にある
    請求項１２に記載の撮像装置。
  14. 前記第２の面には、ペレットチェックのための領域内にある素子の一部がある
    請求項１２に記載の撮像装置。
  15. 第１の半導体チップと、
    前記第１の半導体チップに積層されている第２の半導体チップと
    を備え、
    前記第１の半導体チップの側面の少なくとも１面と、前記第２の半導体チップの側面の少なくとも１面は、同一面にある
    撮像装置を備え、
    前記撮像装置からの信号を処理する処理部を備える
    電子機器。
  16. 第１の半導体チップが形成されているウェハに、第２の半導体チップを移載し、
    前記第２の半導体チップが積層されている状態で、前記ウェハのダイシングを行う
    工程を含み、
    ペレットチェックのための領域が形成されている前記第２の半導体チップが、前記ウェハに移載され、
    前記ウェハとダイシングされるとき、前記領域もダイシングされる
    製造方法。
JP2020201544A 2020-12-04 2020-12-04 撮像装置、電子機器、製造方法 Pending JP2022089275A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020201544A JP2022089275A (ja) 2020-12-04 2020-12-04 撮像装置、電子機器、製造方法
US18/254,425 US20240006450A1 (en) 2020-12-04 2021-11-19 Imaging device, electronic device, and manufacturing method
PCT/JP2021/042527 WO2022118670A1 (ja) 2020-12-04 2021-11-19 撮像装置、電子機器、製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020201544A JP2022089275A (ja) 2020-12-04 2020-12-04 撮像装置、電子機器、製造方法

Publications (1)

Publication Number Publication Date
JP2022089275A true JP2022089275A (ja) 2022-06-16

Family

ID=81853546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020201544A Pending JP2022089275A (ja) 2020-12-04 2020-12-04 撮像装置、電子機器、製造方法

Country Status (3)

Country Link
US (1) US20240006450A1 (ja)
JP (1) JP2022089275A (ja)
WO (1) WO2022118670A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024195725A1 (ja) * 2023-03-17 2024-09-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP2013089871A (ja) * 2011-10-20 2013-05-13 Sony Corp 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
TWI655753B (zh) * 2015-03-11 2019-04-01 日商新力股份有限公司 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器

Also Published As

Publication number Publication date
US20240006450A1 (en) 2024-01-04
WO2022118670A1 (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
JP2019047237A (ja) 撮像装置、および電子機器、並びに撮像装置の製造方法
WO2018135261A1 (ja) 固体撮像素子、電子装置、および、固体撮像素子の製造方法
US12087796B2 (en) Imaging device
WO2018142856A1 (ja) 電子部品、カメラモジュール
WO2020246323A1 (ja) 撮像装置
WO2021193266A1 (ja) 固体撮像装置
WO2021186907A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
WO2022118670A1 (ja) 撮像装置、電子機器、製造方法
WO2020195564A1 (ja) 撮像装置
WO2020100709A1 (ja) 固体撮像装置及び電子機器
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP7422676B2 (ja) 撮像装置
JP2019029979A (ja) 半導体装置、電子機器、製造方法
JP7504802B2 (ja) 固体撮像素子、固体撮像装置及び電子機器
CN115997288A (zh) 半导体器件、其制造方法和电子设备
US20230048188A1 (en) Light-receiving device
US20240178079A1 (en) Semiconductor device
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
WO2020116088A1 (ja) 半導体装置および撮像装置
WO2020017205A1 (ja) 撮像素子および電子機器
JP2019220499A (ja) 撮像装置