KR20170122176A - 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기 - Google Patents

고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기 Download PDF

Info

Publication number
KR20170122176A
KR20170122176A KR1020177018904A KR20177018904A KR20170122176A KR 20170122176 A KR20170122176 A KR 20170122176A KR 1020177018904 A KR1020177018904 A KR 1020177018904A KR 20177018904 A KR20177018904 A KR 20177018904A KR 20170122176 A KR20170122176 A KR 20170122176A
Authority
KR
South Korea
Prior art keywords
region
measurement
wafer
chip
dicing line
Prior art date
Application number
KR1020177018904A
Other languages
English (en)
Other versions
KR102534320B1 (ko
Inventor
토시아키 이와후치
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20170122176A publication Critical patent/KR20170122176A/ko
Application granted granted Critical
Publication of KR102534320B1 publication Critical patent/KR102534320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N5/369—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은, 수율을 향상시킬 수 있도록 하는 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기에 관한 것이다. 반도체 웨이퍼에는, 고체 촬상 장치를 구성하는 화소 등이 형성되는 칩 영역과, 스크라이브 영역이 형성되어 있다. 스크라이브 영역에는, 칩 영역의 특성을 측정하기 위한 검사 회로와 측정 패드가 형성된 측정용 영역과, 반도체 웨이퍼의 개편화시에 절삭되는 다이싱 라인이 마련되고, 측정용 영역은, 다이싱 라인과 칩 영역과의 사이에 위치하도록 되어 있다. 본 기술은, 고체 촬상 장치에 적용할 수 있다.

Description

고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기{SOLID-STATE IMAGE CAPTURE APPARATUS AND MANUFACTURING METHOD, SEMICONDUCTOR WAFER, AND ELECTRONIC DEVICE}
본 기술은 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기에 관한 것으로, 특히, 수율을 향상시킬 수 있도록 한 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기에 관한 것이다.
예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 장치의 제조시에는, 반도체 웨이퍼 내에 고체 촬상 장치인 칩이 적층에 의해 복수 형성된 후, 반도체 웨이퍼가 다이싱에 의해 개편화된다.
이와 같은 칩의 특성을 측정하여 양부 판정을 행하기 위해, 반도체 웨이퍼가 개편화되지 않은 상태에서, 검사 회로를 이용하여 칩의 특성을 측정하는 기술이 알려져 있다.
예를 들면, 각 칩의 회로 블록에 공급하는 특성 측정용의 신호를 생성하거나, 그 신호를 칩의 회로 블록에 공급하여 특성을 측정하거나 하는 검사 회로나, 검사 회로에 접속되는 패드를 반도체 웨이퍼의 스크라이브 영역상에 형성하는 기술이 제안되어 있다(예를 들면, 특허문헌 1 참조).
일본 특개2002-176140호 공보
그렇지만 상술한 기술에서는, 고체 촬상 장치의 제조시의 수율을 향상시키는 것은 곤란하였다.
예를 들면 스크라이브 영역에 검사 회로에 접속하는 검사용의 패드를 형성하면, 그 패드 부분에 단차가 생겨 버린다. 또한, 검사용의 패드 바로 아래에는, 강도 보강을 위해 Global의 두꺼운 Cu(구리)의 패턴이나, 기타의 Cu 패턴을 마련할 필요가 있다.
이 경우, 예를 들면 블레이드 다이싱에 의해 스크라이브 영역을 절단하려고 하면, 패드의 단차부분에서 치핑(chipping)(이빠짐(missing))이 생기거나, Cu 패턴의 부분에서 다이싱 블레이드가 눈막힘(clogging)이 생겨 치핑이 생기거나 한다. 이와 같은 치핑이 생기면, 고체 촬상 장치의 회로 등이 파손되어 버리는 일도 있어서, 수율이 저하되어 버린다.
또한, 예를 들면 상술한 기술에서는, 스크라이브 영역상에 검사 회로를 형성하기 위해, 스크라이브 영역 표층에 Si(실리콘)의 층이 존재하게 된다. 따라서 예를 들면 레이저 어브레이전 다이싱(ablation dicing)에 의해 스크라이브 영역을 절단하는 경우, 레이저 가공시에 스크라이브 영역에서 Si와, Cu 패턴의 Cu가 용융하여 Cu실리사이드가 되어 버린다.
이와 같이 하여 생기는 Cu실리사이드는, 상온에서도 반응이 진행되어 상태가 변화하는 성장을 하여, 더스트의 원인이 되어 버린다. 그러면, 더스트에 의해 고체 촬상 장치의 화소 결함이 발생하여 버려, 수율이 저하되어 버리게 된다. 특히, 반도체 웨이퍼의 화소가 형성되는 층에서의 스크라이브 영역의 부분에 Si가 있으면, 화소 결함이 발생하기 쉬워진다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, 고체 촬상 장치의 제조시의 수율을 향상시킬 수 있도록 하는 것이다.
본 기술의 제1의 측면의 고체 촬상 장치는, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비한다.
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로와 상기 측정 패드를 접속하는 접속 배선을 또한 마련할 수 있다.
상기 측정용 영역에는, 상기 검사 회로를 또한 마련할 수 있다.
본 기술의 제1의 측면의 제조 방법은, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비하는 고체 촬상 장치의 제조 방법으로서, 반도체 웨이퍼에 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역과, 상기 복수의 영역을 구획하는 다이싱 라인을 형성하고, 상기 다이싱 라인에 대한 다이싱 가공을 행하여, 상기 반도체 웨이퍼를 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 상기 고체 촬상 장치로 개편화하는 스텝을 포함한다.
상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지도록 하고, 상기 센서 웨이퍼에서의 상기 다이싱 라인 부분의 실리콘이 제거된 후, 상기 다이싱 가공이 행하여지도록 할 수 있다.
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로를 또한 마련할 수 있다.
상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로를 또한 마련할 수 있다.
상기 다이싱 라인에서의 구리의 피복률을, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 할 수 있다.
본 기술의 제1의 측면에서는, 고체 촬상 장치에, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역이 마련된다.
본 기술의 제2의 측면의 반도체 웨이퍼는, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역과, 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역을 구획하는 다이싱 라인을 구비한다.
상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지도록 하고, 상기 센서 웨이퍼에서의 상기 다이싱 라인 부분을 실리콘이 제거된 상태로 할 수 있다.
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로를 또한 마련할 수 있다.
상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로를 또한 마련할 수 있다.
상기 다이싱 라인에서의 구리의 피복률을, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 할 수 있다.
본 기술의 제2의 측면에서는, 반도체 웨이퍼에, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역과, 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역을 구획하는 다이싱 라인이 마련된다.
본 기술의 제3의 측면의 전자 기기는, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 갖는 고체 촬상 장치를 구비한다.
본 기술의 제3의 측면에서는, 고체 촬상 장치에, 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과, 상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역이 마련된다.
본 기술의 제1의 측면 내지 제3의 측면에 의하면, 수율을 향상시킬 수 있다.
도 1은 반도체 웨이퍼의 구성례를 도시하는 도면.
도 2는 반도체 웨이퍼의 개편화에 관해 설명하는 도면.
도 3은 스크라이브 영역의 단면을 도시하는 도면.
도 4는 고체 촬상 장치의 제조 공정에 관해 설명하는 도면.
도 5는 스크라이브 영역의 단면을 도시하는 도면.
도 6은 고체 촬상 장치의 제조 공정에 관해 설명하는 도면.
도 7은 고체 촬상 장치의 제조 공정에 관해 설명하는 도면.
도 8은 검사 회로의 배치에 관해 설명하는 도면.
도 9는 촬상 장치의 구성례를 도시하는 도면.
도 10은 고체 촬상 장치를 사용하는 사용례를 도시하는 도면.
이하, 도면을 참조하여, 본 기술을 적용한 실시의 형태에 관해 설명한다.
<제1의 실시의 형태>
<반도체 웨이퍼의 구성례>
도 1은, 본 기술을 적용한 반도체 웨이퍼의 한 실시의 형태의 구성례를 도시하는 도면이다. 또한, 보다 상세하게는, 도 1에는, 반도체 웨이퍼의 일부분만이 도시되어 있다.
도 1에 도시하는 반도체 웨이퍼(11)에는, 적층에 의해 고체 촬상 장치를 구성하는 화소 회로나 배선 등이 형성되는 칩 영역(21-1) 내지 칩 영역(21-6)이 마련되어 있다. 그리고, 그들의 칩 영역(21-1) 내지 칩 영역(21-6) 사이의 영역이 스크라이브 영역(22)으로 되어 있다. 또한, 이하, 칩 영역(21-1) 내지 칩 영역(21-6)을 특히 구별할 필요가 없는 경우, 단지 칩 영역(21)이라고도 칭하기로 한다.
예를 들면 칩 영역(21-5)은, 입사한 광을 수광하여 광전 변환하는 화소가 행렬형상으로 배치되어 있는 화소 영역(31)과, 그 화소 영역(31)을 둘러싸는 주변 영역(32)으로 이루어진다.
화소 영역(31)에는, 광전 변환 소자나 트랜지스터 등의 화소 구동용의 소자로 이루어지는 화소 회로가 형성되어 있고, 주변 영역(32)에는 도시하지 않은 배선이나, 외부와의 전기적인 접속을 가능하게 하는 패드(41-1) 내지 패드(41-6) 등의 패드가 마련되어 있다. 이하, 패드(41-1) 내지 패드(41-6)를 특히 구별할 필요가 없는 경우, 단지 패드(41)라고도 칭한다.
또한, 스크라이브 영역(22)에는, 다이싱 가공할 때에 절단(절삭)되는 영역인 다이싱 라인(51)과, 검사 회로나 그 검사 회로에 전기적으로 접속된 검사용의 측정 패드가 형성된 측정용 영역(52)이 마련되어 있다.
다이싱 라인(51)은, 반도체 웨이퍼(11)에 복수 형성된, 개편화 후에 고체 촬상 장치가 되는 칩 영역(21) 및 측정용 영역(52)으로 이루어지는 영역을 구획하는 영역이다.
또한, 측정용 영역(52)은, 고체 촬상 장치의 구동, 즉 칩 영역(21)에 마련된 화소의 구동에 필요한 소자나 배선은 마련되지 않고, 검사 회로나 측정 패드 등, 칩 영역(21)의 특성을 측정하기 위한 회로나 부재만이 마련된 영역이다.
예를 들면, 칩 영역(21-5)의 도면 중, 상측 및 좌측에서는, 칩 영역(21-5)과 다이싱 라인(51)과의 사이에, 칩 영역(21-5)에 인접하여 측정용 영역(52)이 마련되어 있다. 또한, 칩 영역(21-5)의 도면 중, 좌측에 인접하는 측정용 영역(52) 부분에는, 검사 회로(61)와, 측정 패드(62-1) 내지 측정 패드(62-6)가 마련되어 있다.
여기서, 검사 회로(61)는, TEG(Test Element Group)라고 불리는 회로이고, 칩 영역(21)의 막두께를 모니터하거나, 칩 영역(21)에 형성된 회로나 배선 등의 저항치 등, 칩 영역(21)의 기본적인 특성치를 측정하거나 하기 위한 회로이다. 이 예에서는, 검사 회로(61)는, 배선에 의해 측정 패드(62-1) 내지 측정 패드(62-6)와 접속되어 있다. 또한, 이하, 측정 패드(62-1) 내지 측정 패드(62-6)를 특히 구별할 필요가 없는 경우, 단지 측정 패드(62)라고도 칭하기로 한다.
칩 영역(21-5)의 소정의 특성치의 측정시에는, 예를 들면 프로브(탐침)로 측정 패드(62)와 패드(41)를 전기적으로 접속함으로써, 검사 회로(61)와 칩 영역(21-5)을 전기적으로 접속시켜, 검사 회로(61)를 구동시켜 소망하는 특성의 측정이 행하여진다.
이와 같은 반도체 웨이퍼(11)에서는, 적층에 의해 칩 영역(21)에 화소 회로 등을 형성하면서, 적절히, 검사 회로(61) 등에 의해 특성의 측정이 행하여진다. 그리고, 칩 영역(21)에 화소 회로 등의 필요한 회로나 배선이 형성되면, 그 후, 다이싱이 행하여지고, 반도체 웨이퍼(11)가 칩으로 개편화된다.
이에 의해, 예를 들면 도 2에 도시하는 바와 같이 반도체 웨이퍼(11)로부터 각 칩 영역(21)이 분리된다. 이 예에서는, 예를 들면 개편화(다이싱)에 의해 칩 영역(21-5)과, 측정용 영역(52)에서의 칩 영역(21-5)에 인접하는 부분이 하나의 칩이 되고, 이 칩이 고체 촬상 장치(71)로 되어 있다. 즉, 반도체 웨이퍼(11)에서의 영역(R11) 내의 부분이 고체 촬상 장치(71)가 된다.
여기서, 측정용 영역(52)은, 검사 회로(61)나 측정 패드(62) 등, 칩 영역(21)의 특성의 측정에 필요한 회로나 패드만이 형성되어 있는 영역이고, 고체 촬상 장치(71)의 동작에 필요한 소자나 배선 등은 마련되지 않기 때문에, 개편화 후는 특히 필요가 없는 영역이다. 따라서 개편화가 행하여진 후, 칩으로부터 측정용 영역(52) 부분이 제거되어, 칩 영역(21) 부분만이 최종적인 고체 촬상 장치(71)가 되어도 좋다.
<스크라이브 영역의 단면(斷面)에 관해>
또한, 스크라이브 영역(22)의 단면은, 예를 들면 도 3에 도시하는 바와 같이 되어 있다. 또한, 도 3에서, 도 1에서의 경우와 대응하는 부분에는 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
도 3에서는, 화살표(A11)로 도시되는 도면이 스크라이브 영역(22)의 단면을 나타내고 있고, 화살표(A12)로 도시하는 도면이, 화살표(A11)로 도시하는 도면을 도면 중, 위로부터 아래방향으로 본 때의 도면이다. 즉, 화살표(A12)로 도시하는 도면은, 스크라이브 영역(22)을 도 1에서의 경우와 같은 방향에서 본 때의 도면이다.
화살표(A11)로 도시하는 바와 같이 반도체 웨이퍼(11)는, 센서 웨이퍼(101)와 로직 웨이퍼(102)로 구성되어 있고, 이들의 센서 웨이퍼(101)와 로직 웨이퍼(102)는, 예를 들면 플라즈마 접합 등에 의해 맞붙여져 있다.
여기서, 센서 웨이퍼(101)는, 칩 영역(21)에 광전 변환 소자 등으로 이루어지는 화소가 마련된, 촬상 기능을 실현하는 반도체 웨이퍼이다. 또한, 로직 웨이퍼(102)는, 화소로부터 판독된 화소 신호에 대한 신호 처리 등, 각종의 신호 처리를 행하는 로직 회로가 칩 영역(21)에 형성되는 반도체 웨이퍼이다.
센서 웨이퍼(101)는, Si 등으로 이루어지는 실리콘 기판(111)과, 그 실리콘 기판(111)에 적층된 SiOx(산화규소)로 이루어지는 배선층(112)으로 구성되어 있다.
또한, 로직 웨이퍼(102)는, Si 등으로 이루어지는 실리콘 기판(113), SiOC 등의 저유전율 절연막(Low-K)으로 이루어지는 배선층(114), 및 SiO로 이루어지는 배선층(115)으로 구성되어 있다.
이 예에서는, 배선층(115)의 측정용 영역(52)의 부분에는, Al(알루미늄)으로 이루어지는 측정 패드(62-1)가 형성되어 있고, 센서 웨이퍼(101) 및 로직 웨이퍼(102)에 마련된 개구부(121)에 의해 측정 패드(62-1)의 부분이 개구되어 있다.
또한, 배선층(115)의 측정용 영역(52) 부분에서의 측정 패드(62-1)의 바로 아래에는, 측정 패드(62-1) 부분의 강도 보강을 위해 Global의 두꺼운 Cu로 이루어지는 Cu 패턴(122)이 마련되어 있다. 또한, 배선층(114)의 측정용 영역(52) 부분에서의 Cu 패턴(122) 바로 아래에는, 칩 영역(21)의 특성을 측정하기 위한 Cu의 측정 패드나, 강도 보강을 위한 Cu의 패드 등으로 이루어지는 Cu 패턴(123)이 마련되어 있다.
Cu 패턴(123)은, 어느 정도의 두께나 면적을 갖고 있는데, Cu 패턴(123)의 도면 중, 종방향의 두께는, Cu 패턴(122)의 두께보다 얇게 되어 있다. 즉, 배선층(114)은, 배선층(115)에 형성되는 Cu 패턴(122)의 두께보다도, 보다 얇은 두께의 Cu 패턴(123)이 형성되는 배선층이다.
센서 웨이퍼(101)에서의 다이싱 라인(51)의 부분, 보다 상세하게는 다이싱시에 절삭되는 영역의 부분에서는, 화살표(Q11)로 도시하는 바와 같이, 실리콘 기판(111)을 구성하는 Si가 에칭 등에 의해 완전하게 제거되어 있다. 그 때문에, 센서 웨이퍼(101)에서의 다이싱 라인(51)의 부분에서는, 배선층(112)을 구성하는 SiO가 노출하고 있다.
이 부분을 도면 중, 상측에서 보면, 화살표(A12)로 도시하는 바와 같이, 다이싱 라인(51)의 표면 부분에 Si가 없음을 알 수 있다. 또한, 화살표(A12)로 도시하는 도면에서는, 좌경사 방향의 사선이 그어진 영역이 Si의 영역을 나타내고 있다.
또한, 배선층(112) 및 배선층(115)에서의 다이싱 라인(51)의 부분에는, 다이싱시에 절삭하기 쉽게 하기 위해, 배선이나 패드 등은 마련되지 않는다. 즉, 아무것도 마련되지 않는다.
배선층(114)에서의 다이싱 라인(51)의 부분에는, 얇은 두께의 Cu로 이루어지는 더미의 Cu 패턴(124)이 마련되어 있다. 이 Cu 패턴(124)은, 예를 들면 배선층(114)에서의 피복률이 약 30% 이하 등, Cu 패턴(123)이 마련된 부분, 즉 측정용 영역(52) 부분 등의 다른 부분의 Cu 패턴의 피복률보다도 낮아지도록 형성되어 있다. 여기서, Cu 패턴의 피복률이란, 단위 면적당의 Cu 면적의 비율이다.
또한, 센서 웨이퍼(101)와 로직 웨이퍼(102)에서의 칩 영역(21)의 경계 부근에는, 칩 영역(21)에서의 의도하지 않은 전기 접속(쇼트)을 방지하기 위한 Cu의 가드 링(125) 내지 가드 링(128)이 마련되어 있다.
반도체 웨이퍼(11)는, 이상과 같은 구성으로 함으로써, 보다 간단하게 고체 촬상 장치의 제조시의 수율을 향상시킬 수 있도록 되어 있다.
구체적으로는, 다이싱 라인(51)에 측정 패드(62)를 마련하면, 그 측정 패드(62)의 부분에 단차가 생기거나, 측정 패드(62) 바로 아래에 강도 보강을 위해 Cu 패턴(122)나 Cu 패턴(123)이 배치되거나 하기 때문에, 다이싱을 행할 때에 치핑이 생겨 버린다. 이와 같은 치핑이 발생하면, 경우에 따라서는 고체 촬상 장치의 회로 등이 파손되어, 수율이 저하되어 버린다.
그래서, 반도체 웨이퍼(11)에서는, 다이싱 라인(51)과 칩 영역(21)과의 사이에 측정용 영역(52)을 마련하고, 그 측정용 영역(52)에 측정 패드(62)를 배치하도록 하였다. 환언하면, 다이싱시에 절삭되는 다이싱 라인(51)과, 검사시의 측정에 사용한 측정 패드(62)가 복수 마련된 라인을 다른 라인으로 나눈 스크라이브 구조로 하였다.
이에 의해, 다이싱 라인(51)에 측정 패드(62)나, Cu 패턴(122), Cu 패턴(123) 등을 마련할 필요가 없어진다. 이에 의해, 그들의 측정 패드(62)나 Cu 패턴(122), Cu 패턴(123) 등에 기인하는 치핑의 발생을 방지하고, 고체 촬상 장치의 제조시의 수율을 향상시킬 수 있다.
게다가, Cu 패턴의 두께가 두꺼운 Global층이나 Semi Global층, 즉 배선층(115)에서는, 다이싱 라인(51)의 부분에 Cu의 더미 배선도 배치하지 않는 구성으로 하였다. 더하여, 다이싱 라인(51)에서는 Cu 패턴(124)과 같이, Cu의 피복률이 낮은 Cu 패턴(Cu의 더미 배선)만이 배치되는 구성으로 하였다. 이와 같은 구성으로 함으로써, 다이싱 라인(51)에서의 Cu의 체적을 낮게 억제할 수 있다.
따라서 블레이드 다이싱시에 블레이드의 드레싱 회수를 저감시키고, 또한 다이싱 가공을 간단하게 행할 수 있도록 되기 때문에, 치핑의 발생을 억제할 수 있다. 이때, 다이싱 라인(51)에서 치핑이 생겨도, 다이싱 라인(51)과 칩 영역(21)과의 사이에 측정용 영역(52)이 있고, 칩 영역(21) 경계 부근에는 가드 링도 있기 때문에, 치핑의 발생에 의해 고체 촬상 장치가 파손되어 버리는 일은 없다.
또한, 다이싱 라인(51)에 Cu의 피복률이 낮은 Cu 패턴(124)만을 배치함으로써, 레이저 어브레이전 다이싱이 행하여질 때에, Cu실리사이드의 발생을 저감시킬 수 있다. 이에 의해, 고체 촬상 장치의 수율을 향상시킬 수 있다.
또한, 반도체 웨이퍼(11)에서는, 다이싱 라인(51)상, 보다 상세하게는 화소가 형성되는 센서 웨이퍼(101)의 다이싱 라인(51)의 부분에 있는 Si가, 다이싱 가공 전에 에칭 등에 의해 완전하게 제거된다.
그 때문에, 레이저 어브레이전 다이싱을 행할 때라도, 센서 웨이퍼(101)에서 Cu실리사이드가 발생하는 일도 없다. 이에 의해, Cu실리사이드의 데브리(더스트)에 의한 화소 결함의 발생을 방지하고, 고체 촬상 장치의 수율을 향상시킬 수 있다. 즉, Cu실리사이드의 데브리(debris)에 의해 발생한 초기 불량의 발생이나, 데브리의 성장에 의한 신뢰성의 저하를 억제하여 수율을 향상시킬 수 있다. 또한, 이에 의해 고품질의 고체 촬상 장치를 얻을 수 있다.
또한, 다이싱 라인(51)의 부분에 있는 Si를 다이싱 가공 전에 제거하여 둠으로써, 레이저 어브레이전 다이싱을 행하는 경우에, 보다 간단하면서 신속하게 가공할 수 있도록 된다.
일반적으로, Si의 부분에서는 레이저광이 흡수되기 어렵기 때문에, Si 부분에서는 레이저광에 의한 가공 속도(절단 속도)가 늦어지지만, 반도체 웨이퍼(11)에서는 다이싱 라인(51) 표면의 Si가 제거되어 있다. 그 때문에, 반도체 웨이퍼(11)의 다이싱시에 있어서의 레이저광에 의한 가공 속도를 보다 빠르게 하여, 보다 짧은 시간에 개편화를 할 수가 있다.
또한, 반도체 웨이퍼(11)에서는, 검사 회로(61) 등의 TEG가 측정용 영역(52)에 마련되는 예에 관해 설명하였지만, 기밀상(機密上), 이와 같은 TEG를 다이싱에 의해 파괴할 필요가 있는 일도 있다. 그와 같은 경우, 검사 회로(61) 등의 TEG를 로직 웨이퍼(102)에서의 다이싱 라인(51)의 부분에 형성하여, 검사 회로(61) 등의 TEG와 측정 패드(62)를 배선으로 접속하면 좋다.
이 경우, 센서 웨이퍼(101)의 다이싱 라인(51) 부분에는 Si의 영역은 없기 때문에, 센서 웨이퍼(101)에서 Cu실리사이드가 발생하는 일도 없고, 수율을 향상시킬 수 있다.
<고체 촬상 장치의 제조에 관해>
계속해서, 본 기술을 적용한 고체 촬상 장치의 제조에 관해 설명한다.
고체 촬상 장치를 제조하는 제조 장치는, 우선, 도 4의 화살표(W11)로 도시하는 바와 같이, 센서 웨이퍼(151)와 로직 웨이퍼(152)를 제조한다.
즉, 제조 장치는 실리콘 기판(161)에 광전 변환 소자 등으로 이루어지는 화소를 형성함과 함께, 배선 등을 가지며, 1 또는 복수의 층으로 이루어지는 배선층(162)을 적층에 의해 실리콘 기판(161)에 형성하여, 이들의 실리콘 기판(161)과 배선층(162)으로 이루어지는 하나의 웨이퍼를 센서 웨이퍼(151)로 한다.
여기서, 센서 웨이퍼(151), 실리콘 기판(161), 및 배선층(162)은, 각각 도 3에 도시한 센서 웨이퍼(101), 실리콘 기판(111), 및 배선층(112)에 대응한다.
또한, 제조 장치는, 배선 등을 가지며, 1 또는 복수의 층으로 이루어지는 배선층(164)을 적층에 의해 실리콘 기판(163)에 형성하여, 이들의 실리콘 기판(163)과 배선층(164)으로 이루어지는 하나의 웨이퍼를 로직 웨이퍼(152)로 한다.
여기서, 로직 웨이퍼(152), 실리콘 기판(163), 및 배선층(164)은, 각각 도 3에 도시한 로직 웨이퍼(102), 실리콘 기판(113), 및 배선층(114)과 배선층(115)으로 이루어지는 배선층에 대응한다.
다음에, 제조 장치는, 화살표(W12)로 도시하는 바와 같이 센서 웨이퍼(151)와 로직 웨이퍼(152)를 플라즈마 접합에 의해 접합하고, 하나의 반도체 웨이퍼(171)라고 한다.
이 예에서는, 센서 웨이퍼(151)의 배선층(162)과, 로직 웨이퍼(152)의 배선층(164)이 대향하도록, 센서 웨이퍼(151)와 로직 웨이퍼(152)가 접합되어 있다.
여기서, 반도체 웨이퍼(171)는 도 1에 도시한 반도체 웨이퍼(11)에 대응하고, 반도체 웨이퍼(171)에는, 상술한 복수의 칩 영역(21)에 대응하는 영역과, 스크라이브 영역(22)에 대응하는 영역이 형성된다.
또한, 화살표(W13)로 도시하는 바와 같이 제조 장치는, 반도체 웨이퍼(171)를 구성하는 실리콘 기판(161)의 표면을 가공하여 박층화한다.
그 후, 제조 장치는, 화살표(W14)로 도시하는 바와 같이 반도체 웨이퍼(171)에서의 칩 영역(21)에 대응하는 영역에, 화소를 구성하는 온 칩 컬러 필터(181)와 온 칩 컬러 렌즈(182)를 화소마다 형성한다.
그리고, 또한 제조 장치는, 센서 웨이퍼(151)에서의 다이싱 라인의 부분을 에칭하여 Si를 제거하거나, 센서 웨이퍼(151) 및 로직 웨이퍼(152)에서의 측정용 영역 부분에 개구부를 형성하여, 측정 패드 부분을 개구하거나 한다.
이에 의해, 반도체 웨이퍼(171)에, 고체 촬상 장치가 되는 칩 영역 및 측정용 영역으로 이루어지는 영역이 복수 형성됨과 함께, 그들 복수의 영역을 구획하는 다이싱 라인이 형성되게 된다.
예를 들면 반도체 웨이퍼(171)에서의 화살표(Q21)로 도시하는 부분이 스크라이브 영역으로 되어 있다. 이 예에서는, 그 스크라이브 영역의 부분, 즉 영역(R21)의 부분을 확대하면, 화살표(Q22)로 도시하는 바와 같이, 스크라이브 영역의 구조가 도 3의 화살표(A11)로 도시하는 경우와 같은 구조로 되어 있다. 도 4에서는, 화살표(Q22)로 도시하는 부분이, 반도체 웨이퍼(171)에서의 영역(R21)의 부분을 확대하여 나타낸 부분으로 되어 있다.
이와 같이 하여 하나의 반도체 웨이퍼(171)가 얻어지면, 그 반도체 웨이퍼(171)가 다이싱에 의해 개편화되고, 그 결과 얻어진 각 칩이 고체 촬상 장치가 된다. 다이싱에서는, 상술한 바와 같이 다이싱 라인의 부분이 다이싱 가공에 의해 절삭되고, 칩 영역과 측정용 영역으로 이루어지는 칩이 고체 촬상 장치가 된다. 이때, 필요에 응하여 칩으로부터 측정용 영역의 부분이 제거된다.
<제2의 실시의 형태>
<스크라이브 영역의 단면에 관해>
또한, 이상에서는, 복수의 고체 촬상 장치(칩 영역)가 형성되는 반도체 웨이퍼가, 센서 웨이퍼와 로직 웨이퍼를 맞붙여서 얻어지는 웨이퍼인 예에 관해 설명하였지만, 반도체 웨이퍼는 3 이상의 웨이퍼를 맞붙여서 얻어지는 것이라도 좋다.
예를 들면, 본 기술을 적용한 최종적인 반도체 웨이퍼가, 3개의 반도체 웨이퍼를 맞붙여서 얻어지는 것인 경우, 그 반도체 웨이퍼의 스크라이브 영역의 단면은, 예를 들면 도 5에 도시하는 바와 같이 된다.
이 예에서는, 반도체 웨이퍼(221)는, 3개의 반도체 웨이퍼인 센서 웨이퍼(231), DRAM(Dynamic Random Access Memory) 웨이퍼(232), 및 로직 웨이퍼(233)를 맞붙임으로써 얻어진 것으로 되어 있다.
또한, 도 5에서는, 화살표(A21)로 도시되는 도면이 스크라이브 영역의 단면을 나타내고 있고, 화살표(A22)로 도시하는 도면이, 화살표(A21)로 도시하는 도면을 도면 중, 위에서 아래방향으로 본 때의 도면이다.
도 5에서, 센서 웨이퍼(231) 및 로직 웨이퍼(233)는, 도 3에 도시한 센서 웨이퍼(101) 및 로직 웨이퍼(102)에 대응한다. 또한, 센서 웨이퍼(231)와 로직 웨이퍼(233)의 사이에 배치된 DRAM 웨이퍼(232)는, 고체 촬상 장치를 구성하는 칩 영역의 부분이 메모리로서 기능하는 영역으로 되어 있는 반도체 웨이퍼이다.
반도체 웨이퍼(221)에는, 화소 회로나 배선 등이 형성되고, 고체 촬상 장치의 일부가 되는 칩 영역(241-1) 및 칩 영역(241-2)이 형성됨과 함께, 그들의 칩 영역(241-1)과 칩 영역(241-2) 사이의 영역이 스크라이브 영역(242)으로 되어 있다. 또한, 스크라이브 영역(242)에는, 다이싱 라인(251) 및 측정용 영역(252)이 마련되어 있다.
칩 영역(241-1) 및 칩 영역(241-2)은, 도 1에 도시한 칩 영역(21)에 대응하고, 다이싱 라인(251) 및 측정용 영역(252)은, 도 3에 도시한 다이싱 라인(51) 및 측정용 영역(52)에 대응한다.
또한, 이하, 칩 영역(241-1) 및 칩 영역(241-2)을 특히 구별할 필요가 없는 경우, 단지 칩 영역(241)이라고 칭하기로 한다.
센서 웨이퍼(231)는, Si로 이루어지는 실리콘 기판(261)과, 실리콘 기판(261)에 적층된 복수의 층으로 이루어지는 배선층(262)을 갖고 있고, 그들의 실리콘 기판(261)과 배선층(262)의 사이에는, 산화막에 의해 형성된 절연층(263)이 마련되어 있다.
또한, DRAM 웨이퍼(232)는, Si로 이루어지는 실리콘 기판(264)과, 실리콘 기판(264)에 적층된 복수의 층으로 이루어지는 배선층(265)을 갖고 있다. 또한 로직 웨이퍼(233)는, Si로 이루어지는 실리콘 기판(266)과, 실리콘 기판(266)에 적층된 복수의 층으로 이루어지는 배선층(267)을 갖고 있다.
이 예에서는, 센서 웨이퍼(231)의 배선층(262)에서의 측정용 영역(252)의 부분에는, Al으로 이루어지는 측정 패드(271)가 형성되어 있고, 센서 웨이퍼(231)에 마련된 개구부(272)에 의해 측정 패드(271)의 부분이 개구되어 있다.
이 측정 패드(271)는, 도 3에 도시한 측정 패드(62)에 대응한다. 측정 패드(271)는 비어나 전극 등으로 이루어지는 Cu의 배선(273)에 의해, DRAM 웨이퍼(232)의 배선층(265)에서의 측정용 영역(252)의 부분에 마련된 Al의 배선이나 패드에 전기적으로 접속되어 있다.
또한, 센서 웨이퍼(231)의 다이싱 라인(251)의 부분은, 실리콘 기판(261)의 부분뿐만 아니라, 배선층(262)의 대부분이 에칭 등에 의해 제거되어, 깊은 홈(274)이 형성되어 있다.
이 홈(274)의 부분은 다이싱시에 절삭되는 부분이고, 화살표(A22)로 도시하는 바와 같이 홈(274)의 부분에서는, 도 3의 화살표(A12)로 도시한 예와 마찬가지로 Si가 완전하게 제거되어 있다. 또한, 화살표(A22)로 도시하는 도면에서도 좌경사 방향의 사선 부분의 영역이 Si의 영역을 나타내고 있다.
반도체 웨이퍼를 다이싱에 의해 개편화하는 경우, 반도체 웨이퍼의 두께가 두꺼울수록, 다이싱이 하기 어렵게 된다. 그래서, 반도체 웨이퍼(221)에서는, 다이싱 라인(251)에 깊은 홈(274)을 형성하여, 다이싱 라인(251) 부분의 두께를 얇게 함으로써, 보다 간단하게 개편화를 행할 수가 있는 구성으로 되어 있다.
또한 센서 웨이퍼(231)의 배선층(262)에서의 칩 영역(241)의 부분에는, 다이싱 라인(251)이나 측정용 영역(252)의 경계 부근의 부분에 Cu나 Al에 의해 가드 링(275) 및 가드 링(276)이 형성되어 있다.
DRAM 웨이퍼(232)에서는, 배선층(265)에서의 측정용 영역(252)의 부분에는 Al의 배선이나 패드 등으로 이루어지는 Al 패턴(277)이 형성되어 있고, 이 Al 패턴(277)은 Cu의 배선(273)에 의해 측정 패드(271)와 접속되어 있다.
또한, DRAM 웨이퍼(232)에서도, 배선층(265)에서의 칩 영역(241)의 부분에는, 다이싱 라인(251)이나 측정용 영역(252)의 경계 부근의 부분에 Al에 의해 가드 링(278) 및 가드 링(279)이 형성되어 있다.
로직 웨이퍼(233)에서는, 배선층(267)에서의 측정용 영역(252)의 부분에는, Al의 측정 패드(280)가 형성되어 있고, 그 측정 패드(280)의 바로 아래에는, 측정 패드(280) 부분의 강도 보강을 위해 Global의 두꺼운 Cu로 이루어지는 Cu 패턴(281)이 마련되어 있다. 이 예에서는, 칩 영역(241)의 특성의 측정(검사)에 이용한 측정 패드(280)나 측정 패드(271) 등의 측정 패드는, 전부 같은 라인상(上), 즉 측정용 영역(252)에 배치되어 있다.
또한, 배선층(267)의 측정용 영역(252)의 부분에서의 Cu 패턴(281) 바로 아래에는, 강도 보강을 위한 Cu의 패드 등의 Cu 패턴(282)이 마련되어 있다.
배선층(267)에서는, 이 Cu 패턴(282)이 형성되어 있는 층이 SiOC 등의 저유전율 절연막(Low-K)으로 이루어지는 배선층으로 되어 있다. 또한, 이 예에서는, DRAM 웨이퍼(232)에는, SiOC 등의 저유전율 절연막(Low-K)으로 이루어지는 배선층은 마련되지 않고, DRAM 웨이퍼(232)의 배선층(265)은 Al의 배선이 마련된 층만으로 구성된다. 특히, 배선층(265)에서의 다이싱 라인(251)의 부분에는, Al의 더미 배선도 배치되지 않다. 그러나, Al은 성장하는 데브리를 생성하지 않기 때문에, 배선층(265)에서의 다이싱 라인(251)의 부분에 Al의 더미 배선을 배치하도록 하여도 좋다.
또한, 배선층(267)에서의 다이싱 라인(251)의 부분, 보다 상세하게는 Cu 패턴(282)이 형성되어 있는 층과 같은 층에는, Cu의 피복률이 낮은 Cu 패턴(283)이 형성되어 있다.
Cu 패턴(283)도 도 3에 도시한 Cu 패턴(124)에서의 경우와 마찬가지로, 피복률이 약 30% 이하 등, Cu 패턴(282)이 마련된 부분, 즉 측정용 영역(252) 부분 등의 다른 영역에서의 Cu 패턴의 피복률보다도 낮아지도록 형성되어 있다.
또한 로직 웨이퍼(233)에서도, 배선층(267)에서의 칩 영역(241)의 부분에는, 다이싱 라인(251)이나 측정용 영역(252)의 경계 부근의 부분에 Cu나 Al에 의해 가드 링(284) 및 가드 링(285)이 형성되어 있다.
반도체 웨이퍼(221)를 이상과 같은 구성으로 함으로써, 보다 간단하게 고체 촬상 장치의 제조시의 수율을 향상시킬 수 있다.
즉, 반도체 웨이퍼(221)에서는, 다이싱 라인(251)과 칩 영역(241)과의 사이에 측정용 영역(252)을 마련하고, 그 측정용 영역(252)에 측정 패드(271)나 측정 패드(280) 등의 검사용의 패드를 배치하도록 하였다. 또한, 다이싱 라인(251)의 Global층이나 Semi Global층에는 Cu의 더미 배선도 배치하지 않도록 되고, 다이싱 라인(251)의 부분에 마련된 Cu 패턴(283)의 피복률이 측정용 영역(252) 등, 다른 영역의 Cu 패턴의 피복률보다도 낮아지도록 되어 있다.
이에 의해, 다이싱 라인(251)에서의 단차를 없애고, 또한 Cu의 체적을 저감시켜서 치핑을 방지하고, 고체 촬상 장치의 수율을 향상시킬 수 있다. 게다가, 센서 웨이퍼(231)의 다이싱 라인(251) 부분에 홈(274)을 형성함으로써, 더욱 다이싱 가공을 하기 쉽게 할 수 있다.
또한, 다이싱 라인(251)에서의 Cu의 체적을 저감시킴으로써, 레이저 어브레이전 다이싱이 행하여질 때에, Cu실리사이드의 발생을 저감시켜, 고체 촬상 장치의 수율을 향상시킬 수 있다.
또한, 센서 웨이퍼(231)에서의 다이싱 라인(251) 부분의 Si를 다이싱 가공 전에 제거하여 둠으로써, Cu실리사이드의 발생을 방지하고, 고체 촬상 장치의 수율을 향상시킴과 함께, 보다 고품질의 고체 촬상 장치를 얻을 수 있다. 또한, 레이저 어브레이전 다이싱을 행하는 경우에, 보다 간단하면서 신속하게 가공할 수 있다.
<고체 촬상 장치의 제조에 관해>
계속해서, 도 6 및 도 7을 참조하여, 도 5에 도시한 바와 같이 3개의 반도체 웨이퍼를 접합하여 최종적인 하나의 반도체 웨이퍼로 하는 경우에 있어서의 고체 촬상 장치의 제조에 관해 설명한다. 또한, 도 6 및 도 7에서, 서로 대응하는 부분에는 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
고체 촬상 장치를 제조하는 제조 장치는, 우선, 도 6의 화살표(W21)로 도시하는 바와 같이, DRAM 웨이퍼(321)와 로직 웨이퍼(322)를 제조한다.
즉, 제조 장치는 실리콘 기판(331)에, 1 또는 복수의 층으로 이루어지는 배선층(332)을 적층에 의해 형성하여, 이들의 실리콘 기판(331)과 배선층(332)으로 이루어지는 하나의 웨이퍼를, 메모리로서 기능하는 DRAM 웨이퍼(321)로 한다.
여기서, DRAM 웨이퍼(321), 실리콘 기판(331), 및 배선층(332)은, 각각 도 5에 도시한 DRAM 웨이퍼(232), 실리콘 기판(264), 및 배선층(265)에 대응한다.
또한, 제조 장치는, 실리콘 기판(333)에, 배선 등을 가지며, 1 또는 복수의 층으로 이루어지는 배선층(334)을 적층에 의해 형성하여, 이들의 실리콘 기판(333)과 배선층(334)으로 이루어지는 하나의 웨이퍼를 로직 웨이퍼(322)로 한다.
여기서, 로직 웨이퍼(322), 실리콘 기판(333), 및 배선층(334)은, 각각 도 5에 도시한 로직 웨이퍼(233), 실리콘 기판(266), 및 배선층(267)에 대응한다.
계속해서, 제조 장치는, 화살표(W22)로 도시하는 바와 같이 DRAM 웨이퍼(321)와 로직 웨이퍼(322)를 플라즈마 접합에 의해 접합한다. 이 예에서는, DRAM 웨이퍼(321)의 배선층(332)과, 로직 웨이퍼(322)의 배선층(334)이 대향하도록, DRAM 웨이퍼(321)와 로직 웨이퍼(322)가 접합되어 있다.
그 후, 제조 장치는, 화살표(W23)로 도시하는 바와 같이 DRAM 웨이퍼(321)를 구성하는 실리콘 기판(331)의 표면을 가공하여, 실리콘 기판(331)을 박층화한다.
또한, 제조 장치는 화살표(W24)로 도시하는 바와 같이, 실리콘 기판(341)에 광전 변환 소자 등으로 이루어지는 화소를 형성한다. 또한 제조 장치는, 실리콘 기판(341)에, 배선 등을 가지며, 1 또는 복수의 층으로 이루어지는 배선층(342)을 적층에 의해 형성하여, 이들의 실리콘 기판(341)과 배선층(342)으로 이루어지는 하나의 웨이퍼를 센서 웨이퍼(351)로 한다. 여기서, 센서 웨이퍼(351), 실리콘 기판(341), 및 배선층(342)은, 각각 도 5에 도시한 센서 웨이퍼(231), 실리콘 기판(261), 및 배선층(262)에 대응한다.
그리고, 제조 장치는, 이와 같이 하여 얻어진 센서 웨이퍼(351)와, 로직 웨이퍼(322)가 접합된 DRAM 웨이퍼(321)를 플라즈마 접합에 의해 접합하여, 하나의 반도체 웨이퍼(361)로 한다. 이 예에서는, 센서 웨이퍼(351)의 배선층(342)과, DRAM 웨이퍼(321)의 실리콘 기판(331)이 대향하도록, 센서 웨이퍼(351)와 DRAM 웨이퍼(321)가 접합되어 있다.
그 후, 제조 장치는, 도 7의 화살표(W25)로 도시하는 바와 같이 반도체 웨이퍼(361)를 구성하는 실리콘 기판(341)의 표면을 가공하여, 실리콘 기판(341)을 박층화한다.
또한, 제조 장치는, 화살표(W26)로 도시하는 바와 같이 반도체 웨이퍼(361)에서의 칩 영역(241)에 대응하는 영역에, 화소를 구성하는 온 칩 컬러 필터(371)와 온 칩 컬러 렌즈(372)를 화소마다 형성한다.
그리고, 제조 장치는, 센서 웨이퍼(351)에서의 다이싱 라인의 부분을 에칭하여 Si를 제거하거나, 센서 웨이퍼(351)에서의 측정용 영역 부분에 개구부를 형성하여, 측정 패드 부분을 개구하거나 한다. 이에 의해, 반도체 웨이퍼(361)에 칩 영역, 측정용 영역, 및 다이싱 라인이 형성되게 된다.
예를 들면 반도체 웨이퍼(361)에서의 화살표(Q31)로 도시하는 부분이 스크라이브 영역으로 되어 있다. 이 예에서는, 그 스크라이브 영역의 부분, 즉 영역(R31)의 부분을 확대하면, 화살표(Q32)로 도시하는 바와 같이, 스크라이브 영역의 구조가 도 5의 화살표(A21)로 도시하는 경우와 같은 구조로 되어 있다. 도 7에서는, 화살표(Q32)로 도시하는 부분이, 반도체 웨이퍼(361)에서의 영역(R31)의 부분을 확대하여 나타낸 부분으로 되어 있다.
이와 같이 하여 하나의 반도체 웨이퍼(361)가 얻어지면, 그 반도체 웨이퍼(361)가 다이싱에 의해 개편화되고, 그 결과 얻어진 각 칩이 고체 촬상 장치가 된다. 다이싱에서는, 상술한 바와 같이 다이싱 라인의 부분이 절삭되어, 칩 영역과 측정용 영역으로 이루어지는 칩이 고체 촬상 장치가 된다. 이때, 필요에 응하여 칩으로부터 측정용 영역의 부분이 제거된다.
<제2의 실시의 형태의 변형례 1>
<검사 회로의 배치에 관해>
또한, 도 5에 도시한 반도체 웨이퍼(221)에서도, 도 1에 도시한 검사 회로(61)에 대응하는 TEG가 측정용 영역(252)에 배치되지만, 기밀상 TEG를 다이싱에 의해 파괴할 필요가 있는 때에는, TEG를 다이싱 라인(251)에 형성하여도 좋다.
그들의 경우, 도 5에 도시한 스크라이브 영역(242)은, 예를 들면 도 8에 도시하는 바와 같이 구성된다. 또한, 도 8에서 도 5에서의 경우와 대응하는 부분에는 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
도 8은, 도 5의 화살표(A21)로 도시한 반도체 웨이퍼(221)를, 도 5 중, 위에서 아래방향으로 본 때의 도면을 도시하고 있다.
이 예에서는, 센서 웨이퍼(231)의 배선층(262)에서의 측정용 영역(252)의 부분에, 측정 패드(271)와, 그 측정 패드(271)와 같은 측정 패드(401) 내지 측정 패드(403)가 형성되어 있다.
또한, DRAM 웨이퍼(232)의 배선층(265)에서의 다이싱 라인(251)의 부분에는, TEG로서의 검사 회로(404)가 형성되어 있다. 그리고, 이 검사 회로(404)와, 측정 패드(271) 및 측정 패드(401) 내지 측정 패드(403)가, 각각 접속 배선인 배선(405-1) 내지 배선(405-4)에 의해 전기적으로 접속되어 있다.
이하, 배선(405-1) 내지 배선(405-4)을 특히 구별할 필요가 없는 경우, 단지 배선(405)라고도 칭하기로 한다.
이 예에서는, 각 배선(405)은, 예를 들면 배선층(262), 실리콘 기판(264), 및 배선층(265)에 걸쳐서 형성된, 복수의 층을 통하여 검사 회로(404)와, 측정 패드(271) 및 측정 패드(401) 내지 측정 패드(403)를 접속하는 다층 배선으로 되어 있다.
이와 같이 다이싱 라인(251)의 부분에 검사 회로(404)를 형성하면, 다이싱시에 검사 회로(404)가 파괴되기 때문에, 기밀성을 향상시킬 수 있다. 게다가 이 경우, 검사 회로(404)는, 센서 웨이퍼(231)가 아니라 DRAM 웨이퍼(232)에 형성되기 때문에, 센서 웨이퍼(231)에서의 다이싱 라인(251)의 부분에 Si의 영역을 형성할 필요도 없다.
<촬상 장치의 구성례>
또한, 본 기술은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 장치를 이용하는 복사기 등, 광전 변환부에 고체 촬상 장치를 이용하는 전자 기기 전반에 대해 적용 가능하다.
도 9는, 본 기술을 적용한 전자 기기로서의, 촬상 장치의 구성례를 도시하는 도면이다.
도 9의 촬상 장치(901)는, 렌즈군 등으로 이루어지는 광학부(911), 고체 촬상 장치(촬상 디바이스)(912), 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(913)를 구비한다. 또한, 촬상 장치(901)는, 프레임 메모리(914), 표시부(915), 기록부(916), 조작부(917), 및 전원부(918)도 구비한다. DSP 회로(913), 프레임 메모리(914), 표시부(915), 기록부(916), 조작부(917) 및 전원부(918)는, 버스 라인(919)을 통하여 상호 접속되어 있다.
광학부(911)는, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 장치(912)의 촬상면상에 결상한다. 고체 촬상 장치(912)는, 광학부(911)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 장치(912)는, 도 2에 도시한 고체 촬상 장치(71) 등의 상술한 고체 촬상 장치에 대응한다.
표시부(915)는, 예를 들면, 액정 패널이나 유기 EL(electro luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 장치(912)에서 촬영된 동화상 또는 정지화상을 표시한다. 기록부(916)는, 고체 촬상 장치(912)에서 촬영된 동화상 또는 정지화상을, 비디오테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작부(917)는, 유저에 의한 조작하에, 촬상 장치(901)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(918)는, DSP 회로(913), 프레임 메모리(914), 표시부(915), 기록부(916) 및 조작부(917)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
또한, 상술한 실시 형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 화소가 행렬형상으로 배치되고 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였다. 그렇지만, 본 기술은 CMOS 이미지 센서로의 적용으로 한정되는 것이 아니고, 고체 촬상 소자 전반에 대해 적용 가능하다.
<고체 촬상 장치의 사용례>
도 10은, 상술한 고체 촬상 장치(이미지 센서)를 사용하는 사용례를 도시하는 도면이다.
상술한 고체 촬상 장치는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
또한, 본 기술은, 이하가 구성으로 하는 것도 가능하다.
[1]
복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비하는 고체 촬상 장치.
[2]
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로와 상기 측정 패드를 접속하는 접속 배선이 또한 마련되어 있는 [1]에 기재된 고체 촬상 장치.
[3]
상기 측정용 영역에는, 상기 검사 회로가 또한 마련되어 있는 [2]에 기재된 고체 촬상 장치.
[4]
복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비하는 고체 촬상 장치의 제조 방법으로서,
반도체 웨이퍼에 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역과, 상기 복수의 영역을 구획하는 다이싱 라인을 형성하고,
상기 다이싱 라인에 대한 다이싱 가공을 행하여, 상기 반도체 웨이퍼를 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 상기 고체 촬상 장치로 개편화하는 스텝을 포함하는 제조 방법.
[5]
상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지고,
상기 센서 웨이퍼에서의 상기 다이싱 라인 부분의 실리콘이 제거된 후, 상기 다이싱 가공이 행하여지는 [4]에 기재된 제조 방법.
[6]
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 [4] 또는 [5]에 기재된 제조 방법.
[7]
상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 [5]에 기재된 제조 방법.
[8]
상기 다이싱 라인에서의 구리의 피복률은, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 되어 있는 [4] 내지 [7]의 어느 한 항에 기재된 제조 방법.
[9]
복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역과,
상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역을 구획하는 다이싱 라인을 구비하는 반도체 웨이퍼.
[10]
상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지고,
상기 센서 웨이퍼에서의 상기 다이싱 라인 부분은 실리콘이 제거된 상태로 되어 있는 [9]에 기재된 반도체 웨이퍼.
[11]
상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 [9] 또는 [10]에 기재된 반도체 웨이퍼.
[12]
상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 [10]에 기재된 반도체 웨이퍼.
[13]
상기 다이싱 라인에서의 구리의 피복률은, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 되어 있는 [9] 내지 [12]의 어느 한 항에 기재된 반도체 웨이퍼.
[14]
복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 갖는 고체 촬상 장치를 구비하는 전자 기기.
11 : 반도체 웨이퍼
21-1 내지 21-6, 21 : 칩 영역
22 스크라이브 영역
51 : 다이싱 라인
52 : 측정용 영역
61 : 검사 회로
62-1 내지 62-6, 62 : 측정 패드
71 : 고체 촬상 장치
122 : Cu 패턴
123 : Cu 패턴
124 : Cu 패턴
271 : 측정 패드
274 : 홈
404 : 검사 회로
405-1 내지 405-4, 405 : 배선

Claims (14)

  1. 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
    상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로와 상기 측정 패드를 접속하는 접속 배선이 또한 마련되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 측정용 영역에는, 상기 검사 회로가 또한 마련되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
    상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 구비하는 고체 촬상 장치의 제조 방법으로서,
    반도체 웨이퍼에 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역과, 상기 복수의 영역을 구획하는 다이싱 라인을 형성하고,
    상기 다이싱 라인에 대한 다이싱 가공을 행하여, 상기 반도체 웨이퍼를 상기 칩 영역 및 상기 측정용 영역으로 이루어지는 상기 고체 촬상 장치로 개편화 하는 스텝을 포함하는 것을 특징으로 하는 제조 방법.
  5. 제4항에 있어서,
    상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지고,
    상기 센서 웨이퍼에서의 상기 다이싱 라인 부분의 실리콘이 제거된 후, 상기 다이싱 가공이 행하여지는 것을 특징으로 하는 제조 방법.
  6. 제4항에 있어서,
    상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 것을 특징으로 하는 제조 방법.
  7. 제5항에 있어서,
    상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 것을 특징으로 하는 제조 방법.
  8. 제4항에 있어서,
    상기 다이싱 라인에서의 구리의 피복률은, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 되어 있는 것을 특징으로 하는 제조 방법.
  9. 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
    상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역과,
    상기 칩 영역 및 상기 측정용 영역으로 이루어지는 복수의 영역을 구획하는 다이싱 라인을 구비하는 것을 특징으로 하는 반도체 웨이퍼.
  10. 제9항에 있어서,
    상기 반도체 웨이퍼는, 상기 화소가 마련된 센서 웨이퍼와, 상기 센서 웨이퍼와는 다른 1 또는 복수의 다른 웨이퍼로 이루어지고,
    상기 센서 웨이퍼에서의 상기 다이싱 라인 부분은 실리콘이 제거된 상태로 되어 있는 것을 특징으로 하는 반도체 웨이퍼.
  11. 제9항에 있어서,
    상기 측정용 영역에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 것을 특징으로 하는 반도체 웨이퍼.
  12. 제10항에 있어서,
    상기 다른 웨이퍼에서의 상기 다이싱 라인 부분에는, 상기 특성을 측정하기 위한 검사 회로가 또한 마련되어 있는 것을 특징으로 하는 반도체 웨이퍼.
  13. 제9항에 있어서,
    상기 다이싱 라인에서의 구리의 피복률은, 상기 다이싱 라인과는 다른 영역에서의 구리의 피복률보다도 낮게 되어 있는 것을 특징으로 하는 반도체 웨이퍼.
  14. 복수의 화소, 및 상기 화소를 구동하기 위한 소자가 마련된 칩 영역과,
    상기 칩 영역에 인접하여 마련되고, 상기 화소의 구동에 필요한 소자 및 배선이 마련되지 않고, 상기 칩 영역의 특성을 측정하기 위한 측정 패드가 마련된 측정용 영역을 갖는 고체 촬상 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020177018904A 2015-03-11 2016-02-26 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기 KR102534320B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-048487 2015-03-11
JP2015048487 2015-03-11
PCT/JP2016/055793 WO2016143553A1 (ja) 2015-03-11 2016-02-26 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20170122176A true KR20170122176A (ko) 2017-11-03
KR102534320B1 KR102534320B1 (ko) 2023-05-19

Family

ID=56880089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018904A KR102534320B1 (ko) 2015-03-11 2016-02-26 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기

Country Status (6)

Country Link
US (1) US10991743B2 (ko)
JP (1) JPWO2016143553A1 (ko)
KR (1) KR102534320B1 (ko)
CN (1) CN107251225B (ko)
TW (1) TWI655753B (ko)
WO (1) WO2016143553A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886234B2 (en) 2018-08-24 2021-01-05 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package comprising the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7097773B2 (ja) * 2018-07-26 2022-07-08 キヤノン株式会社 固体撮像装置、基板および撮像システム
CN112614831B (zh) * 2019-04-15 2023-08-08 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
US11735487B2 (en) * 2019-10-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
JP2021190536A (ja) * 2020-05-28 2021-12-13 キオクシア株式会社 半導体ウェハ、半導体チップおよびダイシング方法
JP2022089275A (ja) * 2020-12-04 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、製造方法
CN113690155B (zh) * 2021-10-27 2022-02-11 成都嘉纳海威科技有限责任公司 一种单片微波集成电路隔离环设计以及芯片筛测方法
JP2023174137A (ja) * 2022-05-27 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176140A (ja) 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
JP2006202865A (ja) * 2005-01-19 2006-08-03 Sony Corp 固体撮像装置および固体撮像装置の製造方法
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
KR20140146060A (ko) * 2012-03-16 2014-12-24 소니 주식회사 반도체 장치, 반도체 장치의 제조 방법, 반도체 웨이퍼 및 전자 기기
KR20150001780A (ko) * 2012-03-30 2015-01-06 후지필름 가부시키가이샤 촬상 소자 형성 웨이퍼, 고체 촬상 소자의 제조 방법 및 촬상 소자 칩

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354949B2 (ja) * 1991-08-08 2002-12-09 富士通株式会社 半導体装置及びその製造方法
JP2002093868A (ja) * 2000-09-20 2002-03-29 Nec Corp 半導体装置
JP2004047535A (ja) * 2002-07-09 2004-02-12 Mitsubishi Electric Corp 半導体装置用ウエハ及び半導体装置
KR101000600B1 (ko) * 2003-04-30 2010-12-10 크로스텍 캐피탈, 엘엘씨 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법
KR100991954B1 (ko) * 2003-04-30 2010-11-04 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 픽셀 특성 평가용 테스트 패턴 및 그 모듈
JP4472650B2 (ja) * 2006-02-27 2010-06-02 シャープ株式会社 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
JP4274576B2 (ja) * 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP2013105919A (ja) * 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法
US8952497B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers
JP6362482B2 (ja) * 2014-08-28 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176140A (ja) 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
JP2006202865A (ja) * 2005-01-19 2006-08-03 Sony Corp 固体撮像装置および固体撮像装置の製造方法
US20120205769A1 (en) * 2011-02-16 2012-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with reduced sidewall-induced leakage
KR20140146060A (ko) * 2012-03-16 2014-12-24 소니 주식회사 반도체 장치, 반도체 장치의 제조 방법, 반도체 웨이퍼 및 전자 기기
KR20150001780A (ko) * 2012-03-30 2015-01-06 후지필름 가부시키가이샤 촬상 소자 형성 웨이퍼, 고체 촬상 소자의 제조 방법 및 촬상 소자 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886234B2 (en) 2018-08-24 2021-01-05 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package comprising the same

Also Published As

Publication number Publication date
TW201701455A (zh) 2017-01-01
CN107251225B (zh) 2021-12-14
US20180240832A1 (en) 2018-08-23
JPWO2016143553A1 (ja) 2017-12-21
KR102534320B1 (ko) 2023-05-19
WO2016143553A1 (ja) 2016-09-15
US10991743B2 (en) 2021-04-27
TWI655753B (zh) 2019-04-01
CN107251225A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
KR102534320B1 (ko) 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기
US11437423B2 (en) Image sensor, manufacturing method, and electronic device
US20210183927A1 (en) Image sensor, method of manufacturing the same, and electronic apparatus
US20150035109A1 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
US10811456B2 (en) Imaging apparatus and manufacturing method
US10804312B2 (en) Semiconductor device and electronic device having a chip size package (CSP)
US10403675B2 (en) Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
WO2017169881A1 (ja) 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
US11929380B2 (en) Solid-state image-capturing element having floation diffusion and hollow regions
US20190221602A1 (en) Solid state imaging device, solid state imaging device manufacturing method, and electronic apparatus
WO2017018216A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
US9419040B2 (en) Image pickup apparatus, semiconductor device, and electronic device including a buried portion disposed adjacent to a bonding portion, and method for manufacturing the same
US20230139201A1 (en) Imaging element and method for manufacturing imaging element
US11594564B2 (en) Solid-state imaging element, manufacturing method, and electronic apparatus
US10867856B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US20220384515A1 (en) Imaging element and imaging device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant