JP6185287B2 - シリコン貫通ビアの構造物およびその形成方法 - Google Patents

シリコン貫通ビアの構造物およびその形成方法 Download PDF

Info

Publication number
JP6185287B2
JP6185287B2 JP2013104248A JP2013104248A JP6185287B2 JP 6185287 B2 JP6185287 B2 JP 6185287B2 JP 2013104248 A JP2013104248 A JP 2013104248A JP 2013104248 A JP2013104248 A JP 2013104248A JP 6185287 B2 JP6185287 B2 JP 6185287B2
Authority
JP
Japan
Prior art keywords
pattern
forming
isolation trench
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013104248A
Other languages
English (en)
Other versions
JP2013251539A5 (ja
JP2013251539A (ja
Inventor
炳 俊 朴
炳 俊 朴
勝 ▲くん▼ 申
勝 ▲くん▼ 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013251539A publication Critical patent/JP2013251539A/ja
Publication of JP2013251539A5 publication Critical patent/JP2013251539A5/ja
Application granted granted Critical
Publication of JP6185287B2 publication Critical patent/JP6185287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、電子部品に関し、特にシリコン貫通ビアの構造を有する半導体素子に関する。
半導体素子の集積化に伴い、ＴＳＶ（ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ、シリコン貫通ビア）を用いた３次元パッケージ技術が使われている。特に、イメージセンサに含まれるピクセルが高い量子効率及び受光感度（ｓｅｎｓｉｔｉｖｉｔｙ）を有するように、裏面照射型（ｂａｃｋｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎ）のイメージセンサが用いられている。ＴＳＶを用いた半導体素子や裏面照射型のイメージセンサは、いずれも基板の両面に配置される導電パターンを接続するために、基板を貫通する貫通ビアの構造を含む。
米国特許出願公開第２００９／０１４０３６５号明細書 米国特許出願公開第２０１１／００８４３５０号明細書 米国特許出願公開第２０１０／０２０７２２６号明細書
本発明の目的は、高い信頼性を有するシリコン貫通ビアの構造物を提供することにある。
本発明の他の目的は、上述のシリコン貫通ビアの構造物の形成方法を提供することにある。
本発明の他の目的は、優れた特性を有するイメージセンサを提供することにある。
本発明の他の目的は、上述のイメージセンサの製造方法を提供することにある。
本発明に係るシリコン貫通ビアの構造物の形成方法は、次の工程により実現される。半導体層の第１面の上に、層間絶縁膜及び前記層間絶縁膜内に位置する内部配線を含む層間絶縁膜構造物を形成する。前記半導体層を貫通する分離用トレンチを形成して、アウター半導体パターン及び前記アウター半導体パターンと分離するインナー半導体パターンを形成する。前記分離用トレンチは、前記インナー半導体パターンを囲みながら前記層間絶縁膜を露出させる。前記半導体層の第１面と対向する半導体層の第２面と前記分離用トレンチの内部面を覆う絶縁パターンを形成する。前記分離用トレンチと離隔しながら前記インナー半導体パターンを貫通するビアホールを形成し、前記ビアホール内に、前記内部配線と接触するビアコンタクトを形成する。前記ビアホールの上部は、前記半導体層の第２面を覆う前記絶縁パターンによって囲まれる。
好ましくは、前記分離用トレンチを形成する工程は、前記層間絶縁膜内に前記分離用トレンチの底面が配置されるように、前記層間絶縁膜の一部をエッチングする工程を含む。
好ましくは、前記シリコン貫通ビアコンタクトを形成した後、前記半導体層の第２面を覆う絶縁パターンの表面と接触するパッドパターンを形成する工程を含む。
本発明に係るイメージセンサの製造方法は、次の工程により実現される。半導体層の第１領域及び第２領域内に、それぞれアクティブピクセル用第１フォトダイオード及びオプティカルブラックピクセル用第２フォトダイオードを形成する。前記半導体層の第１面の上に、層間絶縁膜及び前記層間絶縁膜内に位置する内部配線を含む層間絶縁膜構造物を形成する。前記半導体層を貫通する分離用トレンチを形成して、アウター半導体パターン及び前記アウター半導体パターンと分離するインナー半導体パターンを形成する。前記分離用トレンチは、前記インナー半導体パターンを囲みながら前記層間絶縁膜を露出させる。前記半導体層の第１面と対向する前記半導体層の第２面の上面及び前記分離用トレンチを覆う絶縁パターンを形成する。前記分離用トレンチと離隔しながら前記インナー半導体パターンを貫通するシリコン貫通ビアコンタクトを形成する。前記半導体層の第２面を覆う絶縁パターンの上にパッドパターンを形成する。前記半導体層の第２面を覆う絶縁パターンの上にカラーフィルタ及び前記カラーフィルタの上にマイクロレンズを形成する。前記シリコン貫通ビアコンタクトの上部は、前記半導体層の第２面を覆う絶縁パターンによって囲まれていて、前記シリコン貫通ビアコンタクトの下部は、前記内部配線と接触する。
好ましくは、前記シリコン貫通ビアコンタクト及びパッドパターンを形成する工程は、前記インナー半導体パターンと前記半導体層の第２面を覆う絶縁パターンをエッチングして、前記分離用トレンチから離隔するビアホールを形成する工程と、前記ビアホールの内部及び前記半導体層の第２面を覆う絶縁パターンの上に導電膜を形成する工程と、前記導電膜の物質を含むシリコン貫通ビアコンタクトを形成する工程と、前記導電膜をパターニングして前記導電膜の物質を含むパッドパターンを形成する工程を含む。前記ビアホールは、前記内部配線を露出する。
好ましくは、前記半導体層の第２領域内で、前記導電膜をパターニングして、前記絶縁パターン上に前記導電膜の物質を含む遮光パターンを形成する。
好ましくは、前記導電膜を形成する工程は、第１金属膜及び前記第１金属膜とエッチング選択比を有する第２金属膜が積層される積層構造物を形成する工程を含む。
好ましくは、前記シリコン貫通ビアコンタクトは前記第１及び第２金属膜が積層される積層構造物が含まれるように形成し、前記パッドパターンは前記積層構造物が含まれるように形成し、前記遮光パターンは前記第１金属膜で形成する。
好ましくは、前記第１フォトダイオードは、複数の第１フォトダイオードのうちのいずれか１つであり、前記絶縁パターン上に、互いに隣接する２つの第１フォトダイオードの間に延びる混色防止パターンをさらに形成する。前記混色防止パターンは、前記導電膜を含む。
好ましくは、前記半導体層は、前記アウター半導体パターン及びインナー半導体パターンに含まれるパッド領域内に複数のトランジスタを含む周辺回路領域（ｐｅｒｉｐｈｅｒａｌ ｃｉｒｃｕｉｔ ｒｅｇｉｏｎ）を備える。
好ましくは、前記第１及び第２領域の間に該当する半導体層の第１部分と、前記周辺回路領域内の半導体層の第２部分と、前記パッド領域内の半導体層の第３部分のうち少なくとも１つにトレンチを形成する工程をさらに含む。前記トレンチ内にトレンチ分離膜を形成する。
本発明に係る集積回路素子の製造方法は、次の工程により実現される。基板の第１面の上に層間絶縁膜構造物を形成する。前記層間絶縁膜構造物は、層間絶縁膜及び内部配線を含む。前記基板を貫通する分離用トレンチを形成し、前記分離トレンチによって囲まれるインナー基板を形成する。前記分離用トレンチの内部及び前記基板の第１面の反対面である第２面に絶縁膜を形成する。前記分離用トレンチと離隔し、前記基板の第２面の上の絶縁膜部位と前記インナー基板を貫通し、前記内部配線を露出させるホールを形成する。前記ホールの内部及び前記絶縁膜の上に導電膜を形成する。
好ましくは、前記絶縁膜の形成は、前記基板の第２面と前記基板の第２面の上に形成された導電膜間に延びる前記絶縁膜の部分を形成する工程を含む。
好ましくは、前記導電膜の形成は、前記ホール内で前記インナー基板と直接接触する導電膜部位を形成する工程を含む。
好ましくは、前記絶縁膜の形成は、前記分離用トレンチの内部表面の上に前記絶縁膜を等角に形成する工程を含む。
好ましくは、前記導電膜の形成は、前記分離用トレンチの内の前記絶縁膜の上に前記導電膜を形成する工程を含む。
好ましくは、前記絶縁膜の形成は、前記基板の第２面によって定義される前記分離用トレンチの開口部位を覆う絶縁膜を形成するにつれ、前記分離用トレンチ内にボイドを形成する工程を含む。
好ましくは、前記分離用トレンチの形成は、前記絶縁膜によって囲まれる前記分離用トレンチの下部を形成する工程を含む。
好ましくは、前記導電膜を形成した後、パッドパターンを形成する段階をさらに含み、前記パッドパターンは前記導電膜を含み、前記基板の第２面の上に形成された前記絶縁膜と接触する。
好ましくは、前記インナー基板の外側に備わる前記基板の第１領域内に、アクティブピクセル用第１フォトダイオードを形成する。前記導電膜を形成した後、パッドパターンを形成する。前記パッドパターンは、前記導電膜を含み、前記基板の第２面の上に形成された前記絶縁膜と接触する。
好ましくは、前記絶縁膜の形成は、反射防止膜を形成する工程と前記反射防止膜の上に上部絶縁膜を形成する工程を含む。
好ましくは、前記パッドパターンの形成は、前記導電膜の上に前記導電膜とエッチング選択比を有する上部導電膜を形成する工程を含む。
好ましくは、前記上部導電膜は、前記導電膜より低抵抗を有する。
好ましくは、前記インナー基板の外側の基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する。前記第２フォトダイオードの上に形成された絶縁膜の上に第２カラーフィルタと前記第２カラーフィルタの上に第２マイクロレンズを形成する。前記第２フォトダイオードの上に形成された第２カラーフィルタ及び絶縁膜間に光遮断パターンを形成する。
好ましくは、前記光遮断パターンの形成は、前記導電膜をパターニングする工程を含み、前記導電膜は前記光遮断パターンを含む。
好ましくは、前記光遮断パターンの形成は、前記パッドパターンよりさらに薄い光遮断パターンを形成する工程を含む。
好ましくは、前記第１フォトダイオードは、複数の第１フォトダイオードのうちのいずれか１つであり、追加的に前記絶縁膜の上に、互いに直接的に隣接する複数の第１フォトダイオードの間に延びる混色防止パターンを形成する。
好ましくは、前記混色防止パターンの形成は、前記導電膜をパターニングする段階を含み、前記導電膜は混色防止パターンを含む。
好ましくは、前記基板は周辺回路領域を含み、前記周辺回路領域は複数のトランジスタ及び前記インナー基板のパッド領域を含む。前記基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する。前記第１及び第２領域の間の基板の第１部分、前記周辺回路領域の基板の第２部分、前記インナー基板の外側に位置する前記パッド領域内の基板の第３部分のうちのいずれか１つにトレンチを形成する。前記トレンチ内にトレンチ絶縁膜を形成する。
好ましくは、前記トレンチの形成は、前記基板を貫通するトレンチを形成する工程を含む。
好ましくは、前記トレンチ絶縁膜の形成は、前記絶縁膜を含むトレンチ絶縁膜を形成する工程を含む。
本発明に係るシリコン貫通ビアの構造物及びイメージセンサは、ビアコンタクトの側壁にスペーサーを備えないでビアコンタクトがシリコン層と直接接触する形状を有する。従って、スペーサーを形成する際に発生する工程不良を減少させることができる。特に、イメージセンサの場合、アクティブピクセルとオプティカルブラックピクセルとの間の段差が減少されることによって、チップ内の中心と端部との間の色感差がほとんどなくなる。付加的に、ピクセル分離用パターン、クラック防止パターン、混色防止パターン及び回路ブロック分離用パターンを含み、クラック及び混色防止という素子間の分離効果を得ることができる。
実施形態１に係るシリコン貫通ビアの構造物の断面図である。 図１のシリコン貫通ビアの構造物の形成方法を示す断面図である。 図１のシリコン貫通ビアの構造物の形成方法を示す断面図である。 図１のシリコン貫通ビアの構造物の形成方法を示す断面図である。 図１のシリコン貫通ビアの構造物の形成方法を示す断面図である。 実施形態１に係る裏面照射型イメージセンサの断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す断面図である。 図６の裏面照射型イメージセンサの製造方法を示す平面図である。 図６の裏面照射型イメージセンサの製造方法を示す平面図である。 図６の裏面照射型イメージセンサの製造方法を示す平面図である。 実施形態１の変形例１に係る裏面照射型イメージセンサの断面図である。 図２０の裏面照射型イメージセンサの製造方法を示す断面図である。 図２０の裏面照射型イメージセンサの製造方法を示す断面図である。 実施形態１の変形例２に係る裏面照射型イメージセンサの断面図である。 図２３の裏面照射型イメージセンサの製造方法を示す断面図である。 図２３の裏面照射型イメージセンサの製造方法を示す平面図である。 実施形態１の変形例３に係る裏面照射型イメージセンサの断面図である。 実施形態１の変形例４に係る裏面照射型イメージセンサの断面図である。 図２７の裏面照射型イメージセンサの製造方法を示す断面図である。 図２７の裏面照射型イメージセンサの製造方法を示す断面図である。 図２７の裏面照射型イメージセンサの製造方法を示す断面図である。 実施形態２に係るシリコン貫通ビアの構造物の断面図である。 図３１のシリコン貫通ビアの構造物の形成方法を示す断面図である。 実施形態２に係る裏面照射型イメージセンサの断面図である。 図３３の裏面照射型イメージセンサの製造方法を示す断面図である。 図３３の裏面照射型イメージセンサの製造方法を示す断面図である。 実施形態２の変形例１に係る裏面照射型イメージセンサの断面図である。 実施形態２の変形例２に係る裏面照射型イメージセンサの断面図である。 実施形態２の変形例３に係る裏面照射型イメージセンサの断面図である。 実施形態３に係るシリコン貫通ビアの構造物の断面図である。 図３９のシリコン貫通ビアの構造物の形成方法を示す断面図である。 実施形態３に係る裏面照射型イメージセンサの断面図である。 図４１の裏面照射型イメージセンサの製造方法を示す断面図である。 実施形態３の変形例１に係る裏面照射型イメージセンサの断面図である。 実施形態３の変形例２に係る裏面照射型イメージセンサの断面図である。 実施形態３の変形例３に係る裏面照射型イメージセンサの断面図である。 本発明の実施形態１、２およびその変形例に係るイメージセンサを含む電子システムの構成を示すブロック図である。
以下、添付した図面を参照して、本発明の望ましい実施形態を詳細に説明する。
本発明の各図面において、構造物のサイズは、本発明の説明の都合上、実際より拡大して図示している。
本明細書において、多様な構成要素を説明するために、第１、第２等の用語が使われているが、構成要素はこれらの用語によって限定されない。これらの用語は、一つの構成要素を他の構成要素と区別する目的で使われている。
本明細書で使用する用語は、単に特定の実施形態を説明するために使用するものだけであって、本発明を限定しようとする意図で使用していない。本明細書において、単数の表現は、文脈上明白に単数であると特定していない限り、複数の表現を含む。本明細書において、「含む」または「有する」等の用語は、明細書に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在するということを意味する。したがって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在、または付加の可能性を予め排除していない。
本明細書において、各層（膜）、領域、電極、パターンまたは構造物が、他の対象物である基板、各層（膜）、領域、電極またはパターンの「上に」、「上部に」または「下部」に形成されると表現する場合がある。この場合、各階（膜）、領域、電極、パターンまたは構造物が、直接に他の基板、各階（膜）、領域またはパターンの上に形成されるか、下に位置するということを意味するものだけではない。すなわち、他の層（膜）、他の領域、他の電極、他のパターンまたは他の構造物が、他の対象物や基板などの上に追加的に形成するということも意味する。
本明細書に開示されている各実施形態およびその変形例に関する特定の構造的ないし機能的説明は、単に各実施形態およびその変形例を説明するための目的で例示したものである。本発明の実施形態などは多様な形態で実施可能で、本明細書に説明された実施形態などに限定されない。即ち、本発明は多様に変更でき、種々な実施形態を有することができる。図面に例示した特定の実施形態は、本発明の本質を理解して頂くために、本明細書に詳細に説明したものである。したがって、本発明の保護範囲は、これらの特定の開示形態に限定されず、本発明の技術的思想及び特許請求の範囲に含まれるすべての変更、均等物ないし代替物を含むと理解されるべきである。
[実施形態１]
＜シリコン貫通ビアの構造物の構成＞
図１は、実施形態１に係るシリコン貫通ビアの構造物の断面図である。
図１に示すように、シリコン貫通ビアの構造物は、単結晶半導体物質を含む半導体層を有する。半導体層は、厚さが数〜数十μｍとなるように、単結晶半導体基板を研磨することにより形成できる。なお、半導体層は、エピタキシャル成長工程により形成される単結晶半導体層であってもよい。半導体層は、第１面及び第１面の反対面である第２面を有する。第１面は回路パターンを形成するための半導体層の前面であり、第２面は半導体層の裏面である。図示の位置において、半導体層の前面（Ｆｒｏｎｔ ｓｉｄｅ）の下には、トランジスタ、層間絶縁膜１２ａ〜１２ｄ及び内部配線１４ａ〜１４ｃを含む層間絶縁膜構造物１６が形成されている。層間絶縁膜１２ａ〜１２ｄ及び内部配線１４ａ〜１４ｃは、多層に積層されている。
シリコン貫通ビアの構造物は、半導体層の裏面（Ｂａｃｋ ｓｉｄｅ）から層間絶縁膜構造物１６を露出させ、半導体層を貫通する分離用トレンチ１８を有する。分離用トレンチ１８の底面は、半導体層の前面よりもさらに位置が低い。分離用トレンチ１８の上部平面は、環状の形状を有する。分離用トレンチ１８により、半導体層はインナー半導体パターン１０ｂとアウター半導体パターン１０ａとに分けられる。インナー半導体パターン１０ｂは分離用トレンチ１８に囲まれ、アウター半導体パターン１０ａは分離用トレンチ１８の外側に配置されている。インナー半導体パターン１０ｂは、分離用トレンチ１８によりアウター半導体パターン１０ａと分離している。
図示のように、分離用トレンチ１８は、半導体層の裏面から下方に伸びるほど内部幅が狭くなるように傾斜した側壁を有する。なお、図示しないが、分離用トレンチ１８は、垂直な側壁を有してもよい。
シリコン貫通ビアの構造物は、半導体層の裏面の上面全体を覆いながら突出部分が分離用トレンチ１８の内部に位置する絶縁パターン２０を有する。本実施形態において、絶縁パターン２０の突出部分は、分離用トレンチ１８の内部を完全に満たす形状を有する。絶縁パターン２０は、１つの絶縁物質で形成できる。また、絶縁パターン２０は、２つ以上の絶縁物質を積層することによっても形成できる。
絶縁パターン２０において、分離用トレンチ１８の内部に位置する突出部分は、シリコン貫通ビアコンタクト２４とアウター半導体パターン１０ａとを電気的に分離させる分離用パターンとして提供される。また、半導体層の裏面の上面全体を覆う絶縁パターン２０の平面部分は、半導体層とパッドパターン２６とを絶縁させる層間絶縁膜として提供される。
シリコン貫通ビアコンタクト２４は、分離用トレンチ１８形成後のインナー半導体パターン１０ｂ内において、分離用トレンチ１８と離隔して形成されている。シリコン貫通ビアコンタクト２４は、半導体層の裏面の表面の上に形成される絶縁パターン２０およびインナー半導体パターン１０ｂを貫通して形成されている。シリコン貫通ビアコンタクト２４の上部は、半導体層の裏面を覆う絶縁パターン２０の平面部分によって囲まれる。シリコン貫通ビアコンタクト２４の底面は、層間絶縁膜構造物の内部配線１４ａ、１４ｂ、１４ｃと接触する。また、シリコン貫通ビアコンタクト２４の底面は、分離用トレンチ１８の底面よりも位置が低い。シリコン貫通ビアコンタクト２４の下部は、層間絶縁膜１２ａ〜１２ｄによって囲まれる。
シリコン貫通ビアコンタクト２４の側壁は、半導体層と直接接触する。シリコン貫通ビアコンタクト２４は、第１及び第２導電膜２２ａ、２２ｂが積層された構造を有する。第１及び第２導電膜２２ａ、２２ｂは、それぞれ異なる物質を含むことができ、金属を含むことができる。半導体層の裏面の表面の上に形成された絶縁パターン２０の平面部分は、第１導電膜２２ａと半導体層の裏面との間に配置されている。
図示のように、シリコン貫通ビアコンタクト２４は、インナー半導体層１０ｂを貫通するビアホール３０内に形成されている。ビアホール３０は、第１及び第２導電膜２２ａ、２２ｂによって完全に満たされる。なお、第１及び第２導電膜２２ａ、２２ｂは、ビアホール３０の内部面と等角を成すように形成でき、ビアホール３０の内部を完全に満たさなくてもよい。
シリコン貫通ビアの構造物は、シリコン貫通ビアコンタクト２４から延びながら、半導体層の裏面に位置する絶縁パターン２０の表面と接触するパッドパターン２６を有する。パッドパターン２６とシリコン貫通ビアコンタクト２４とは、同じ導電物質を含むことができる。
上述したように、シリコン貫通ビアコンタクト２４の構造において、シリコン貫通ビアコンタクト２４の側壁の上には、絶縁スペーサーを有しない。即ち、シリコン貫通ビアコンタクト２４の側壁とシリコン層とは、直接接触している。従って、絶縁スペーサーを形成する際に発生するコンタクトホールが開口されず（Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｎｏｔ Ｏｐｅｎ）、高抵抗となるなどのような問題の発生を低減できる。
＜シリコン貫通ビアの構造物の形成方法＞
図２〜図５は、図１のシリコン貫通ビアの構造物の形成方法を示す断面図である。
図２に示すように、単結晶半導体基板１０の前面の上に、トランジスタを形成する。また、トランジスタが形成された単結晶半導体基板１０の上に、層間絶縁膜１２ａ〜１２ｄ及び内部配線１４ａ〜１４ｃを含む層間絶縁膜構造物１６を形成する。層間絶縁膜構造物１６の表面は、平坦面である。
次に、図３を参照する。まず、層間絶縁膜構造物１６の表面に、支持基板（図示せず）を接着する。その後、半導体基板１０の裏面をグラインディングして、半導体層を形成する。半導体層は、厚さが数〜数十μｍとなるように研磨して形成できる。
次に、半導体層の上に、分離用トレンチ１８を形成するための第１エッチングマスクパターン（図示せず）を形成する。第１エッチングマスクパターンをマスクとして使って半導体層をエッチングして、分離用トレンチ１８を形成する。エッチング工程によって、アウター半導体パターン１０ａ及びアウター半導体パターン１０ａと分離するインナー半導体パターン１０ｂが形成される。分離用トレンチ１８は、シリコン貫通ビアコンタクト２４が形成される部位を囲む環状の形状を有するように形成する。
この際、分離用トレンチ１８の底面から層間絶縁膜構造物１６に含まれる層間絶縁膜１２ａが露出されるように、分離用トレンチ１８を形成する。即ち、分離用トレンチ１８の底面が半導体層の前面よりもさらに低くなるように、上記エッチング工程を行なわなければならない。そして、分離用トレンチ１８の内壁及び底面から内部配線１４ａ〜１４ｃが露出されないように、分離用トレンチ１８を形成する。このような分離用トレンチ１８を備えることによって、後工程で形成されるシリコン貫通ビアコンタクト２４とアウター半導体パターン１０ａとは、互いに隔離される。
図４に示すように、分離用トレンチ１８の内部を満たしながら半導体層の裏面の上面全体に、絶縁パターン２０を形成する。絶縁パターン２０は、１つの絶縁物質で形成できる。なお、絶縁パターン２０は、２つ以上の絶縁パターンを積層することによっても形成できる。絶縁パターン２０は、シリコン酸化物、金属酸化物のような酸化物、またはシリコン窒化物のような窒化物で形成できる。
次に、図５を参照する。絶縁パターン２０の上に、ビアホール３０を形成するための第２エッチングマスクパターン（図示せず）を形成する。第２エッチングマスクパターンを利用して絶縁パターン２０、インナー半導体パターン１０ｂ及び層間絶縁膜構造物１６の一部を順次にエッチングして、底面から内部配線１４ａが露出されるビアホール３０を形成する。ビアホール３０は、分離用トレンチ１８の内側に位置する半導体層を貫通して、分離用トレンチ１８と離隔して形成される。
次に、再度図１を参照する。ビアホール３０の内部及び絶縁パターン２０の上面に、導電膜を形成する。導電膜は、バリア金属及び金属膜を含むことができる。導電膜が形成されると、ビアホール３０の内部にはシリコン貫通ビアコンタクト２４が形成される。
導電膜をパターニングして、シリコン貫通ビアコンタクト２４と接続しながら絶縁パターン２０の上に位置するパッドパターン２６を形成する。従って、パッドパターン２６とシリコン貫通ビアコンタクト２４とは、同じ導電物質を含む。
＜裏面照射型イメージセンサの構成＞
図６は、実施形態１に係る裏面照射型イメージセンサの断面図である。
図６に示すように、裏面照射型イメージセンサは、第１面と第１面の反対面である第２面を有する半導体層１００ａ、１００ｂを有する。第１面は単位素子が形成される半導体層１００ａ、１００ｂの前面であり、第２面は光が照射される半導体層１００ａ、１００ｂの裏面である。半導体層１００ａ、１００ｂは、エピタキシャル成長工程により形成される単結晶半導体層である。なお、半導体層１００ａ、１００ｂは、厚さが数〜数十μｍとなるように、単結晶半導体基板を研磨することによっても形成できる。
半導体層１００ａ、１００ｂには、ピクセル領域、周辺回路領域及びパッド領域が設けられている。ピクセル領域は、アクティブピクセル領域Ａ及びオプティカルブラック領域Ｂを含む。
アクティブピクセル領域Ａは、入射光に対して光電変換を行ってイメージ信号を生成する単位ピクセルアレイを含む領域である。オプティカルブラック領域Ｂは、入射光による電荷を生成しないオプティカルブラックピクセルを含む領域である。一般的に、単位画素（ｕｎｉｔ ｐｉｘｅｌ）は、入射光によって電荷を生成するが、熱（ｈｅａｔ）によっても電荷を生成できる。従って、単位画素アレイは、入射光による電荷だけを正確に測定するために、生成される総電荷（ｃｈａｒｇｅ）から熱による電荷を減算するという自動黒レベル補償技術を採用する。このため、オプティカルブラックピクセルを備えている。周辺回路領域は、単位画素アレイで生成されたイメージ信号を処理して出力するロジック回路を含む領域である。パッド領域は、内部パターンと電気的に接続するパッドパターン１２８を備える領域である。
図６に示す位置において、半導体層１００ａ、１００ｂの前面の下には、トランジスタが形成されている。即ち、ピクセル領域には、各単位ピクセルに含まれる転送トランジスタ、リセットトランジスタ、変換トランジスタ及び選択トランジスタなどが形成されている。また、周辺回路領域には、周辺回路を構成するトランジスタが形成されている。
図６に示す位置において、半導体層１００ａ、１００ｂの前面の下には、層間絶縁膜１１０及び内部配線１０８を含む層間絶縁膜構造物１１１が形成されている。層間絶縁膜１１０及び内部配線１０８は、多層に積層されている。内部配線１０８は、光が入射される面の反対面である半導体層１００ａ、１００ｂの前面に位置している。したがって、内部配線１０８の配置は、イメージセンサの量子効率及び受光感度に全く影響を与えない。従って、内部配線１０８は、フォトダイオード１０６ａ、１０６ｂの位置を考慮せずに配置することができる。
層間絶縁膜構造物１１１の半導体層１００ａ、１００ｂと接する面の反対面の表面には、支持基板１１２を有する。
ピクセル領域の半導体層１００ａ、１００ｂの内部には、フォトダイオード１０６ａ、１０６ｂを有する。アクティブピクセル領域Ａには第１フォトダイオード１０６ａが形成され、オプティカルブラック領域Ｂには第２フォトダイオード１０６ｂが形成されている。第１及び第２フォトダイオード１０６ａ、１０６ｂは、たとえば、ｐ型エピタキシャルツン内にｎ型イオンが注入された形態を有することができる。
裏面照射型イメージセンサは、パッド領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１を露出させ、半導体層１００ａ、１００ｂを貫通する分離用トレンチ１１４を有する。分離用トレンチ１１４の上部平面は、環状の形状を有する。分離用トレンチ１１４は、層間絶縁膜構造物１１１に含まれる層間絶縁膜１１０を露出させるが、内部配線１０８を露出させない。
分離用トレンチ１１４によって、インナー半導体パターン１００ｂとアウター半導体パターン１００ａとは、互いに分離して離隔する。半導体層１００ａ、１００ｂは、アウター半導体パターン１００ａと、分離用トレンチ１１４によりアウター半導体パターン１００ａと電気的に孤立するインナー半導体パターン１００ｂとを含む。インナー半導体パターン１００ｂは分離用トレンチ１１４に囲まれ、アウター半導体パターン１００ａは分離用トレンチ１１４の外側に配置されている。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上面全体を覆いながら突出部分が分離用トレンチ１１４の内部を満たす絶縁パターン１２０を有する。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８を含む。反射防止膜１１６は、高い透過度を有する絶縁物質を含むことができる。反射防止膜１１６は、金属酸化物、例えば、ハフニウム酸化物を含むことができる。絶縁膜１１８は、シリコン酸化物、シリコン窒化物などを含むことができる。ここで、絶縁膜１１８は選択事項であり、備えなくてもよい。この場合、絶縁パターン１２０は、反射防止膜１１６だけで形成される。
好ましくは、絶縁パターン１２０は３００〜２０００Åの厚さを有する。絶縁パターン１２０が３００Åより薄い場合、工程進行中に絶縁パターン１２０が消耗されて、半導体層１００ａ、１００ｂの一部分が絶縁パターン１２０によって覆われない恐れがある。一方、絶縁パターン１２０が２０００Åより厚い場合、絶縁パターン１２０によりピクセル領域間の段差が大きくなってしまう。
分離用トレンチ１１４の内部に満たされる絶縁パターン１２０の突出部分は、シリコン貫通ビアコンタクト１２６とアウター半導体パターン１００ａとを、互いに電気的に絶縁させる分離用パターン１２０ａとして提供される。
裏面照射型イメージセンサは、環状の分離用トレンチ１１４の内側のインナー半導体パターン１００ｂを貫通し、分離用トレンチ１１４と離隔するシリコン貫通ビアコンタクト１２６を有する。シリコン貫通ビアコンタクト１２６は、インナー半導体パターン１００ｂを貫通して層間絶縁膜構造物１１１の内部配線１０８と接触する。
シリコン貫通ビアコンタクト１２６は、ビアホール１３６内において、第１金属膜１２２ａ及び第２金属膜１２４ａが積層された構造を有する。第１及び第２金属膜１２２ａ、１２４ａは、ビアホール１３６の内部を完全に満たす形状を有する。なお、図示のように、第１及び第２金属膜１２２ａ、１２４ａは、ビアホール１３６の側壁および底面のプロファイルに沿って形成され、ビアホール１３６の内部を完全に満たさない形状を有してもよい。
第１金属膜１２２ａは、オーミック膜、第１主金属膜及び湿潤膜を積層することにより形成できる。第２金属膜１２４ａは、第２主金属膜及びバリア金属膜を積層することにより形成できる。
オーミック膜、湿潤膜及びバリア金属膜は、抵抗特性、接着特性、及び拡散防止のために付加的に蒸着される膜である。オーミック膜、湿潤膜及びバリア金属膜は、チタン、チタン窒化物、タンタル、タンタル窒化物を含むことができる。
第１及び第２金属膜１２２ａ、１２４ａは、主に第１主金属膜及び第２主金属膜からなる。好ましくは、第２主金属膜は、第１主金属膜とエッチング選択比を有する金属物質を含む。好ましくは、第１主金属膜は、ステップカバレジが優秀な金属物質を含む。また、第２主金属膜は、第１主金属膜より低い抵抗を有し、接触特性及びワイヤリング特性が優秀な金属物質を含むことが好ましい。例えば、第１主金属膜はタングステンを含み、第２主金属膜はアルミニウムを含む。
裏面照射型イメージセンサは、シリコン貫通ビアコンタクト１２６と接続して半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上部に延びるパッドパターン１２８を有する。パッドパターン１２８は、パッド領域内に位置する。パッドパターン１２８は、シリコン貫通ビアコンタクト１２６と同じ導電物質を含み、同じ積層構造を有する。即ち、パッドパターン１２８は、第１及び第２金属膜１２２ａ、１２４ａが積層された構造を有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上に、第２フォトダイオード１０６ｂと対向して第２フォトダイオード１０６ｂに入射される光を遮断する遮光パターン１２３を有する。遮光パターン１２３は、シリコン貫通ビアコンタクト１２６及びパッドパターン１２８に含まれる金属物質のうち、下部に位置する層を形成する金属物質を含む。即ち、遮光パターン１２３は、第１金属膜１２２ａを含む。遮光パターン１２３は、パッドパターン１２８よりも薄い厚さを有する。
裏面照射型イメージセンサは、シリコン貫通ビアコンタクト１２６、絶縁パターン１２０及び遮光パターン１２３を覆う保護膜パターン１３０ａを有する。即ち、保護膜パターン１３０ａは、パッドパターン１２８の一部分だけを露出し、残りの部分を全部覆う形状を有する。保護膜パターン１３０ａは、絶縁物質、例えば、シリコン窒化物を含むことができる。
裏面照射型イメージセンサは、保護膜パターン１３０ａの上に、ピクセル領域の各単位ピクセルと対向する複数のカラーフィルタ１３２を有する。ぞれぞれのカラーフィルタ１３２の上には、マイクロレンズ１３４を有する。マイクロレンズ１３４は、入射光が単位画素のフォトダイオードに効率的に入射されるように、入射光をガイド（ｇｕｉｄｅ）する。
＜裏面照射型イメージセンサの製造方法＞
図７〜図１６は、図６の裏面照射型イメージセンサの製造方法を示す断面図である。図１７〜図１９は、図６の裏面照射型イメージセンサの製造方法を示す平面図である。
図７に示すように、単結晶半導体基板１００の前面の上に、エピタキシャル成長工程により予備半導体層１０１を形成する。予備半導体層１０１は、単結晶シリコンを含むことができる。予備半導体層１０１には、半導体基板１００より低濃度を有するＰ型不純物がドーピングされることができる。好ましくは、厚さが数〜数十μｍとなるように予備半導体層１０１を形成する。
予備半導体層１０１には、ピクセル領域、周辺回路領域及びパッド領域が設けられている。予備半導体層１０１において、半導体基板１００と接触する面は裏面であり、半導体基板１００と接触する面の反対面は前面である。なお、予備半導体層１０１を形成する工程は省略されることもできる。
予備半導体層１０１の前面の上に、素子分離膜パターンを形成してアクティブ領域及び素子分離領域を区分する。例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程を利用して予備半導体層１０１にトレンチを形成して、トレンチ内に絶縁物質を詰め込んで素子分離膜パターン１０２を形成する。素子分離膜パターン１０２は、各トランジスタの間を電気的に絶縁させる。
予備半導体層１０１の上に絶縁膜及びゲート導電膜を形成し、これをパターニングしてゲート電極を形成する。ゲート電極の両側に不純物領域を形成することによって、トランジスタ１０４を形成する。ピクセル領域には、各単位ピクセルを構成する転送トランジスタ、リセットトランジスタ、変換トランジスタ及び選択トランジスタなどを形成する。また、周辺回路領域には、周辺回路を構成するトランジスタを形成する。
ピクセル領域に位置する予備半導体層１０１に、不純物をドーピングしてフォトダイオード１０６ａ、１０６ｂを形成する。アクティブピクセル領域Ａの予備半導体層１０１には第１フォトダイオード１０６ａを形成し、オプティカルブラック領域Ｂの予備半導体層１０１には第２フォトダイオード１０６ｂを形成する。
上述の方法において、フォトダイオード１０６ａ、１０６ｂを形成した後にトランジスタを形成してもよいし、フォトダイオード１０６ａ、１０６ｂを形成する前にトランジスタを形成してもよい。
次に、トランジスタ１０４を覆う層間絶縁膜１１０を形成する。その後、層間絶縁膜１１０を貫通するコンタクト及び導電ラインを含む内部配線１０８を形成する。内部配線１０８は、金属、例えば、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、これら物質を含む合金膜などを含むことができる。また、金属物質の拡散を抑制するためのバリア金属膜をさらに含むことができる。そして、層間絶縁膜１１０及び内部配線１０８を形成する工程を繰り返して行い、多層の層間絶縁膜１１０及び内部配線１０８を含む層間絶縁膜構造物１１１を形成する。
層間絶縁膜構造物１１１内に含まれる導電ライン及びコンタクトは、層数及び構造についての制限がなく、素子設計の必要によって多様な層数及び構造にすることができる。また、図７においては、導電ライン及びコンタクトがフォトダイオード１０６ａ、１０６ｂと対向しない構成を示した。ただし、導電ライン及びコンタクトは、光の透過に影響を与えないため、フォトダイオード１０６ａ、１０６ｂの位置と関係なく任意に配置できる。
上述の工程を行うと、パッド領域には後工程によって形成されるパッドパターン１２８と接続するための内部配線１０８が形成される。
図８に示すように、層間絶縁膜構造物１１１の表面に支持基板１１２を接着する。支持基板１１２は、後工程を行なう際、予備半導体層１０１及び層間絶縁膜構造物１１１を支持する。
図９に示すように、半導体基板１００の底面をグラインディングすることにより除去する。クラインディン工程を行なうことにより、予備半導体層１０１を露出させる。また、予備半導体層１０１の表面から第１及び第２フォトダイオード１０６ａ、１０６ｂの表面を露出させることができる。
クラインディン工程において、半導体基板１００を一部残すようにすることもできる。なお、クラインディン工程において、予備半導体層１０１を一定の厚さ除去してもよい。
次に、図１０を参照する。予備半導体層１０１の上に、分離用トレンチ１１４を形成するための第１エッチングマスクパターン（図示せず）を形成する。第１エッチングマスクパターンをマスクとして使って予備半導体層１０１をエッチングし、層間絶縁膜構造物１１１の一部をエッチングして分離用トレンチ１１４を形成する。エッチング工程によって、アウター半導体パターン１００ａ及びインナー半導体パターン１００ｂを含む半導体層１００ａ、１００ｂが形成される。インナー半導体パターン１００ｂは、分離用トレンチ１１４によってアウター半導体パターン１００ａと分離する。
分離用トレンチ１１４は、パッド領域内に形成される。分離用トレンチ１１４は、後工程で形成されるシリコン貫通ビアコンタクト１２６とアウター半導体パターン１００ａとが互いに隔離されて電気的に分離するようにするために提供される。従って、図１７に示すように、分離用トレンチ１１４は、平面形状がシリコン貫通ビアコンタクト１２６の形成される部位を囲む環状を有する。
分離用トレンチ１１４の底面から層間絶縁膜構造物１１１内の層間絶縁膜１１０が露出されるように、分離用トレンチ１１４を形成する。そして、分離用トレンチ１１４の内壁及び底面から層間絶縁膜構造物１１１内の内部配線１０８が露出されないように、分離用トレンチ１１４を形成する。分離用トレンチ１１４を形成する際、底面から層間絶縁膜構造物１１１を露出させるために、オーバエッチングを行う。従って、分離用トレンチ１１４の底面は、半導体層１００ａ、１００ｂの前面よりもさらに位置が低い。
図１１に示すように、分離用トレンチ１１４の内部を完全に満たしながら半導体層１００ａ、１００ｂの表面全体を覆う絶縁パターン１２０を形成する。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８を含むことができる。例えば、半導体層１００ａ、１００ｂの裏面の表面全体を覆いながら分離用トレンチ１１４の内部面のプロファイルに沿って反射防止膜１１６を等角に形成できる。そして、反射防止膜１１６上に、分離用トレンチ１１４の内部を完全に満たす絶縁膜１１８を形成できる。
反射防止膜１１６は、高い光透過度を有する金属酸化物で形成できる。例えば、反射防止膜１１６は、ハフニウム酸化物を含むことができる。また、絶縁膜１１８は、たとえば、シリコン酸化物、シリコン窒化物などを含むことができる。反射防止膜１１６および絶縁膜１１８を単層または２層以上に積層して形成することもできる。
反射防止膜１１６上に、絶縁膜１１８を形成しなくてもよい。この場合、反射防止膜１１６だけが分離用トレンチ１１４の内部に満たされる。
次に、図１２を参照する。絶縁パターン１２０上に、ビアホール１３６を形成するための第２エッチングマスクパターン（図示せず）を形成する。第２エッチングマスクパターンを利用して絶縁パターン１２０、インナー半導体パターン１００ｂ及び層間絶縁膜構造物１１１の一部を順次にエッチングする。これにより、パッド領域に形成されている内部配線１０８を露出させるビアホール１３６を形成する。
図１８の平面図から分かるように、ビアホール１３６は、分離用トレンチ１１４によって囲まれているインナー半導体パターン１００ｂを貫通し、分離用トレンチ１１４と離隔して形成される。
図１３に示すように、絶縁パターン１２０の上面及びビアホール１３６の内部に、第１金属膜１２２及び第２金属膜１２４を形成する。ビアホール１３６の内部幅が狭い場合、図１に示したように、第１及び第２金属膜１２２、１２４は、ビアホール１３６の内部を完全に満たす形状を有することができる。一方、ビアホール１３６の内部幅が広い場合、図１３に示すように、第１及び第２金属膜１２２、１２４は、ビアホール１３６の内部を完全に満たさない形状を有することができる。この場合、たとえば、第１及び第２金属膜１２２、１２４をビアホール１３６の側壁及び底面のプロファイルに沿って等角に形成できる。
第１金属膜１２２は、例えば、オーミック膜、第１主金属膜及び湿潤膜の積層構造を有することができる。第１金属膜は、オプティカルブラックピクセルの遮光パターンとして使われる。従って、第１金属膜に含まれる第１主金属膜は、光の反射率の高い金属物質を用いることが望ましい。また、第１主金属膜は、高いステップカバレジ特性を有する金属物質を用いることが望ましい。例えば、第１主金属膜は、タングステンを含むことができる。オーミック膜及び湿潤膜は、例えば、チタン、チタン窒化物、タンタル、タンタル窒化物から形成できる。オーミック膜、第１主金属膜及び湿潤膜は、単層または２層以上に積層して形成できる。例えば、第１金属膜１２２は、チタン膜／チタン窒化膜／タングステン膜／チタン窒化膜の積層構造を有することができる。
第２金属膜１２４は、第２主金属膜及びバリア金属膜の積層構造を有することができる。第２金属膜１２４は、シリコン貫通ビアコンタクト１２６及びパッドパターン１２８として提供される。従って、第２金属膜１２４に含まれる第２主金属膜は、第１主金属膜より低い抵抗を有する物質から形成できる。また、第２主金属膜は、第１主金属膜に対してエッチング選択比を有する物質から形成できる。例えば、第２主金属膜は、アルミニウムを含むことができる。そして、第２金属膜１２４は、アルミニウム膜／チタン窒化膜の積層構造を有することができる。
第１及び第２金属膜１２２、１２４を形成することによって、ビアホール１３６の内部には層間絶縁膜構造物１１１内の内部配線１０８と接続するシリコン貫通ビアコンタクト１２６が形成される。シリコン貫通ビアコンタクト１２６の側壁には、絶縁スペーサーを備えていない。シリコン貫通ビアコンタクト１２６の側壁は、半導体層１００ａ、１００ｂと直接接触する。
次に、図１４を参照する。第２金属膜１２４の上に、第３マスクパターン（図示せず）を形成する。第３マスクパターンをエッチングマスクとして使って第２金属膜１２４をエッチングし、パッド領域の上に予備パッドパターン１２４ａを形成する。エッチング工程において、第１金属膜１２２は、エッチングせずに残るようにする。従って、予備パッドパターン１２４ａが形成されない部位には、第１金属膜１２２の表面が露出される。
次に、図１５を参照する。第１金属膜１２２及び予備パッドパターン１２４ａの上に、第４マスクパターン（図示せず）を形成する。第４マスクパターンは、予備パッドパターン１２４ａの上面及びオプティカルブラック領域Ｂ上の第１金属膜１２２を覆う形状を有する。第４マスクパターンを使って第１金属膜１２２をエッチングすることによって、遮光パターン１２３及びパッドパターン１２８をそれぞれ形成する。
遮光パターン１２３は、絶縁パターン１２０の上に位置し、第１金属膜１２２だけで形成される。また、パッドパターン１２８は、第１金属膜１２２ａ及び第２金属膜１２４ａが積層された構造を有する。即ち、遮光パターン１２３は、パッドパターン１２８よりも薄い厚さを有する。
第１金属膜１２２ａをエッチングする工程において、第１金属膜１２２ａの下部の絶縁膜１１８は、一部または全部がエッチングされてもよい。ただし、絶縁膜１１８の下部に位置する反射防止膜１１６は、エッチングされないようにしなければならない。
シリコン貫通ビアコンタクト１２６は、第１及び第２金属膜１２２ａ、１２４ａが積層された構造を有し、ビアホール１３６側壁には絶縁スペーサーを備えていない。シリコン貫通ビアコンタクト１２６は、分離用トレンチ１１４及び絶縁パターン１２０によってアウター半導体パターン１００ａと電気的に絶縁される。
図１６及び図１９に示すように、シリコン貫通ビアコンタクト１２６、パッドパターン１２８、絶縁パターン１２０及び遮光パターン１２３を覆う保護膜１３０を形成する。保護膜１３０が形成されることによって、シリコン貫通ビアコンタクト１２６上の開口部位が完全に満たされる。好ましくは、保護膜１３０を５００〜２０００Å程度の薄い厚さに形成する。保護膜１３０が５００Åより薄ければ下部構造を保護しにくくなり、保護膜１３０が２０００Åより厚ければ光経路が長くなることになって望ましくない。保護膜１３０は、シリコン窒化物を含むことができる。
ここで、再度図６を参照する。保護膜１３０の上に、ピクセル領域の各単位ピクセルと対向するカラーフィルタ１３２を形成する。そして、それぞれのカラーフィルタ１３２上に、マイクロレンズ１３４を形成する。
次に、少なくともパッドパターン１２８の上面の一部が露出されるように、パッドパターン１２８の上に位置する保護膜１３０を除去して保護膜パターン１３０ａを形成する。パッドパターン１２８は、外部信号が印加されるための電極として提供される。
＜実施形態１の変形例１＞
＜裏面照射型イメージセンサの構成＞
図２０は、実施形態１の変形例１に係る裏面照射型イメージセンサの断面図である。
図２０に示すように、裏面照射型イメージセンサは、半導体層１００ａ、１００ｂを有する。半導体層１００ａ、１００ｂには、ピクセル領域、周辺回路領域及びパッド領域が設けられている。
図２０に示す位置において、半導体層１００ａ、１００ｂの前面の下には、トランジスタが形成されている。即ち、ピクセル領域には各単位ピクセルに含まれるトランジスタが形成され、周辺回路領域には周辺回路を構成するトランジスタが形成されている。また、半導体層１００ａ、１００ｂの前面の下には、層間絶縁膜１１０及び内部配線１０８を含む層間絶縁膜構造物１１１形成されている。
ピクセル領域の半導体層１００ａ、１００ｂの内部には、フォトダイオード１０６ａ、１０６ｂを有する。アクティブピクセル領域Ａには第１フォトダイオード１０６ａが形成され、オプティカルブラック領域Ｂには第２フォトダイオード１０６ｂが形成されている。
裏面照射型イメージセンサは、パッド領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通するビア分離用トレンチ１１４を有する。ビア分離用トレンチ１１４は、図６の分離用トレンチ１１４と同一のものである。即ち、半導体層１００ａ、１００ｂは、アウター半導体パターン１００ａと、ビア分離用トレンチ１１４によりアウター半導体パターン１００ａと分離するインナー半導体パターン１００ｂとを含む。
また、裏面照射型イメージセンサは、周辺回路領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通する回路ブロック分離用トレンチ１１５ｂを有する。半導体層１００ａ、１００ｂは、回路ブロック分離用トレンチ１１５ｂにより区切られ、各周辺回路はブロック単位で区分される。従って、周辺回路間の干渉及びノイズを抑制できる。
また、裏面照射型イメージセンサは、ピクセル領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通するピクセル分離用トレンチ１１５ｃを有する。ピクセル分離用トレンチ１１５ｃは、第１フォトダイオード１０６ａの間の半導体層１００ａ、１００ｂ及び第２フォトダイオード１０６ｂの間の半導体層１００ａ、１００ｂを貫通する。ピクセル分離用トレンチ１１５ｃは、各単位ピクセルに含まれる第１及び第２フォトダイオード１０６ａ、１０６ｂを区切る形状を有する。ピクセル分離用トレンチ１１５ｃによって、各ピクセル間の混色を低減できる。
また、裏面照射型イメージセンサは、パッド領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通するクラック防止用トレンチ１１５ａを有する。クラック防止用トレンチ１１５ａは、ビア分離用トレンチ１１４の外側のイメージセンサの端部に位置する。クラック防止用トレンチ１１５ａによって、パッケージを形成するためのソーイング工程で発生するクラック不良を抑制できる。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上面全体を覆いながら突出部分を備える絶縁パターン１２０を有する。絶縁パターン１２０の突出部分は、ビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ、クラック防止用トレンチ１１５ａの内部を満たす形状を有する。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８が積層された構造を有することができる。反射防止膜１１６は、高い透過度を有する絶縁物質を含むことができる。反射防止膜１１６は、金属酸化物、例えば、ハフニウム酸化物を含むことができる。絶縁膜１１８は、シリコン酸化物、シリコン窒化物などを含むことができる。なお、絶縁膜１１８は選択事項であり、備えなくてもよい。
回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａは、ビア分離用トレンチ１１４より狭い幅を有する。従って、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部は、反射防止膜１１６だけで全部満たされる形態を有する。一方、相対的に広い幅を有するビア分離用トレンチ１１４の内部は、反射防止膜１１６及び絶縁膜１１８が満たされる形態を有してもよい。
ビア分離用トレンチ１１４の内部に位置する絶縁パターン１２０の突出部分は、シリコン貫通ビアコンタクト１２６とシリコン層を電気的に分離させる分離膜パターン１２０ａとして提供される。また、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部に位置する絶縁パターン１２０の突出部分は、それぞれピクセル分離用パターン１２０ｄ、回路ブロック分離用パターン１２０ｃ及びクラック防止用パターン１２０ｂとして提供される。
裏面照射型イメージセンサは、ビア分離用トレンチ１１４と離隔しながら環状のビア分離用トレンチ１１４の内側のインナー半導体パターン１００ｂを貫通して下部の内部配線１０８と接触するシリコン貫通ビアコンタクト１２６を有する。また、シリコン貫通ビアコンタクト１２６と接続して半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上部に延びるパッドパターン１２８を有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上に、第２フォトダイオード１０６ｂと対向して第２フォトダイオード１０６ｂに入射される光を遮断する遮光パターン１２３を有する。また、シリコン貫通ビアコンタクト１２６、絶縁パターン１２０及び遮光パターン１２３を覆う保護膜パターン１３０ａを有する。さらに、保護膜パターン１３０ａの上に、ピクセル領域の各単位ピクセルと対向する複数のカラーフィルタ１３２及びマイクロレンズ１３４を有する。
シリコン貫通ビアコンタクト１２６、パッドパターン１２８、遮光パターン１２３、保護膜パターン１３０ａ、カラーフィルタ１３２及びマイクロレンズ１３４は、図６の裏面照射型イメージセンサにおける同一の構成要素と同じ構成を有してよい。
本変形例において、半導体層１００ａ、１００ｂは、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを全部有することについて説明した。しかし、本変形例はこれに限らず、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａのうち、少なくとも１つだけを有してもよい。
＜裏面照射型イメージセンサの製造方法＞
図２１及び図２２は、図２０の裏面照射型イメージセンサの製造方法を示す断面図である。
先ず、図７〜図９を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図９に示した構造を形成する。
次に、図２１を参照する。予備半導体層の上に、第１エッチングマスクパターン（図示せず）を形成する。第１エッチングマスクパターンは、ビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを形成するためのマスクである。第１エッチングマスクパターンを利用して予備半導体層をエッチングする。これによって、層間絶縁膜構造物１１１内の層間絶縁膜１１０を露出させるビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａをそれぞれ形成する。
ビア分離用トレンチ１１４は、図１０の分離用トレンチ１１４と同じ形状を有することができる。従って、エッチング工程によって、アウター半導体パターン１００ａ及びインナー半導体パターン１００ｂを含む半導体層１００ａ、１００ｂが形成される。インナー半導体パターン１００ｂは、ビア分離用トレンチ１１４によってアウター半導体パターン１００ａと分離する。
エッチング工程において、層間絶縁膜構造物１１１内の層間絶縁膜１１０が一部エッチングされるため、各トレンチ１１４、１１５ａ〜１１５ｃの底面は、半導体層１００ａ、１００ｂの前面よりもさらに位置が低い。
ビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａは、１回のフォト及びエッチング工程により同時に形成される。このため、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを形成するために、別途の追加工程を要求しない。
図２２に示すように、ビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部を完全に満たしながら半導体層１００ａ、１００ｂの裏面の上面全体を覆う絶縁パターン１２０を形成する。絶縁パターン１２０は、反射防止膜１１６及び層間絶縁膜１１８を含むことができる。
例えば、半導体層１００ａ、１００ｂの裏面全体を覆いながらビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部面のプロファイルに沿って反射防止膜１１６を形成できる。ここで、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部幅を、ビア分離用トレンチ１１４の内部幅よりも狭く形成できる。よって、反射防止膜１１６は、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの内部を完全に満たすことができる。そして、反射防止膜１１６の上に絶縁膜１１８を形成する。絶縁膜１１８は、ビア分離用トレンチ１１４の内部を完全に満たしながら半導体層１００ａ、１００ｂの上に形成できる。なお、反射防止膜上の絶縁膜は形成しなくてもよい。
これ以降、本変形例に係る裏面照射型イメージセンサの製造工程は、図１２〜図１６を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造工程と同様の工程を行い、図２０に示した構造のイメージセンサを形成する。
本変形例に係る裏面照射型イメージセンサは、半導体層に回路ブロック分離用トレンチを形成することによって、単位回路間の干渉及びノイズを改善できる。また、半導体層にピクセル分離用トレンチを形成することによって、各ピクセル間の混色を抑制できる。また、半導体層にクラック防止用トレンチを形成することによって、イメージセンサのパッケージのためにソーイングを行う際に発生するクラックを改善できる。
＜実施形態１の変形例２＞
＜裏面照射型イメージセンサの構成＞
図２３は、実施形態１の変形例２に係る裏面照射型イメージセンサの断面図である。
図２３に示すように、裏面照射型イメージセンサは、半導体層１００ａ、１００ｂを有する。半導体層１００ａ、１００ｂには、ピクセル領域、周辺回路領域及びパッド領域が設けられている。
図２３に示す位置において、半導体層１００ａ、１００ｂの前面の下には、トランジスタが形成されている。また、半導体層１００ａ、１００ｂの前面の下には、層間絶縁膜１１０及び内部配線１０８を含む層間絶縁膜構造物１１１が形成されている。ピクセル領域の半導体層１００ａ、１００ｂの内部には、フォトダイオード１０６ａ、１０６ｂを有する。アクティブピクセル領域Ａには第１フォトダイオード１０６ａが形成され、オプティカルブラック領域Ｂには第２フォトダイオード１０６ｂ形成されている。
裏面照射型イメージセンサは、パッド領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通する分離用トレンチ１１４を有する。また、半導体層１００ａ、１００ｂ裏面の上面全体を覆いながら突出部分が分離用トレンチ１１４の内部を満たす絶縁パターン１２０を有する。半導体層は、アウター半導体パターン１００ａ及びインナー半導体パターン１００ｂを含む。インナー半導体パターン１００ｂは、ビア分離用トレンチ１１４によりアウター半導体パターン１００ａと分離する。
裏面照射型イメージセンサは、分離用トレンチ１１４と離隔しながら環状の分離用トレンチ１１４の内側のインナー半導体パターン１００ｂを貫通して内部配線１０８と接触するシリコン貫通ビアコンタクト１２６を有する。さらに、シリコン貫通ビアコンタクト１２６と接続して半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上部に延びるパッドパターン１２８を有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上に、第２フォトダイオード１０６ｂと対向して第２フォトダイオード１０６ｂに入射される光を遮断する遮光パターン１２３ａを有する。遮光パターン１２３ａは、シリコン貫通ビアコンタクト１２６及びパッドパターン１２８に含まれる金属物質のうち、下部に位置する金属物質を含む。即ち、遮光パターン１２３ａは、第１金属膜１２２ａを含む。遮光パターン１２３ａは、パッドパターン１２８よりも薄い厚さを有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上に、第１フォトダイオード１０６ａの間において、第１フォトダイオード１０６ａを互いに区分する混色防止パターン１２３ｂを有する。図２５に示すように、混色防止パターン１２３ｂは、第１フォトダイオード１０６ａを区切る格子形状を有する。即ち、混色防止パターン１２３ｂの格子内部に、第１フォトダイオード１０６ａを有する。混色防止パターン１２３ｂは、遮光パターン１２３ａと同じ物質を含む。即ち、混色防止パターン１２３ｂは、第１金属膜１２２ａを含む。混色防止パターン１２３ｂは、パッドパターン１２８よりも薄い厚さを有する。
裏面照射型イメージセンサは、シリコン貫通ビアコンタクト１２６、絶縁パターン１２０、混色防止パターン１２３ｂ及び遮光パターン１２３ａを覆う保護膜パターン１３０ａを有する。さらに、保護膜パターン１３０ａの上に、ピクセル領域の各単位ピクセルと対向する複数のカラーフィルタ１３２及びマイクロレンズ１３４を有する。
＜裏面照射型イメージセンサの製造方法＞
図２４は、図２３の裏面照射型イメージセンサの製造方法を示す断面図である。図２５は、図２３の裏面照射型イメージセンサの製造方法を示す平面図である。
先ず、図７〜図１４を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図１４に示した構造を形成する。
次に、図２４を参照する。第１金属膜１２２及び予備パッドパターン１２４ａ上に第４マスクパターン（図示せず）を形成する。第４マスクパターンは、予備パッドパターン１２２ａの上面、オプティカルブラック領域及び第１フォトダイオード１０６ａの間を覆う形状を有する。第４マスクパターンを使って第１金属膜１２２をエッチングすることによって、遮光パターン１２３ａ、パッドパターン１２８及び混色防止パターン１２３ｂをそれぞれ形成する。混色防止パターン１２３ｂは、格子形状を有する。混色防止パターン１２３ｂは、第１フォトダイオード１０６ａの上部と対向しないように配置され、混色防止パターン１２３ｂの格子内部に、第１フォトダイオード１０６ａが位置する。
遮光パターン１２３ａ及び混色防止パターン１２３ｂは、絶縁パターン１２０の上に位置し、第１金属膜１２２ａだけで形成される。また、パッドパターン１２８は、第１金属膜１２２ａ及び第２金属膜１２４ａが積層された構造を有する。即ち、遮光パターン１２３ａ及び混色防止パターン１２３ｂは、パッドパターン１２８よりも薄い厚さを有する。
第１金属膜１２２ａをエッチングする工程において、下部の絶縁膜１１８は、一部エッチングされてもよい。しかし、絶縁膜１１８下部に位置する反射防止膜１１６は、エッチングされないようにしなければならない。
混色防止パターン１２３ｂは、遮光パターン１２３ａを形成する工程により形成でき、別途のフォトエッチング工程を追加しなくてよい。
次に、再度図２３を参照する。シリコン貫通ビアコンタクト１２６、パッドパターン１２８、絶縁パターン１２０、混色防止パターン１２３ｂ及び遮光パターン１２３ａを覆う保護膜を形成する。また、保護膜の上に、ピクセル領域の各単位ピクセルと対向するカラーフィルタ１３２を形成する。それぞれのカラーフィルタ１３２上に、マイクロレンズ１３４を形成する。次に、少なくともパッドパターン１２８の上面の一部が露出されるように、パッドパターン１２８の上に位置する保護膜を除去して保護膜パターン１３０ａを形成する。
本変形例に係る裏面照射型イメージセンサは、絶縁パターン１２０の上に、第１フォトダイオード１０６ａを互いに区分する混色防止パターン１２３ｂを有する。従って、各ピクセル間の混色を抑制できる。
＜実施形態１の変形例３＞
図２６は、実施形態１の変形例３に係る裏面照射型イメージセンサの断面図である。
図２６に示すように、裏面照射型イメージセンサは、半導体層内に、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ、クラック防止用トレンチ１１５ａを有する。すなわち、本変形例に係る裏面照射型イメージセンサは、上記変形例１および変形例２における構造的特徴を同時に有する。
＜実施形態１の変形例４＞
＜裏面照射型イメージセンサの構成＞
図２７は、実施形態１の変形例４に係る裏面照射型イメージセンサの断面図である。
図２７に示すように、裏面照射型イメージセンサは、半導体層１００ａ、１００ｂを有する。図示の位置において、半導体層１００ａ、１００ｂの前面の下には、トランジスタが形成されている。また、半導体層１００ａ、１００ｂの前面下には、層間絶縁膜１１０及び内部配線１０８を含む層間絶縁膜構造物１１１が形成されている。
ピクセル領域の半導体層１００ａ、１００ｂの内部には、フォトダイオード１０６ａ、１０６ｂを有する。アクティブピクセル領域Ａには第１フォトダイオード１０６ａが形成され、オプティカルブラック領域Ｂには第２フォトダイオード１０６ｂが形成されている。
裏面照射型イメージセンサは、パッド領域の半導体層１００ａ、１００ｂの裏面から層間絶縁膜構造物１１１の層間絶縁膜１１０を露出させ、半導体層１００ａ、１００ｂを貫通するビア分離用トレンチ１１４を有する。半導体層１００ａ、１００ｂは、アウター半導体パターン１００ａ及びインナー半導体パターン１００ｂを含む。インナー半導体パターン１００ｂは、ビア分離用トレンチ１１４によってアウター半導体パターン１００ａと分離する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上部の平坦面の上に、反射防止膜１１６を有する。即ち、反射防止膜１１６は、ビア分離用トレンチ１１４の内部には形成されない。反射防止膜１１６は、高い透過度を有する絶縁物質を含むことができる。反射防止膜１１６は、金属酸化物、例えば、ハフニウム酸化物を含むことができる。
裏面照射型イメージセンサは、ビア分離用トレンチ１１４の内部を満たしながら反射防止膜１１６の上面に絶縁膜１１８を有する。絶縁膜１１８は、シリコン酸化物、シリコン窒化物などを含むことができる。
本変形例において、ビア分離用トレンチ１１４の内部と絶縁膜１１８とは、直接接触する。絶縁膜１１８は、シリコン貫通ビアコンタクト１１４とアウターシリコンパターン１００ｂを電気的に分離させる分離膜パターンとして提供される。
裏面照射型イメージセンサは、ビア分離用トレンチ１１４と離隔しながら環状の分離用トレンチ内側のインナー半導体パターン１００ｂを貫通して下部の内部配線１０８と接触するシリコン貫通ビアコンタクト１２６を有する。また、シリコン貫通ビアコンタクト１２６と接続して半導体層１００ａ、１００ｂ裏面の絶縁パターン１２０の上部に延びるパッドパターン１２８を有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上に、第２フォトダイオード１０６ｂと対向して第２フォトダイオード１０６ｂに入射される光を遮断する遮光パターン１２３を有する。また、シリコン貫通ビアコンタクト１２６、絶縁パターン１２０及び遮光パターン１２３を覆う保護膜パターン１３０ａを有する。さらに、保護膜パターン１３０ａの上に、ピクセル領域の各単位ピクセルと対向する複数のカラーフィルタ１３２及びマイクロレンズ１３４を有する。
＜裏面照射型イメージセンサの製造方法＞
図２８〜図３０は、図２７の裏面照射型イメージセンサの製造方法を示す断面図である。
先ず、図７〜図９を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図９に示した構造を形成する。
次に、図２８に示すように、予備半導体層１０１の裏面の上面全体を覆う反射防止膜１１６を形成する。反射防止膜１１６は、金属酸化物、例えば、ハフニウム酸化物を含むことができる。
次に、図２９を参照する。反射防止膜１１６の上に、第１エッチングマスクパターン（図示せず）を形成する。第１エッチングマスクパターンは、ビア分離用トレンチ１１４を形成するためのマスクである。第１エッチングマスクパターンを利用して反射防止膜１１６及び予備半導体層１０１をエッチングすることによって、層間絶縁膜構造物１１１内の層間絶縁膜１１０が露出されるビア分離用トレンチ１１４を形成する。エッチング工程により、アウター半導体パターン１００ａ及びインナー半導体パターン１００ｂを含む半導体層１００ａ、１００ｂが形成される。インナー半導体パターン１００ｂは、ビア分離用トレンチ１１４によってアウター半導体パターン１００ａと分離する。
エッチング工程において、層間絶縁膜構造物１１１内の層間絶縁膜１１０が一部エッチングされるので、各ビア分離用トレンチ１１４の底面は、半導体層１００ａ、１００ｂの前面よりもさらに位置が低い。
図３０に示すように、反射防止膜１１６の上に絶縁膜１１８が形成され、ビア分離用トレンチ１１４は、絶縁パターン１２０により完全に満たされる。
即ち、絶縁膜１１８は、半導体層１００ａの裏面全体を覆いながらビア分離用トレンチ１１４内部を満たすように形成できる。しかし、ビア分離用トレンチ１１４内部には、反射防止膜１１６が形成されない。
これ以降、本変形例に係る裏面照射型イメージセンサの製造工程は、図１２〜図１６を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造工程と同様の工程を行い、図２７に示した構造のイメージセンサを形成する。
本変形例に係る裏面照射型イメージセンサは、ビアコンタクトの側壁に絶縁スペーサーを備えていない。
[実施形態２]
＜シリコン貫通ビアの構造物の構成＞
図３１は、実施形態２に係るシリコン貫通ビアの構造物の断面図である。
図３１に示すように、シリコン貫通ビアの構造物は、半導体層の前面の下に、層間絶縁膜１２ａ〜１２ｄ及び内部配線１４ａ〜１４ｃを含む層間絶縁膜構造物１６が形成されている。また、半導体層の裏面から層間絶縁膜構造物１６が露出されるように、半導体層を貫通する分離用トレンチ１８を有する。
シリコン貫通ビアの構造物は、半導体層の裏面の上面全体を覆いながら突出部分が分離用トレンチ１８の側壁及び底面のプロファイルに沿って延びる絶縁パターン２０ｂを有する。本実施形態において、絶縁パターン２０ｂの突出部分は、分離用トレンチの内部を完全に満たさず、部分的に満たす形状を有する。
シリコン貫通ビアの構造物は、分離用トレンチ１８と離隔しながら環状の分離用トレンチ１８の内側のインナー半導体パターン１０ｂを貫通するビアホール３０を有する。ビアホール３０の内部には、導電物質を含むシリコン貫通ビアコンタクト２４を有する。シリコン貫通ビアコンタクト２４は、層間絶縁膜構造物１６の内部配線１４ａ〜１４ｃと接触する。また、シリコン貫通ビアコンタクト２４の側壁は、インナー半導体パターン１０ｂと直接接触する。シリコン貫通ビアコンタクト２４は、それぞれ異なる物質である第１及び第２金属膜が積層された構造を有する。
シリコン貫通ビアの構造物は、シリコン貫通ビアコンタクト２４から延びながら、半導体層の裏面に位置する絶縁パターン２０ｂの表面と接触しながら配置されるパッドパターン２６を有する。パッドパターン２６は、シリコン貫通ビアコンタクト２４に含まれる導電物質を含むことができる。
また、シリコン貫通ビアの構造物は、シリコン貫通ビアコンタクト２４から延びながら、分離用トレンチ１８の内部の絶縁パターン２０ｂの上に、導電パターン２９を有する。導電パターン２９は、シリコン貫通ビアコンタクト２４に含まれる導電物質を含むことができる。分離用トレンチ１８の内部に導電パターン２９を有しても、シリコン貫通ビアコンタクト２４及びパッドパターン２６は、アウター半導体パターン１０ａと電気的に接続しない。
＜シリコン貫通ビアの構造物の形成方法＞
図３２は、図３１のシリコン貫通ビアの構造物の形成方法を示す断面図である。
先ず、図２及び図３を参照して説明した実施形態１に係るシリコン貫通ビアの構造物の形成方法と同様の工程を行い、図３に示した構造を形成する。
次に、図３２に示すように、半導体層の裏面の上面全体と分離用トレンチ１８の側壁及び底面のプロファイルに沿って、絶縁パターン２０ｂを形成する。絶縁パターン２０ｂは、１つの絶縁物質で形成できる。また、絶縁パターン２０ｂは、２つ以上の絶縁パターンを積層することによっても形成できる。絶縁パターン２０ｂは、シリコン酸化物、金属酸化物のような酸化物、またはシリコン窒化物のような窒化物により形成できる。
ここで、再度図３１を参照する。図に示すように、絶縁パターン２０ｂ、インナー半導体パターン１０ｂ及び層間絶縁膜１２ａを順次にエッチングして、内部配線１４ａの表面を露出するビアホール３０を形成する。ビアホール３０は、分離用トレンチ１８の内側の半導体層に位置し、分離用トレンチ１８と離隔して形成される。
ビアホール３０の内部、分離用トレンチ１８の内部及び半導体層上の絶縁パターン２０ｂの上面に、導電膜２３を形成する。導電膜２３は、第１及び第２金属膜２３ａ、２３ｂを含む。従って、ビアホール３０の内部には、シリコン貫通ビアコンタクト２４が形成される。また、分離用トレンチ１８内部には、絶縁パターン２０ｂ及び導電膜パターン２９が満たされた分離用パターンが形成される。
次に、導電膜２３をパターニングして、シリコン貫通ビアコンタクト２４と接続しながら絶縁パターン２０ｂの上に位置するパッドパターン２６を形成する。従って、パッドパターン２６とシリコン貫通ビアコンタクト２４とは、同じ導電物質を含む。
＜裏面照射型イメージセンサの構成＞
以下では、図３１のシリコン貫通ビアの構造物を含む裏面照射型イメージセンサについて説明する。
図３３は、実施形態２に係る裏面照射型イメージセンサの断面図である。図３３に示すように、裏面照射型イメージセンサは、半導体層を貫通して、半導体層をインナー半導体パターン１００ｂ及びアウター半導体パターン１００ａに分離させる分離用トレンチ１１４を有する。
裏面照射型イメージセンサは、半導体層の裏面の上面全体を覆いながら突出部分が分離用トレンチ１１４の側壁及び底面のプロファイルに沿って形成される絶縁パターン１２０を有する。絶縁パターン１２０は、分離用トレンチ１１４の内部を満たさない形状を有する。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８ａを積層して形成できる。ここで、絶縁膜１１８ａは選択事項であり、備えなくてもよい。
裏面照射型イメージセンサは、分離用トレンチ１１４と離隔しながら環状の分離用トレンチの内側のインナー半導体パターン１００ｂを貫通するビアホール１３６を有する。ビアホール１３６の底面から層間絶縁膜構造物１１１の内部配線１０８が露出されている。
裏面照射型イメージセンサは、ビアホール１３６の内部に、シリコン貫通ビアコンタクト１２６を有する。即ち、シリコン貫通ビアコンタクト１２６は、第１及び第２金属膜１２２ａ、１２４ａを含むことができる。第２金属膜１２４ａは、第１金属膜１２２ａとエッチング選択比を有する金属物質を含む。また、第２金属膜１２４ａは、第１金属膜１２２ａより低い抵抗を有し、接触特性及びワイヤリング特性が優秀な金属物質を含むことが好ましい。
裏面照射型イメージセンサは、シリコン貫通ビアコンタクト１２６と接続して半導体層１００ａ、１００ｂの裏面の絶縁パターン１２０の上部に延びるパッドパターン１２８を有する。パッドパターン１２８は、シリコン貫通ビアコンタクト１２６と同じ導電物質を含み、同じ積層構造を有する。
また、裏面照射型イメージセンサは、分離用トレンチ１１４の内部の絶縁パターン１２０の上に、分離用トレンチ１１４を満たす導電パターン１２９を有する。導電パターン１２９は、シリコン貫通ビアコンタクト１２６に含まれる導電物質を含む。図示のように、導電パターン１２９は、第１金属膜１２２ａを含む。
＜裏面照射型イメージセンサの製造方法＞
図３４及び図３５は、図３３の裏面照射型イメージセンサの製造方法を示す断面図である。
先ず、図７〜図１０を参照し説明した実施形態１に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図１０に示した構造を形成する。
次に、図３４に示すように、分離用トレンチ１１４の側壁及び底面のプロファイルに沿って形成され、半導体層１００ａ、１００ｂの裏面の上面全体を覆う絶縁パターン１２０を形成する。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８ａを含むことができる。絶縁パターン１２０が分離用トレンチ１１４を完全に満たさないため、分離用トレンチ１１４には開口部位が含まれる。
次に、絶縁パターン１２０上に、ビアホール１３６を形成するためのエッチングマスクパターン（図示せず）を形成する。エッチングマスクパターンをマスクとして利用して絶縁パターン１２０、インナー半導体パターン１００ｂ及び層間絶縁膜構造物１１１内の層間絶縁膜１１０を順次にエッチングする。これにより、パッド領域に形成されている内部配線１０８の表面を露出させるビアホール１３６を形成する。
図３５に示すように、ビアホール１３６の内部と分離用トレンチ１１４の内部及び半導体層１００ａ、１００ｂの上の絶縁パターン１２０上面に、第１金属膜１２２及び第２金属膜１２４を形成する。即ち、分離用トレンチ１１４の内部にも金属膜が形成される。ここで、分離用トレンチ１１４の内部幅はビアホール１３６の内部幅よりも狭いので、分離用トレンチ１１４内部は、第１金属膜１２２だけで満される。
これ以降、本実施形態に係る裏面照射型イメージセンサの製造工程は、図１４〜図１６を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造工程と同様の後工程を行い、図３３に示した構造のイメージセンサを形成する。
＜実施形態２の変形例１＞
図３６は、実施形態２の変形例１に係る裏面照射型イメージセンサの断面図である。
裏面照射型イメージセンサは、図３３に示した実施形態２に係る裏面照射型イメージセンサに追加された部材をさらに有する。
図３６に示すように、裏面照射型イメージセンサは、図３３の裏面照射型イメージセンサの半導体層に、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａをさらに有する。
裏面照射型イメージセンサは、突出部分がビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａ内部に位置する絶縁パターン１２０を備える。
図示のように、半導体層１００ａ、１００ｂは、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを全部有している。しかし、本実施形態はこれに限らず、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａのうち、少なくとも１つだけを有してもよい。
図３６に示した裏面照射型イメージセンサは、図３４及び図３５を参照して説明した実施形態２に係る裏面照射型イメージセンサの製造方法と同様の工程により形成できる。ここで、ビア分離用トレンチ１１４を形成するためのエッチング工程を行う際、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを同時に形成する。
＜実施形態２の変形例２＞
図３７は、実施形態２の変形例２に係る裏面照射型イメージセンサの断面図である。
図３７に示すように、裏面照射型イメージセンサは、絶縁パターン１２０上面に、遮光パターン１２３ａ及び混色防止パターン１２３ｂをそれぞれ有する。混色防止パターン１２３ｂは、第１フォトダイオード１０６ａを区切る格子形状を有する。混色防止パターン１２３ｂ及び遮光パターン１２３ａは、パターニング工程により形成できる。
＜実施形態２の変形例３＞
図３８は、実施形態２の変形例３に係る裏面照射型イメージセンサの断面図である。
図３８に示すように、裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上部の平坦面の上に、反射防止膜１１６を有する。即ち、反射防止膜１１６は、ビア分離用トレンチ１１４内部には形成されない。
裏面照射型イメージセンサは、ビア分離用トレンチ１１４の内部の表面プロファイルに沿って形成される絶縁膜１１８ａを有する。絶縁膜１１８ａは、反射防止膜１１６の上に形成されている。
図３８の裏面照射型イメージセンサは、次の工程により形成できる。
先ず、図２８〜図３０を参照して説明した実施形態１の変形例４に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図３０に示した構造を形成する。
次に、ビアホール１３６を形成するためのエッチングマスクパターン（図示せず）を形成する。エッチングマスクパターンをマスクとして利用して絶縁膜１１８ａ、反射防止膜１１６、インナー半導体パターン１００ｂ及び層間絶縁膜構造物１１１内の層間絶縁膜１１０を順次にエッチングする。これにより、パッド領域に形成されている内部配線１０８の表面を露出させるビアホール１３６を形成する。
これ以降、本変形例に係る裏面照射型イメージセンサの製造工程は、図３２を参照して説明した実施形態２に係るシリコン貫通ビアの構造物の形成工程と同様の工程を行い、図３８に示した構造のイメージセンサを形成する。
[実施形態３]
＜シリコン貫通ビアの構造物の構成＞
図３９は、実施形態３に係るシリコン貫通ビアの構造物の断面図である。
図３９に示すように、シリコン貫通ビアの構造物は、半導体層の前面の下に、層間絶縁膜１２ａ〜１２ｄ及び内部配線１４ａ〜１４ｃを含む層間絶縁膜構造物１６が形成されている。また、半導体層の裏面から層間絶縁膜構造物１６が露出されるように、半導体層を貫通する分離用トレンチ１８を有する。半導体層は、分離用トレンチ１８内のインナー半導体パターン１０ｂとアウター半導体パターン１０ａとを含む。
シリコン貫通ビアの構造物は、半導体層の裏面の上面全体を覆いながら突出部分が分離用トレンチ１８の入口部位を覆う絶縁パターン２０ｃを有する。絶縁パターン２０ｃの突出部分は、半導体層の裏面の表面によって定義される分離用トレンチ１８の開口部を満たすことができる。この際、分離用トレンチ１８内に、ボイド２８が形成されるようにすることができる。絶縁パターン２０ｃは、分離用トレンチの上部側壁にだけ形成され、単に分離用トレンチの入口部位だけを覆う形状を有する。従って、分離用トレンチ１８の下部の側壁及び底面には絶縁パターンが形成されない。また、ボイド２８は、エアーギャップであってよく、シリコン貫通ビアコンタクト２４およびパッドパターン２６を、アウター半導体パターン１０ａと電気的に絶縁させる。
シリコン貫通ビアの構造物は、分離用トレンチ１８と離隔しながら環状の分離用トレンチ１８の内側のインナー半導体パターン１０ｂを貫通するビアホール３０を有する。
ビアホール３０の内部には、導電物質を含むシリコン貫通ビアコンタクト２４を有する。シリコン貫通ビアコンタクト２４は、層間絶縁膜構造物１６の内部配線１４ａ〜１４ｃと接触する。また、シリコン貫通ビアコンタクト２４の側壁は、半導体層と直接接触する。シリコン貫通ビアコンタクト２４は、第１及び第２金属膜２２ａ、２２ｂが積層された構造を有する。
シリコン貫通ビアの構造物は、シリコン貫通ビアコンタクト２４から延びながら、半導体層の裏面に位置する絶縁パターン２０ｃの表面に配置されるパッドパターン２６を有する。パッドパターン２６は、シリコン貫通ビアコンタクト２４に含まれる導電物質を含むことができる。
＜シリコン貫通ビアの構造物の形成方法＞
図４０は、図３９のシリコン貫通ビアの構造物の形成方法を示す断面図である。
先ず、図２及び図３を参照して説明した実施形態１に係るシリコン貫通ビアの構造物の形成方法と同様の工程を行い、図３に示した構造を形成する。
次に、図４０に示すように、半導体層の裏面の上面全体と分離用トレンチ１８の入口部位を覆う絶縁パターン２０ｃを形成する。図示のように、絶縁パターン２０ｃは、分離用トレンチ１８内部にエアーギャップ２８を生成させながら分離用トレンチ１８の入口部位のみを覆う形状を有するように形成される。絶縁パターン２０ｃは、１つの絶縁物質で形成できる。また、絶縁パターン２０ｃは、２つ以上の絶縁パターンを積層することによっても形成できる。絶縁パターン２０ｃは、シリコン酸化物、金属酸化物のような酸化物、またはシリコン窒化物のような窒化物により形成できる。
これ以降、本実施形態に係るシリコン貫通ビアの構造物の形成工程は、図５を参照して説明した実施形態１に係るシリコン貫通ビアの構造物の形成工程と同様の工程を行い、図３９に示した構造のシリコン貫通ビア構造物を形成する。
＜裏面照射型イメージセンサの構成＞
以下では、図３９のシリコン貫通ビアの構造物を含む裏面照射型イメージセンサについて説明する。
図４１は、実施形態３に係る裏面照射型イメージセンサの断面図である。
図４１に示すように、裏面照射型イメージセンサは、半導体層１００ａ、１００ｂを貫通して、半導体層１００ａ、１００ｂをインナー半導体パターン１００ｂ及びアウター半導体パターン１００ａに分離させる分離用トレンチ１１４を有する。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上面全体を覆いながら突出部分が分離用トレンチ１１４の入口部位を覆う形状の絶縁パターン１２０を有する。絶縁パターン１２０は、分離用トレンチ１１４の上部の側壁に形成され分離用トレンチ１１４の入口部位を覆い、分離用トレンチ１１４の内部にエアーギャップ１４０を生成させる。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８を積層して形成できる。
たとえば、図示のように、反射防止膜１１６は、分離用トレンチ１１４側壁及び底面に沿って形成できる。絶縁膜１１８は、分離用トレンチ１１４の入口にだけ形成され、分離用トレンチ１１４の入口部位を覆う形状を有する。
ここで、絶縁膜１１８は、備えなくてもよい。この場合、反射防止膜１１６が分離用トレンチ１１４の入口にだけ形成され、分離用トレンチ１１４入口部位を覆う形状を有する。
＜裏面照射型イメージセンサの製造方法＞
図４２は、図４１の裏面照射型イメージセンサの製造方法を示す断面図である。
先ず、図７〜図１０を参照し説明した実施形態１に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図１０に示した構造を形成する。
次に、図４２に示すように、分離用トレンチの入口部位を覆いながら半導体層の表面全体を覆う絶縁パターン１２０を形成する。絶縁パターン１２０の下部に位置する分離用トレンチ１１４の内部には、エアーギャップ１４０が生成される。絶縁パターン１２０は、反射防止膜１１６及び絶縁膜１１８を含むことができる。
反射防止膜１１６は、分離用トレンチ１１４側壁及び底面に沿って形成されることができる。また、絶縁膜１１８は、分離用トレンチ１１４の入口にだけ形成されて分離用トレンチ１１４の入口部位を覆うように形成できる。一方、絶縁パターン１２０は、反射防止膜１１６だけで形成できる。この場合、反射防止膜１１６は、分離用トレンチ１１４の入口にだけ形成され、分離用トレンチ１１４の入口部位を覆うように形成する。
これ以降、本実施形態に係る裏面照射型イメージセンサの製造工程は、図１２〜図１６を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造工程と同様の後工程を行い、図４１に示した構造のイメージセンサを形成する。
＜実施形態３の変形例１＞
図４３は、実施形態３の変形例１に係る裏面照射型イメージセンサの断面図である。
図４３に示すように、裏面照射型イメージセンサは、図４１に示した実施形態３に係る裏面照射型イメージセンサの半導体層１００ａ、１００ｂに、それぞれ回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａをさらに有する。各トレンチ１１５ａ〜１１５ｃの位置、形状及び機能は、図２０を参照して説明した実施形態１の変形例１に係る裏面照射型イメージセンサにおける同一の構成要素と同じである。
また、裏面照射型イメージセンサは、突出部分がビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａの入口部位を覆いながら半導体層１００ａ、１００ｂの裏面の全体上面を覆う形状の絶縁パターン１２０を有する。即ち、ビア分離用トレンチ１１４、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａ内部には、エアーギャップ１４０が生成される。
図４３の裏面照射型イメージセンサは、図４２を参照して説明した実施形態３に係る裏面照射型イメージセンサの製造工程と同様の工程により形成できる。ここで、ビア分離用トレンチ１１４を形成するためのエッチング工程を行う際、回路ブロック分離用トレンチ１１５ｂ、ピクセル分離用トレンチ１１５ｃ及びクラック防止用トレンチ１１５ａを同時に形成する。
本変形例に係る裏面照射型イメージセンサは、半導体層に回路ブロック分離用トレンチ１１５ｂを形成することによって、単位回路間の干渉及びノイズを改善できる。また、半導体層にピクセル分離用トレンチ１１５ｃを形成することによって、各ピクセル間の混色を抑制できる。また、半導体層にクラック防止用トレンチ１１５ａを形成することによって、イメージセンサのパッケージのためにソーイングを行う際、発生するクラックを改善できる。
＜実施形態３の変形例２＞
図４４は、実施形態３の変形例２に係る裏面照射型イメージセンサの断面の一例を示す図である。
図４４に示すように、図４１の裏面照射型イメージセンサは、絶縁パターン１２０の上面に、遮光パターン１２３ａ及び混色防止パターン１２３ｂがそれぞれ有する。混色防止パターン１２３ｂは、第１フォトダイオード１０６ａを区切る格子形状を有する。混色防止パターン１２３ｂ及び遮光パターン１２３ａは、図２３を参照して説明した実施形態１の変形例２に係る裏面照射型イメージセンサの混色防止パターン１２３ｂおよび遮光パターン１２３ａと同一である。
図４４の裏面照射型イメージセンサは、図４２を参照して説明した実施形態３に係る裏面照射型イメージセンサの製造工程と同様の工程により形成できる。ここで、遮光パターン１２３ａを形成するためのパターニング工程において、混色防止パターン１２３ｂを同時に形成する。
本変形例に係るイメージセンサは、混色防止パターンを有することによって、各ピクセル間の混色を抑制できる。
＜実施形態３の変形例３＞
図４５は、実施形態３の変形例３に係る裏面照射型イメージセンサの断面の一例を示す図である。
裏面照射型イメージセンサは、半導体層１００ａ、１００ｂの裏面の上部の平坦面の上に、反射防止膜１１６を有する。即ち、反射防止膜１１６は、ビア分離用トレンチ１１４の入口上部を覆う形状を有しない。また、裏面照射型イメージセンサは、ビア分離用トレンチ１１４の入口の上部を覆いながら反射防止膜１１６の上に形成される絶縁膜１１８を有する。ここで、絶縁膜１１８は選択事項ではなく、必ず形成しなければならない。
図４５に示した裏面照射型イメージセンサは、次の工程により形成できる。
先ず、図７〜図９と図２８及び図２９を参照して説明した実施形態１および実施形態１の変形例４に係る裏面照射型イメージセンサの製造方法と同様の工程を行い、図２９に示した構造を形成する。
次に、ビア分離用トレンチ１１４の入口部位を覆いながら反射防止膜１１６の上に絶縁膜１１８を形成する。
これ以降、本変形例に係る裏面照射型イメージセンサの製造工程は、図１２〜図１６を参照して説明した実施形態１に係る裏面照射型イメージセンサの製造工程と同様の後工程を行い、図４５に示した構造のイメージセンサを形成する。
＜応用例＞
図４６は、本発明の実施形態１、２およびその変形例に係るイメージセンサを含む電子システムの構成を示すブロック図である。
図４６に示すように、電子システム４００は、プロセッサ４１０、メモリ装置４２０、記憶装置４３０、イメージセンサ４４０、入出力装置４５０及び電源装置４６０を含む。また、図４６に図示されていないが、電子システム４００は、ビデオカード、サウンドカード、メモリカード、ＵＳＢ装置など、または他の電子システムと通信できるポート（ｐｏｒｔ）をさらに含むことができる。
プロセッサ４１０は、特定の計算またはタスク（ｔａｓｋ）を実行できる。プロセッサ４１０は、たとえば、マイクロプロセッサ（ｍｉｃｒｏ−ｐｒｏｃｅｓｓｏｒ）またはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。プロセッサ４１０は、アドレスバス（ａｄｄｒｅｓｓ ｂｕｓ）、制御バス（ｃｏｎｔｒｏｌ ｂｕｓ）及びデータバス（ｄａｔａ ｂｕｓ）などを通じて、メモリ装置４２０、保存装置４３０及び入出力装置４５０と通信できる。たとえば、プロセッサ４１０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスのような拡張バスに接続して通信できる。
メモリ装置４２０は、電子システム４００の動作に必要なデータを保存する。
保存装置４３０は、ＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）、ＨＤＤ（ｈａｒｄ ｄｉｓｋ ｄｒｉｖｅ）及びＣＤ−ＲＯＭなどを含む。入出力装置４５０は、キーボード、キーパッド、マウスなどのような入力手段及びプリンタ、ディスプレイなどのような出力手段を含む。電源装置４６０は、電子システム４００の動作に必要な動作電圧を供給する。
イメージセンサ４４０は、バスまたは他の通信手段によりプロセッサ４１０と接続して通信できる。イメージセンサ４４０は、実施形態１、２およびその変形例のうち、いずれかに含まれた１つのイメージセンサである。
なお、イメージセンサ４４０は、プロセッサ４１０とともに１つのチップに集積されることもでき、異なるチップにそれぞれ集積されることもできる。一方、電子システム４００は、イメージセンサを利用する全てのシステムと解釈する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明は上述した例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかである。したがって、これらについても、当然に本発明の技術的範囲に属するものとする。
本発明に係るシリコン貫通ビアの構造は、様々な半導体素子に適用できる。また、本発明に係る裏面照射型イメージセンサは、コンピュータ、デジタルカメラ、３次元カメラ、携帯電話、ＰＤＡ、スキャナ、車両用ナビゲーション、ビデオフォン、監視システム、自動フォーカスシステム、追跡システム、動作感知システム、イメージ安定化システムなどに適用できる。
１０、１００ 単結晶半導体基板、
１０a、１００ａ アウター半導体パターン、
１０ｂ、１００ｂ インナー半導体パターン、
１００ａ、１００ｂ 半導体層、
１２a〜１２ｄ、１１０ 層間絶縁膜、
１４a〜１４ｃ、１０８ 内部配線、
１６、１１１ 層間絶縁膜構造物、
１８、１１４ 分離用トレンチ、ビア分離用トレンチ、
２０、１２０、２０ｂ、２０ｃ 絶縁パターン、
２２ａ 第１導電膜、
２２ｂ 第２導電膜、
２３ 導電膜、
２４、１２６ シリコン貫通ビアコンタクト、
２６、１２８ パッドパターン、
２８ ボイド、エアーギャップ、
２９ 導電パターン、
３０、１３６ ビアホール、
１０１ 予備半導体層、
１０２ 素子分離膜パターン、
１０４ トランジスタ、
１０６ａ 第１フォトダイオード、
１０６ｂ 第２フォトダイオード、
１１２ 支持基板、
１１５ａ クラック防止用トレンチ、
１１５ｂ 回路ブロック分離用トレンチ、
１１５ｃ ピクセル分離用トレンチ、
１１６ 反射防止膜、
１１８、１１８ａ 絶縁膜、
１２０ｂ クラック防止用パターン、
１２０ｃ 回路ブロック分離用パターン、
１２０ｄ ピクセル分離用パターン、
１２２、１２２ａ 第１金属膜、
１２２ａ 予備パッドパターン、
１２３、１２３ａ 遮光パターン
１２３ｂ 混色防止パターン、
１２４、１２４ａ 第２金属膜、
１２４ａ 予備パッドパターン、
１３０ 保護膜、
１３０ａ 保護膜パターン、
１３２ カラーフィルタ、
１３４ マイクロレンズ、
４００ 電子システム、
４１０ プロセッサ、
４２０ メモリ装置、
４３９ 記憶装置、
４４０ イメージセンサ、
４５０ 入出力装置、
４６０ 電源装置。

Claims (21)

  1. 半導体層の第１領域及び第２領域内に、それぞれアクティブピクセル用第１フォトダイオード及びオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
    前記半導体層の第１面の上に、層間絶縁膜及び前記層間絶縁膜内に位置する内部配線を含む層間絶縁膜構造物を形成する段階と、
    前記半導体層を貫通する分離用トレンチを形成して、アウター半導体パターン及び前記アウター半導体パターンと分離するインナー半導体パターンを形成し、前記分離用トレンチは前記インナー半導体パターンを囲みながら前記層間絶縁膜を露出させるように形成する段階と、
    前記半導体層の第１面と対向する前記半導体層の第２面の上面及び前記分離用トレンチの表面上にコンフォーマルに絶縁パターンを形成する段階と、
    前記分離用トレンチと離隔しながら前記インナー半導体パターンを貫通するビアホールを形成する段階と、
    前記分離用トレンチ内の絶縁パターン上に前記分離用トレンチを詰める導電パターンを形成し、前記ビアホール内にはシリコン貫通ビアコンタクトを形成し、前記シリコン貫通ビアコンタクトの上部は前記半導体層の第２面を覆う絶縁パターンによって囲まれていて、前記シリコン貫通ビアコンタクトの下部は前記内部配線と接触するように形成する段階と、
    前記半導体層の第２面を覆う絶縁パターンの上にパッドパターンを形成する段階と、
    前記半導体層の第２面を覆う絶縁パターン上にカラーフィルタ及び前記カラーフィルタの上にマイクロレンズを形成する段階と、
    を含むことを特徴とするイメージセンサの製造方法。
  2. 前記導電パターン、シリコン貫通ビアコンタクト及びパッドパターンを形成する段階は、
    前記ビアホールの内部、分離用トレンチの内部、及び前記半導体層の第２面を覆う絶縁パターンの上に導電膜を形成する段階と、
    前記導電膜の物質を含むシリコン貫通ビアコンタクト及び導電パターンを形成する段階と、
    前記導電膜をパターニングして前記導電膜の物質を含むパッドパターンを形成する段階と、を含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
  3. 前記導電膜をパターニングして、前記半導体層の第２領域内で前記絶縁パターンの上に前記導電膜の物質を含む遮光パターンを形成する段階をさらに含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
  4. 前記導電膜を形成する段階は、第１金属膜及び前記第１金属膜とエッチング選択比を有する第２金属膜が積層される積層構造物を形成する段階を含むことを特徴とする請求項３に記載のイメージセンサの製造方法。
  5. 前記シリコン貫通ビアコンタクトは前記第１及び第２金属膜が積層される積層構造物が含まれるように形成し、前記パッドパターンは前記積層構造物が含まれるように形成し、前記遮光パターンは前記第１金属膜で形成することを特徴とする請求項４に記載のイメージセンサの製造方法。
  6. 基板の第１面の上に層間絶縁膜及び内部配線を含む層間絶縁膜構造物を形成する段階と、
    前記基板を貫通する分離用トレンチを形成し、前記分離用トレンチによって囲まれるインナー基板を形成する段階と、
    前記分離用トレンチの内部及び前記基板の第１面の反対面である第２面にコンフォーマルに絶縁膜を形成する段階と、
    前記分離用トレンチと離隔し、前記基板の第２面の上に形成された絶縁膜部位と前記インナー基板を貫通し、前記内部配線を露出させるホールを形成する段階と、
    前記ホールの内部及び前記絶縁膜の上に前記分離用トレンチの内部を詰めるように導電膜を形成する段階と、
    前記導電膜をパターニングして、前記分離用トレンチの絶縁膜上に導電パターンと前記ホール内にシリコン貫通ビアコンタクトを形成する段階と、
    を含むことを特徴とする集積回路素子の製造方法。
  7. 前記絶縁膜を形成する段階は、前記基板の第２面と前記基板の第２面の上に形成された導電膜間に延びる前記絶縁膜の部分を形成する段階を含むことを特徴とする請求項６に記載の集積回路素子の製造方法。
  8. 前記導電膜を形成する段階は、前記ホール内で前記インナー基板と直接接触する導電膜部位を形成する段階を含むことを特徴とする請求項６または７に記載の集積回路素子の製造方法。
  9. 前記導電膜を形成した後、パッドパターンを形成する段階をさらに含み、前記パッドパターンは前記導電膜を含み、前記基板の第２面の上に形成された前記絶縁膜と接触するように形成することを特徴とする請求項６〜８のいずれか一項に記載の集積回路素子の製造方法。
  10. 前記インナー基板の外側に備わる前記基板の第１領域内に、アクティブピクセル用第１フォトダイオードを形成する段階と、
    前記基板の第２領域の上に形成された前記絶縁膜の上にパッドパターンを形成する段階と、
    前記第１フォトダイオードの上に形成された前記絶縁膜の上にカラーフィルタと前記カラーフィルタの上にマイクロレンズを形成する段階と、
    を含むことを特徴とする請求項６〜９のいずれか一項に記載の集積回路素子の製造方法。
  11. 前記絶縁膜を形成する段階は、
    反射防止膜を形成する段階と、
    前記反射防止膜の上に上部絶縁膜を形成する段階と、を含むことを特徴とする請求項６〜１０のいずれか一項に記載の集積回路素子の製造方法。
  12. 前記パッドパターンを形成する段階は、前記導電膜の上に前記導電膜とエッチング選択比を有する上部導電膜を形成する段階を含むことを特徴とする請求項１０に記載の集積回路素子の製造方法。
  13. 前記上部導電膜を形成する段階は、前記導電膜より低抵抗を有する物質の前記上部導電膜を形成する段階を含むことを特徴とする請求項１２に記載の集積回路素子の製造方法。
  14. 前記インナー基板の外側の基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
    前記第２フォトダイオードの上に形成された前記絶縁膜の上に第２カラーフィルタと前記第２カラーフィルタの上に第２マイクロレンズを形成する段階と、
    前記第２フォトダイオードの上に形成された第２カラーフィルタ及び前記絶縁膜間に光遮断パターンを形成する段階と、
    をさらに含むことを特徴とする請求項１０に記載の集積回路素子の製造方法。
  15. 前記光遮断パターンを形成する段階は、前記導電膜をパターニングする工程を含み、前記光遮断パターンは前記導電膜に含まれることを特徴とする請求項１４に記載の集積回路素子の製造方法。
  16. 前記光遮断パターンを形成する段階において、前記光遮断パターンは前記パッドパターンよりもさらに薄く形成することを特徴とする請求項１４または請求項１５に記載の集積回路素子の製造方法。
  17. 前記第１フォトダイオードは、複数の第１フォトダイオードのうちの１つであり、前記絶縁膜の上に、互いに直接的に隣接する複数の第１フォトダイオードの間に延びる混色防止パターンを形成する段階をさらに含むことを特徴とする請求項１０に記載の集積回路素子の製造方法。
  18. 前記混色防止パターンを形成する段階は、前記導電膜をパターニングする段階を含み、前記混色防止パターンは前記導電膜に含まれることを特徴とする請求項１７に記載の集積回路素子の製造方法。
  19. 前記基板は周辺回路領域を含み、前記周辺回路領域は複数のトランジスタ及び前記インナー基板を含むパッド領域を含み、
    前記基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
    前記第１及び第２領域間の基板の第１部分、前記周辺回路領域の基板の第２部分、前記インナー基板の外側に位置する前記パッド領域内の基板の第３部分のうちいずれか１つにトレンチを形成する段階と、
    前記トレンチ内にトレンチ絶縁膜を形成する段階と、を含むことを特徴とする請求項６〜１８のいずれか一項に記載の集積回路素子の製造方法。
  20. 前記トレンチを形成する段階において、前記トレンチは前記基板を貫通するように形成することを特徴とする請求項１９に記載の集積回路素子の製造方法。
  21. 前記トレンチ絶縁膜を形成する段階で、前記絶縁膜を含む前記トレンチ絶縁膜を形成する段階を含むことを特徴とする請求項１９または２０に記載の集積回路素子の製造方法。
JP2013104248A 2012-05-30 2013-05-16 シリコン貫通ビアの構造物およびその形成方法 Active JP6185287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0057470 2012-05-30
KR1020120057470A KR101934864B1 (ko) 2012-05-30 2012-05-30 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법

Publications (3)

Publication Number Publication Date
JP2013251539A JP2013251539A (ja) 2013-12-12
JP2013251539A5 JP2013251539A5 (ja) 2016-06-02
JP6185287B2 true JP6185287B2 (ja) 2017-08-23

Family

ID=49670723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013104248A Active JP6185287B2 (ja) 2012-05-30 2013-05-16 シリコン貫通ビアの構造物およびその形成方法

Country Status (4)

Country Link
US (2) US9048354B2 (ja)
JP (1) JP6185287B2 (ja)
KR (1) KR101934864B1 (ja)
CN (1) CN103456683B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658413B2 (en) 2017-12-26 2020-05-19 Samsung Electronics Co., Ltd. Semiconductor device including via plug

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US8736006B1 (en) * 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
US9030584B2 (en) * 2013-03-18 2015-05-12 Omnivision Technologies, Inc. Image sensor with substrate noise isolation
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6060851B2 (ja) * 2013-08-09 2017-01-18 ソニー株式会社 固体撮像装置の製造方法
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
CN105531822A (zh) * 2013-11-06 2016-04-27 索尼公司 半导体装置、固态成像元件和电子设备
KR102168173B1 (ko) 2014-01-24 2020-10-20 삼성전자주식회사 적층형 이미지 센서
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
US9385222B2 (en) 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
US10276620B2 (en) 2014-02-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US9627426B2 (en) * 2014-02-27 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
EP3373329B1 (en) 2014-02-28 2023-04-05 LFoundry S.r.l. Integrated circuit comprising a laterally diffused mos field effect transistor
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
US9771256B2 (en) 2014-06-29 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Micro electro mechanical system (MEMS) device having via extending through plug
KR102268707B1 (ko) 2014-07-28 2021-06-28 삼성전자주식회사 이미지 센서
KR102201594B1 (ko) * 2014-09-18 2021-01-11 에스케이하이닉스 주식회사 반사방지층을 갖는 이미지 센서 및 그 제조 방법
FR3030113A1 (fr) * 2014-12-15 2016-06-17 St Microelectronics Crolles 2 Sas Capteur d'image eclaire et connecte par sa face arriere
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR102384890B1 (ko) * 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
US9818776B2 (en) * 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10315915B2 (en) * 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
KR102405745B1 (ko) * 2015-08-05 2022-06-03 삼성전자주식회사 반도체 장치
KR102387948B1 (ko) * 2015-08-06 2022-04-18 삼성전자주식회사 Tsv 구조물을 구비한 집적회로 소자
US9686457B2 (en) * 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
US9570494B1 (en) * 2015-09-29 2017-02-14 Semiconductor Components Industries, Llc Method for forming a semiconductor image sensor device
US9847363B2 (en) 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
US9806117B2 (en) * 2016-03-15 2017-10-31 Omnivision Technologies, Inc. Biased deep trench isolation
KR102539472B1 (ko) * 2016-07-13 2023-06-02 삼성전자주식회사 이미지 센서 제조 방법
FR3059143B1 (fr) * 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
KR102635858B1 (ko) 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
KR102495573B1 (ko) * 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
US10366961B1 (en) 2018-02-13 2019-07-30 Semiconductor Components Industries, Llc Image sensors with deep silicon etch and related methods
CN108321165A (zh) * 2018-03-15 2018-07-24 德淮半导体有限公司 形成图像传感器的方法
KR102643624B1 (ko) 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
JP2020031136A (ja) * 2018-08-22 2020-02-27 キヤノン株式会社 撮像装置およびカメラ
KR102521658B1 (ko) 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
TWI717846B (zh) 2018-09-25 2021-02-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102582669B1 (ko) * 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
KR102593777B1 (ko) * 2018-11-14 2023-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
CN109643723B (zh) * 2018-11-20 2021-02-23 深圳市汇顶科技股份有限公司 图像传感器及相关手持装置
KR102658570B1 (ko) * 2018-12-12 2024-04-19 에스케이하이닉스 주식회사 노이즈 차단 구조를 포함하는 이미지 센싱 장치
KR102554692B1 (ko) 2019-02-18 2023-07-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 구조체 및 형성 방법
US10833025B2 (en) 2019-04-01 2020-11-10 International Business Machines Corporation Compressive zone to reduce dicing defects
KR20200127689A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 패드 분리 절연 패턴 갖는 반도체 소자
CN112510054A (zh) * 2019-09-16 2021-03-16 联华电子股份有限公司 影像传感器及其制造方法
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
KR20210148541A (ko) * 2020-05-29 2021-12-08 삼성전자주식회사 이미지 센서
CN111863850A (zh) * 2020-07-29 2020-10-30 上海华力微电子有限公司 一种深沟槽隔离栅格结构的制造方法
US11582389B2 (en) 2020-08-11 2023-02-14 Apple Inc. Electrical traces in suspension assemblies
CN111785750A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 背照式图像传感器
KR20220047419A (ko) * 2020-10-08 2022-04-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
KR20220075117A (ko) * 2020-11-27 2022-06-07 삼성전자주식회사 이미지 센서
US11862654B2 (en) * 2021-01-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trench isolation structure for image sensors
US20220238568A1 (en) * 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structure for cmos image sensors
CN116998017A (zh) * 2021-03-30 2023-11-03 索尼半导体解决方案公司 光电检测装置和电子设备
WO2024062796A1 (en) * 2022-09-22 2024-03-28 Sony Semiconductor Solutions Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097076A (en) * 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
JP4046069B2 (ja) 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2005347707A (ja) * 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
KR100772891B1 (ko) * 2005-10-04 2007-11-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7557419B2 (en) * 2006-07-21 2009-07-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for preventing or reducing color cross-talk between adjacent pixels in an image sensor device
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20090035262A (ko) 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8212328B2 (en) 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP2009194206A (ja) * 2008-02-15 2009-08-27 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
US8426938B2 (en) 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5470928B2 (ja) 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
KR20100108109A (ko) 2009-03-27 2010-10-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR20110037481A (ko) 2009-10-07 2011-04-13 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
KR20110050091A (ko) 2009-11-06 2011-05-13 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
FR2953992B1 (fr) * 2009-12-15 2012-05-18 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
JP2011198966A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置及びその製造方法
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
JP5619542B2 (ja) * 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
US20120080802A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance
US20120168890A1 (en) * 2011-01-04 2012-07-05 Yu Hin Desmond Cheung Image sensor structure
JP5606961B2 (ja) * 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
KR20130092884A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658413B2 (en) 2017-12-26 2020-05-19 Samsung Electronics Co., Ltd. Semiconductor device including via plug

Also Published As

Publication number Publication date
CN103456683B (zh) 2017-12-19
US20130323875A1 (en) 2013-12-05
KR20130134162A (ko) 2013-12-10
US9608026B2 (en) 2017-03-28
US9048354B2 (en) 2015-06-02
KR101934864B1 (ko) 2019-03-18
CN103456683A (zh) 2013-12-18
US20150263060A1 (en) 2015-09-17
JP2013251539A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
JP6185287B2 (ja) シリコン貫通ビアの構造物およびその形成方法
US9437635B2 (en) Solid-state image sensor, method of manufacturing the same and camera
KR101448369B1 (ko) Ｂｓｉ 칩들에서의 다중 금속막 스택
US9978784B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
JP5942275B2 (ja) 固体撮像装置
KR102539472B1 (ko) 이미지 센서 제조 방법
KR20130099425A (ko) 이미지 센서
JP6124502B2 (ja) 固体撮像装置およびその製造方法
KR102646901B1 (ko) 이미지 센서 및 그 제조 방법
TW201517256A (zh) 半導體裝置與其形成方法與影像感測裝置
TW201426839A (zh) 半導體晶圓
CN107634074B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
CN107482026B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
US20220165774A1 (en) Image sensor including a pixel seperation structure
JP2014086514A (ja) 撮像装置、その製造方法及びカメラ
CN106356383B (zh) 半导体结构、半导体器件、芯片结构及其形成方法
JP2019160967A (ja) 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法
JP2014086515A (ja) 撮像装置、その製造方法及びカメラ
CN115527931A (zh) 半导体设备和制造半导体设备的方法
TW200421602A (en) Method for manufacturing photodiode and the structure thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170727

R150 Certificate of patent or registration of utility model

Ref document number: 6185287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250