CN116998017A - 光电检测装置和电子设备 - Google Patents

光电检测装置和电子设备 Download PDF

Info

Publication number
CN116998017A
CN116998017A CN202280021887.5A CN202280021887A CN116998017A CN 116998017 A CN116998017 A CN 116998017A CN 202280021887 A CN202280021887 A CN 202280021887A CN 116998017 A CN116998017 A CN 116998017A
Authority
CN
China
Prior art keywords
insulating
semiconductor layer
electrode pad
ring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280021887.5A
Other languages
English (en)
Inventor
香川恵永
亀嶋隆季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116998017A publication Critical patent/CN116998017A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N2021/1765—Method using an image detector and processing of image signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

提供了一种能够抑制电极焊盘的寄生电容增大的光电检测装置。所述光电检测装置包括第一半导体层，所述第一半导体层包括光电转换单元、作为光入射面的一面和作为元件形成面的另一面；绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；电极焊盘，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出，所述绝缘层介于所述第一半导体层和所述电极焊盘之间；以及具有绝缘性的绝缘环，所述绝缘环在厚度方向上贯穿所述第一半导体层，并且在平面图中围绕所述电极焊盘。

Description

光电检测装置和电子设备
技术领域
本技术(根据本公开的技术)涉及光电检测装置和电子设备，并且特别地涉及分别包括电极焊盘的光电检测装置和电子设备。
背景技术
关于堆叠式图像传感器的配线接合焊盘，从容易安装球的角度出发，提出了一种将电极焊盘布置在上侧基板的表面上的结构(例如，专利文献1)。由于可以通过将电极焊盘布置在最外表面上来减小球的尺寸，因此可以减小电极焊盘的尺寸，从而可以减小芯片尺寸。
引用文献列表
专利文献
专利文献1：日本专利申请特开第2019-68049号
发明内容
本发明要解决的技术问题
在以高速运行的系统中，需要抑制寄生电容的增加，例如，电极焊盘的寄生电容。
本技术的目的是提供一种能够抑制电极焊盘的寄生电容的增加的光电检测装置和电子设备。
技术问题的解决方案
根据本技术的一个方面的光电检测装置包括：第一半导体层，所述第一半导体层包括光电转换单元并且具有作为光入射面的一面和作为元件形成面的另一面；绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；电极焊盘，在所述绝缘层介于所述电极焊盘和所述第一半导体层之间的状态下，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出；以及绝缘环，所述绝缘环是具有绝缘性的环、在厚度方向上贯穿所述第一半导体层并且在平面图中围绕所述电极焊盘。
根据本技术的一个方面的电子设备包括上述光电检测装置和使所述光电检测装置形成来自被摄体的图像光的图像的光学系统。
附图说明
图1是示出根据本技术第一实施方案的光电检测装置的构成例的芯片布局图。
图2是示出根据本技术第一实施方案的光电检测装置的构成例的框图。
图3是根据本技术第一实施方案的光电检测装置的像素的等效电路图。
图4A是示出根据本技术第一实施方案的电极焊盘阵列的平面图。
图4B是在沿着图4A的线B-B截取的截面中观察时电极焊盘的截面的纵向截面图。
图5是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图6A是示出根据本技术第一实施方案的绝缘环、插塞和电极焊盘之间的位置关系的平面图。
图6B是示出在沿着图6A的线C-C截取的截面中观察时根据本技术第一实施方案的绝缘环、插塞和电极焊盘之间的位置关系的纵向截面图。
图6C是示出在根据本技术第一实施方案的光电检测装置中设置两个绝缘环的情况下的电容器的构成的示意图。
图7A是示出根据本技术第一实施方案的光电检测装置的制造方法的过程截面图。
图7B是继图7A之后的过程截面图。
图7C是继图7B之后的过程截面图。
图7D是继图7C之后的过程截面图。
图7E是继图7D之后的过程截面图。
图7F是示出在图7E的过程中形成的抗蚀剂图案的平面图。
图7G是继图7E之后的过程截面图。
图7H是继图7G之后的过程截面图。
图7I是继图7H之后的过程截面图。
图7J是继图7I之后的过程截面图。
图7K是继图7J之后的过程截面图。
图7L是继图7K之后的过程截面图。
图7M是继图7L之后的过程截面图。
图8A是示出根据本技术第一实施方案的一个绝缘环、插塞和电极焊盘之间的位置关系的平面图。
图8B是示出在根据本技术第一实施方案的光电检测装置中设置一个绝缘环的情况下的电容器的构成的示意图。
图9A是示出根据本技术第一实施方案的三个绝缘环、插塞和电极焊盘之间的位置关系的平面图。
图9B是示出在根据本技术第一实施方案的光电检测装置中设置三个绝缘环的情况下的电容器的构成的示意图。
图10是示出在没有设置绝缘环的情况下电容器的构成的示意图。
图11是示出绝缘环的数量与合成电容的计算结果之间的关系的图。
图12是示出常规光电检测装置的图。
图13是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的变形例1的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图14是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的变形例2的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图15是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的变形例3的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图16是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的变形例4的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图17是示出在沿着图1的线A-A截取的截面中观察时根据本技术第一实施方案的变形例5的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图18是示出根据本技术第一实施方案的变形例6的光电检测装置的绝缘环的纵向截面图。
图19是示出根据本技术第一实施方案的变形例7的光电检测装置的绝缘环的纵向截面图。
图20是示出在沿着图1的线A-A截取的截面中观察时根据本技术第二实施方案的光电检测装置的电极焊盘和像素区域之间的相对关系的纵向截面图。
图21A是示出根据本技术第二实施方案的绝缘环、插塞环和电极焊盘之间的位置关系的平面图。
图21B是示出在沿着图21A的线C-C截取的截面中观察时根据本技术第二实施方案的绝缘环、插塞环和电极焊盘之间的位置关系的纵向截面图。
图22A是示出根据本技术第二实施方案的一个绝缘环、一个插塞环和电极焊盘之间的位置关系的纵向截面图。
图22B是示出在根据本技术第二实施方案的光电检测装置中设置一个绝缘环的情况下的电容器的构成的示意图。
图23是示出在根据本技术第二实施方案的光电检测装置的制造方法的过程中形成的抗蚀剂图案的平面图。
图24是示出根据本技术第二实施方案的另一模式的绝缘环、插塞环和电极焊盘的截面形状的纵向截面图。
图25A是示出根据本技术第二实施方案的变形例1的绝缘环、两个插塞环和电极焊盘之间的位置关系的平面图。
图25B是示出在沿着图25A的线C-C截取的截面中观察时根据本技术第二实施方案的变形例1的绝缘环、插塞环和电极焊盘之间的位置关系的纵向截面图。
图26A是示出根据本技术第二实施方案的变形例1的一个绝缘环、两个插塞环和电极焊盘之间的位置关系的纵向截面图。
图26B是示出在根据本技术第二实施方案的变形例1的光电检测装置中设置一个绝缘环和两个插塞环的情况下的电容器的构成的示意图。
图27是示出根据本技术第二实施方案的变形例2的绝缘环、插塞环和电极焊盘的截面形状的纵向截面图。
图28A是示出根据本技术第二实施方案的变形例2的光电检测装置的制造方法的过程截面图。
图28B是继图28A之后的过程截面图。
图28C是继图28B之后的过程截面图。
图29A是示出根据本技术第二实施方案的变形例3的光电检测装置的制造方法的过程截面图。
图29B是继图29A之后的过程截面图。
图29C是继图29B之后的过程截面图。
图30是示出根据本技术第三实施方案的电子设备的示意性构成的图。
具体实施方式
在下文中，将参照附图说明用于实施本技术的优选模式。注意，下文中所述的实施方案分别示出了本技术的代表性实施方案的示例，并且本技术的范围不被它们缩窄。
在下面的附图中，相同或相似的部件由相同或相似的附图标记表示。应当注意的是，附图是示意性的，并且厚度与平面尺寸之间的关系、层之间的厚度比率等与实际的不同。因此，应考虑以下说明来确定具体的厚度和尺寸。此外，不用说，附图包括具有不同尺寸关系和比例的部分。
此外，下面所述的第一至第三实施方案分别示出了用于实现本技术的技术思想的装置和方法的示例，并且在本技术的技术思想中，部件的材料、形状、结构、布置等不限于下面所述的那些。在权利要求中由所述权利要求限定的技术范围内，可以对本技术的技术思想进行各种变更。
按以下顺序进行说明。
1.第一实施方案
2.第二实施方案
3.第三实施方案
[第一实施方案]
第一实施方案将说明其中本技术应用于作为背面照射互补金属氧化物半导体(CMOS)图像传感器的光电检测装置的示例。
<<光电检测装置的总体构成>>
首先，将说明光电检测装置1的整体构成。如图1所示，根据本技术第一实施方案的光电检测装置1主要包括在平面图中具有矩形二维平面形状的半导体芯片2。即，光电检测装置1安装在半导体芯片2上。如图30所示，光电检测装置1经由光学系统(光学透镜)102拍摄来自被摄体的图像光(入射光106)，以像素为单位将形成在成像面上的入射光106的光量转换为电信号，并且将该电信号作为像素信号输出。
如图1所示，其上安装有光电检测装置1的半导体芯片2在包括彼此相交的X方向和Y方向的二维平面中包括设置在中央部分的矩形像素区域2A，以及设置在像素区域2A外部以围绕像素区域2A的外围区域2B。
例如，像素区域2A是接收由图30所示的光学系统102会聚的光的光接收面。然后，在像素区域2A中，多个像素3以矩阵状布置在包括X方向和Y方向的二维平面中。换言之，像素3在二维平面中彼此相交的X方向和Y方向中的每一个方向上重复地布置。注意，在本实施方案中，作为示例，X方向和Y方向彼此正交。此外，与X方向和Y方向都正交的方向是Z方向(厚度方向)。
如图1所示，在外围区域2B中布置有多个电极焊盘(接合焊盘)14。
<逻辑电路>
如图2所示，半导体芯片2包括逻辑电路13，逻辑电路13包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。逻辑电路13包括例如互补MOS(CMOS)电路，作为场效应晶体管，互补MOS电路包括n沟道导电金属氧化物半导体场效应晶体管(MOSFET)和p沟道导电MOSFET。
垂直驱动电路4包括例如移位寄存器。垂直驱动电路4依次地选择所需的像素驱动线10，向所选择的像素驱动线10供给用于驱动像素3的脉冲，并且逐行驱动像素3中的每一个。即，垂直驱动电路4逐行在垂直方向上选择性地依次扫描像素区域2A中的各个像素3，并且基于根据由各个像素3的光电转换元件接收到的光量产生的信号电荷，通过垂直信号线11将来自像素3的像素信号供给至列信号处理电路5。
列信号处理电路5例如布置在像素3的每一列上，并且针对每一像素列对从一行的像素3输出的信号执行诸如噪声去除等信号处理。例如，列信号处理电路5执行诸如用于去除像素特有的固定模式噪声的相关双采样(CDS)和模数(AD)转换等信号处理。在列信号处理电路5的输出级设置有水平选择开关(未图示)以与水平信号线12连接。
水平驱动电路6包括例如移位寄存器。水平驱动电路6依次地向列信号处理电路5输出水平扫描脉冲，以依次地选择列信号处理电路5中的各者，并且使列信号处理电路5中的各者将经过信号处理的像素信号输出到水平信号线12。
输出电路7对从列信号处理电路5中的各者通过水平信号线12依次地供给的像素信号执行信号处理，并且输出处理后的信号。作为信号处理，例如，可以使用缓冲、黑电平调整、列偏差校正、各种数字信号处理等。
控制电路8基于垂直同步信号、水平同步信号和主时钟信号生成作为垂直驱动电路4、列信号处理电路5、水平驱动电路6等的操作的基准的时钟信号和控制信号。然后，控制电路8将生成的时钟信号和控制信号输出到垂直驱动电路4、列信号处理电路5、水平驱动电路6等。
<像素>
图3是示出像素3的构成例的等效电路图。像素3包括光电转换元件PD、累积(保持)由光电转换元件PD光电转换的信号电荷的电荷累积区域(浮动扩散)FD以及将由光电转换单元PD光电转换的信号电荷传输到电荷累积区域FD的传输晶体管TR。此外，像素3包括电连接到电荷累积区域FD的读出电路15。
光电转换元件PD产生与接收到的光量相对应的信号电荷。此外，光电转换元件PD临时累积(保持)所产生的信号电荷。光电转换元件PD具有电连接到传输晶体管TR的源极区域的阴极侧和电连接到基准电位线(例如，接地)的阳极侧。作为光电转换元件PD，例如，使用光电二极管。
传输晶体管TR的漏极区域电连接到电荷累积区域FD。传输晶体管TR的栅电极电连接到像素驱动线10(参照图2)中的传输晶体管驱动线。
电荷累积区域FD临时累积并保持经由传输晶体管TR从光电转换元件PD传输的信号电荷。
读出电路15读取累积在电荷累积区域FD中的信号电荷，并且基于该信号电荷输出像素信号。尽管不限于此，但是读出电路15包括例如放大晶体管AMP、选择晶体管SEL和复位晶体管RST作为像素晶体管。这些晶体管(AMP、SEL和RST)包括例如具有由氧化硅膜(SiO2膜)形成的栅极绝缘膜、栅电极以及用作源极区域和漏极区域的一对主电极区域的MOSFET。此外，这些晶体管可以是栅极绝缘膜为氮化硅膜(Si3N4膜)或氮化硅膜和氧化硅膜的层叠膜的金属绝缘体半导体FET(MISFET)。
放大晶体管AMP具有电连接到选择晶体管SEL的漏极区域的源极区域和电连接到电源线Vdd和复位晶体管的漏极区域的漏极区域。然后，放大晶体管AMP的栅极电连接到电荷累积区域FD和复位晶体管RST的源极区域。
选择晶体管SEL具有电连接到垂直信号线11(VSL)的源极区域和电连接到放大晶体管AMP的源极区域的漏极。然后，选择晶体管SEL的栅电极电连接到像素驱动线10(参照图2)中的选择晶体管驱动线。
复位晶体管RST具有电连接到电荷累积区域FD和放大晶体管AMP的栅电极的源极区域和电连接到电源线Vdd和放大晶体管AMP的漏极区域的漏极区域。复位晶体管RST的栅电极电连接到像素驱动线10(参照图2)中的复位晶体管驱动线。
<<光电检测装置的具体构成>>
接下来，将参照图4A、图4B、图5等说明光电检测装置1的具体构成。
<光电检测装置的层叠结构>
如图5所示，光电检测装置1(半导体芯片2)包括具有彼此位于相对侧的第一面S1和第二面S2的第一半导体层20、叠置在第一半导体层20的第一面S1上的第一配线层30、叠置在第一配线层30的作为在与第一半导体层20侧的表面相对侧的表面的第三面S3上的第二配线层40以及叠置在第二配线层40的作为在与第一配线层侧的表面(第四面S4)相对侧的表面的第五面S5上的第二半导体层50。例如，通过将第一配线层30层叠在第一半导体层20的第一面S1上，将第二配线层40层叠在第二半导体层50上，然后将第一配线层30的第三面S3和第二配线层40的第四面S4彼此叠置并接合，可以实现这种层叠结构。此外，可以将作为第一半导体层20的一个面的第二面S2侧称为光入射面或背面，并且将作为第一半导体层20的另一面的第一面S1称为元件形成面或主面。
此外，光电检测装置1(半导体芯片2)包括绝缘层60、滤色器81和片上透镜82。绝缘层60、滤色器81和片上透镜82按此顺序层叠在第一半导体层20的第二面S2上。绝缘层60设置在像素区域2A和外围区域2B两者中，并且滤色器81和片上透镜82设置在像素区域2A和外围区域2B中的像素区域2A中。
此外，光电检测装置1(半导体芯片2)还包括电极焊盘14和在平面图中围绕电极焊盘的绝缘环70。
<第一半导体层>
第一半导体层20例如由第一导电类型(例如，p型)的单晶硅基板形成。如图5所示，第一半导体层20包括第一导电类型(例如，p型)的阱区域21和嵌入在阱区域21中的第二导电类型(例如，n型)的半导体区域(光电转换单元)22。图3所示的光电转换元件PD形成在包括阱区域21和光电转换单元22的区域中。
此外，如图5所示，第一半导体层20包括在平面图中与像素区域2A重叠的像素区域20a和在平面图中与外围区域2B重叠的外围区域20b。在平面图中外围区域20b设置在像素区域20a的外部，以围绕像素区域20a。上述光电转换单元22设置在像素区域20a中。即，第一半导体层20包括光电转换单元22。光电转换单元22对入射光进行光电转换以产生信号电荷。此外，图3所示的电荷累积区域FD、传输晶体管TR等设置在像素区域20a中，但是图5未图示。注意，在不需要区域分像素区域20a和外围区域20b的情况下，不区分像素区域20a和外围区域20b，并且将其简单地称为第一半导体层20。
另一方面，如图5所示，外围区域20b设置有绝缘环70和稍后将要描述的插塞75。为了在外围区域20b中设置绝缘环70和插塞75，如图6A和6B所示，在外围区域20中设置有在平面图中的环形凹槽24和孔25。此外，外围区域20b设置有凹部23，电极焊盘14的一部分嵌入在凹部23中。
凹槽24在厚度方向上贯穿第一半导体层20，并且在平面图中围绕电极焊盘14。图6A和图6B示出了其中为一个电极焊盘14设置两个凹槽24的示例。尽管可以为一个电极焊盘14设置一个或多个凹槽24，但是这里给出的说明假设为每个电极焊盘14设置两个凹槽24。为了区分这两个凹槽24，将内部凹槽称为第一凹槽24a，并且将外部凹槽，即，在平面图中围绕第一凹槽24a的凹槽称为第二凹槽24b。在不需要区分第一凹槽24a和第二凹槽24b的情况下，不区分第一凹槽24a和第二凹槽24b，并且将其简单地称为凹槽24。此外，也存在将第一凹槽24a和第二凹槽24b统称为凹槽24的情况。
孔25在第一半导体层20的厚度方向上贯穿第一半导体层20。更具体地，孔25在凹部23的底表面23a和第一面S1之间贯穿。设置有多个孔25。更具体地，设置有两个孔25。
<绝缘层>
绝缘层60是通过例如CVD方法等层叠在第一半导体层20的第二面S2侧的绝缘膜。作为绝缘层60，例如，可以采用诸如氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)或碳化硅(SiC)等材料。
此外，绝缘层60填充凹槽24的内部。将绝缘层60的嵌入在凹槽24中的部分称为绝缘层61，以与绝缘层60的其它部分区分开。此外，绝缘层60沉积在凹部23的底表面23a和侧表面23b以及孔25的内表面25a上。将沉积在凹部23的底表面23a和侧表面23b上的绝缘层60的部分称为绝缘层62(第一绝缘层)，以与绝缘层60的其它部分区分开。此外，将沉积在底表面23a上的部分称为绝缘层62a(第十一绝缘层)，并且将沉积在侧表面23b上的部分称为绝缘层62b(第十二绝缘层)，以区分绝缘层62的沉积在底表面23a上的部分和沉积在侧表面23b上的部分。在不需要区分绝缘层62a和绝缘层62b的情况下，不区分绝缘层62a和绝缘层62b，并且将其简单地称为绝缘层62。然后，将绝缘层60的沉积在孔25的内表面25a上的部分称为绝缘层63(第二绝缘层)，以与绝缘层60的其他部分区分开。
<插塞>
设置有多个插塞75。更具体地，设置有两个插塞75。插塞75嵌入在孔25中(其中绝缘层63介于它们之间)，并且电连接电极焊盘14和稍后将要描述的金属层32。更具体地，插塞75在绝缘层63介于插塞和第一半导体层20之间的状态下嵌入孔25中。插塞75的一端连接到电极焊盘14。更具体地，插塞75的一端贯穿绝缘层62a并且连接到电极焊盘14的如稍后将要描述的下表面14b。插塞75的另一端连接到金属层32。更具体地，插塞75的另一端在第一半导体层20的厚度方向上贯穿第一半导体层20，并延伸到第一配线层30的内部。然后，插塞75的另一端连接到第一配线层30中的金属层32。这里，将与插塞75的另一端连接的金属层32称为金属层32a，以与其它金属层32区分开。此外，例如，钨可以用作构成插塞75的材料。
<电极焊盘>
如图1、图4A和图4B所示，多个电极焊盘(接合焊盘)14布置在光电检测装置1(半导体芯片2)的外围区域2B中。电极焊盘14例如沿着半导体芯片2的二维平面中的四个边中的每一个边排列。更具体地，例如，如图4A和图4B所示，电极焊盘14沿着X方向和Y方向的四个边中的每一个边排列成一行。注意，电极焊盘14的数量不限于所示的数量。
如图6B所示，电极焊盘14具有上表面14a、下表面14b和侧表面14c，下表面14b是在与上表面14a相对的一侧的表面，侧表面14c是在上表面14a和2的下表面14b之间延伸的侧表面。上表面14a是露出在外部的露出表面。电极焊盘14是当光电检测装置1电连接到外部装置时使用的输入/输出端子。因此，电极焊盘14暴露在外部。更具体地，电极焊盘14的上表面14a暴露在外部。此外，电极焊盘14的上表面14a位于与表面S6相同的平面上，表面S6是绝缘层60的在与第一半导体层20侧的表面相对的一侧上的表面。然后，电极焊盘14的下表面14b连接到插塞75。
电极焊盘14设置在第一半导体层20和第二半导体层50中的第一半导体层20侧。在绝缘层60(绝缘层62)介于电极焊盘和第一半导体层20之间的状态下，电极焊盘14从表面S6露出。此外，电极焊盘14的一部分被掩埋在第一半导体层20中。更具体地，电极焊盘14的一部分以绝缘层62介于其间的方式掩埋在凹部23中。
此外，绝缘层62介于电极焊盘14和第一半导体层20之间，电极焊盘14、绝缘层62和第一半导体层20形成寄生电容。更具体地，电极焊盘14、绝缘层62和稍后将要描述的区域26a形成图6C所示的寄生电容C1。
<绝缘环>
如图5、图6A和图6B所示，绝缘环70是具有绝缘性、在厚度方向上贯穿第一半导体层20并且在平面图中围绕电极焊盘14的环。绝缘环70由绝缘材料构成。更具体地，绝缘环70是绝缘层61。
图5、图6A和图6B示出了其中为每个电极焊盘14设置两个绝缘环70的示例。尽管可以为一个电极焊盘14设置一个或多个绝缘环70，但是这里给出的说明假定为每个电极焊盘14设置两个绝缘环。为了区分两个绝缘环70，将内侧的绝缘环称为第一绝缘环70a，并且将外侧的绝缘环，即，在平面图中围绕第一绝缘环70a的绝缘环称为第二绝缘环70b。第一绝缘环70a是嵌入在第一凹槽24a中的绝缘层61，并且第二绝缘环70b是嵌入在第二凹槽24b中的绝缘层61。注意，在第一绝缘环70a和第二绝缘环70b不需要彼此区分的情况下，不区分第一绝缘环70a和第二绝缘环70b，并且将其简单地称为绝缘环70。此外，也存在将第一绝缘环70a和第二绝缘环70b统称为绝缘环70的情况。
此外，在平面图中绝缘环70的外轮廓71和内轮廓72之间的宽度d1为10nm以上且300nm以下，如图6A所示。
由于绝缘环70在第一半导体层20的厚度方向上贯穿第一半导体层20，因此第一半导体层20被绝缘环70划分为多个区域26。这里，有两个绝缘环70，因此，第一半导体层20被划分为三个区域26，如图6A和图6B所示。这里，为了将这三个区域26彼此区分，将位于第一绝缘环70a的内侧的区域称为区域26a，将位于第一绝缘环70a和第二绝缘环70b之间的区域称作区域26b，并且将位于第二绝缘环70b的外侧的区域称为区域26c。注意，在区域26a、区域26b和区域26c不需要彼此区分的情况下，不区分区域26a、区域26b以及区域26c，并且将其简单地称为区域26。此外，位于绝缘环70的内侧的区域26，更具体地说，区域26a和区域26b处于电浮动状态。
然后，绝缘环70和与绝缘环70相邻的两个区域26形成电容器。更具体地，区域26a、第一绝缘环70a和区域26b形成如图6C所示的电容器C2，区域26b、第二绝缘环70b和区域26c形成如图6C所述的电容器C3。然后，与上述寄生电容C1一起形成了图6C所示的三个电容器C1、C2和C3串联连接的状态。
<第一配线层>
如图5所示，第一配线层30包括层间绝缘膜31、金属层32、第一连接焊盘33和过孔34。如图所示，金属层32和第一连接焊盘33以层间绝缘膜31介于其间的方式层叠。过孔34将金属层32彼此连接，并且连接金属层32和第一连接焊盘33。第一连接焊盘33面向第一配线层30的第三面S3。第一连接焊盘33电连接到金属层32a。例如，第一连接焊盘33经由多层金属层32和过孔34电连接到金属层32a。此外，第一连接焊盘33经由金属层32a和插塞75电连接到电极焊盘14。
<第二配线层>
如图5所示，第二配线层40包括层间绝缘膜41、金属层42、第二连接焊盘43和过孔44。如图所示，金属层42和第二连接焊盘43以层间绝缘膜41介入其间的方式层叠，。过孔44将金属层42彼此连接，并且连接金属层42和第二连接焊盘43。第二连接焊盘43面向第二配线层40的第四面S4，并且接合到第一连接焊盘33。因此，第一配线层30的电极焊盘14电连接到第二配线层40的金属层42。然后，电极焊盘14、第一连接焊盘33和第二连接焊盘43在厚度方向上彼此重叠，如图5所示。
<第二半导体层>
如图5所示，第二半导体层50由第一导电类型(例如，P型)的单晶硅基板形成。第二半导体层50例如设置有形成逻辑电路13和读出电路15的晶体管。
<<光电检测装置的制造方法>>
在下文中，将参照图7A至图7M说明光电检测装置1的制造方法。首先，如图7A所示，制备基板87，其中第一半导体层20、第一配线层30、第二配线层40和第二半导体层50按此顺序被依次地叠置。尽管未图示，但是诸如n型半导体区域22等扩散区域、各种晶体管等已经形成在第一半导体层20中。尽管未图示，但是各种晶体管形成在第二半导体层50中。然后，将第二连接焊盘43和第一连接焊盘33彼此接合。
接下来，如图7B所示，在第一半导体层20的第二面S2上层叠绝缘层60A。然后，如图7C所示，在绝缘层60A的在与第一半导体层20侧的表面相对的一侧的表面上层叠抗蚀剂图案90。然后，使用抗蚀剂图案90作为掩模来蚀刻绝缘层60A和第一半导体层20，以形成图7D所示的凹部23。
然后，如图7E和图7F所示，在绝缘层60A和凹部23上层叠抗蚀剂图案92。图7F是示出在图7E的过程中形成的抗蚀剂图案92的平面图。然后，如图7G所示，使用抗蚀剂图案92作为掩模进行蚀刻。更具体地，对从抗蚀剂图案92的开口92a露出的第一半导体层20进行蚀刻，以形成贯穿第一半导体层的孔25。此外，对从抗蚀剂图案92的开口92b露出的绝缘层60A和第一半导体层20进行蚀刻，以形成贯穿第一半导体层20的凹槽24。
接下来，如图7H所示，在绝缘层60A和第一半导体层20上层叠绝缘层60B。注意，上述绝缘层60包括绝缘层60A和绝缘层60B。层叠的绝缘层60B嵌入在凹槽24中。嵌入在凹槽24中的绝缘层60B对应于图6B所示的绝缘层61。然后，结果形成了图6B所示的绝缘环70。
此外，如图7H所示，层叠绝缘层60B以覆盖孔25的内表面25a。由于孔25的直径大于凹槽24的宽度(绝缘环70的宽度d1)，因此孔25没有完全被绝缘层60B填充，并且内表面25a被绝缘层60B覆盖。孔25的直径例如是凹槽24的宽度的约两倍或三倍。此外，将在被绝缘层60B覆盖之后的孔25的中空部分称为孔25A。
然后，如图7I所示，在去除通过孔25层叠在金属层32a上的绝缘层60B之后，层叠钨膜75A，以覆盖绝缘层60B并且填充孔25A的内部。然后，如图7J所示，进行整个表面蚀刻，以去除钨膜75A的不必要部分。从而，形成了插塞75。
然后，如图7K所示，沉积铝膜14A。然后，如图7L所示，在铝膜14A上沉积抗蚀剂图案93，并且如图7M所示，进行整个表面蚀刻以去除铝膜14A的不必要部分。因此，形成了电极焊盘14。
然后，在形成电极焊盘14之后，滤色器81和片上透镜82按此顺序层叠在绝缘层60的在与第一半导体层20侧的表面相对的一侧的表面上(尽管未图示)，从而几乎完成图5所示的光电检测装置1。光电检测装置1形成在由半导体基板上的划线(切割线)限定的多个芯片形成区域中的每一个中。然后，沿着划线将多个芯片形成区域划分为单个芯片，从而形成其上安装有光电检测装置1的半导体芯片2。
<<第一实施方案的主要效果>>
在下文中，将说明第一实施方案的主要效果。这里，除了上述图6A和图6C所示的设置两个绝缘环70的情况之外，还将通过举例说明如图8A和图8B所示设置一个绝缘环70的情况以及如图9A和图9B所示设置三个绝缘环70的情况来说明主要效果。
在设置一个绝缘环70的情况下，形成图8B所示的两个电容器C1和C2串联连接的状态。在设置两个绝缘环70的情况下，如上面已经描述的形成图6C所示的三个电容器C1、C2和C3串联连接的状态。然后，在设置三个绝缘环70的情况下，形成图9B所示的四个电容器C1、C2、C3和C4串联连接的状态。累积在电极焊盘14中的寄生电容是多个电容器的合成电容C。这里，电容器C4包括区域26c、第二绝缘环70c和区域26dd。
在常规的光电检测装置中，不设置绝缘环70，即，绝缘环的数量为零。如图10所示，在不设置绝缘环70的情况下，电容器的合成电容C为C1。另一方面，在设置一个绝缘环70的情况下，电容器的合成电容C为C1×C2/(C1+C2)，在设置两个绝缘环的情况下，电容器的合成电容C为C1×C2×C3/(C1+C2+C3)，并且在设置三个绝缘环的情况下，电容器的合成电容C为C1×C2×C3×C4/(C1+C2+C3+C4)。当电容器串联连接时，合成电容随着串联数量的增加而减小。图11是示出了合成电容的计算结果的图。如图11所示，在绝缘环70的数量为1个的情况下，合成电容约为数量为零的情况下的1/7。此外，在绝缘环70的数量为3个的情况下，合成电容是数量为1个的情况下的1/2。然后，图11没有示出在绝缘环70的数量为2个的情况下的合成电容，但认为其值是在数量为1个的情况下的合成电容和数量为3个的情况下的合成电容之间的值。
绝缘环70在厚度方向上贯穿第一半导体层20。因此，位于绝缘环70的内侧的区域26处于电浮动状态，并且可以抑制电荷的累积。
以这种方式，当利用电极焊盘14周围的空间设置绝缘环70时，可以抑制累积在电极焊盘14中的寄生电容的增加。此外，通过增加绝缘环70的数量，可以进一步抑制累积在电极焊盘14中的寄生电容的增加。因此，可以抑制配线延迟和RC延迟，并且可以抑制信号速度的降低。
此外，在根据本技术的第一实施方案的光电检测装置1中，由于可以抑制累积在电极焊盘14中的寄生电容的增加，因此将电极焊盘在厚度方向上移动并设置到第一半导体层20侧的缺点很小。因此，例如，可以毫不犹豫地确定将常规设置在第二配线层40中的电极焊盘14移动并设置到第一半导体层20侧。此外，增加了电极焊盘14布局的自由度。
在常规光电探测装置1’的示例中，如图12所示，电极焊盘14设置在第二配线层40上。因此，凹部23’在厚度方向上设置得很深，并且电极焊盘14设置在凹部23’的底部。因此，有必要增加球B和电极焊盘14的体积，以将球B放置在深位置处并且在球B的端部处设置配线W。
另一方面，在根据本技术第一实施方案的光电检测装置1中，由于可以通过绝缘环70抑制第一半导体层20和电极焊盘14之间的合成电容C的增加，因此可以将电极焊盘14移动并设置到第一半导体层20侧。然后，由于电极焊盘14被移动并设置在第一半导体层20侧，因此可以容易地进行引线接合。此外，可以减小引线接合的球尺寸，并且可以进一步减小电极焊盘14和其上安装有光电检测装置1的半导体芯片2的尺寸。此外，引线接合的可靠性也得到了提高，并且半导体芯片2被制造得较小，使得从晶片获得的芯片的产量增加，这也可以有助于降低成本。
此外，电极焊盘14、第一连接焊盘33和第二连接焊盘43在厚度方向上彼此重叠。因此，可以使从电极焊盘14到第二配线层40的金属层42的导电路径比将要在图14和图15中描述的导电路径由沟槽部83形成的情况下的更短。因此，即使是这样的构成也可以抑制累积在电极焊盘14中的寄生电容的增加。
注意，在第一实施方案中，在平面图中围绕第一绝缘环70a的第二绝缘环的数量为1个或2个，但不限于此，并且可以是三个以上。即，绝缘环70可以包括第一绝缘环70a和在平面图中围绕第一绝缘环70a的至少一个第二绝缘环。
此外，为每个电极焊盘14设置的插塞75的数量为两个，但不限于此，并且可以是一个。此外，可以为一个电极焊盘14设置三个以上插塞75。为每个电极焊盘14设置的孔25的数量是两个，但不限于此，并且可以根据插塞75的数量设置一个或三个或更多孔25。
[第一实施方案的变形例1]
下面将说明图13所示的本技术第一实施方案的变形例1。根据第一实施方案的变形例1的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于电极焊盘14的形状，并且光电检测装置1的其他构成基本上类似于上述根据第一实施方案的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
电极焊盘14具有头部141和与头部141一体形成的主体部142。头部141的上表面141a是暴露在外部的露出表面。主体部142连接到金属层32a。
<<第一实施方案的变形例1的主要效果>>
利用根据第一实施方案的变形例1的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
[第一实施方案的变形例2]
下面将说明图14所示的本技术第一实施方案的变形例2。根据第一实施方案的变形例2的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于，第一基板(第一半导体层20和第一配线层30)84和第二基板(第二半导体层50和第二配线层40)85经由沟槽部83电连接，并且光电检测装置1的其它构成基本上类似于上述根据第一实施方案的光电检测装置1的那些构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
光电检测装置1包括沟槽部83代替插塞75。沟槽部83从层叠在第一半导体层20上的绝缘层60延伸到第二配线层40的金属层42，并且其一端位于延伸方向上的深位置处并且连接到金属层42。电极焊盘14具有头部141和连接部143。头部141的上表面141a是暴露在外部的露出表面。连接部143电连接头部141和沟槽部83。
<<第一实施方案的变形例2的主要效果>>
利用根据第一实施方案的变形例2的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
注意，电极焊盘14不一定具有连接部143。在这种情况下，采用头部141和沟槽部83直接连接的构成。
[第一实施方案的变形例3]
下面将说明图15所示的本技术第一实施方案的变形例3。根据第一实施方案的变形例3的光电检测装置1与上述根据第一实施方案和第一实施方案的变形例2的光电检测装置1的不同之处在于，仅设置了上述第一基板84和第二基板85中的第一基板84并且第一半导体层20和金属层32经由沟槽部83电连接，并且光电检测装置1的其它构成基本上类似于上述根据第一实施方案和第一实施方案的变形例2的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
光电检测装置1包括沟槽部83代替插塞75。此外，光电检测装置1包括第一基板84和支撑基板86。沟槽部83从层叠在第一半导体层20上的绝缘层60延伸到第一配线层30的金属层32，并且一端位于延伸方向上的深位置处并且连接到金属层32。连接部143电连接头部141和沟槽部83。
<<第一实施方案的变形例3的主要效果>>
利用根据第一实施方案的变形例3的光电检测装置1也可以获得与上述根据第一实施方案和第一实施方案变形例2的光电检测装置1类似的效果。
注意，电极焊盘14不一定具有连接部143。在这种情况下，采用头部141和沟槽部83直接连接的构成。
[第一实施方案的变形例4]
下面将说明图16所示的本技术第一实施方案的变形例4。根据第一实施方案的变形例4的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于，电极焊盘14从表面S6突出，并且光电检测装置1的其它构成基本上与上述第一实施方案的构成类似。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
电极焊盘14层叠在第一半导体层20的第二面S2上。然后，电极焊盘14从表面S6突出。例如，通过用树脂等涂布表面S6来设置滤色器81和片上透镜82，因此，该涂布表面优选是平坦的。因此，电极焊盘14设置为使得电极焊盘14的上表面14a位于与第一实施方案的表面S6相同的平面上。
另一方面，例如，在诸如黑白传感器等不需要滤色器81和片上透镜82的光电检测装置中，即使电极焊盘14从表面S6突出，树脂的涂布性能也不受影响。
<<第一实施方案的变形例4的主要效果>>
利用根据第一实施方案的变形例4的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
[第一实施方案的变形例5]
下面将说明图17所示的本技术第一实施方案的变形例5。根据第一实施方案的变形例5的光电检测装置1与上述第一实施方案的不同之处在于，电极焊盘14设置在从表面S6凹陷的位置处，并且光电检测装置1的其它构成基本上与上述第一实施方案的构成类似。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
电极焊盘14掩埋在第一半导体层20中。然后，电极焊盘14的上表面14a位于与第二面S2相同的平面上。因此，绝缘层60的在平面图中与电极焊盘14重叠的部分被去除。
例如，在诸如黑白传感器等不需要滤色器81和片上透镜82的光电检测装置中，即使电极焊盘14设置在从表面S6凹陷的位置处，树脂的涂布性能也不受影响。
<<第一实施方案的变形例5的主要效果>>
利用根据第一实施方案的变形例5的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
[第一实施方案的变形例6]
下面将说明图18所示的本技术第一实施方案的变形例6。根据第一实施方案的变形例6的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于，绝缘环70包括绝缘层61F和间隙28，并且光电检测装置1的其它构成基本上与上述第一实施方案的构成类似。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
如图所示，凹槽24没有完全被绝缘层60填充，并且包括间隙28。即，绝缘环70包括绝缘层61F和间隙28两者。间隙28用作绝缘层，因此可以用作绝缘环70的一部分。
<<第一实施方案的变形例6的主要效果>>
利用根据第一实施方案的变形例6的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
[第一实施方案的变形例7]
下面将说明图19所示的本技术第一实施方案的变形例7。根据第一实施方案的变形例7的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于，绝缘环70包括间隙28，并且光电检测装置1的其它构成基本上与上述第一实施方案的构成类似。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
如图所示，凹槽24的内部没有被绝缘层60填充，并且形成了间隙28。即，绝缘环70由间隙28构成。间隙28用作绝缘层，因此可以用作绝缘环70。
<<第一实施方案的变形例7的主要效果>>
利用根据第一实施方案的变形例7的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
[第二实施方案]
下面将说明图20、图21A和图21B所示的本技术的第二实施方案。根据第二实施方案的光电检测装置1与上述根据第一实施方案的光电检测装置1的不同之处在于，代替具有柱状的插塞75设置有具有环形形状的插塞环76，并且在第一半导体层20中代替孔25设置有具有环形形状的凹槽27，并且光电检测装置1的其它构成基本上类似于上述根据第一实施方案的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
<插塞环>
图20、图21A和图21B示出了设置有一个环形形状的插塞环76的示例。此外，如图21B所示，插塞环76的一端连接到电极焊盘14，并且另一端连接到金属层32a，并且插塞环76电连接电极焊盘14和金属层32a。此外，插塞环76嵌入在凹槽27中，绝缘层63介于它们之间。插塞环76和凹槽27在第一半导体层20的厚度方向上贯穿第一半导体层20。此外，如图21A所示，插塞环76在平面图中具有环形形状，并且布置在电极焊盘14的轮廓14d的内侧。凹槽27在平面图中具有环形形状。绝缘层63介于第一半导体层20和插塞环76之间。这里，期望在第一半导体层20和插塞环76之间留下几十nm或更多的绝缘层63。
由于插塞环76在第一半导体层20的厚度方向上贯穿第一半导体层20，因此第一半导体层20被划分为多个区域。更具体地，插塞环76将第一实施方案的第一半导体层20的区域26a划分为区域26d和区域26e。分割的区域26d和26e处于电浮动状态。此外，插塞环76优选地尽可能地设置在电极焊盘14的外围侧。因此，插塞环76在引线接合期间不太可能被损坏。
这里，在图20、图21A和图21B中设置了两个绝缘环70，但是为了简单起见，将考虑关于如图22A所示设置一个绝缘环70的情况的电容器的构成。
更具体地，电极焊盘14、绝缘层62(主要是绝缘层62b)和区域26d形成如图22B所示的寄生电容C5，并且区域26d、第一绝缘环70a和区域26b形成电容器C6。串联连接的电容器C5和C6是主要累积在电极焊盘14的侧表面14c上的侧面分量的电容。
然后，电极焊盘14、绝缘层62(主要是绝缘层62a)和区域26e形成图22B中的寄生电容C7。此外，区域26e和区域26b通过第一配线层30的层间绝缘膜31形成电容器C8。串联连接的电容器C7和C8是主要累积在电极焊盘14的下表面14b上的下表面分量的电容。以这种方式，插塞环76将到电极焊盘14的寄生电容分为焊盘侧面分量和下表面分量。
这里，图21A所示的电极焊盘14的尺寸14x和14y在平面图中具有例如100μm数量级的尺寸，而图21B所示电极焊盘14的尺寸14z在纵向截面图中具有例如几μm数量级的尺寸。即，电极焊盘14的下表面14b的面积压倒性地大于侧表面14c的面积。
<<光电检测装置的制造方法>>
在下文中，将说明光电检测装置1的制造方法。这里，将主要说明与根据第一实施方案的光电检测装置1的制造方法的不同之处。首先，执行图7A至图7D所示的过程。然后，在图7E所示的过程中，代替图7F所示的抗蚀剂图案92，层叠图23所示的抗蚀剂图案92A。然后，使用抗蚀剂图案92A执行图7G所示的蚀刻过程。更具体地，对从抗蚀剂图案92A的开口92c露出的第一半导体层20进行蚀刻，以形成贯穿第一半导体层20的凹槽27。因此，在第一半导体层20中形成环形形状的凹槽27。此外，对从抗蚀剂图案92的开口92b露出的绝缘层60A和第一半导体层20进行蚀刻，以形成贯穿第一半导体层20的凹槽24。然后，执行图7H至图7M所示的过程。由于环形形状的凹槽27是通过图7G所示的蚀刻过程形成的，因此可以形成环形形状的插塞环76。
<<第二实施方案的主要效果>>
利用根据第二实施方案的光电检测装置1也可以获得与上述根据第一实施方案的光电检测装置1的效果类似的效果。
这里，可能存在可以为一个电极焊盘14设置的绝缘环70的数量受到电极焊盘14之间的间隔的限制的情况。相反，可能存在为了增加绝缘环70的数量而需要加宽电极焊盘14之间的间隔的情况。以这种方式，在绝缘环70的数量和电极焊盘14之间的间隔之间存在折衷的可能性，并且存在芯片收缩受到限制的可能性。
即使在这种情况下，由于在根据本技术第二实施方案的光电检测装置1中插塞环76连接到电极焊盘14的下表面14b，因此电极焊盘14的下表面14b侧上的区域可以被有效的利用，并且不管电极焊盘14之间的间隔如何，都可以增加用于抑制寄生电容增加的电容器的数量。
此外，如第一实施方案在没有设置插塞环76的情况下，作为贡献到电极焊盘14的寄生电容，更靠近电极焊盘14的寄生电容C1占主导地位。此外，电极焊盘14的下表面14b的面积压倒性地大于侧表面14c的面积。因此，在占主导地位的寄生电容C1中，贡献到下表面14b的寄生电容比贡献到侧表面14c的寄生电容更占主导地位。
在根据本技术第二实施方案的光电检测装置1中，相对于电极焊盘14的寄生电容可以分为侧面分量和下表面分量，并且电容器可以设置在贡献到电极焊盘14的寄生电容较大的下表面14b上，从而可以进一步抑制寄生电容的增加。
注意，在第二实施方案中，图21A所示的绝缘环70的宽度d1和插塞环76的宽度d2沿着第一半导体层20的厚度方向是恒定的，但是不限于此，在纵向截面图中可以具有锥形形状。例如，如图24所示，在第一半导体层20的厚度方向上，绝缘环70的宽度d1和插塞环76的宽度d2在靠近电极焊盘14的一侧可以比在靠近金属层32a的一侧更粗。这里，如图21A所示，在平面图中，插塞环76的宽度d2是插塞环76的外轮廓77和内轮廓78之间的宽度。
[第二实施方案的变形例1]
下面将说明图25A和图25B所示的本技术第二实施方案的变形例1。根据第二实施方案的变形例1的光电检测装置1与上述根据第二实施方式的光电检测装置1的不同之处在于，设置了多个插塞环76，并且光电检测装置1的其它构成基本上类似于上述根据第二实施方案的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
<插塞环>
图25A和图25B示出了设置有两个环形形状的插塞环76的示例。换言之，插塞环76包括第一插塞环76a和在平面图中围绕第一插塞环76a的第二插塞环76b。即，设置了多路复用的插塞环76。注意，在第一插塞环76a和第二插塞环76b不需要彼此区分的情况下，不区分第一插塞环76a和第二插塞环76b，并且将其简单地称为插塞环76。
第一插塞环76a和第二插塞环76b分别经由绝缘层63设置在设置于第一半导体层20中的凹槽27a(27)和凹槽27b(27)中。
第一插塞环76a和第二插塞环76b在第一半导体层20的厚度方向上贯穿第一半导体层20，并且将第一半导体层20分成多个区域。更具体地，第一插塞环76a将在第二插塞环76b的内侧的第一半导体层20(即，第二实施方案的区域26e)划分为区域26f和区域26g。分割的区域26f和26g处于电浮动状态。此外，与第二实施方案的情况类似，插塞环76优选地尽可能地设置在电极焊盘14的外围侧。因此，插塞环76在引线接合期间不太可能被损坏。然而，由于布置空间的限制，可能存在插塞环76在第一半导体层20的厚度方向上与球B重叠的情况。然而，即使在这种情况下，也可以通过例如改变电极焊盘14的厚度和阻挡金属的类型，使得插塞环76在引线接合期间不太可能被损坏。
这里，在图25A和图25B中设置了两个绝缘环70，但是为了简单起见，将考虑关于如图26A所示设置一个绝缘环70的情况的电容器构成。注意，这里将仅说明电容器的下表面组件。电极焊盘14、绝缘层62(主要是绝缘层62a)和区域26f形成图26B所示的寄生电容C9，并且区域26f和区域26b通过第一配线层30的层间绝缘膜31形成电容器C10。此外，电极焊盘14、绝缘层62(主要是绝缘层62a)和区域26g形成图26B所示的寄生电容C11，并且区域26g和区域26b通过第一配线层30的层间绝缘膜31形成电容器C12。此外，电容器C9和C10串联连接，并且电容器C11和C12串联连接。电容器C9、C10、C11和C12是主要累积在电极焊盘14的下表面14b上的下表面分量的电容。以这种方式，相对于电极焊盘14的寄生电容的下表面分量被分成多个部分。
<<第二实施方案的变形例1的主要效果>>
利用根据第二实施方案的变形例1的光电检测装置1也可以获得与上述根据第二实施方案的光电检测装置1的效果类似的效果。
此外，由于设置了多路复用的插塞环76，因此第一半导体层20的在平面图中与电极焊盘14重叠的部分被划分为多个区域，每个区域都处于浮动状态。由于电容器可以进一步设置在贡献到电极焊盘14的寄生电容较大的下表面14b上，因此可以进一步抑制寄生电容的增加。
此外，可以增加插塞环76和电极焊盘14之间的接触面积，因此，也可以减小接触电阻。
注意，插塞环76包括第一插塞环76a和在平面图中围绕第一插塞环76a的第二插塞环76b，但是第二插塞环76b的数量不限于一个，并且可以是两个以上。即，插塞环76可以包括第一插塞环76a和在平面图中围绕第一插塞环76a的至少一个第二插塞环76b。
[第二实施方案的变形例2]
下面将说明图27所示的本技术第二实施方案的变形例2。根据第二实施方案的变形例2的光电检测装置1与上述根据第二实施方案的光电检测装置1的不同之处在于，当在纵向截面图中观察时绝缘环70和插塞环76的形状是倒锥形形状，并且光电检测装置1的其它构成基本上类似于上述根据第二实施方案的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
绝缘环70和插塞环76在纵向截面图中的形状是如图所示的倒锥形形状。如图27所示，绝缘环70的宽度d1和插塞环76的宽度d2在第一半导体层20的厚度方向上在靠近电极焊盘14的一侧比在靠近金属层32a的一侧细。
<<光电检测装置的制造方法>>
在下文中，将说明变形例2的光电检测装置1的制造方法。这里，将主要说明与根据第二实施方案的光电检测装置1的制造方法的不同之处。注意，为了简单起见，每个部分的形状在此不形成为倒锥形形状。
在第二实施方案中，在接合第一配线层30和第二配线层40之后，在第一半导体层20中形成用于设置绝缘环70和插塞环76的凹槽24和凹槽27，而在第二实施方案的变形例2中，在接合之前，在第一半导体层20中形成24和凹槽27。
首先，制备第一基板(第一半导体层20和第一配线层30)84和第二基板(第二半导体层50和第二配线层40)85中的每一个。关于第一基板84，如图28A所示，在第一半导体层20中形成晶体管等之后且形成金属层32a之前，在第一半导体层20中形成凹槽24和凹槽27，并且在其上层叠绝缘膜。然后，嵌入在凹槽24中的绝缘层是绝缘层61，并且嵌入在凹槽27中的绝缘层是绝缘层63。然后，形成第一配线层30。关于第二基板85，这里省略制造方法的详细说明。然后，如图28B所示，将第一基板84和第二基板85接合。
然后，在嵌入在凹槽27中的绝缘层63中形成用于嵌入插塞环76的孔、凹部23等，但是未图示。然后，进行与图7I至图7M所示的过程类似的过程，以获得图28C所示的插塞环76和绝缘环70。
<<第二实施方案的变形例2的主要效果>>
利用根据第二实施方案的变形例2的光电检测装置1也可以获得与上述根据第二实施方案的光电检测装置1的效果类似的效果。
注意，在形成用于在嵌入在凹槽27中的绝缘层63中嵌入插塞环76的孔的上述过程中可以使用除了以上之外的过程。例如，凹槽27中的绝缘层63可以被一次完全去除，然后，可以沿着凹槽27的内表面再次形成绝缘膜。再次形成的绝缘膜不填充凹槽27的内部，而是在留下可以形成插塞环76的间隙的同时沉积绝缘膜。即，绝缘膜以恒定的厚度沿着凹槽27的内表面沉积。然后，在凹槽27中的间隙中嵌入插塞环76。
[第二实施方案的变形例3]
下面将说明本技术第二实施方案的变形例3。根据第二实施方案的变形例3的光电检测装置1与上述根据第二实施方案的光电检测装置1的不同之处在于，绝缘环70和插塞环76在纵向截面图中的形状是与上述第二实施方案的变形例2相同的倒锥形形状。此外，在第二实施方案的变形例3中采用了与第二实施方案的变形例2的制造方法不同的制造方法。光电检测装置1的其它构成基本上类似于上述第二实施方案的光电检测装置1的构成。注意，已经说明的组件将由相同的附图标记表示，并且将省略其说明。
<<光电检测装置的制造方法>>
在下文中，将说明变形例3的光电检测装置1的制造方法。这里，将主要说明与根据第二实施方案和第二实施方案的变形例2的光电检测装置1的制造方法的不同之处。注意，为了简单起见，各部分的形状在此不形成为倒锥形形状。
在第二实施方案的变形例2中，在第一配线层30和第二配线层40接合之后，在凹槽27中嵌入形成插塞环76的材料，而在第二实施方案的变形例3中，在接合之前，在凹槽27中嵌入形成插塞环76的材料。
首先，制备第一基板(第一半导体层20和第一配线层30)84和第二基板(第二半导体层50和第二配线层40)85中的每一个。关于第一基板84，如图29A所示，在形成晶体管等之后并且在形成金属层32a之前，在第一半导体层20中形成凹槽24和凹槽27，并在其上层叠绝缘膜。然后，嵌入在凹槽24中的绝缘层是绝缘层61，并且嵌入在凹槽27中的绝缘膜是绝缘层63。接下来，如同一附图所示，在嵌入在凹槽27中的绝缘层63中形成用于嵌入插塞环76的孔，并且在该孔中嵌入形成插塞环76的材料以形成插塞环76。然后，形成第一配线层30。然后，如图29B所示，将第一基板84和第二基板85接合。
接下来，进行与图7D和图7K-图7M所示的过程类似的过程，以获得图29C所示的插塞环76和绝缘环70。
<<第二实施方案的变形例3的主要效果>>
利用根据第二实施方案的变形例3的光电检测装置1也可以获得与上述根据第二实施方案的光电检测装置1的效果类似的效果。
此外，在第二实施方案的变形例3中，在接合第一基板84和第二基板85之前完成形成插塞环76的材料(例如，钨)的嵌入。因此，在第二实施方案的变形例2中保留的与电极焊盘14的侧壁接触的钨金属79(图28C)在第二实施方案的变形例3中没有保留。因此，可以抑制电极焊盘14的焊盘电阻。
注意，在嵌入在凹槽27中的绝缘层63中形成用于嵌入插塞环76的孔，然后，在上述形成插塞环76的过程中，将钨嵌入孔中，但是本发明不限于此。例如，在不将凹槽27完全嵌入在绝缘层63中的情况下，可以如图7H所示形成绝缘膜，然后嵌入钨。
[第三实施方案]
<电子设备的应用示例>
接下来，将说明图30所示的根据本技术第三实施方案的电子设备。根据第三实施方案的电子设备100包括光电检测装置(固态成像装置)101、光学透镜102、快门装置103、驱动电路104和信号处理电路105。第三实施方案的电子设备100表示将上述光电检测装置1作为光电检测装置101用作电子设备(例如，相机)的情况下的实施方案。
光学透镜(光学系统)102在光电检测装置101的成像面上形成来自被摄体的图像光(入射光106)的图像。因此，信号电荷在光电检测装置101中累积一定时间。快门装置103控制光电检测装置101的光照射时段和光遮挡时段。驱动电路104供给用于控制光电检测装置101的传输操作和快门装置103的快门操作的驱动信号。通过从驱动电路104供给的驱动信号(时序信号)来传输光电检测装置101的信号。信号处理电路105对从光电检测装置101输出的信号(像素信号)执行各种类型的信号处理。经过信号处理的视频信号被存储在诸如存储器等存储介质中，或被输出到监视器。
利用这种构成，在根据第三实施方案的电子设备100中，可以抑制将累积在光电检测装置101的电极焊盘14中的寄生电容，从而可以提高视频信号的图像质量。
注意，可以应用根据第一和第二实施方案的光电检测装置1的电子设备100不限于相机，并且光电检测装置1可以应用于其他电子设备。例如，光电检测装置1可以应用于诸如用于诸如移动电话等移动设备的相机模块等成像装置。
此外，在第三实施方案中，作为光电检测装置101，在电子设备中可以使用根据第一实施方案及其变形例中的任意一个或根据第二实施方案及其变形例中的任意一个的光电检测装置1，或者根据第一实施方案及其变形例和第二实施方案及其变形例中的至少两个实施方案或变形例的组合的光电检测装置1。
[其他实施方案]
如上所述，已经通过第一至第三实施方案说明了本技术，但是不应当理解为，构成本公开的一部分的说明和附图限制了本技术。根据本公开，对于本领域技术人员来说，各种替代实施方案、示例和操作技术将是显而易见的。
例如，第一至第三实施方案中所述的技术构思可以相互组合。例如，上述根据第一实施方案的变形例6和变形例7的绝缘环70包括间隙28，但是通过将这样的技术构思应用于第二实施方案等中说明的光电检测装置1中，可以根据各自的技术构思进行各种组合。
注意，绝缘环70可以由与层叠在第一半导体层20的第一面S1和第二面S2上的绝缘层的材料不同的材料构成。此外，可以通过与层叠在第一半导体层20的第一面S1和第二面S2上的绝缘层的过程不同的过程形成绝缘环70。例如，可以从第一面S1侧执行浅沟槽隔离(STI)过程，可以从第二面S2侧执行深沟槽隔离(DTI)过程，并且绝缘构件被划分为各种类型、多层或多个部分，并且层叠在凹槽24中以形成绝缘环70。此外，本技术可应用于不仅包括作为图像传感器的上述固态成像装置而且还包括测量距离的也称为飞行时间(ToF)传感器的测距传感器的任何光电检测装置等。测距传感器是这样的传感器，其朝向物体发射照射光，检测作为从物体的表面反射的照射光的反射光，并且基于从照射光的发射到反射光的接收的飞行时间来计算到物体的距离。作为测距传感器的结构，可以采用包括绝缘环70、插塞环76和电极焊盘14的上述结构。
以这种方式，本技术当然包括本文中未说明的各种实施方案等。因此，本技术的技术范围仅由根据上述说明认为合适的用于限定权利要求中所述的发明的事项来限定。
此外，本文所记载的效果仅仅是说明性的，而不是限制性的，并且可以具有附加效果。
注意，本技术可以具有以下构成。
(1)一种光电检测装置，包括：
第一半导体层，所述第一半导体层包括光电转换单元并且具有作为光入射面的一面和作为元件形成面的另一面；
绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；
电极焊盘，在所述绝缘层介于所述电极焊盘和所述第一半导体层之间的状态下，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出；以及
绝缘环，所述绝缘环是具有绝缘性的环、在厚度方向上贯穿所述第一半导体层并且在平面图中围绕所述电极焊盘。
(2)根据(1)所述的光电检测装置，其中，所述绝缘环包括第一绝缘环和在平面图中围绕所述第一绝缘环的至少一个第二绝缘环。
(3)根据(1)或(2)所述的光电检测装置，其中，在平面图中所述绝缘环的外轮廓和内轮廓之间的宽度为10nm以上且300nm以下。
(4)根据(1)至(3)中任一项所述的光电检测装置，其中，所述绝缘环包括绝缘材料和间隙中的至少一种。
(5)根据(1)至(4)中任一项所述的光电检测装置，还包括：
第一配线层，所述第一配线层叠置在所述第一半导体层的所述元件形成面上；
第二配线层，所述第二配线层叠置在所述第一配线层的在与所述第一半导体层侧的表面相对的一侧的表面上；以及
第二半导体层，所述第二半导体层叠置在所述第二配线层的在与所述第一配线层侧的表面相对的一侧的表面上，其中，
所述第一配线层包括第一连接焊盘，所述第一连接焊盘面向所述第一配线层的在与所述第一半导体层侧的表面相对的一侧的表面，并且所述第一连接焊盘电连接到所述电极焊盘；
所述第二配线层包括第二连接焊盘，所述第二连接焊盘面向所述第二配线层的在与所述第二半导体层侧的表面相对的一侧的表面，并且所述第二连接焊盘接合到所述第一连接焊盘；并且
所述电极焊盘、所述第一连接焊盘和所述第二连接焊盘在厚度方向上彼此重叠。
(6)根据(1)所述的光电检测装置，还包括：
第一配线层，所述第一配线层叠置在所述第一半导体层的所述元件形成面上并且包括金属层；
插塞环，所述插塞环在所述第一半导体层的厚度方向上贯穿所述第一半导体层、在平面图中具有环形形状并且布置在所述电极焊盘的轮廓的内侧；以及
绝缘层，所述绝缘层介于所述第一半导体层和所述插塞环之间，
其中，所述插塞环的一端连接到所述电极焊盘并且另一端连接到所述金属层，并且所述插塞环电连接所述电极焊盘和所述金属层。
(7)根据(6)所述的光电检测装置，其中，所述插塞环包括第一插塞环和在平面图中围绕所述第一插塞环的至少一个第二插塞环。
(8)根据(6)或(7)所述的光电检测装置，其中，在平面图中所述插塞环的外轮廓和内轮廓之间的宽度在厚度方向上在靠近所述电极焊盘的一侧比在靠近所述金属层的一侧宽。
(9)根据(6)或(7)所述的光电检测装置，其中，在平面图中所述插塞环的外轮廓和内轮廓之间的宽度在厚度方向上在靠近所述电极焊盘的一侧比靠近所述金属层的一侧窄。
(10)根据(1)至(9)中任一项所述的光电检测装置，其中，所述电极焊盘的露出表面与层叠在所述光入射面侧的所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面位于同一平面上。
(11)一种电子设备，包括：光电检测装置；和光学系统，所述光学系统使所述光电检测装置形成来自被摄体的图像光的图像，
其中，所述光电检测装置包括：
第一半导体层，所述第一半导体层包括光电转换单元并且具有作为光入射面的一面和作为元件形成面的另一面；
绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；
电极焊盘，在所述绝缘层介于所述电极焊盘和所述第一半导体层之间的状态下，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出；以及
绝缘环，所述绝缘环是具有绝缘性的环、在厚度方向上贯穿所述第一半导体层并且在平面图中围绕所述电极焊盘。
附图标记列表
1光电检测装置
2半导体芯片
2A 像素区域
2B 外围区域
3像素
4垂直驱动电路
5列信号处理电路
6水平驱动电路
7输出电路
8控制电路
10 像素驱动线
11 垂直信号线
12 水平信号线
13 逻辑电路
15 读出电路
20 第一半导体层
23 凹部
24 凹槽
25 孔
26、26a、26b、26c、26d、26e、26f、26g区域
27 凹槽
28 间隙
30 第一配线层
33 第一连接焊盘
40 第二配线层
43 第二连接焊盘
50 第二半导体层
60 绝缘层
70 绝缘环
75 插塞
76 插塞环
100 电子设备

Claims (11)

1.一种光电检测装置，包括：
第一半导体层，所述第一半导体层包括光电转换单元并且具有作为光入射面的一面和作为元件形成面的另一面；
绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；
电极焊盘，在所述绝缘层介于所述电极焊盘和所述第一半导体层之间的状态下，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出；以及
绝缘环，所述绝缘环是具有绝缘性的环、在厚度方向上贯穿所述第一半导体层并且在平面图中围绕所述电极焊盘。
2.根据权利要求1所述的光电检测装置，其中，所述绝缘环包括第一绝缘环和在平面图中围绕所述第一绝缘环的至少一个第二绝缘环。
3.根据权利要求1所述的光电检测装置，其中，在平面图中所述绝缘环的外轮廓和内轮廓之间的宽度为10nm以上且300nm以下。
4.根据权利要求1所述的光电检测装置，其中，所述绝缘环包括绝缘材料和间隙中的至少一种。
5.根据权利要求1所述的光电检测装置，还包括：
第一配线层，所述第一配线层叠置在所述第一半导体层的所述元件形成面上；
第二配线层，所述第二配线层叠置在所述第一配线层的在与所述第一半导体层侧的表面相对的一侧的表面上；以及
第二半导体层，所述第二半导体层叠置在所述第二配线层的在与所述第一配线层侧的表面相对的一侧的表面上，其中，
所述第一配线层包括第一连接焊盘，所述第一连接焊盘面向所述第一配线层的在与所述第一半导体层侧的表面相对的一侧的表面，并且所述第一连接焊盘电连接到所述电极焊盘；
所述第二配线层包括第二连接焊盘，所述第二连接焊盘面向所述第二配线层的在与所述第二半导体层侧的表面相对的一侧的表面，并且所述第二连接焊盘接合到所述第一连接焊盘；并且
所述电极焊盘、所述第一连接焊盘和所述第二连接焊盘在厚度方向上彼此重叠。
6.根据权利要求1所述的光电检测装置，还包括：
第一配线层，所述第一配线层叠置在所述第一半导体层的所述元件形成面上并且包括金属层；
插塞环，所述插塞环在所述第一半导体层的厚度方向上贯穿所述第一半导体层、在平面图中具有环形形状并且布置在所述电极焊盘的轮廓的内侧；以及
绝缘层，所述绝缘层介于所述第一半导体层和所述插塞环之间，
其中，所述插塞环的一端连接到所述电极焊盘并且另一端连接到所述金属层，并且所述插塞环电连接所述电极焊盘和所述金属层。
7.根据权利要求6所述的光电检测装置，其中，所述插塞环包括第一插塞环和在平面图中围绕所述第一插塞环的至少一个第二插塞环。
8.根据权利要求6所述的光电检测装置，其中，在平面图中所述插塞环的外轮廓和内轮廓之间的宽度在厚度方向上在靠近所述电极焊盘的一侧比在靠近所述金属层的一侧宽。
9.根据权利要求6所述的光电检测装置，其中，在平面图中所述插塞环的外轮廓和内轮廓之间的宽度在厚度方向上在靠近所述电极焊盘的一侧比靠近所述金属层的一侧窄。
10.根据权利要求1所述的光电检测装置，其中，所述电极焊盘的露出表面与层叠在所述光入射面侧的所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面位于同一平面上。
11.一种电子设备，包括：光电检测装置；和光学系统，所述光学系统使所述光电检测装置形成来自被摄体的图像光的图像，
其中，所述光电检测装置包括：
第一半导体层，所述第一半导体层包括光电转换单元并且具有作为光入射面的一面和作为元件形成面的另一面；
绝缘层，所述绝缘层层叠在所述第一半导体层的所述光入射面侧；
电极焊盘，在所述绝缘层介于所述电极焊盘和所述第一半导体层之间的状态下，所述电极焊盘从所述绝缘层的在与所述第一半导体层侧的表面相对的一侧的表面露出；以及
绝缘环，所述绝缘环是具有绝缘性的环、在厚度方向上贯穿所述第一半导体层并且在平面图中围绕所述电极焊盘。
CN202280021887.5A 2021-03-30 2022-03-04 光电检测装置和电子设备 Pending CN116998017A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021058329 2021-03-30
JP2021-058329 2021-03-30
PCT/JP2022/009275 WO2022209571A1 (ja) 2021-03-30 2022-03-04 光検出装置および電子機器

Publications (1)

Publication Number Publication Date
CN116998017A true CN116998017A (zh) 2023-11-03

Family

ID=83458573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280021887.5A Pending CN116998017A (zh) 2021-03-30 2022-03-04 光电检测装置和电子设备

Country Status (6)

Country Link
US (1) US20240175802A1 (zh)
EP (1) EP4318591A1 (zh)
JP (1) JPWO2022209571A1 (zh)
CN (1) CN116998017A (zh)
TW (1) TW202247441A (zh)
WO (1) WO2022209571A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043502A (ja) * 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JPWO2022209571A1 (zh) 2022-10-06
US20240175802A1 (en) 2024-05-30
EP4318591A1 (en) 2024-02-07
TW202247441A (zh) 2022-12-01
WO2022209571A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US10553637B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US10332922B2 (en) Solid-state imaging device and manufacturing method of the same, and electronic apparatus
KR101679864B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
CN110506337B (zh) 固态成像元件
US8536670B2 (en) Semiconductor device, manufacturing method therefor, and electronic apparatus
KR20190137044A (ko) 반도체 장치 및 전자 기기
KR20110011542A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
CN110678984B (zh) 成像器件和电子装置
CN115842032A (zh) 光检测设备
US20240175802A1 (en) Photodetection device and electronic device
CN116830270A (zh) 传感器装置
WO2023188891A1 (ja) 光検出装置及び電子機器
WO2023074157A1 (ja) 固体撮像装置
WO2024116633A1 (ja) 光検出装置及び電子機器
CN118202466A (zh) 光检测装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination