KR102430496B1 - 이미지 센싱 장치 및 그 제조 방법 - Google Patents

이미지 센싱 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102430496B1
KR102430496B1 KR1020170127985A KR20170127985A KR102430496B1 KR 102430496 B1 KR102430496 B1 KR 102430496B1 KR 1020170127985 A KR1020170127985 A KR 1020170127985A KR 20170127985 A KR20170127985 A KR 20170127985A KR 102430496 B1 KR102430496 B1 KR 102430496B1
Authority
KR
South Korea
Prior art keywords
substrate structure
substrate
forming
image sensing
disposed
Prior art date
Application number
KR1020170127985A
Other languages
English (en)
Other versions
KR20190038031A (ko
Inventor
윤성현
권두원
김관식
백인규
송태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170127985A priority Critical patent/KR102430496B1/ko
Priority to US15/968,954 priority patent/US10741607B2/en
Priority to SG10201805011QA priority patent/SG10201805011QA/en
Priority to JP2018152918A priority patent/JP6818721B2/ja
Priority to DE102018122234.3A priority patent/DE102018122234B4/de
Priority to CN201811132946.8A priority patent/CN109585473A/zh
Publication of KR20190038031A publication Critical patent/KR20190038031A/ko
Priority to US16/941,958 priority patent/US11482564B2/en
Application granted granted Critical
Publication of KR102430496B1 publication Critical patent/KR102430496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센싱 장치의 제조 방법은, 픽셀 영역의 제1 영역을 포함하며, 제1 면 및 제1 면에 반대되는 제2 면을 갖는 제1 기판 구조물을 형성하는 단계, 픽셀 영역을 구동하기 위한 회로 영역을 포함하며, 제3 면 및 제3 면에 반대되는 제4 면을 갖는 제2 기판 구조물을 형성하는 단계, 제1 기판 구조물의 제1 면과 제2 기판 구조물의 제3 면이 연결되도록 제1 기판 구조물과 제2 기판 구조물을 본딩하는 단계, 제1 기판 구조물의 제2 면 상에 픽셀 영역의 제2 영역을 형성하는 단계, 제1 기판 구조물의 제2 면으로부터 연장되어 제1 기판 구조물을 관통하는 제1 접속 비아를 형성하는 단계, 제2 기판 구조물의 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 실장하는 단계, 및 제1 기판 구조물, 제2 기판 구조물 및 반도체 칩들의 적층 구조물을 단위 이미지 센싱 장치로 분리하는 단계를 포함한다.

Description

이미지 센싱 장치 및 그 제조 방법{IMAGE SENSING APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 이미지 센싱 장치 및 그 제조 방법에 관한 것이다.
화상을 촬영하여 전기적 신호로 변환하는 이미지 센싱 장치는 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더 등과 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치 및 로봇 등에 장착되는 카메라에도 사용되고 있다. 이러한 이미지 센싱 장치는 소형화 및 높은 해상도가 요구되고 있으며, 고속의 이미지 데이터의 처리가 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 소형화가 가능하며 이미지 처리 속도가 향상된 이미지 센싱 장치 및 그 제조 방법을 제공하는 것이다.
예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법은, 픽셀 영역의 제1 영역을 포함하며, 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 제1 기판 구조물을 형성하는 단계, 상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하며, 제3 면 및 상기 제3 면에 반대되는 제4 면을 갖는 제2 기판 구조물을 형성하는 단계, 상기 제1 기판 구조물의 상기 제1 면과 상기 제2 기판 구조물의 상기 제3 면이 연결되도록 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계, 상기 제1 기판 구조물의 상기 제2 면 상에 상기 픽셀 영역의 제2 영역을 형성하는 단계, 상기 제1 기판 구조물의 상기 제2 면으로부터 연장되어 상기 제1 기판 구조물을 관통하는 제1 접속 비아를 형성하는 단계, 상기 제2 기판 구조물의 상기 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 실장하는 단계, 및 상기 제1 기판 구조물, 상기 제2 기판 구조물 및 상기 반도체 칩들의 적층 구조물을 단위 이미지 센싱 장치로 분리하는 단계를 포함할 수 있다.
예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법은, 픽셀 영역의 광전 변환 소자를 포함하며, 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 제1 기판 구조물을 형성하는 단계, 상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하며, 제3 면 및 상기 제3 면에 반대되는 제4 면을 갖는 제2 기판 구조물을 형성하는 단계, 상기 제1 기판 구조물의 상기 제1 면과 상기 제2 기판 구조물의 상기 제3 면이 연결되도록 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계, 상기 제1 기판 구조물의 상기 제2 면 상에 상기 픽셀 영역의 컬러 필터 및 마이크로 렌즈를 형성하는 단계, 및 상기 제2 기판 구조물의 상기 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 실장하는 단계를 포함할 수 있다.
예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법은, 픽셀 영역을 포함하는 제1 기판 구조물과 상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하는 제2 기판 구조물의 적층 구조물을 형성하는 단계, 상기 제1 기판 구조물의 일 면 상에 캐리어 기판을 본딩하는 단계, 상기 제2 기판 구조물을 일 면으로부터 일부 제거하는 단계, 상기 제2 기판 구조물의 상기 일 면 상에, 재배선층 및 상기 재배선층 상에 배치되는 도전성의 접속 패드를 형성하는 단계, 상기 제2 기판 구조물의 상기 일 면 상에 도전성 범프를 이용하여 반도체 칩들을 연결하는 단계, 상기 반도체 칩들을 밀봉하는 봉지부를 형성하는 단계, 상기 제1 기판 구조물의 상기 일 면 상에서 상기 캐리어 기판을 제거하는 단계, 및 상기 제1 기판 구조물, 상기 제2 기판 구조물 및 상기 반도체 칩들의 적층 구조물을 단위 이미지 센싱 장치로 분리하는 단계를 포함할 수 있다.
예시적인 실시예들에 따른 이미지 센싱 장치는, 광전 변환 소자를 구비하는 픽셀 영역이 배치된 제1 기판 구조물, 상기 제1 기판 구조물과 연결되는 제1 면 및 이에 반대되는 제2 면을 가지며, 상기 제1 기판 구조물을 관통하는 제1 접속 비아를 통해 상기 픽셀 영역과 전기적으로 연결되어 상기 픽셀 영역을 구동하는 회로 영역을 포함하는 제2 기판 구조물, 및 상기 제2 기판 구조물의 상기 제2 면 상에 실장되며, 도전성 범프에 의해 상기 제2 기판 구조물과 연결되고, 상기 제2 기판 구조물의 상기 제2 면으로부터 연장되어 상기 제2 기판 구조물의 일부를 관통하는 제2 접속 비아를 통해 상기 회로 영역과 전기적으로 연결되는 메모리 칩을 포함할 수 있다.
예시적인 실시예들에 따른 이미지 센싱 장치는, 광전 변환 소자를 구비하는 픽셀 영역을 포함하는 제1 기판 구조물, 상기 제1 기판 구조물의 상기 픽셀 영역과 전기적으로 연결되어 상기 픽셀 영역을 구동하는 회로 영역을 포함하는 제2 기판 구조물, 및 상기 제2 기판 구조물 상에 실장되며, 도전성 범프에 의해 상기 제2 기판과 연결되고, 상기 제2 기판 구조물의 일부를 관통하는 제2 접속 비아를 통해 상기 회로 영역과 전기적으로 연결되는 적어도 하나의 반도체 칩을 포함할 수 있다.
픽셀 영역, 회로 영역 및 반도체 칩을 적층함으로써, 소형화가 가능하며 이미지 처리 속도가 향상된 이미지 센싱 장치 및 그 제조 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 이미치 처리 장치의 개략적인 블록 다이어그램이다.
도 2는 예시적인 실시예들에 따른 이미지 센싱 장치의 개략적인 레이아웃을 나타내는 도면이다.
도 3은 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 이미지 센싱 장치의 일부 영역을 나타내는 개략적인 단면도이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 이미지 센싱 장치의 픽셀 영역을 이루는 픽셀을 나타내는 개략적인 단면도들이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 이미지 센싱 장치의 픽셀 회로를 나타내는 회로도들이다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도들이다.
도 8은 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 9는 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도들이다.
도 10a 및 도 10b는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 흐름도들이다.
도 11a 내지 도 11l은 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 12a 및 도 12b는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 설명하기 위한 도면들이다.
도 13a 내지 도 13c는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 14는 예시적인 실시예들에 따른 이미치 처리 장치를 포함하는 시스템을 나타내는 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다. 이하에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면부호로 표기되어 별도로 지칭되는 경우를 제외하고, 도면을 기준으로 지칭하는 것으로 이해될 수 있다.
도 1은 예시적인 실시예들에 따른 이미치 처리 장치의 개략적인 블록 다이어그램이다.
도 1을 참조하면, 이미지 센싱 장치(1000)는 이미지 센싱부(1100) 및 메모리(1200)를 포함할 수 있다.
이미지 센싱부(1100)는 컨트롤 레지스터 블록(1110), 타이밍 제네레이터(1120), 램프 제네레이터(1130), 버퍼부(1140), 액티브 픽셀 센서 어레이(1150), 로우 드라이버(1160), 상관 이중 샘플러(1170), 비교기(1180) 및 아날로그-디지털 변환부(1190)를 포함할 수 있다.
컨트롤 레지스터 블록(1110)은 이미지 센싱부(1100)의 동작을 전체적으로 제어할 수 있다. 특히, 타이밍 제네레이터(1120), 램프 제네레이터(1130) 및 버퍼부(1140)에 직접적으로 동작 신호를 전송할 수 있다. 타이밍 제네레이터(1120)는 이미지 센싱부(1100)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(1120)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(1160), 상관 이중 샘플러(1170), 비교기(1180), 및/또는 아날로그-디지털 변환부(1190) 등에 전달될 수 있다. 램프 제네레이터(1130)는 상관 이중 샘플러(1170) 및/또는 비교기(1180) 등에 사용되는 램프 신호를 생성, 전송할 수 있다. 버퍼부(1140)는 래치부를 포함할수 있다. 버퍼부(1140)는 외부로 송신할 이미지 신호를 임시적으로 저장할 수 있으며, 이미지 데이터를 메모리(1200) 및 외부 장치로 전송할 수 있다.
APS 어레이(1150)는 외부 이미지를 센싱할 수 있다. APS 어레이(1150)는 다수 개의 액티브 픽셀들을 포함할 수 있다. 로우 드라이버(1160)는 APS어레이(1150)의 로우를 선택적으로 활성화시킬 수 있다. 상관 이중 샘플러(1170)는 APS 어레이(1150)로부터 발생된아날로그 신호를 샘플링하고 출력할 수 있다. 비교기(1180)는 상관 이중 샘플러(1170)에서 전송된 데이터와 그 아날로그 기준 전압들에 따라 피드백된 램프 시그널의 기울기 등을 비교하여 다양한 참조 신호를 발생할 수 있다. 아날로그-디지털 변환부(1190)는 아날로그 이미지 데이터를 디지털 이미지 데이터로 변환할 수 있다.
메모리(1200)는 이미지 센싱부(1100)로부터 이미지 데이터를 전송받아, 이를 저장/처리하고, 이미지 센싱부(1100)로 재전송할 수 있다. 메모리(1200)는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, STT-MRAM(spin transfer torque magnetic random access memory) 소자 및 플래시(flash) 메모리 소자와 같은 메모리 소자를 포함할 수 있다. 메모리(1200)가 DRAM 소자를 포함하는 경우, 이미지 데이터를 상대적으로 고속으로 전송받아 처리할 수 있다.
도 2는 예시적인 실시예들에 따른 이미지 센싱 장치의 개략적인 레이아웃을 나타내는 도면이다.
도 2를 참조하면, 이미지 센싱 장치(10A)는 수직 방향으로 적층된 제1 내지 제3 영역(R1, R2, R3)을 포함할 수 있다. 제1 및 제2 영역(R1, R2)은 도 1의 이미지 센싱부(1100)를 구성하고, 제3 영역(R3)은 메모리(1200)를 구성할 수 있다.
제1 영역(R1)은 센서 어레이 영역(SA) 및 제1 패드 영역(PA1)을 포함하고, 제2 영역(R2)은 로직 회로 영역(LC) 및 제2 패드 영역(PA2)을 포함할 수 있다. 제3 영역(R3)은 메모리 칩(MC) 및 더미 칩(DC)을 포함할 수 있다. 제1 내지 제3 영역(R1, R2, R3)은 순차적으로 상하로 적층되어 배치될 수 있다.
제1 영역(R1)에서, 센서 어레이 영역(SA)은 도 1을 참조하여 상술한 APS 어레이(1150)에 해당하는 영역일 수 있다. 센서 어레이 영역(SA)은 매트릭스(matrix) 형태로 배열된 복수의 단위 픽셀들(P)을 포함할 수 있다. 각 픽셀(P)은 포토 다이오드 및 트랜지스터들로 구성될 수 있다. 이에 대해서는 하기에 도 5a 내지 도 6b를 참조하여 상세히 설명한다. 제1 패드 영역(PA1)은 복수의 패드들(PAD)을 포함할 수 있으며, 센서 어레이 영역(SA)의 주변에 배치될 수 있다. 복수의 패드들(PAD)은 외부 장치 등과 전기적 신호를 송수신하도록 구성될 수 있다.
제2 영역(R2)에서, 로직 회로 영역(LC)은 복수의 트랜지스터들을 포함하는 전자 소자들로 구현될 수 있다. 로직 회로 영역(LC)은 센서 어레이 영역(SA)과 전기적으로 연결되어, 센서 어레이 영역(SA)의 각 단위 픽셀(P)에 일정한 신호를 제공하거나 출력 신호를 제어하도록 구성될 수 있다.
로직 회로 영역(LC)은 도 1을 참조하여 상술한 컨트롤 레지스터 블록(1110), 타이밍 제네레이터(1120), 램프 제네레이터(1130), 버퍼부(1140), 로우 드라이버(1160), 상관 이중 샘플러(1170), 비교기(1180) 및 아날로그-디지털 변환부(1190)에 해당하는 영역을 포함할 수 있다. 즉, 로직 회로 영역(LC)은 도 1의 이미지 센싱부(1100)에서, APS 어레이(1150) 이외의 영역들을 포함할 수 있다. 제2 영역(R2)도 제1 영역(R1)의 제1 패드 영역(PA1)에 대응되는 영역에 제2 패드 영역(PA2)을 포함할 수 있으나, 이에 한정되지는 않는다.
제3 영역(R3)에서, 메모리 칩(MC)은 더미 칩(DC)과 함께 봉지부(EN)에 의해 밀봉되어 제3 영역(R3)을 이룰 수 있다. 제1 및 제2 영역(R1, R2)은 반도체 웨이퍼를 베이스로 한 구조물일 수 있으며, 이에 비하여, 제3 영역(R3)은 반도체 칩을 포함하는 구조물에 해당할 수 있다. 메모리 칩(MC)은 제2 영역(R2)의 로직 회로 영역(LC)과 전기적으로 연결되어 이미지 데이터를 송수신할 수 있다. 더미 칩(DC)은 메모리 칩(MC)이 배치되고 남은 영역에 선택적으로 배치될 수 있으며, 방열 기능을 수행할 수 있다.
도 3은 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 3을 참조하면, 이미지 센싱 장치(10)는 일 방향, 예를 들어 y 방향으로 적층되어 배치되는 제1 기판 구조물(100), 제2 기판 구조물(200) 및 제3 칩 구조물(300)을 포함할 수 있다. 제1 기판 구조물(100)은 픽셀들을 포함할 수 있고, 제2 기판 구조물(200)은 상기 픽셀들을 구동하는 회로를 포함할 수 있으며, 제3 칩 구조물(300)은 상기 회로와 연결되는 메모리 칩을 포함할 수 있다. 제1 기판 구조물(100), 제2 기판 구조물(200) 및 제3 칩 구조물(300)은 각각 도 2를 참조하여 상술한 제1 내지 제3 영역(R1, R2, R3)에 대응될 수 있다.
제1 기판 구조물(100)은 픽셀들(P)이 매트릭스 형태로 배치되는 픽셀 영역(PIXEL), 외부 장치 등과 전기적 신호를 송수신하는 패드들(197)이 배치되는 패드 영역(PAD) 및 제1 기판 구조물(100)의 픽셀 영역(PIXEL)을 하부의 제2 기판 구조물(200)과 전기적으로 연결하는 연결 영역(CONNECT)을 포함할 수 있다. 픽셀 영역(PIXEL), 패드 영역(PAD) 및 연결 영역(CONNECT)은 설명을 위하여 각각 일부 영역만을 선택하여 개략적으로 도시하였다. 제1 기판 구조물(100)은 제1 기판(101), 제1 층간 절연층(120) 및 제1 본딩층(195)을 포함할 수 있다.
제1 기판(101)은 반도체 기판일 수 있다. 예를 들어, 기판(101)은 p형 실리콘 기판으로 이루어질 수 있다. 실시예들에서, 기판(101)은 p 형 벌크 기판과 그 위에 성장된 p 형 또는 n 형 에피택셜층을 포함할 수 있다. 또는, 기판(101)은 n 형 벌크 기판과 그 위에 성장된 p 형 또는 n 형 에피택셜층을 포함할 수 있다. 실시예들에서, 기판(101)은 유기 플라스틱 기판으로 이루어질 수도 있다.
제1 층간 절연층(120)은 절연 물질로 이루어질 수 있으며, 하나 또는 복수의 층들로 구성될 수 있다. 예를 들어, 제1 층간 절연층(120)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
제1 본딩층(195)은 제1 기판 구조물(100)과 제2 기판 구조물(200)의 본딩을 위한 층일 수 있다. 제1 본딩층(195)은 절연 물질로 이루어질 수 있으며, 예를 들어, SiO, SiN, SiCN, SiOC, SiON 및 SiOCN 중 적어도 하나를 포함할 수 있다.
픽셀 영역(PIXEL)은 제1 기판(101) 내에 배치되는 스토리지 노드 영역들(105) 및 포토 다이오드들(130), 제1 층간 절연층(120) 내에 배치되는 픽셀 게이트층들(110), 제1 배선층들(140) 및 제1 비아들(150), 및 제1 기판(101)의 상부에 배치되는 컬러 필터들(180) 및 마이크로 렌즈들(190)을 포함할 수 있다. 픽셀 영역(PIXEL)은 제1 기판(101) 내에 배치되는 픽셀 분리 영역(165)과, 제1 기판(101) 상에 배치되는 버퍼층(170), 그리드(175), 하부 평탄화층(177) 및 상부 평탄화층(185)을 더 포함할 수 있다. 픽셀 영역(PIXEL)의 구조에 대해서는 하기에 도 5a 내지 도 6b를 참조하여 더욱 상세히 설명한다.
패드 영역(PAD) 및 연결 영역(CONNECT)은 픽셀 영역(PIXEL)의 주변에 배치될 수 있으며, 제1 기판(101) 상에 배치되는 상부 절연층(192), 제1 기판(101)과 제1 층간 절연층(120)을 관통하도록 배치되는 제1 접속 비아(CV1) 및 제1 접속 비아(CV1)의 측벽의 일부에 배치되는 제1 비아 절연층(172)을 포함할 수 있다. 패드 영역(PAD)은 제1 기판(101) 상에서 상부 절연층(192)에 의해 노출되도록 배치되는 패드층(197)을 더 포함할 수 있다.
상부 절연층(192)은 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 패드층(197)은 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다.
제1 접속 비아(CV1)는 제1 기판 구조물(100)과 제2 기판 구조물(200)의 전기적 연결을 위하여 배치될 수 있다. 제1 접속 비아(CV1)는 제1 기판(101) 및 제1 층간 절연층(120)의 전체를 관통하고 제2 기판 구조물(200)의 제2 층간 절연층(220)의 일부까지 연장될 수 있다. 제1 접속 비아(CV1)는 하부에서 제2 층간 절연층(220) 내의 제2 배선층들(240)과 연결되도록 배치될 수 있다. 제1 접속 비아(CV1)는 제1 층간 절연층(120) 내의 제1 배선층들(140)과 연결되도록 배치될 수 있다. 패드 영역(PAD)에서, 제1 접속 비아(CV1)는 상부에서 패드층(197)과 연결되도록 배치될 수 있다. 제1 접속 비아(CV1)는 원통형의 형상을 가질 수 있으며, 상부에서 하부로 향할수록 폭이 좁아지는 형태를 갖는 것으로 도시되었으나, 이에 한정되지는 않는다. 제1 접속 비아(CV1)는 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다.
제1 비아 절연층(172)은 제1 기판(101) 내에 배치되어 제1 기판(101)과 제1 접속 비아(CV1)를 전기적으로 분리할 수 있다. 도 3에서, 제1 비아 절연층(172)은 제1 접속 비아(CV1)와 접하도록 배치되는 것으로 도시되었으나, 이에 한정되지 않으며, 실시예들에서 제1 접속 비아(CV1)로부터 이격되어 배치될 수도 있다. 제1 비아 절연층(172)은 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
제2 기판 구조물(200)은 제2 기판(201), 제2 층간 절연층(220) 및 제2 본딩층(295)을 포함할 수 있다. 제2 기판 구조물(200)은 제2 층간 절연층(220) 내에 배치되는 회로 게이트층들(210), 제2 배선층들(240) 및 제2 비아들(250), 및 제2 기판(201) 내에 배치되는 제2 접속 비아(CV2) 및 제2 비아 절연층(272)을 더 포함할 수 있다. 또한, 제2 기판 구조물(200)은 제2 기판(201)의 하면에 배치되는 제1 재배선층(260) 및 제1 접속 패드(270)를 더 포함할 수 있다.
제2 기판(201)은 반도체 기판일 수 있다. 예를 들어, 반도체 물질, 예컨대 Ⅳ족 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(201)은 벌크 웨이퍼, 에피택셜층, 에피택셜 층, SOI(Silicon On Insulator)층, 또는 SeOI(Semiconductor On Insulator)층 등으로 제공될 수도 있다.
제2 층간 절연층(220)은 절연 물질로 이루어질 수 있으며, 하나 또는 복수의 층들로 구성될 수 있다. 예를 들어, 제2 층간 절연층(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
제2 본딩층(295)은 제1 기판 구조물(100)과 제2 기판 구조물(200)의 본딩을 위한 층일 수 있다. 제2 본딩층(295)은 절연 물질로 이루어질 수 있으며, 예를 들어, SiO, SiN, SiCN, SiOC, SiON 및 SiOCN 중 적어도 하나를 포함할 수 있다.
회로 게이트층들(210)은 회로 소자들의 게이트 전극층일 수 있다. 회로 게이트층들(210)은 도핑된 반도체 물질 및/또는 금속 물질을 포함할 수 있다. 제2 배선층들(240) 및 제2 비아들(250)은 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다. 제2 배선층들(240)의 층 수 및 제2 비아들(250)의 개수 및 배치는 도시된 것에 한정되지 않는다.
제2 접속 비아(CV2)는 제2 기판 구조물(200)과 제3 칩 구조물(300)을 전기적으로 연결하기 위하여 배치될 수 있다. 제2 접속 비아(CV2)는 제2 기판(201) 전체를 관통하고, 제2 층간 절연층(220) 내로 연장될 수 있다. 제2 접속 비아(CV2)는 상부에서 제2 층간 절연층(220) 내의 제2 배선층들(240)과 연결되도록 배치될 수 있다. 제2 접속 비아(CV2)는 하부에서 제1 재배선층(260) 또는 제1 접속 패드(270)와 연결될 수 있다. 제2 접속 비아(CV2)는 원통형의 형상을 가질 수 있으며, 상부에서 하부로 향할수록 폭이 좁아지는 형태 또는 하부에서 상부로 향할수록 폭이 좁아지는 형태를 가질 수도 있다. 제2 접속 비아(CV2)는 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다.
제2 비아 절연층(272)은 제2 기판(201) 및 제2 층간 절연층(220) 내에 배치되어 제2 기판(201)과 제2 접속 비아(CV2)를 전기적으로 분리할 수 있다. 제2 비아 절연층(272)은 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
제1 재배선층(260) 및 제1 접속 패드(270)는 제2 기판 구조물(200)과 제3 칩 구조물(300)의 본딩을 위한 연결 구조물일 수 있다. 제1 재배선층(260) 및 제1 접속 패드(270)에 대해서는 하기에 도 4a 및 도 4b를 참조하여 더욱 상세히 설명한다. 실시예들에서, 제1 재배선층(260)은 생략되는 것도 가능하며, 이 경우, 제2 접속 비아(CV2)는 제1 접속 패드(270)와 직접 연결될 수 있다.
제3 칩 구조물(300)은 메모리 칩(310), 더미 칩(320) 및 봉지부(EN)를 포함할 수 있으며, 봉지부(EN) 내에 배치되는 제2 접속 패드(330), 범프(340) 및 접착층(370)을 포함할 수 있다.
메모리 칩(310)은 DRAM(dynamic random access memory), SRAM(static random access memory), STT-MRAM(spin transfer torque magnetic random access memory) 및 플래시(flash) 메모리와 같은 메모리 소자를 포함할 수 있다. 메모리 칩(310)은 상면이 활성면일 수 있으며, 제2 기판(201)의 하면에 플립칩 본딩의 형태로 본딩될 수 있으나, 이에 한정되지는 않는다. 더미 칩(320)은 메모리 칩(310)의 측면에서 x 방향을 따라 나란히 배치될 수 있다. 더미 칩(320)은 메모리 칩(310)의 크기가 제2 기판(201)에 비하여 상대적으로 작은 경우, 봉지부(EN) 내에 배치됨으로써 이미지 센싱 장치(10)의 방열 특성을 향상시킬 수 있으며, 기계적 강도를 향상시킬 수 있다. 메모리 칩(310) 및 더미 칩(320)의 개수 및 배치는 실시예들에서 다양하게 변경될 수 있다. 실시예들에서, 더미 칩(320)은 생략될 수 있으며, 이 경우 메모리 칩(310)만이 배치될 수 있다.
봉지부(EN)는 수지 물질로 이루어질 수 있으며, 하나 또는 복수개의 층으로 이루어질 수 있다. 봉지부(EN)는 예를 들어, 에폭시 수지 또는 실리콘(silicone) 수지로 이루어질 수 있다. 봉지부(EN)는 제2 접속 패드(330), 범프(340) 및 접착층(370)을 밀봉할 수 있으며, 메모리 칩(310) 및 더미 칩(320)의 하면이 노출되도록 배치될 수 있다. 다만, 실시예들은 이에 한정되지는 않으며, 실시예들에서, 봉지부(EN)는 메모리 칩(310) 및 더미 칩(320)의 하면을 덮도록 배치될 수도 있다.
제2 접속 패드(330) 및 범프(340)는 도전성 물질로 이루어질 수 있다. 범프(340)는 원통형, 구형 또는 구형의 일부의 형상을 가질 수 있다. 예를 들어, 범프(340)는 Sn, Pb, Sn-Pb, Sn-Ag, Sn-Au, Sn-Cu, Sn-Bi, Sn-Zn, Sn-Ag-Cu, Sn-Ag-Bi, Sn-Ag-Zn, Sn-Cu-Bi, Sn-Cu-Zn, Sn-Bi-Zn 등을 포함할 수 있다.
접착층(370)은 더미 칩(320)을 제2 기판 구조물(200)에 접착시킬 수 있다. 접착층(370)은 예를 들어, 비도전성 필름(Non-Conductive Film, NCF) 또는 비도전성 페이스트(Non-Conductive Paste, NCP)를 포함할 수 있다. 실시예들에서, 접착층(370)의 두께는 제2 접속 패드(330) 및 범프(340)의 두께의 합에 비하여 상대적으로 작을 수도 있다. 이 경우, 더미 칩(320)의 하면에는 봉지부(EN)가 덮일 수 있다.
본 실시예에서는, 제3 칩 구조물(300)이 최하부에 배치되는 경우를 예시하였으나, 실시예들에서, 제3 칩 구조물(300)이 제1 기판 구조물(100)과 제2 기판 구조물(200)의 사이에 배치될 수 있다. 이 경우, 제1 접속 비아(CV1)는 봉지부(EN)를 관통하여 제2 기판 구조물(200)과 연결될 수 있다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 이미지 센싱 장치의 일부 영역을 나타내는 개략적인 단면도이다. 도 4a 및 도 4b에서는 도 3의 A 영역에 대응하는 영역을 확대하여 도시한다.
도 4a를 참조하면, 제2 기판(201)과 메모리 칩(310) 사이의 연결부가 도시된다. 제2 기판(201)과 메모리 칩(310)은 제1 재배선부(RL1), 제1 접속 패드(270), 범프(340), 제2 접속 패드(330) 및 제2 재배선부(RL2)에 의해 연결될 수 있다.
제1 재배선부(RL1)는 제2 기판(201)의 하면으로부터 순차적으로 적층된 제1 재배선 절연층(262), 배리어층(261), 제1 재배선층(260) 및 제1 패시베이션층(265)을 포함할 수 있다. 제2 재배선부(RL2)는 메모리 칩(310)의 상면으로부터 순차적으로 적층된 제2 재배선 절연층(352), 제2 재배선층(350), 제3 재배선 절연층(362), 제3 재배선층(360) 및 제2 패시베이션층(365)을 포함할 수 있다.
제1 내지 제3 재배선 절연층(262, 352, 262)은 절연 물질로 이루어질 수 있다. 제1 재배선 절연층(262)은 도전성의 제1 재배선층(260)을 제2 기판(201)과 전기적으로 분리할 수 있다. 제2 재배선 절연층(352)은 제2 재배선층(350)이 배치되지 않은 영역에 배치될 수 있다. 제3 재배선 절연층(362)은 제2 재배선층(350)과 제3 재배선층(360)의 사이에 배치될 수 있다.
배리어층(261) 및 제1 내지 제3 재배선층(260, 350, 360)은 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다. 제1 재배선층(260)은 제2 접속 비아(CV2)와 제1 접속 패드(270)를 연결할 수 있다. 제1 재배선층(260)에 의해 제2 접속 비아(CV2)의 위치와 무관하게 제1 접속 패드(270)가 배치될 수 있다. 배리어층(261) 및 제1 재배선층(260)은 패터닝 공정에 의해 형성된 층일 수 있으며, 배리어층(261)은 제1 재배선층(260)의 상면 상에만 배치될 수 있다. 제2 재배선층(350)은 메모리 칩(310)과 제3 재배선층(360)을 연결할 수 있다. 제3 재배선층(360)은 제2 재배선층(350)과 제2 접속 패드(330)를 연결할 수 있으며, 비아(VA)를 포함하는 구조를 가질 수 있다. 제2 및 제3 재배선층(350, 360)에 의해 메모리 칩(310)은 제2 접속 패드(330)와 전기적으로 연결될 수 있다. 제1 재배선부(RL1) 및 제2 재배선부(RL2)에서 재배선층들 및 이에 따른 재배선 절연층들의 개수는 실시예들에서 다양하게 변경될 수 있다.
제1 및 제2 패시베이션층(265, 365)은 절연 물질로 이루어질 수 있으며, 예를 들어, 감광성 수지로 이루어질 수 있다.
제1 및 제2 접속 패드(270, 330)는 하나 또는 복수의 층들로 이루어질 수 있다. 제1 및 제2 접속 패드(270, 330)는 도전성 물질로 이루어질 수 있으며, 예를 들어, W, Cu, Sn, Ni, Al, Au, Ag 및 이의 합금 중 적어도 하나를 포함할 수 있다.
실시예들에서, 제2 기판(201)과 메모리 칩(310)은 제1 및 제2 재배선부(RL1) 없이, 제1 접속 패드(270), 범프(340) 및 제2 접속 패드(330)에 의해서만 연결될 수도 있다.
도 4b를 참조하면, 제2 기판(201)과 메모리 칩(310)은 제1 재배선부(RL1a), 제1 접속 패드(270a), 범프(340a), 제2 접속 패드(330a) 및 제2 재배선부(RL2a)에 의해 연결될 수 있다.
제1 재배선부(RL1a)는 제2 기판(201)의 하면으로부터 순차적으로 적층된 제1 재배선 절연층(262a), 배리어층(261a), 제1 재배선층(260a) 및 제1 패시베이션층(265a)을 포함할 수 있다. 제2 재배선부(RL2a)는 메모리 칩(310)의 상면으로부터 순차적으로 적층된 제3 재배선 절연층(362a), 제3 재배선층(360a) 및 제2 패시베이션층(365a)을 포함할 수 있다.
본 실시예는, 도 4a의 실시예에서와 달리, 배리어층(261a) 및 제1 재배선층(260a)이 다마신 공정에 의해 형성된 층일 수 있으며, 배리어층(261a)은 제1 재배선층(260a)의 상면 및 측면을 따라 배치될 수 있다. 제1 재배선층(260a)은 비아(VA)를 포함하는 구조를 가질 수 있다. 또한, 제1 접속 패드(270a)는 제1 패시베이션층(265a)의 하면으로부터 제1 재배선층(260a)으로 연장되는 구조를 가지며, UBM층을 포함할 수 있다. 또한, 제2 재배선부(RL2a)도 도 4a의 실시예에서와 달리, 제2 패시베이션층(365a)이 제2 접속 패드(330a)의 주변에 배치되고, 하나의 재배선층인 제3 재배선층(360a)만을 포함할 수 있다.
이와 같은 제2 기판(201)과 메모리 칩(310) 사이의 연결부의 구조는 실시예들에서 다양하게 변경될 수 있으며, 도 4a 및 도 4b에 도시된 각각의 구조들은 실시예들에서 선택적으로 조합될 수 있다. 예를 들어, 실시예들에서 제1 재배선부(RL1)와 제2 배선부(RL2)의 구조가 서로 바뀌어 배치되는 것도 가능할 것이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 이미지 센싱 장치의 픽셀 영역을 이루는 픽셀을 나타내는 개략적인 단면도들이다. 도 5a 및 도 5b에서는 도 3의 P 영역에 대응되는 영역을 확대하여 도시한다.
도 5a를 참조하면, 픽셀(Pa)은 제1 기판(101) 내에 배치되는 스토리지 노드 영역(105), 소자분리 영역들(107), 포토 다이오드(130) 및 픽셀 분리 영역들(165)을 포함할 수 있다. 픽셀(Pa)은 제1 층간 절연층(120) 내에 배치되는 픽셀 게이트층(110), 제1 배선층들(140) 및 제1 비아(150)를 포함할 수 있다. 픽셀(Pa)은 제1 기판(101)의 상부에 배치되는 버퍼층(170), 그리드들(175), 하부 평탄화층(177), 컬러 필터(180), 상부 평탄화층(185) 및 마이크로 렌즈(190)를 포함할 수 있다.
스토리지 노드 영역(105)은 제1 기판(101) 내에서 소자분리 영역들(107)에 의해 포토 다이오드(130)와 이격되어 배치될 수 있다. 스토리지 노드 영역(105)은 제1 기판(101)과 다른 도전형의 불순물을 포함할 수 있다. 스토리지 노드 영역(105)은 도 6a 및 도 6b를 참조하여 하기에 설명할 플로팅 디퓨전(FD)에 해당하는 영역일 수 있다.
소자분리 영역들(107)은 제1 기판(101)의 일면으로부터 제1 기판(101) 내에 연장되도록 배치되며, 절연 물질로 이루어지는 영역일 수 있다.
포토 다이오드(130)는 제1 기판(101) 내에 배치되며, 광전 변환 소자로서, 입사되는 빛을 흡수하여 광량에 대응하는 전하를 생성하고 축적할 수 있다. 포토 다이오드(130)는 서로 다른 도전형을 갖는 두 개의 불순물 영역들을 포함할 수 있다. 상기 불순물 영역들은 서로 다른 도전형을 가질 수 있다.
픽셀 분리 영역들(165)은 각각의 픽셀 영역(Pa)의 경계의 하부에 배치될 수 있다. 픽셀 분리 영역들(165)은 포토 다이오드(130)를 둘러싸도록 배치될 수 있다. 픽셀 분리 영역들(165)과 포토 다이오드(130)의 상대적인 배치 관계는 도시된 것에 한정되지 않으며, 실시예들에서 다양하게 변경될 수 있다. 예를 들어, 픽셀 분리 영역들(165)의 하면은 포토 다이오드(130)의 하면보다 높거나 낮게 위치할 수 있다. 픽셀 분리 영역들(165)은 절연성 물질을 포함할 수 있다. 예를 들어, 픽셀 분리 영역들(165)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
픽셀 게이트층(110)은 제1 배선층(140)과 포토 다이오드(130)의 사이에 배치될 수 있다. 픽셀 게이트층(110)은 픽셀(Pa) 내에 배치되는 픽셀 회로 소자의 게이트 전극을 이룰 수 있다.
제1 배선층들(140) 및 제1 비아(150)는 제1 층간 절연층(120) 내에 배치되어 제1 기판(101) 내의 스토리지 노드 영역(105) 및 포토 다이오드(130) 등과 전기적으로 연결될 수 있다. 제1 배선층들(140)은 제1 기판(101)의 일 면에 평행하게 배치될 수 있으며, 제1 비아(150)는 제1 기판(101)의 일 면에 수직하게 배치되며 원통형 또는 원뿔대 형상을 가질 수 있다. 제1 배선층들(140) 및 제1 비아(150)는 도전성 물질로 이루어질 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이의 합금 중 적어도 하나를 포함할 수 있다. 제1 배선층들(140)의 층 수 및 제1 비아(150)의 개수 및 배치는 도시된 것에 한정되지 않는다.
버퍼층(170)은 포토 다이오드(130) 및 픽셀 분리 영역들(165) 상에 배치될 수 있다. 버퍼층(170)은 절연성 물질을 포함할 수 있으며, 예를 들어, SiO2, SiON, Al2O3, HfO2, Ta2O5 및 ZrO2 중 적어도 하나를 포함할 수 있으며, 서로 다른 물질로 구성된 다층막으로 구성될 수 있으나, 이에 한정되지는 않는다. 실시예들에서, 버퍼층(170)의 하부에 반사 방지층이 더 배치될 수 있다. 상기 반사 방지층은 굴절률을 조절하여 입사된 빛이 높은 투과율로 포토 다이오드(130)로 진행할 수 있도록 제공될 수 있다.
그리드들(175)은 버퍼층(170) 상에 배치될 수 있으며, 각각의 픽셀 영역(Pa)의 경계의 하부에 배치될 수 있다. 그리드들(175)은 제1 기판(101)의 일면에 수직한 방향에서 픽셀 분리 영역들(165)의 상부에 배치될 수 있다. 그리드들(175)은 금속을 포함할 수 있으며, 예를 들어, Al, Cr, Mo, Ti 또는 W을 포함할 수 있다. 실시예들에서, 그리드들(175)은 컬러 필터(180) 내에 배치될 수도 있으며, 이 경우 하부 평탄화층(177)은 생략될 수 있다.
하부 평탄화층(177)은 버퍼층(170) 및 그리드들(175) 상에 배치될 수 있다. 하부 평탄화층(177)은 그리드들(175)을 완전히 덮을 수 있으며, 그 상면은 그리드들(175)의 상면보다 높을 수 있으나, 이에 한정되지는 않는다. 하부 평탄화층(177)은 절연성 물질을 포함할 수 있으며, 예를 들어, 실리콘 산화물을 포함할 수 있다.
컬러 필터(180)는 하부 평탄화층(177) 상에 배치될 수 있다. 컬러 필터(180)는 포토 다이오드(130)의 상부에 배치될 수 있다. 컬러 필터(180)는 특정 파장의 빛을 통과시켜 하부의 포토 다이오드(130)에 도달하게 할 수 있다. 컬러 필터들(180)은 적색(R) 필터, 녹색(G) 필터 및 청색(B) 필터로 이루어진 컬러 필터 어레이로 구현될 수 있다. 컬러 필터(180)는 예를 들어, 수지에 금속 또는 금속 산화물을 포함하는 안료(pigment)를 혼합한 물질로 이루어질 수 있다.
상부 평탄화층(185)은 컬러 필터(180) 상에 배치될 수 있다. 상부 평탄화층(185)은 절연성 물질을 포함할 수 있으며, 예를 들어, 실리콘 산화물을 포함할 수 있다.
마이크로 렌즈(190)는 포토 다이오드(130) 이외의 영역으로 입사하는 빛의 경로를 변경시키어 포토 다이오드(130) 내로 빛을 집광시킬 수 있다. 마이크로 렌즈(190)는 예를 들어, TMR 계열의 수지(Tokyo Ohka Kogyo, Co. 제품), 또는 MFR 계열의 수지 (Japan Synthetic Rubber Corporation 제품)로 이루어질 수 있다.
도 5b를 참조하면, 픽셀(Pb)은 도 5a의 실시예에서와 달리 포토 다이오드(130a) 이외에 유기 포토 다이오드(OPD)를 더 포함하는 구조를 가질 수 있다. 구체적으로, 픽셀(Pb)은 제1 기판(101) 내에 배치되는 스토리지 노드 영역(105), 소자분리 영역들(107), 포토 다이오드(130a) 및 픽셀 비아들(160)을 포함할 수 있다. 픽셀(Pb)은 제1 층간 절연층(120) 내에 배치되는 픽셀 게이트층(110), 제1 배선층들(140) 및 제1 비아(150)를 포함할 수 있다. 픽셀(Pb)은 제1 기판(101)의 상부에 배치되는 버퍼층(170), 유기 포토 다이오드(OPD), 컬러 필터(180) 및 마이크로 렌즈(190)를 포함할 수 있다. 이하에서는 도 5a의 픽셀(Pa)과 상이한 구성에 대하여 설명한다.
포토 다이오드(130a)는 도 5a의 실시예에서와 같이 반도체 물질로 이루어질 수 있다. 본 실시예의 포토 다이오드(130a)는 하면이 제1 기판(101)의 하면과 동일면을 이룰 수 있으나, 이에 한정되지는 않는다.
픽셀 비아들(160)은 픽셀 비아 절연층(162)에 의해 제1 기판(101) 및 포토 다이오드(130a)와 전기적으로 분리될 수 있다. 픽셀 비아들(160)은 도전성 물질로 이루어질 수 있으며, 유기 포토 다이오드(OPD)와 제1 비아(150)를 연결할 수 있다. 실시예들에서, 픽셀 비아들(160)은 상하로 적층된 두 개 이상의 층으로 구성될 수도 있다.
유기 포토 다이오드(OPD)는 포토 다이오드(130a)의 상부에 배치될 수 있으며, 포토 다이오드(130a)와 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 유기 포토 다이오드(OPD)는 서로 마주보는 제1 및 제2 전극층(182, 186) 및 제1 전극층(182) 사이의 전극 절연층(181)을 포함할 수 있으며, 제1 전극층(182)은 픽셀 비아(160)에 연결될 수 있다. 제1 전극층(182)과 제2 전극층(186) 사이에는 광전 효과에 의해 전하를 생성하는 컬러 선택층(184)이 배치될 수 있다. 컬러 선택층(184)은 유기 물질을 포함할 수 있으며, 주 캐리어가 정공인 p형층과 주 캐리어가 전자인 n형층을 포함할 수 있다. 컬러 선택층(184)은 특정한 파장 대역의 빛에 반응하여 전하를 생성할 수 있으며, 일 실시예로 녹색 색상의 빛에 반응하여 전하를 생성할 수 있다. 이 경우, 녹색을 제외한 다른 색상의 빛은 컬러 필터(180)를 통해 포토 다이오드(130a)로 전달될 수 있다.
제1 및 제2 전극층(182, 186)은 ITO, IZO, ZnO 또는 SnO2 등과 같은 투명한 도전성 물질, 또는 금속 박막 등의 반투명 물질로 형성될 수 있다. 실시예들에서, 제2 전극층(186)은 제1 전극층(182)보다 크거나 동일한 일함수(work function)를 갖는 물질로 이루어질 수 있다.
도 5a 및 도 5b의 각각의 픽셀(Pa, Pb)은 하나 이상의 포토 다이오드(130)와 같은 광전 변환 소자를 포함할 수 있으며, 광전 변환 소자에서 생성된 전하를 처리하기 위한 픽셀 회로를 포함할 수 있다. 이러한 픽셀 회로에 대하여 하기에 도 6a 및 도 6b를 참조하여 설명한다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 이미지 센싱 장치의 픽셀 회로를 나타내는 회로도들이다.
도 6a를 참조하면, 픽셀 회로는 유기 포토 다이오드(OPD)에서 생성되는 전하를 이용하여 전기 신호를 생성하는 회로일 수 있다.
상기 픽셀 회로는, 복수의 트랜지스터들(RX, DX, SX)을 포함할 수 있으며, 3T 회로 구조를 가질 수 있다. 상기 픽셀 회로는 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있다. 구동 트랜지스터(DX)의 게이트 단자는 플로팅 디퓨전(FD)과 연결되며, 플로팅 디퓨전(FD)에는 유기 포토 다이오드(OPD)에서 생성된 전하가 축적될 수 있다. 유기 포토 다이오드(OPD)는 서로 평행하게 배치되는 제1, 제2 전극 및 그 사이에 마련되는 유기 광변환층을 포함할 수 있으며, 유기 광변환층은 소정 파장 대역의 빛을 받아들여 전하를 생성할 수 있다.
구동 트랜지스터(DX)는 플로팅 디퓨전(FD)에 축적되는 전하에 의해 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)로 동작할 수 있다. 구동 트랜지스터(DX)는 플로팅 디퓨전(FD)에 축적된 전하를 증폭시켜 선택 트랜지스터(SX)로 전달할 수 있다.
선택 트랜지스터(SX)는 로우 드라이버가 입력하는 선택 제어 신호(SEL)에 의해 동작할 수 있으며, 스위칭 및 어드레싱 동작을 수행할 수 있다. 로우 드라이버로부터 선택 제어 신호(SEL)가 인가되면, 선택 트랜지스터(SX)에 연결된 제1 칼럼 라인으로 제1 픽셀 신호(VOpix)가 출력될 수 있다. 제1 픽셀 신호(VOpix)는 칼럼 드라이버 및 리드아웃 회로에 의해 검출될 수 있다.
리셋 트랜지스터(RX)는 로우 드라이버가 입력하는 리셋 제어 신호(RG)에 의해 동작할 수 있다. 리셋 제어 신호(RG)에 의해, 리셋 트랜지스터(RX)는 플로팅 디퓨전(FD)의 전압을 리드아웃 전압(VRD)으로 리셋할 수 있다.
본 실시예에서, 유기 포토 다이오드(OPD)는 정공(hole)을 주 전하 캐리어로 이용할 수 있다. 정공이 주 전하 캐리어로 이용되는 경우, 유기 포토 다이오드(OPD)의 캐소드는 플로팅 디퓨전(FD)에 연결되고, 유기 포토 다이오드(OPD)의 애노드는 상부 전극 전압(Vtop)에 연결될 수 있다. 상부 전극 전압(Vtop)은 수 볼트, 예를 들어 3.0 V 내외의 전압을 가질 수 있다. 유기 포토 다이오드(OPD)에서는 주 전하 캐리어로 정공이 생성되기 때문에, 리셋 트랜지스터(RX)의 드레인 단자는 전원 전압(VDD)과 다른 값을 갖는 리드 전압(VRD)에 연결될 수 있다. 정공을 주 전하 캐리어로 이용하도록 상기 픽셀 회로를 구현함으로써 암전류 특성을 개선할 수 있다. 실시예들에서, 유기 포토 다이오드(OPD)는 전자를 주 전하 캐리어로 생성할 수도 있으며, 그에 따른 회로 구조를 가질 수 있다.
도 6b를 참조하면, 픽셀 회로는 반도체 포토 다이오드(SPD)에서 생성되는 전하를 이용하여 전기 신호를 생성하는 회로일 수 있다.
상기 픽셀 회로는 4개의 트랜지스터를 포함하는 4T 회로일 수 있다. 상기 픽셀 회로는 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX) 외에 전송 트랜지스터(TX)를 더 포함할 수 있다. 상기 픽셀 회로와 연결되는 반도체 포토 다이오드(SPD)는 실리콘 등을 포함하는 반도체 기판에 형성되는 반도체 포토 다이오드일 수 있으며, 전송 트랜지스터(TX)를 통해 플로팅 디퓨전(FD)과 연결될 수 있다. 즉, 도 6a를 참조하여 설명한 실시예에서와 달리, 반도체 포토 다이오드(SPD)의 캐소드 또는 애노드가 플로팅 디퓨전(FD)과 직접 연결되지 않을 수 있다.
전송 트랜지스터(TX)는 로우 드라이버로부터 전달되는 전송 제어 신호(TG)에 기초하여 반도체 포토 다이오드(SPD)에 축적된 전하를 플로팅 디퓨전(FD)으로 전달할 수 있다. 반도체 포토 다이오드(SPD)는 전자를 주 전하 캐리어로 생성할 수 있다. 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)의 동작은 앞서 도 6a를 참조하여 설명한 것과 유사할 수 있으며, 선택 트랜지스터(SX)에 연결된 제2 칼럼 라인을 통해 제2 픽셀 신호(VSpix)가 출력될 수 있다. 제2 픽셀 신호(VSpix)는 칼럼 드라이버 및 리드아웃 회로에 의해 검출될 수 있다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도들이다.
도 7a를 참조하면, 이미지 센싱 장치(10a)는 도 3의 실시예에서와 달리, 제1 접속 비아(CV1)를 포함하지 않을 수 있다. 이미지 센싱 장치(10a)는 제1 기판 구조물(100)과 제2 기판 구조물(200)의 전기적 연결을 위하여 제1 층간 절연층(120)의 하부에 배치되는 제1 접속부(198) 및 제2 층간 절연층(220)의 상부에 배치되는 제2 접속부(298)를 포함할 수 있다. 제1 접속부(198)는 제1 배선층(140)과 연결되고, 제2 접속부(298)는 제2 배선층(240)과 연결될 수 있다. 제1 및 제2 접속부들(198, 298)은 각각 제1 및 제2 본딩층들(195, 195)을 관통하도록 배치될 수 있다.
제1 및 제2 접속부들(198, 298)은 각각 기둥 형상을 가질 수 있다. 제1 및 제2 접속부들(198, 298)은 도전성 물질로 이루어질 수 있으며, 특히 금속 물질로 이루어진 금속층일 수 있다. 예를 들어, 제1 및 제2 접속부들(198, 298)은 구리(Cu)로 이루어질 수 있다. 제1 접속부(198)의 폭(W1)과 제2 접속부(298)의 폭은 동일하거나 어느 하나가 더 클 수 있으며, 제1 및 제2 접속부들(198, 298)의 폭 및 두께는 도면에 도시된 것에 한정되지 않는다.
패드 영역(PAD) 및 연결 영역(CONNECT)에는 기판 비아(TV)가 배치될 수 있으며, 기판 비아(TV)는 제1 기판(101)을 관통하여 제1 층간 절연층(120) 내의 제1 배선층들(140) 및 제1 비아들(150)과 연결될 수 있다. 기판 비아(TV)의 도시된 것과 같이 복수 개가 하나의 그룹으로 배열될 수 있으나, 이에 한정되지는 않는다. 기판 비아(TV)는 도전성 물질로 이루어질 수 있으며, 측면에는 절연층이 더 배치될 수 있다.
도 7b를 참조하면, 이미지 센싱 장치(10b)는 도 7a의 실시예에서와 달리, 제1 및 제2 접속부들(198, 298) 외에, 제1 및 제2 더미 접속부들(198D, 298D)을 더 포함할 수 있다.
제1 및 제2 더미 접속부들(198D, 298D)은 각각 제1 층간 절연층(120)의 하부 및 제2 층간 절연층(220)의 상부에 배치될 수 있으며, 제1 및 제2 접속부들(198, 298)과 동일한 물질로 이루어질 수 있다. 제1 및 제2 더미 접속부들(198D, 298D)은 전기적으로 제1 및 제2 배선층들(140, 240)과 연결되지 않는 상태일 수 있다. 즉, 제1 및 제2 더미 접속부들(198D, 298D)은 플로팅 상태일 수 있다. 이를 위해, 제1 및 제2 더미 접속부들(198D, 298D)은 각각 제1 및 제2 더미 접속부들(198D, 298D)보다 작은 두께를 갖도록 형성될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 더미 접속부들(198D, 298D)이 각각 최하부 및 최상부의 제1 및 제2 배선층들(140, 240)이 배치되지 않는 영역에 배치되는 경우, 제1 및 제2 더미 접속부들(198D, 298D)은 제1 및 제2 더미 접속부들(198D, 298D)과 동일한 형상을 갖도록 배치될 수 있다.
도 8은 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 8을 참조하면, 이미지 센싱 장치(10c)는 도 3의 실시예에서와 달리, 제3 칩 구조물(300)이 메모리 칩(310) 외에 로직 칩(320a)을 포함할 수 있다. 로직 칩(320a)은 상면이 활성면일 수 있으며, 제2 기판(201)의 하면에 플립칩 본딩의 형태로 본딩될 수 있으나, 이에 한정되지는 않는다. 로직 칩(320a)은 메모리 칩(310)의 측면에 나란히 배치될 수 있으며, 봉지부(EN)에 의해 측면 및 상면이 덮일 수 있다.
로직 칩(320a)은 마이크로 프로세서(micro-processor) 칩일 수 있고, 예를 들어 중앙처리장치(central processing unit, CPU), 컨트롤러(controller) 또는 주문형 반도체(application specific integrated circuit, ASIC) 칩 등을 포함할 수 있다. 로직 칩(320a)은 제2 기판 구조물(200)으로부터 이미지 데이터를 전송받아 이를 처리할 수 있다. 로직 칩(320a)은 제2 접속 패드(330a) 및 범프(340a)를 통해 제2 기판 구조물(200)과 전기적으로 연결될 수 있다. 실시예들에서, 로직 칩(320a)은 재배선 구조를 통해 메모리 칩(310)과 직접 연결되는 것도 가능할 것이다.
실시예들에서, 이미지 센싱 장치(10b)는 로직 칩(320a)과 도 3의 실시예의 더미 칩(320)을 모두 포함할 수도 있다.
도 9는 예시적인 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도들이다.
도 9를 참조하면, 이미지 센싱 장치(10d)는 도 3의 실시예에서와 달리, 제2 접속 비아(CV2)가 제2 기판(201)의 상면까지만 연장될 수 있다. 이 경우, 제2 접속 비아(CV2)는 제2 배선층(240)과 별도의 연결 비아(245)에 의해 연결될 수 있다. 이와 같은 제2 접속 비아(CV2)의 구조는 제2 접속 비아(CV2)의 형성 공정에 따른 것일 수 있다. 예를 들어, 제2 접속 비아(CV2)는 회로 소자들의 형성 전에 형성되는 비아-퍼스트(Via-first) 공정 또는 배선 구조물이 형성된 후 형성되는 비아-라스트(Via-last) 공정에 의해 형성될 수 있다. 이의 일 실시예에 대해서 하기에 도 13a 내지 도 13c를 참조하여 더욱 상세히 설명한다.
연결 비아(245)는 도전성 물질로 이루어질 수 있으며, 제2 접속 비아(CV2)와 유사한 크기를 가질 수 있다. 다만, 실시예들에서 연결 비아(245)의 형태는 도시된 것에 한정되지 않으며 다양하게 변형될 수 있다. 예를 들어, 연결 비아(245)는 제2 비아(250)가 복수 개 포함된 구조를 가질 수도 있을 것이다.
도 10a 및 도 10b는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 흐름도들이다.
도 11a 내지 도 11l은 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 10a 및 도 11a를 참조하면, 제1 기판 구조물(100p)에 픽셀 영역의 제1 영역을 형성할 수 있다(S110). 본 단계에서는 도 3의 픽셀 영역(PIXEL)에서, 제1 기판(101) 내의 구성 및 제1 층간 절연층(120) 내의 구성이 형성될 수 있다.
제1 기판(101)은 제1 두께(T1)를 가질 수 있으며, 이는 도 3에서의 제1 기판(101)의 최종적인 두께보다 클 수 있다. 제1 기판(101) 내에 스토리지 노드 영역들(105) 및 포토 다이오드들(130)을 포함하여, 제1 기판(101) 내에 배치되는 구성 요소들을 형성할 수 있다. 스토리지 노드 영역들(105) 및 포토 다이오드들(130)은 제1 기판(101) 상에 이온 주입 공정을 통해 불순물을 주입함으로써 형성할 수 있다. 예를 들어, 스토리지 노드 영역들(105)은 n형의 불순물을 주입하여 형성하고, 각각의 포토 다이오드들(130)은 n형의 불순물 영역 및 p형의 불순물 영역을 포함하도록 형성할 수 있다.
다음으로, 제1 기판(101) 상에 픽셀 회로를 구성하기 위한 픽셀 게이트층(110), 제1 배선층들(140) 및 제1 비아들(150)을 형성할 수 있다. 픽셀 게이트층(110)의 형성 후, 제1 기판(101)의 상면에 제1 층간 절연층(120)의 적어도 일부를 형성할 수 있다. 제1 층간 절연층(120)은 제1 배선층들(140) 및 제1 비아들(150)을 형성하는 과정에서 일부분씩 형성되어, 최종적으로 제1 기판(101) 상의 상기 구성들을 덮도록 형성될 수 있다. 제1 층간 절연층(120)의 상면에는 제1 본딩층(195)을 형성할 수 있다.
본 단계에서, 픽셀 영역의 일부인 제1 영역이 형성된 제1 기판(101) 및 제1 층간 절연층(120)의 제1 기판 구조물(100p)은 제1 면(100A) 및 제2 면(100B)을 갖는다.
도 10a 및 도 11b를 참조하면, 제2 기판 구조물(200)에 회로 영역 및 제2 접속 비아(CV2)를 형성할 수 있다(S120).
제2 기판(201)은 제2 두께(T2)를 가질 수 있으며, 이는 도 3에서의 제2 기판(201)의 최종적인 두께보다 클 수 있다. 제2 기판(201) 내에 소자분리 영역 및 불순물 영역과 같이 회로 구성에 필요한 영역들을 형성한 후, 제2 기판(201) 상에 회로 게이트층들(210)을 형성할 수 있다.
다음으로, 회로 게이트층들(210)을 덮는 제2 층간 절연층(220)의 일부를 형성할 수 있다. 형성된 제2 층간 절연층(220)과 제2 기판(201)을 상면으로부터 소정 깊이 식각하여 홀을 형성하고, 상기 홀 내에 절연 물질 및 도전 물질을 순차적으로 형성하여 제2 비아 절연층(272) 및 제2 접속 비아(CV2)를 형성할 수 있다. 본 실시예에서, 제2 접속 비아(CV2)는 회로 소자들의 형성 후 배선의 형성 전에 형성되는 비아-미들(Via-middle) 공정으로 형성될 수 있다.
제2 기판(201) 상에 제2 층간 절연층(220)의 적어도 일부를 형성하고, 제2 배선층들(240) 및 제2 비아들(250)을 형성할 수 있다. 최종적으로, 제2 층간 절연층(220)은 회로 게이트층들(210), 제2 배선층들(240) 및 제2 비아들(250)을 모두 덮도록 형성될 수 있다. 제2 층간 절연층(220)의 상면에는 제2 본딩층(295)을 형성할 수 있다.
본 단계에서, 픽셀들을 구동하는 회로가 형성된 제2 기판(201) 및 제2 층간 절연층(220)을 포함하는 제2 기판 구조물(200)은 제1 면(200A) 및 제2 면(200B)을 갖는다.
도 10a 및 도 11c를 참조하면, 제1 기판 구조물(100p) 및 제2 기판 구조물(200)을 본딩할 수 있다(S130).
구체적으로, 제1 기판 구조물(100p) 및 제2 기판 구조물(200)의 본딩은, 제1 기판 구조물(100p)의 제1 면(100A)과 제2 기판 구조물(200)의 제1 면(200A)을 본딩함으로써 이루어질 수 있다. 제1 기판 구조물(100p)의 제1 본딩층(195)과 제2 기판 구조물(200)의 제2 본딩층(295)이 서로 접합될 수 있다. 예를 들어, 제1 및 제2 본딩층(195, 295)이 동일 물질로 이루어진 경우, 별도의 접착층 없이 가압에 의해 접착이 이루어질 수 있다. 다만, 제1 기판 구조물(100p) 및 제2 기판 구조물(200)의 본딩 방식은 이에 한정되지는 않는다.
도 7a 및 도 7b를 참조하여 상술한 이미지 센싱 장치들(10a, 10b)은, 도 11a 및 도 11b를 참조하여 상술한 이전 단계들에서, 각각 제1 및 제2 본딩층들(195, 195)을 관통하도록 제1 및 제2 접속부들(198, 298)을 형성한 후, 본 단계에서 제1 및 제2 접속부들(198, 298)이 서로 연결되도록 본딩함으로써 형성할 수 있다.
도 10a 및 도 11d를 참조하면, 제1 기판 구조물(100p)의 일 면 상에 픽셀 영역의 제2 영역을 형성할 수 있다(S140). 본 단계에서는 도 3의 픽셀 영역(PIXEL)에서, 제1 기판(101) 상의 구성이 주로 형성될 수 있다.
먼저, 제1 기판(101)에 대한 박형화(thinning) 공정이 수행될 수 있다. 제1 기판(101)은 제1 기판 구조물(100p)의 제2 면(100B)으로부터 소정 두께로 제거되어, 도 11a의 제1 두께(T1)보다 작은 제3 두께(T3)를 가질 수 있다. 제1 기판(101)은 연마 공정 또는 백 그라인딩 공정에 의해 일부가 제거될 수 있다.
일부가 제거된 제1 기판(101)의 상면으로부터 소정 깊으로 픽셀 분리 영역들(165)을 형성할 수 있다. 다음으로, 제1 기판(101)의 상면 상에 버퍼층(170)을 형성하고, 픽셀들의 경계를 포함하는 영역에 그리드들(175)을 형성할 수 있다. 하부 평탄화층(177)은 그리드들(175)을 덮도록 형성할 수 있다. 컬러 필터들(180)은 각각의 픽셀들에서 예를 들어, 그린 필터, 블루 필터, 레드 필터로 형성될 수 있다. 컬러 필터들(180) 상에 상부 평탄화층(185)을 형성하고, 마이크로 렌즈(190)를 형성할 수 있다.
도 10a 및 도 11e를 참조하면, 제1 기판 구조물(100p)의 일 면으로부터 연장되는 제1 접속 비아(CV1)를 형성할 수 있다(S150).
제1 접속 비아(CV1)는 제1 기판(101)의 상면으로부터, 제1 기판(101) 및 제1 층간 절연층(120)을 관통하고 제2 층간 절연층(220) 내로 연장되도록 형성될 수 있다. 제1 접속 비아(CV1)는 제2 층간 절연층(220)에서 최상부의 제2 배선층(240)과 연결되도록 형성될 수 있으나, 이에 한정되지는 않는다. 실시예들에서, 제1 접속 비아(CV1)의 연장 길이는 서로 동일하지 않을 수 있다. 예를 들어, 도 3의 연결 영역(CONNECT)에 형성되는 제1 접속 비아(CV1)는 제1 층간 절연층(120) 내의 적어도 하나의 제1 배선층(140)까지만 연장되고, 패드 영역(PAD)에 형성되는 제1 접속 비아(CV1)는 제2 층간 절연층(220) 내로 연장되도록 형성될 수도 있다.
제1 기판(101)의 상면으로부터 연장되는 홀을 형성하고, 상기 홀 내에 도전 물질을 증착하여 제1 접속 비아(CV1)를 형성할 수 있다. 제1 기판(101) 내에서 제1 접속 비아(CV1)의 측면에는 제1 비아 절연층(172)을 형성할 수 있다.
다음으로, 제1 기판(101)의 상면을 덮는 상부 절연층(192)을 형성하고, 도 3의 패드 영역(PAD)에 제1 접속 비아(CV1)와 연결되는 패드층(197)을 형성할 수 있다.
본 단계에 의해, 제1 기판(101)을 포함하는 제1 기판 구조물(100)이 완성될 수 있다. 실시예들에서, 제1 및 제2 구조물들(100, 200)로 이루어진 이미지 센싱부, 즉 이미지 센서에 대한 테스트 단계가 더 수행될 수 있다.
도 10a를 참조하면, 제2 기판 구조물(200)의 일 면 상에 반도체 칩을 실장하는 공정이 수행될 수 있다(S160). 이를 위한 공정 단계들은 도 10b에서 보다 세분화되어 도시된다.
도 10b 및 도 11f를 참조하면, 제1 기판 구조물(100)의 일 면에 캐리어 기판(400)을 본딩할 수 있다(S161).
캐리어 기판(400)은 후속 공정 중에 제1 및 제2 기판 구조물들(100, 200)의 적층 구조를 지지하기 위하여 본딩될 수 있다. 캐리어 기판(400)은 제1 기판 구조물(100)의 제2 면(100B) 상에 부착될 수 있으며, 접착층에 의해 부착될 수 있다. 상기 접착층은 후속에서 캐리어 기판(400)의 탈착을 가능하게 하는 소재를 사용할 수 있으며, 필름 타입 또는 액상 타입을 사용할 수 있다. 캐리어 기판(400)은 실리콘(Si), 게르마늄(Ge), 실리콘-게르마늄(SiGe), 갈륨-비소(GaAs), 유리, 플라스틱, 세라믹 등을 포함할 수 있다.
도 10b 및 도 11g를 참조하면, 제2 기판 구조물(200)의 일부를 제거하여 제2 접속 비아(CV2)를 노출시킬 수 있다(S162). 제2 기판 구조물(200)에서 제2 기판(201)의 일부가 제거될 수 있으며, 제2 기판(201)은 제2 기판 구조물(200)의 제2 면(200B)에 해당하는 상면으로부터 박형화될 수 있다. 이에 따라, 제2 기판(201)은 도 11b의 제2 두께(T2)보다 작은 제4 두께(T4)를 가질 수 있다.
도 10b 및 도 11h를 참조하면, 노출된 제2 접속 비아(CV2)와 연결되는 제1 접속 패드(270)를 형성할 수 있다(S163). 제1 접속 패드(270) 외에, 도 4a 및 도 4b를 참조하여 상술한 제1 재배선 절연층(262, 262a), 제1 재배선층(260, 260a) 및 제1 패시베이션층(265, 265a)이 본 단계에서 형성될 수 있다.
도 10b 및 도 11i를 참조하면, 일 면에 제2 접속 패드(330)가 형성된 반도체 칩을 준비할 수 있다(S164). 상기 반도체 칩은, 메모리 칩(310)을 포함할 수 있다. 메모리 칩(310)은 테스트된 칩일 수 있으며, 메모리 칩(310)의 상면에 제2 접속 패드(330)를 형성할 수 있다. 제2 접속 패드(330) 외에, 재배선층들, 예를 들어, 도 4a 및 도 4b를 참조하여 상술한 제2 재배선 절연층(352), 제2 재배선층(350), 제3 재배선 절연층(362, 362a), 제3 재배선층(360, 360a) 및 제2 패시베이션층(365, 365a)이 본 단계에서 형성될 수 있다.
도 10b 및 도 11j를 참조하면, 범프(340)를 이용하여 상기 반도체 칩을 제2 기판 구조물(200)에 연결할 수 있다(S165). 범프(340)에 의해 제1 접속 패드(270)와 제2 접속 패드(330)를 연결함으로써, 메모리 칩(310)이 제1 및 제2 기판 구조물들(100, 200)의 적층 구조물 상에 실장될 수 있다. 본 단계에서, 더미 칩(320)도 함께 실장될 수 있으며, 더미 칩(320)은 접착층(370)에 의해 제2 기판(201)에 연결될 수 있다. 다만, 더미 칩(320)도 메모리 칩(310)과 유사한 방식을 이용하면서, 더미 범프에 의해 연결될 수도 있다. 도 8을 참조하여 상술한 이미지 센싱 장치(10c)는, 본 단계에서 로직 칩(320a)을 메모리 칩(310)과 동일한 방식으로 실장함으로써 형성될 수 있다.
도 10b 및 도 11k를 참조하면, 상기 반도체 칩을 밀봉하는 봉지부(350)를 형성할 수 있다(S166). 봉지부(350)는 메모리 칩(310) 및 더미 칩(320)을 덮고, 범프들(340)의 사이를 채우도록 형성될 수 있다. 실시예들에서, 봉지부(350)는 다층 구조를 가질 수 있으며, 범프들(340)의 사이를 채우는 언더필부를 포함할 수 있다.
도 10b 및 도 11l을 참조하면, 캐리어 기판(400)을 제1 기판 구조물(100)로부터 제거할 수 있다(S167). 캐리어 기판(400)을 탈착한 후, 캐리어 기판(400)의 본딩 시 사용된 접착층을 제거하고, 세정 공정을 수행할 수 있다. 실시예들에서, 메모리 칩(310)을 포함하는 이미지 센싱 장치에 대한 테스트 단계가 더 수행될 수 있다.
도 10b 및 도 3을 참조하면, 상기 반도체 칩의 일 면이 노출되도록 봉지부(350)의 일부가 제거될 수 있다(S168). 봉지부(350)는 그라인딩 공정에 의해 일부가 제거될 수 있으며, 이에 의해 메모리 칩(310) 및 더미 칩(320)의 하면이 노출될 수 있다.
다시 도 10a 및 도 3을 참조하면, 상기 반도체 칩이 실장된 제1 및 제2 기판 구조물들(100, 200)의 적층 구조물을, 단위 이미지 센싱 장치들(10)로 분리하는 공정이 수행될 수 있다(S170).
먼저, 메모리 칩(310)이 실장된 제1 및 제2 기판 구조물들(100, 200)의 적층 구조물은 블레이드 소잉 또는 레이저 소잉 공정 등에 의해 개별 단위 이미지 센싱 장치들(10)로 분리될 수 있다.
도 12a 및 도 12b는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 설명하기 위한 도면들이다.
도 12a 및 도 12b를 참조하면, 도 11a 내지 도 11l을 참조하여 상술한 이미지 센싱 장치의 제조 방법이 웨이퍼 스케일에서 개략적으로 도시된다. 제1 웨이퍼(WF1)는 도 3의 제1 기판 구조물(100)을 포함하는 웨이퍼일 수 있다. 제2 웨이퍼(WF2)는 도 3의 제2 기판 구조물(200)을 포함하는 웨이퍼일 수 있다. 칩들(CP)은 도 3의 메모리 칩(310) 및 더미 칩(320)을 포함할 수 있다.
도 12a에 도시된 것과 같이, 제1 웨이퍼(WF1)와 제2 웨이퍼(WF2)는 웨이퍼 레벨에서 본딩이 이루어질 수 있다. 칩들(CP)은 제2 웨이퍼(WF2)에 CoW(Chip on wafer) 방식으로 본딩될 수 있다. 다음으로, 도 12b에 도시된 것과 같이, 제1 및 제2 웨이퍼들(WF1, WF2)과 칩들(CP)이 본딩된 상태에서 개별 이미지 센싱 장치들(10)로 분리될 수 있다. 각각의 이미지 센싱 장치들(10)은 제1 기판 구조물(100), 제2 기판 구조물(200) 및 제3 칩 구조물(300)을 포함할 수 있다.
도 13a 내지 도 13c는 예시적인 실시예들에 따른 이미지 센싱 장치의 제조 방법을 나타내는 개략적인 단면도들이다. 도 13a 내지 도 13c는 도 11b를 상술하여 설명한 공정과 달리, 제2 접속 비아(CV2)가 비아-라스트(Via-last) 공정으로, 제1 기판(101) 및 제2 기판(201)을 본딩하는 단계(S130) 이후에 형성되는 공정을 도시한다.
도 13a를 참조하면, 도 11b를 참조하여 상술한 단계(S120)에서 제2 기판 구조물(200)에 회로 영역만을 형성한 상태로, 제1 기판 구조물(100p) 및 제2 기판 구조물(200)을 본딩하는 단계(S130)를 수행할 수 있다.
도 13b를 참조하면, 도 11d를 참조하여 상술한 것과 같이, 제1 기판 구조물(100p)의 일 면 상에 픽셀 영역의 제2 영역을 형성할 수 있다(S140).
도 13c를 참조하면, 먼저, 도 11e 내지 도 11g를 참조하여 상술한 것과 같이, 제1 기판 구조물(100p)의 일 면으로부터 연장되는 제1 접속 비아(CV1)를 형성하고(S150), 제1 기판 구조물(100)의 일 면에 캐리어 기판(400)을 본딩(S161)한 후, 제2 기판(201)의 일부를 제거할 수 있다. 다음으로, 제2 기판 구조물(200) 내에 제2 접속 비아(CV2)를 형성하기 위한 비아 홀(CV2p)을 형성할 수 있다. 비아 홀(CV2p) 내에 절연 물질 및 도전 물질을 순차적으로 형성하여 제2 비아 절연층(272) 및 제2 접속 비아(CV2)를 형성할 수 있다.
다음으로, 도 11h 내지 도 11l을 참조하여 상술한 공정이 동일하게 수행될 수 있다.
도 14는 예시적인 실시예들에 따른 이미치 처리 장치를 포함하는 시스템을 나타내는 블록 다이어그램이다.
도 14를 참조하면, 시스템(2000)은 이미지 데이터를 필요로 하는 컴퓨팅 시스템, 카메라 시스템, 스캐너, 차량 네비게이션, 비디오 폰, 경비 시스템 또는 움직임 검출 시스템 중 어느 하나 일 수 있다.
시스템(2000)은 이미지 센싱 장치(2010), 입출력 장치(2020), 메모리 장치(2030), 프로세서(2040) 및 파워 서플라이(2050)를 포함할 수 있다. 또한, 시스템(2000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(2040)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(2040)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(2040)는 버스(2060)를 통하여 이미지 센싱 장치(2010), 메모리 장치(2030) 및 입출력 장치(2020)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(2040)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
이미지 센싱 장치(2010)는 이미지 센서와 메모리가 하나의 독립된 반도체 칩으로 구현될 수도 있다. 이미지 센싱 장치(2010)는 도 1 내지 도 13c를 참조하여 상술된 실시예들에 따라 구현될 수 있다.
입출력 장치(2020)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 메모리 장치(2030)는 시스템(2000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(2030)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 이 외에도, 시스템(2000)은 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등의 저장 장치를 더 포함할 수 있다. 파워 서플라이(2050)는 시스템(2000)의 동작에 필요한 동작 전압을 공급할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 제1 기판 구조물 101: 제1 기판
105: 스토리지 노드 영역 107: 소자분리 영역
110: 픽셀 게이트층 120: 제1 층간 절연층
130: 포토 다이오드 140: 제1 배선층
150: 제1 비아 160: 픽셀 비아
165: 픽셀 분리 영역 170: 버퍼층
172: 제1 비아 절연층 175: 그리드
177: 하부 평탄화층 180: 컬러 필터
185: 상부 평탄화층 190: 마이크로 렌즈
195: 제1 본딩층 197: 패드층
198: 제1 접속부 200: 제2 기판 구조물
201: 제2 기판 210: 회로 게이트층
220: 제2 층간 절연층 240: 제2 배선층
245: 연결 비아 250: 제2 비아
260: 제1 재배선층 261: 배리어층
262: 제1 재배선 절연층 265: 제1 패시베이션층
270: 제1 접속 패드 295: 제2 본딩층
298: 제2 접속부 300: 제3 칩 구조물
310: 메모리 칩 320: 더미 칩
330: 제2 접속 패드 340: 범프
350: 제2 재배선층 352: 제2 재배선 절연층
360: 제3 재배선층 362: 제3 재배선 절연층
365: 제2 패시베이션층 370: 접착층

Claims (20)

  1. 픽셀 영역의 제1 영역을 포함하며, 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 제1 기판 구조물을 형성하는 단계;
    상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하며, 제3 면 및 상기 제3 면에 반대되는 제4 면을 갖는 제2 기판 구조물을 형성하는 단계;
    상기 제1 기판 구조물의 상기 제1 면과 상기 제2 기판 구조물의 상기 제3 면이 연결되도록 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계;
    상기 제1 기판 구조물의 상기 제2 면 상에 상기 픽셀 영역의 제2 영역을 형성하는 단계;
    상기 제1 기판 구조물의 상기 제2 면으로부터 연장되어 상기 제1 기판 구조물을 관통하는 제1 접속 비아를 형성하는 단계;
    상기 제2 기판 구조물의 상기 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 실장하는 단계; 및
    상기 제1 기판 구조물, 상기 제2 기판 구조물 및 상기 반도체 칩들의 적층 구조물을 단위 이미지 센싱 장치로 분리하는 단계를 포함하는 이미지 센싱 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제2 기판 구조물의 일부를 관통하는 제2 접속 비아를 형성하는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  3. 제2 항에 있어서,
    상기 제2 접속 비아를 형성하는 단계는, 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계 전에 수행되고,
    상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계 이후에,
    상기 제2 기판 구조물을 상기 제4 면으로부터 일부 제거하여 상기 제2 접속 비아를 노출시키는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  4. 제2 항에 있어서,
    상기 제2 접속 비아를 형성하는 단계는, 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계 이후에 수행되는 이미지 센싱 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계 이후에,
    상기 제1 기판 구조물의 상기 제2 면 상에 캐리어 기판을 본딩하는 단계; 및
    상기 제1 기판 구조물의 상기 제2 면 상에서 상기 캐리어 기판을 제거하는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 반도체 칩을 실장하는 단계 이전에,
    상기 제2 기판 구조물의 상기 제4 면 상에, 재배선층 및 상기 재배선층 상에 배치되며 상기 도전성 범프와 연결되는 도전성의 접속 패드를 형성하는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 반도체 칩들을 밀봉하는 봉지부를 형성하는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 반도체 칩들의 일 면이 노출되도록 상기 봉지부의 일부를 제거하는 단계를 더 포함하는 이미지 센싱 장치의 제조 방법.
  9. 제1 항에 있어서,
    상기 반도체 칩들은, 상기 제2 기판 구조물의 상기 제4 면과 연결되는 면 상에 배치되는 재배선층 및 상기 재배선층 상에 배치되며 상기 도전성 범프와 연결되는 접속 패드를 더 포함하는 이미지 센싱 장치의 제조 방법.
  10. 제1 항에 있어서,
    상기 반도체 칩들을 실장하는 단계에서, 상기 회로 영역과 전기적으로 분리되는 더미 칩들이 상기 반도체 칩들과 함께 실장되는 이미지 센싱 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 반도체 칩들을 실장하는 단계에서, 상기 회로 영역과 전기적으로 연결되는 로직 칩들이 상기 반도체 칩들과 함께 실장되는 이미지 센싱 장치의 제조 방법.
  12. 제1 항에 있어서,
    상기 제2 기판 구조물은, 상기 회로 영역을 이루는 소자들이 배치되는 제2 기판, 및 상기 제2 기판 상에 배치되며 내부에 배선 구조물이 배치되는 층간 절연층을 포함하고,
    상기 제1 접속 비아는 상기 층간 절연층의 일부로 연장되도록 형성되는 이미지 센싱 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제2 기판 구조물의 일부를 관통하는 제2 접속 비아를 형성하는 단계를 더 포함하고,
    상기 제2 접속 비아는 상기 제2 기판을 관통하도록 배치되며, 상기 층간 절연층 내의 상기 배선 구조물과 연결되는 이미지 센싱 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 접속 비아와 상기 제2 접속 비아는 평면 상에서 서로 다른 위치에 배치되는 이미지 센싱 장치의 제조 방법.
  15. 제1 항에 있어서,
    상기 제1 기판 구조물은, 상기 픽셀 영역의 광전 변환 소자가 배치되며, 제5 면 및 제6 면을 포함하는 제1 기판을 포함하고,
    상기 픽셀 영역의 상기 제1 영역은 상기 제1 기판의 상기 제5 면으로부터 형성되는 영역을 포함하며, 상기 픽셀 영역의 상기 제2 영역은 상기 제1 기판의 상기 제6 면으로부터 형성되는 영역을 포함하는 이미지 센싱 장치의 제조 방법.
  16. 픽셀 영역의 광전 변환 소자를 포함하며, 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 제1 기판 구조물을 형성하는 단계;
    상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하며, 제3 면 및 상기 제3 면에 반대되는 제4 면을 갖는 제2 기판 구조물을 형성하는 단계;
    상기 제1 기판 구조물의 상기 제1 면과 상기 제2 기판 구조물의 상기 제3 면이 연결되도록 상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계;
    상기 제1 기판 구조물의 상기 제2 면 상에 상기 픽셀 영역의 컬러 필터 및 마이크로 렌즈를 형성하는 단계; 및
    상기 제2 기판 구조물의 상기 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 실장하는 단계를 포함하는 이미지 센싱 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 반도체 칩들을 실장하는 단계는,
    상기 제1 기판 구조물의 상기 제2 면 상에 캐리어 기판을 본딩하는 단계;
    상기 제2 기판 구조물을 상기 제4 면으로부터 일부 제거하는 단계;
    상기 제2 기판 구조물의 상기 제4 면 상에, 재배선층 및 상기 재배선층 상에 배치되며 상기 도전성 범프와 연결되는 도전성의 접속 패드를 형성하는 단계;
    상기 제2 기판 구조물의 상기 제4 면 상에 도전성 범프를 이용하여 반도체 칩들을 연결하는 단계;
    상기 반도체 칩들을 밀봉하는 봉지부를 형성하는 단계; 및
    상기 제1 기판 구조물의 상기 제2 면 상에서 상기 캐리어 기판을 제거하는 단계를 포함하는 이미지 센싱 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 제1 기판 구조물과 상기 제2 기판 구조물을 본딩하는 단계는,
    상기 제1 기판 구조물의 상기 제1 면 상에 제1 금속 접속부를 형성하는 단계;
    상기 제2 기판 구조물의 상기 제3 면 상에 제2 금속 접속부를 형성하는 단계; 및
    상기 제1 금속 접속부와 상기 제2 금속 접속부를 접합하는 단계를 포함하는 이미지 센싱 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 금속 접속부 및 상기 제2 금속 접속부는 기둥 형상을 가질 수 있으며, 상기 제1 기판 구조물과 상기 제2 기판 구조물은 상기 제1 금속 접속부 및 상기 제2 금속 접속부에 의해 전기적으로 연결되는 이미지 센싱 장치의 제조 방법.
  20. 픽셀 영역을 포함하는 제1 기판 구조물과 상기 픽셀 영역을 구동하기 위한 회로 영역을 포함하는 제2 기판 구조물의 적층 구조물을 형성하는 단계;
    상기 제1 기판 구조물의 일 면 상에 캐리어 기판을 본딩하는 단계;
    상기 제2 기판 구조물을 일 면으로부터 일부 제거하는 단계;
    상기 제2 기판 구조물의 상기 일 면 상에, 재배선층 및 상기 재배선층 상에 배치되는 도전성의 접속 패드를 형성하는 단계;
    상기 제2 기판 구조물의 상기 일 면 상에 도전성 범프를 이용하여 반도체 칩들을 연결하는 단계;
    상기 반도체 칩들을 밀봉하는 봉지부를 형성하는 단계;
    상기 제1 기판 구조물의 상기 일 면 상에서 상기 캐리어 기판을 제거하는 단계; 및
    상기 제1 기판 구조물, 상기 제2 기판 구조물 및 상기 반도체 칩들의 적층 구조물을 단위 이미지 센싱 장치로 분리하는 단계를 포함하는 이미지 센싱 장치의 제조 방법.
KR1020170127985A 2017-09-29 2017-09-29 이미지 센싱 장치 및 그 제조 방법 KR102430496B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170127985A KR102430496B1 (ko) 2017-09-29 2017-09-29 이미지 센싱 장치 및 그 제조 방법
US15/968,954 US10741607B2 (en) 2017-09-29 2018-05-02 Image sensing apparatus and manufacturing method thereof
SG10201805011QA SG10201805011QA (en) 2017-09-29 2018-06-12 Image Sensing Apparatus And Manufacturing Method Thereof
JP2018152918A JP6818721B2 (ja) 2017-09-29 2018-08-15 イメージセンシング装置の製造方法
DE102018122234.3A DE102018122234B4 (de) 2017-09-29 2018-09-12 Bilderfassungsvorrichtung und Herstellungsverfahren davon
CN201811132946.8A CN109585473A (zh) 2017-09-29 2018-09-27 图像感测设备及其制造方法
US16/941,958 US11482564B2 (en) 2017-09-29 2020-07-29 Image sensing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127985A KR102430496B1 (ko) 2017-09-29 2017-09-29 이미지 센싱 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190038031A KR20190038031A (ko) 2019-04-08
KR102430496B1 true KR102430496B1 (ko) 2022-08-08

Family

ID=65728098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127985A KR102430496B1 (ko) 2017-09-29 2017-09-29 이미지 센싱 장치 및 그 제조 방법

Country Status (6)

Country Link
US (2) US10741607B2 (ko)
JP (1) JP6818721B2 (ko)
KR (1) KR102430496B1 (ko)
CN (1) CN109585473A (ko)
DE (1) DE102018122234B4 (ko)
SG (1) SG10201805011QA (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079282B2 (en) * 2018-11-28 2021-08-03 Semiconductor Components Industries, Llc Flexible interconnect sensing devices and related methods
CN110085615B (zh) * 2019-04-30 2021-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
JP2020191339A (ja) 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
CN110277417A (zh) * 2019-06-12 2019-09-24 德淮半导体有限公司 图像传感器及其形成方法
JP7334498B2 (ja) * 2019-06-27 2023-08-29 凸版印刷株式会社 光学デバイス
EP3992675A4 (en) * 2019-06-27 2022-08-10 Toppan Inc. WAVELENGTH SELECTION FILTER, DISPLAY BODY, OPTICAL DEVICE AND METHOD OF MAKING WAVELENGTH SELECTION FILTER
US11393864B2 (en) 2019-08-12 2022-07-19 Samsung Electronics Co., Ltd. Image sensor
KR102632469B1 (ko) * 2019-08-20 2024-01-31 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN112599532A (zh) 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
WO2021097730A1 (zh) * 2019-11-20 2021-05-27 华为技术有限公司 一种多芯片堆叠封装及制作方法
US11594571B2 (en) 2020-02-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked image sensor device and method of forming same
DE102020116340A1 (de) 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
JP2022119382A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体
DE112022001206T5 (de) * 2021-02-25 2024-01-04 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren
CN116998017A (zh) 2021-03-30 2023-11-03 索尼半导体解决方案公司 光电检测装置和电子设备
US11990404B2 (en) 2021-05-05 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation for semiconductor devices and methods of manufacture
JPWO2023042416A1 (ko) * 2021-09-16 2023-03-23
TW202410437A (zh) * 2022-06-16 2024-03-01 日商索尼半導體解決方案公司 半導體裝置及攝像裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135938A (ja) 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224796B2 (ja) 1999-09-20 2001-11-05 ローム株式会社 半導体装置
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
WO2003041174A1 (fr) 2001-11-05 2003-05-15 Mitsumasa Koyanagi Capteur d'images a semi-conducteur et procede de fabrication associe
JP2005072978A (ja) 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置およびその製造方法
JP3990347B2 (ja) 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP2006049569A (ja) 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
CN100423560C (zh) 2005-07-08 2008-10-01 采钰科技股份有限公司 堆栈式影像感应模块
JP2007165454A (ja) 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
KR101334099B1 (ko) 2011-11-17 2013-11-29 (주)실리콘화일 이중 감지 기능을 가지는 기판 적층형 이미지 센서
CN104247401B (zh) 2012-03-30 2019-07-02 株式会社尼康 拍摄元件以及拍摄装置
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
JPWO2013164915A1 (ja) 2012-05-02 2015-12-24 株式会社ニコン 撮像装置
WO2013179764A1 (ja) 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9711555B2 (en) 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
US9312294B2 (en) 2013-10-25 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacturing thereof, and image sensor devices
KR101545951B1 (ko) 2013-12-02 2015-08-21 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈
US9087759B1 (en) 2014-03-28 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming an image sensor device and method of forming the same
CN104637967A (zh) 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
JP6693068B2 (ja) 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR102410028B1 (ko) 2015-06-24 2022-06-15 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP6652285B2 (ja) 2015-08-03 2020-02-19 キヤノン株式会社 固体撮像装置
US20180294302A1 (en) 2015-11-27 2018-10-11 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and method
KR102472566B1 (ko) 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
KR102464716B1 (ko) 2015-12-16 2022-11-07 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135938A (ja) 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Also Published As

Publication number Publication date
KR20190038031A (ko) 2019-04-08
US20200357834A1 (en) 2020-11-12
US10741607B2 (en) 2020-08-11
DE102018122234A1 (de) 2019-04-04
SG10201805011QA (en) 2019-04-29
CN109585473A (zh) 2019-04-05
JP6818721B2 (ja) 2021-01-20
US20190103425A1 (en) 2019-04-04
US11482564B2 (en) 2022-10-25
JP2019068049A (ja) 2019-04-25
DE102018122234B4 (de) 2023-09-14

Similar Documents

Publication Publication Date Title
KR102430496B1 (ko) 이미지 센싱 장치 및 그 제조 방법
CN109728012B (zh) 图像感测设备
US11594577B2 (en) Image sensor and method of fabricating thereof
KR102619666B1 (ko) 이미지 센서 패키지
US9780136B2 (en) Composite wafer semiconductor devices using offset via arrangements and methods of fabricating the same
US10090349B2 (en) CMOS image sensor chips with stacked scheme and methods for forming the same
US9443836B2 (en) Forming pixel units of image sensors through bonding two chips
US8957358B2 (en) CMOS image sensor chips with stacked scheme and methods for forming the same
US9029183B2 (en) Method and apparatus for image sensor packaging
US20230187463A1 (en) Image sensor substrate and image sensor including the same
US20230299109A1 (en) Stacked image sensors and methods of manufacturing thereof
JPWO2015125443A1 (ja) 受光デバイスおよびその製造方法
CN117461136A (zh) 堆叠集成电路管芯和互连结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant