CN117461136A - 堆叠集成电路管芯和互连结构 - Google Patents

堆叠集成电路管芯和互连结构 Download PDF

Info

Publication number
CN117461136A
CN117461136A CN202280037026.6A CN202280037026A CN117461136A CN 117461136 A CN117461136 A CN 117461136A CN 202280037026 A CN202280037026 A CN 202280037026A CN 117461136 A CN117461136 A CN 117461136A
Authority
CN
China
Prior art keywords
die
integrated circuit
circuit die
inter
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280037026.6A
Other languages
English (en)
Inventor
S·伯萨克
M·M·佩莱拉
钱德拉塞卡兰·科桑达拉曼
马克·艾伦·撒弗里奇
林育圣
拉里·D·金斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN117461136A publication Critical patent/CN117461136A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Abstract

集成电路封装(34,34',34”)可以由堆叠的第一、第二和第三集成电路管芯(40、50、60)实现。第一和第二管芯(40、50)可以在面向另一个管芯的相应面间表面处使用对应的管芯间连接结构(74‑1,84‑1)彼此接合。第二管芯(50)还可以包括金属层(84‑2)，用于在其与第一管芯(40)的面间表面处连接到第三管芯(60)。金属层(84‑2)可以通过导电衬底贯通孔(84‑2)和第二与第三管芯(50，60)之间的重新分布层(96)中的附加的金属层(102)被连接到第三管芯(60)的面向第二管芯(50)的侧面上的对应的管芯间连接结构(64)。第三管芯(60)可以与第二管芯(50)具有不同的横向轮廓。

Description

堆叠集成电路管芯和互连结构
本申请要求于2021年6月17日提交的美国临时专利申请63/211,988号的权益，该美国临时专利申请以引用的方式全文并入本文。
技术领域
本公开整体涉及具有堆叠集成电路管芯的系统，并且更具体地，涉及堆叠集成电路管芯上的互连结构。
背景技术
具体地，电子系统(诸如成像系统)可以包括使用具有一个堆叠在另一个顶上的多个集成电路管芯的集成电路封装实现的电路。可能需要包括不同技术节点和/或管芯尺寸的堆叠集成电路管芯以增强并优化每个管芯的性能，并且因此增强并优化整个封装的性能。
然而，可能难以有效地实现具有不同管芯尺寸的堆叠集成电路管芯的紧凑集成电路封装。例如，使用晶片到晶片制造工艺来实现堆叠集成电路管芯可能需要管芯之间的管芯尺寸匹配，这可能限制所使用的管芯的类型且因此限制系统性能。
本文的实施方案就是在这种背景下出现的。
附图说明
图1是根据一些实施方案的具有堆叠管芯封装的例示性系统的功能框图。
图2是根据一些实施方案的具有图像传感器像素阵列和用于该像素阵列的控制和读出电路的例示性图像传感器电路的功能框图。
图3是根据一些实施方案的使用堆叠集成电路管芯实现的例示性图像传感器的图。
图4A到图4F是根据一些实施方案的用于形成图像传感器(诸如图3所示的图像传感器)的例示性工艺的示意图。
图5A到图5F是根据一些实施方案的用于在堆叠晶片结构上形成衬底贯通孔的例示性工艺的示意图。
图6A到图6F是根据一些实施方案的用于形成具有引线接合连接的堆叠管芯封装的例示性工艺的示意图。
图7A和图7B是根据一些实施方案的形成具有带有引线接合连接的较大基部管芯的堆叠管芯封装时的例示性工艺的示意图。
图8A到图8C是根据一些实施方案的堆叠管芯封装中的堆叠管芯的例示性轮廓的示意图。
具体实施方式
电子系统通常包括在管芯(有时被称为芯片)上实现的集成电路。具体地，专用集成电路管芯可以安装到彼此(例如，一个堆叠在另一个顶上)以形成堆叠管芯封装，以便优化性能。一般来讲，任何类型的电子系统可以利用这些堆叠管芯封装。其中使用堆叠管芯封装实现成像系统(例如，利用一个或多个图像传感器的电子系统)的布置在本文中作为例示性示例进行描述。如果需要，任何系统可以类似地实现和利用本文所述的类型的堆叠管芯封装。
图1是例示性成像系统(诸如电子设备)的功能框图，该成像系统使用图像传感器来捕获图像。图1的成像系统10可为便捷式电子设备，诸如相机、蜂窝电话、平板计算机、网络摄像头、摄像机、视频监控系统、机动车成像系统、具有成像能力的视频游戏系统、增强现实和/或虚拟现实系统、无人机系统(例如，无人机)、工业系统或捕获图像数据的任何其他期望的成像系统或设备。相机模块12(有时称为成像模块)可用于将入射光转换成数字图像数据。相机模块12可以包括一个或多个(微距)透镜14和一个或多个图像传感器16。在图像捕获操作期间，可以通过一个或多个(微距)透镜14将来自场景的光聚焦到每个图像传感器16上。图像传感器16可包括用于将模拟像素图像信号转换成提供给存储和处理电路18的对应数字图像数据的电路。
存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块分开的部件和/或形成相机模块的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关联的模块内的集成电路的一部分的电路)来实现。当不同于图像传感器16的集成电路的集成电路上包括存储和处理电路18时，可相对于具有图像传感器16的集成电路竖直地堆叠或封装具有电路18的集成电路。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线通信路径和/或无线通信路径将处理后的图像数据提供给外部装备(例如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可以包括包含按行和列布置的图像传感器像素22(有时在本文中统称为线)的像素阵列(诸如像素阵列20)以及控制和处理电路24(有时在本文中简称为控制电路24)。像素阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素22。控制电路24可耦接到行控制电路26(例如，行驱动器电路或行驱动器)和列读出和控制电路28(有时称为列控制电路、列读出电路、图像读出电路、读出电路或列解码器电路)。
行控制电路26可从控制电路24接收行地址并通过导电线或导电路径30(例如，像素行控制路径，或简称为控制路径)将对应的行控制信号(诸如复位控制信号、抗光晕控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号)提供给像素22。具体地，每个像素行可通过对应的多个控制路径接收不同的控制信号，使得每个像素行耦接到多个导电路径30。一个或多个导电线或导电路径32(例如，像素列读出路径，或简称为读出路径)可耦接到像素22的每一列。导电路径32可用于从像素22读出图像信号以及用于将偏置信号(例如，偏置电流或偏置电压)提供给像素22。作为示例，在像素读出操作期间，可使用行控制电路26选择像素阵列20中的像素行，并且可沿着导电路径32读出由该像素行中的所选图像像素22生成的图像信号。
列读出电路28可通过导电路径32接收图像信号(例如，由像素22生成的模拟像素值)。列读出电路28可包括用于临时存储从阵列20读出的校准信号(例如，复位电平信号、参考电平信号)和/或图像信号(例如，图像电平信号)的存储器或缓冲器电路、放大器电路或乘法器电路、模数转换(ADC)电路、偏置电路、用于选择性启用或禁用列读出电路28的各部分的锁存电路或耦接到阵列20中的一个或多个像素列以用于操作像素22和/或用于从像素22读出图像信号的其他电路。读出电路28中的ADC电路可以将从阵列20接收的模拟像素值转换成对应的数字像素值(有时被称为数字图像数据或数字像素数据)。列读出电路28可将来自一个或多个像素列中的像素22的数字像素数据提供给控制和处理电路24和/或处理器18(图1)，以便进一步处理和/或存储。
图像阵列20可设置有具有多个(颜色)过滤元件(每个过滤元件对应于相应像素)的过滤器阵列，该过滤器阵列允许单个图像传感器对不同颜色或波长组的光进行采样。
可使用互补金属氧化物半导体(CMOS)技术或电荷耦接器件(CCD)技术或任何其他合适的光敏设备技术在半导体衬底中形成图像传感器像素22。图像传感器像素22可为前照式(FSI)图像传感器像素或背照式(BSI)图像传感器像素。其中图像传感器16被实现为BSI图像传感器的布置在本文中作为例示性示例进行描述。
图像传感器16可以使用集成电路封装或其中多个集成电路管芯安装到彼此(例如，一个竖直堆叠在另一个顶上)的其它结构来实现。图3是使用包含安装到彼此的多个集成电路管芯的集成电路封装来实现的例示性图像传感器(例如，图1和图2中的图像传感器16)的示意图。在图3的示例中，集成电路封装34可以包括安装到第二集成电路管芯(诸如管芯50)的第一集成电路管芯(诸如管芯40)，该第二集成电路管芯安装到第三集成电路管芯(诸如管芯60)。
在本文中作为示例描述的一个例示性布置中，集成电路管芯40可以是像素电路集成电路管芯，集成电路管芯50可以是采样和保持(存储器)电路集成电路管芯，并且集成电路管芯60可以是控制和处理电路集成电路管芯(例如，实现为专用集成电路(ASIC)管芯)。该布置仅为例示性的。如果需要，可以使用具有不同功能的管芯的其它布置来形成图像传感器集成电路封装34。
如图3所示，管芯40可以包括衬底，诸如由半导电材料(诸如硅)形成的衬底42。可以处理管芯40以形成图像传感器像素阵列20(例如，图2中的图像传感器像素阵列20)内的元件。具体地，图像传感器像素阵列20可以包括形成在衬底42的背侧(图3的透视图中的顶侧)处的像素光敏元件(诸如光电二极管)和其它图像传感器像素元件(诸如像素晶体管、浮动扩散区、电荷存储元件等)，从而实现BSI像素。
滤光器层36(例如，滤色器阵列)中的滤光元件和微透镜层44中的微透镜可以在衬底42的背侧上与像素阵列20重叠。形成在背部表面上的微透镜层40可以将入射光聚焦到像素阵列20上。滤光层36中的不同类型的滤光元件(例如，被配置为使不同波长的光(诸如红光、绿光、蓝光、红外光等)穿过)可以将像素阵列20中的像素22配置成对不同波长的光敏感。玻璃层或其它保护层(诸如层46)可以设置在衬底42的背侧之上且可以由支撑结构48支撑。层46在像素阵列20中的像素22对其敏感的光的波长中可以是透明的。支撑结构48可以使用粘合剂或其它介入附接结构将层46附接到衬底42的背部表面。如果需要，支撑结构48可以围绕设置有光感测元件的衬底背侧的一部分形成连续密封。换句话讲，层46可以通过密封的间隙与微透镜层44分离。如果需要，间隙可以填充有空气或任何其它合适的介质。
互连层70可以形成在衬底42的前侧(图3的透视图中的底侧)上。互连层70可以包括使用导电通孔选择性地彼此连接的一个或多个导电材料层，诸如金属层。互连层70可以包括一个或多个介电材料层，诸如二氧化硅(有时被称为氧化物)层，该一个或多个介电材料层选择性地将导电层和/或通孔的部分彼此分离和隔离。
如图3所示，管芯50可以包括衬底，诸如由半导电材料(诸如硅)形成的衬底52。互连层80可以形成在衬底52的第一侧面(图3的透视图中的顶侧)上。互连层80可以包括使用导电通孔选择性地彼此连接的一个或多个导电材料层，诸如金属层。互连层80可以包括一个或多个介电材料层，诸如二氧化硅层，该一个或多个介电材料层选择性地将导电层和/或通孔的部分彼此分离和隔离。
集成电路管芯50可以实现用于集成电路管芯40上的像素电路的存储器电路。例如，管芯50可以包括每像素数据存储元件，诸如电容器或其它模拟电荷存储结构，或数字数据存储结构。换句话讲，对于在管芯40上实现的像素阵列20中的每个像素22，集成电路管芯50可以包括耦合到该像素22的一或多个电容器和/或其它数据存储结构。除每个每像素数据存储电路中的一个或多个数据存储结构之外，每个每像素数据存储电路还可以包括晶体管和/或其它有源或无源电元件。例如，管芯40上的每个像素22可以经由管芯50上的对应的介入开关晶体管耦合到一组三个、四个、八个等数据存储元件。数据存储电路(和/或采样和保持电路的其它部分)可以形成在衬底52和/或互连层80上。
为了促进管芯40上的像素阵列20中的每个像素22与管芯50上的对应的每像素数据存储电路之间的电连接，可以使用每像素管芯间电连接的阵列将管芯40和50彼此连接。在图3的示例中，互连层70可以包括在与管芯50的接合界面(表面)处形成管芯间连接结构74-1的一个或多个金属层、通孔和/或接合焊盘结构。互连层80可以包括在与管芯40的接合界面(表面)处形成对应(匹配)的管芯间连接结构84-1的一个或多个金属层、通孔和/或接合焊盘结构。在本文中作为示例描述的一些例示性布置中，互连层70的接合表面(图3的透视图中的底部表面)和互连层80的接合表面可以使用混合接合工艺来熔合或接合。换句话讲，管芯间连接结构74-1和84-1可以形成将管芯40上的像素电路电连接到管芯50上的采样和保持(数据存储)电路的混合接合。
如果需要，由结构74-1和84-1的匹配对形成的每个管芯间连接可以被配置为将管芯40上的单个像素的像素电路连接到管芯50上的该像素的数据存储电路(例如，一个或多个电容器)。因为管芯50上的电路是以每像素为基础提供，所以每个每像素数据存储电路(例如，用于给定像素的每组电容器)有时可以被视为形成图像传感器中的对应像素的一部分。换句话讲，管芯50可以包括对应于管芯40上的像素电路阵列的数据存储电路阵列。如果需要，每个管芯间连接可以由多个像素共享，或者每个像素可以具有多个管芯间连接。
如图3所示，管芯60可以包括衬底，诸如由半导电材料(诸如硅)形成的衬底62。管芯60可以实现像素控制电路(例如，用于操作像素元件的电路，诸如被配置为将控制信号提供到像素晶体管的驱动器电路，诸如图2中的电路26)、像素读出电路(例如，用于接收和处理来自像素元件的图像信号和其它像素生成的信号的电路，诸如图2中的电路28)、定时控制电路(例如，用于协调像素控制和读出操作的电路，诸如图2中的电路24)、(数字)图像信号处理电路和(数字)存储器电路(诸如图1中的电路18和/或图2中的电路24)，和/或用于支持图像传感器的操作的其它支持或外围电路(例如，时钟电路、接口电路、功率管理电路等)。如果需要，可以在不同堆叠管芯上(例如，在管芯50上)实现这些功能中的一个或多个功能。如果需要，各自安装到管芯50的多个独立集成电路管芯可以组合地实现这些功能中的一些或全部功能。
在一些例示性场景中，可能需要形成具有由不同技术形成(例如，由不同技术节点形成)的集成电路管芯的堆叠管芯图像传感器以改进图像传感器性能。例如，管芯60可以是由比管芯40和50(例如，由65nm工艺形成)更高的技术节点(例如，40nm工艺、28nm工艺等)形成的ASIC管芯。
在该示例中，如图3所示，管芯60可以在尺寸上小于(例如，沿着一个或两个横向尺寸(诸如沿着x轴的长度和沿着y轴的宽度)小于)管芯40和50。如果需要，管芯60可以在尺寸上大于(例如，沿着一个或两个横向尺寸(诸如沿着x轴的长度和沿着y轴的宽度)大于)管芯40和50。在该配置中，管芯60可以在管芯50的底部表面(在图3的透视图中)处安装到管芯50。具体地，管芯50上的管芯间连接结构84-2和管芯60上的匹配的管芯间连接结构64可以彼此连接以形成管芯50与60之间的管芯间连接。
虽然在每像素基础上形成管芯40与50之间的管芯间连接，但是可以在每像素列和/或每像素行(例如，每像素线)基础上形成管芯50与60之间的管芯间连接。换句话讲，管芯50与60之间通过连接一对管芯间连接结构84-2和64而形成的每个管芯间连接可以耦合到管芯40上的阵列20中的像素线(例如，通过管芯50上的介入采样和保持电路)。
作为第一示例，在管芯60上实现的像素(列)读出电路可以使用图2中的导电(列)线32通过管芯50上的介入采样和保持电路耦合到管芯40上的像素电路以形成读出路径。管芯50与60之间的管芯间连接中的一些管芯间连接可以用于形成将像素读出电路耦合到管芯50上的采样和保持电路部分的对应列且耦合到管芯40上的像素阵列20中的像素列的导电线32的部分。
作为第二示例，在管芯60上实现的像素(行)控制电路可以使用图2中的导电(行)线30耦合到管芯40上的像素电路以及管芯50上的采样和保持电路且控制该像素电路以及该采样和保持电路以形成控制路径。管芯50与60之间的管芯间连接中的一些管芯间连接可以用于形成将像素控制电路耦合到管芯50上的对应行的采样和保持电路部分且耦合到管芯40上的像素阵列20中的像素行的导电线32的部分。
这些示例仅仅是例示性的。如果需要，管芯60与50之间的管芯间连接可以在其它布置中形成到管芯40和50的连接(例如，形成到像素列的一部分的连接，形成到像素行的一部分的连接，形成到跨越多个列和行的期望像素集合的连接等)。
管芯50与60之间的管芯间连接可以使用任何合适类型的接合工艺而形成在管芯50与60之间的相应界面处。例如，管芯间连接结构84-2和匹配的管芯间连接结构64可以基于混合接合、使用介入微凸块(诸如焊料凸块)或用于进行物理和电连接的任何其它合适的结构来连接。因为管芯60具有比管芯50更小的占有面积或轮廓(例如，具有一个或多个更小的横向尺寸)，所以管芯50与60之间的管芯间连接可以包括朝向管芯60的扇入结构(或朝向管芯50的扇出结构)。这些扇入结构可以由一个或多个重新分布层(例如，实现扇入特征的重新分布层中的一个或多个金属层)形成。在图3的示例中，重新分布层可以形成在管芯50的底部表面(在图3的透视图中)上且示出为管芯间连接结构84-2的一部分。
例如，每个管芯间连接结构84-2还可以包括接合焊盘(例如，形成在重新分布层上和/或重新分布层中的金属层附接到这些接合焊盘)，可以包括从衬底52的底侧(在图3的透视图中)延伸到衬底52的形成互连层80的顶侧(在图3的透视图中)的导电通孔，诸如氧化物贯通孔和衬底贯通孔(例如，硅贯通孔)，可以在重新分布层和/或互连层80中包括一个或多个金属层。每个管芯间连接结构64可以由类似于上文所公开的待包括在每个管芯间连接结构84-2中的结构(在管芯50上)的管芯60中的结构形成。因此，取决于管芯60如何安装到和/或电连接到管芯50，介入连接元件(诸如微凸块或焊料凸块、铜焊盘等)可以存在于管芯50和60上的对应对管芯间连接结构之间。
模塑料68(诸如树脂或塑料化合物)可以用于在管芯50和60的底侧(在图3的透视图中)上、在管芯40、50和60的侧面上等密封集成电路封装34(例如，堆叠的管芯40、50和60)。如图3所示，模塑料68可以延伸到集成电路封装34的顶侧(在图3的透视图中)上的侧面玻璃层46。这允许入射光通过玻璃层46被传送到图像传感器中的光敏元件，同时保护堆叠的管芯40、50和60免受污染。
可以使用管芯50的底部表面(在图3的透视图中)的对应接合焊盘上的焊料凸块66来提供对集成电路封装34的外部接入。例如，焊料凸块66可以将集成电路封装34连接到印刷电路板或其它衬底。在图3的示例中，管芯50上的连接结构84-3可以提供焊料凸块连接(到外部电路板)，这些焊料凸块连接具有到互连层80上的一个或多个金属层且由此到管芯40、50和60上的其它电路的连接。连接结构84-3可以由管芯50上的互连层80中的一个或多个金属层、导电衬底贯通孔、管芯50的底侧(在图3的透视图中)上的一个或多个附加的金属层(例如，在重新分布层中)形成。
针对图像传感器实现其对应功能的管芯40、50和60的配置仅为例示性的。如果需要，可以类似地使用用于不同功能(例如，实现其它类型的传感器电路、实现非成像功能等)的管芯来形成集成电路封装34。
由于堆叠的集成电路管芯之间(例如，集成电路管芯50与60之间)的不同(横向)尺寸，可以能难以有效地制造集成电路封装34。因此，图4A到图4F示出可以用于实现集成电路封装34的一个或多个工艺。
具体地，图4A到图4D示出在管芯级的晶片级工艺(例如，通过示出个别管芯)，以便不混淆本发明实施方案。例如，虽然图4A到图4D示出了第一管芯40、第二管芯50以及由管芯40和50彼此堆叠而产生的堆叠管芯结构的处理，但是如果需要，这些处理可以跨集成电路管芯40的第一(未单颗化或未切割)晶片、集成电路管芯50的第二(未单颗化或未切割)晶片以及由第一晶片和第二晶片彼此堆叠而产生的堆叠晶片结构(同时)发生。
如图4A所示，每个集成电路管芯40(例如，未单颗化晶片上的许多管芯40中的一个管芯)可以具有半导体衬底42。用于互连层70的结构可以形成在衬底42的第一侧面(图4A的透视图中的底侧)上。为了形成互连层70，介电材料和导电材料的层可以被沉积、图案化、平坦化等，以形成导电层和通孔，诸如由一个或多个介电层72分开的金属层74。被配置为提供到另一管芯(例如，对应管芯50)的(电和/或物理)连接的例示性管芯间连接结构74-1可以形成在将管芯40与对应管芯50介接的表面处。例如，管芯间连接结构74-1可以包括金属层和金属层上的接合焊盘。接合焊盘可以暴露于管芯40的面间表面处以用于与对应管芯50附接。
类似地，每个集成电路管芯50(例如，未单颗化晶片上的许多管芯50中的一个管芯)可以具有半导体衬底52。用于互连层80的结构可以形成在衬底52的第一侧面(图4A的透视图中的顶侧)上。为了形成互连层80，介电材料和导电材料的层可以被沉积、图案化、平坦化等，以形成导电层和通孔，诸如由一个或多个介电层82分开的金属层84。被配置为提供到另一管芯(例如，对应管芯40)的(电和/或物理)连接的例示性管芯间连接结构84-1可以形成在将管芯50与对应管芯40介接的表面处。例如，管芯间连接结构84-1可以包括金属层和金属层上的接合焊盘。接合焊盘可以暴露于管芯50的面间表面处以用于与对应管芯40附接。
被配置为提供到另一管芯(例如，对应管芯60)的(电和/或物理)连接的另一例示性管芯间连接结构84-2可以形成在衬底52与互连层80之间的面间表面处。例如，管芯间连接结构84-2可以包括金属层和连接到金属层且延伸到衬底52中(例如，至少部分地穿过该衬底)的导电衬底贯通孔(例如，硅贯通孔)。
虽然在图4A中示出了每种类型的管芯间连接结构的单个实例，但此仅为例示性的。如结合图3所述，管芯40和50可以包括任何合适数目个像素级(每像素)管芯间连接结构74-1和84-1(例如，与阵列20中的像素的数目近似的数目个管芯间连接结构74-1和84-1)。如结合图3所述，管芯50可以包括任何合适数目个列/行级(每行)管芯间连接结构84-2(例如，与阵列20中的像素列和/或像素行的数目近似的数目个管芯间连接结构84-2)。
每个管芯40(例如，包含管芯40的未单颗化晶片)可以在方向76上朝向对应管芯50(例如，包含管芯50的对应未单颗化晶片)移动，和/或每个管芯50可以在方向86上朝向对应管芯40移动以将两个晶片彼此附接。如图4B所示，每个管芯40可以在相应的面间表面78和88处附接到对应管芯50。具体地，可以使用晶片到晶片接合工艺来使用管芯间连接结构74-1和84-1形成像素级混合接合(例如，使用相应的结构74-1和84-1上的铜焊盘的铜到铜混合接合)。具体地，在晶片到晶片接合工艺期间，连接结构74-1和连接结构84-1的每个匹配对可以被对准和熔合。面间表面78和88处的层72和82中的介电材料也可以在接合工艺期间彼此接合和熔合。这可以产生堆叠晶片结构(例如，在未单颗化堆叠晶片结构上的多个堆叠管芯结构)。
在准备在每个管芯40上形成像素电路时，衬底42可以被减薄(在晶片级)到期望的厚度。具体地，减薄工艺可以去除衬底部分42-1并且产生新表面92，在该新表面处可以形成图像传感器像素层、滤光层和微透镜层。如图4C所示，像素阵列20、重叠滤光层36和重叠微透镜层44可以形成在每个管芯40的与接合到对应管芯50的底侧(在图4C的透视图中)相对的顶侧(在图4C的透视图中)上。层46(诸如保护层或玻璃层(有时被称为玻璃盖或玻璃构件))随后可以设置在每个管芯40的顶侧上且由对应的支撑结构48支撑。例如，一个或多个支撑结构48可以被粘合、熔合或以其它方式附接到衬底42和层46。每个管芯40上的这些结构可以在晶片级形成(例如，使用未单颗化堆叠晶片结构的多个管芯40上的相同结构的同时形成)。
处理可以在每个管芯50的底侧(在图4C的透视图中)进行。如果需要，堆叠晶片结构可以如箭头92所指示翻转以促进每个管芯50的底侧的处理。在准备在每个管芯50的底侧上形成管芯间连接结构时，衬底52可以被减薄(在晶片级)到期望的厚度。具体地，减薄工艺可以去除衬底部分52-1并且产生新表面94。新表面94可以在衬底52中的管芯间连接结构84-2的末端(例如，形成结构84-2的一部分的硅贯通孔的末端)附近或处。
如图4D所示，用于管芯间连接结构84-2的新结构可以形成在每个管芯50上以促进到对应管芯60的连接。在一个例示性布置中，管芯间连接结构84-2可以被配置为与管芯60(图3)上的对应管芯间连接结构64形成混合接合。在该例示性布置中，可以形成重新分布层(诸如重新分布层96)以提供管芯间连接结构84-2的延伸部(例如，由此在待附接的管芯较小的场景中形成扇入结构，或在待附接的管芯较大的场景中形成扇出结构)。
具体地，一个或多个氮化硅层(诸如层98)、一个或多个二氧化硅层(诸如层100)以及一个或多个导电层(诸如金属层102和接合焊盘104)可以形成为重新分布层96的一部分。金属层102可以在接合焊盘104与连接结构84-2的硅贯通孔部分之间延伸。接合焊盘结构104(例如，铜接合焊盘)可以暴露于重新分布层96的顶部表面(在图4D的透视图中)处以用于与管芯60附接，并且可以与管芯60上的对应的连接结构64的(铜)接合焊盘熔合以形成混合接合。在混合接合工艺期间，重新分布层96的面间表面处的介电材料还可以与管芯60的面间表面处的介电材料熔合。
在另一个例示性布置中，管芯间连接结构84-2可以被配置为与管芯60(图3)上的对应管芯间连接结构64形成微凸块(例如，焊料)连接。在该例示性布置中，可以实现类似于图4D的重新分布层96的重新分布层。除如图4D所示的重新分布层96的结构之外，管芯间连接结构84-2还可以被配置为形成微凸块连接。具体地，晶种层(例如，锡铜晶种层)可以形成在金属层102与(铜)接合焊盘104之间，并且附加的金属镀层(例如，锡银镀层)可以形成在接合焊盘104上以促进与微凸块(例如，焊料)的增强的电连接。
在这些布置中的任一布置中，可以使用晶片级工艺来形成重新分布层96中的重新分布结构。虽然描述重新分布层96上的金属层实现管芯间连接结构，但是重新分布层96上的金属层的一些部分也可以实现外部封装连接(例如，图3中的具有形成在重新分布层96中的接合焊盘和/或金属层的外部连接84-3)。
一旦合适的管芯间连接结构(例如，混合接合连接结构、微凸块连接结构等)形成在每个管芯50的顶侧(在图4E的透视图中)上，对应管芯60就可以安装到堆叠晶片结构中的每个管芯50的顶侧。
与结合图4A到图4D所述的工艺不同，将管芯60安装到堆叠晶片结构中的管芯50可以是管芯到晶片工艺。具体地，管芯60的晶片(每个管芯具有对应的管芯间连接结构64和减薄的衬底62)可以在安装到包含管芯40和50的堆叠晶片结构之前首先被单颗化(例如，被切割成多个个别管芯60)。
如图4E所示，拾取和放置系统(诸如系统106)可以一次拾取一个或多个单颗化管芯60，并且将单颗化管芯60放置到堆叠晶片结构上的对应位置上，其中晶片41(包含管芯40)安装到晶片51(包含管芯50)。在图4E的示例中，两个例示性单颗化管芯60被示出为放置在(或即将放置在)其在晶片51的顶侧(在图4E的透视图中)上的对应位置处。对准工具和/或标记可以帮助将每个单颗化管芯60的底侧(例如，具有互连层65的侧面)上的管芯间连接结构64与晶片51的顶侧上的对应的管芯间连接结构(例如，管芯间连接结构84-2)对准。
在已放置每个管芯60之后，可以执行接合工艺(例如，混合接合工艺、回流工艺等)以将每个管芯60物理和电连接到堆叠在对应(未单颗化)管芯40的顶部上的对应(未单颗化)管芯50。在已将单颗化管芯60接合到包含晶片41和51的堆叠晶片结构的顶部表面(在图4E的透视图中)之后，可以在邻近堆叠管芯结构之间部分地切割堆叠晶片结构(例如，沿着如图4E所示的虚线110)。部分切割可以从堆叠晶片结构的顶部表面延伸且延伸到层46中，但是在层46内停止，如线112所指示。
如图4F所示，模塑料(诸如模塑料68)可以设置在堆叠晶片结构和安装的管芯60的顶部表面(在图4F的透视图中)之上。模塑料68还可以延伸到结合图4E所述的堆叠晶片结构中的部分切口中。因此，模塑料58可以沿着每个堆叠管芯结构的外围侧或横向边缘延伸到层46中的线112。
为了形成到每个堆叠管芯封装的外部电连接，可以使用一个或多个晶片级工艺来在模塑料68中形成与每个管芯50上的外部连接结构84-3对准的开口118。焊料凸块66随后可以沉积在开口118中，从而使得能够焊接连接到每个堆叠管芯封装。具有外部暴露的焊料连接的密封的堆叠晶片结构随后可以被单颗化或切割(例如，沿着完全延伸穿过堆叠晶片结构的线120)以形成多个堆叠管芯封装34(图3)。
在一些例示性布置中，每个管芯50(例如，包含管芯40的未单颗化晶片)在接合到对应管芯40(例如，包含管芯40的未单颗化晶片)时可以包括管芯间连接结构84-2(用于连接到管芯60)，该管芯间连接结构不包括延伸到衬底52中的硅贯通孔部分。在图5A中示出了此类部分形成的堆叠晶片结构，该结构类似于图4C中包含连接结构84-2的硅贯通孔部分的部分形成的堆叠晶片结构。换句话讲，可以使用如结合图4A到4C所述的相同工艺来实现图5A所示的部分形成的堆叠晶片结构(除了管芯50的起始晶片可以不含衬底52中的前述硅贯通孔部分之外)。
因此，在图5A所示的布置中，在形成如结合图4D所述的重新分布层结构之前，可能首先需要形成用于连接结构84-2的硅贯通孔。图5B到图5F示出了可以用于形成用于连接结构84-2的例示性硅贯通孔的一个或多个工艺。
图5B到图5F通过示出单个例示性管芯间连接结构以便不混淆本发明实施方案而示出晶片级工艺。例如，虽然图5B到图5F示出了用于形成单个管芯间连接结构的处理，但是如果需要，这些处理可以跨越单个管芯50(堆叠在对应管芯40上)上的多个管芯间连接结构84-2(同时)发生，和/或跨越管芯50的晶片(堆叠在包含管芯40的对应晶片上)上的多个管芯间连接结构84-2(同时)发生。
为了准备形成衬底贯通孔，可以执行每个管芯50的底侧(在图5A的透视图中)的处理。如果需要，堆叠晶片结构可以如箭头92所指示翻转以促进每个管芯50的底侧的处理。具体地，在准备在每个管芯50的底侧上形成管芯间连接结构84-2的硅贯通孔部分时，衬底52可以被减薄(在晶片级)到期望的厚度。具体地，减薄工艺可以去除衬底部分52-1并且产生新表面94。新表面94可以在衬底52中的管芯间连接结构84-2的硅贯通孔部分的期望末端附近或处。
然后，如图5B所示，钝化层(诸如氮化硅层130和二氧化硅层132)可以形成(例如，相继沉积)在衬底52的新表面94上。如图5C所示，可以使用在介电层82处停止的图案化和硅(衬底)蚀刻工艺来形成与管芯间连接结构84-2对准(例如，与形成结构84-2的一部分的互连层80中的金属层对准)的开口(诸如开口134)。
如图5D所示，附加的二氧化硅衬垫层可以沉积在子状态52的顶部表面(在图5D的透视图中)之上。如图5E所示，附加的毯覆蚀刻步骤可以进一步将开口134延伸到互连层80中的金属层，该金属层形成管芯间连接结构84-2的一部分。如图5F所示，开口134随后可以使用(例如)晶种层和电化学沉积而用导电材料(例如，铜)填充。平坦化工艺(例如，化学机械抛光(CMP)工艺)可以用于平坦化氧化物层136和硅贯通孔138的顶部表面(在图5D的透视图中)。
对图5A所示的部分形成的堆叠晶片结构执行结合图5B到图5F所述的工艺可能产生图4C中的部分形成的堆叠晶片结构。因此，处理可以经由结合图4D到图4F所述的工艺进行以形成堆叠集成电路封装34(图3)。换句话讲，不管晶片51(包含管芯50)最初是否具备用于连接到管芯60的硅贯通孔结构，均可以形成堆叠管芯封装34。可以根据需要调整用于形成硅贯通孔结构的时序。
虽然在结合图3、图4A到图4F和图5A到图5F所述的例示性示例中，焊料球(例如，焊料球66)用于提供封装连接(例如，到印刷电路板)，但是这仅为例示性的。如果需要，堆叠管芯封装可以被配置为具有其它类型的封装连接结构，诸如引线接合连接。图6A到图6F示出了可以用于形成具有引线接合封装连接的例示性堆叠管芯封装的一个或多个工艺。
具体地，图6A和图6B示出在管芯级的晶片级工艺(例如，通过示出个别管芯)，以便不混淆本发明实施方案。例如，虽然图6A和图6B示出了第一管芯40、第二管芯50以及具有彼此堆叠的管芯40和50的堆叠管芯结构的处理，但是如果需要，这些处理可以跨集成电路管芯40的第一晶片、集成电路管芯50的第二晶片以及由第一晶片和第二晶片彼此堆叠而产生的堆叠晶片结构(同时)发生。
具体地，用于形成具有引线接合连接的堆叠管芯封装的处理可以共享如结合图4A到图4C所述的相同工艺中的一些工艺，从而实现图6A所示的部分形成的堆叠晶片结构(其与图4C相同)。
在衬底52已被减薄到新表面94且堆叠晶片结构已任选地如箭头92所指示翻转之后，处理可以进行图6B所示的工艺。如图6B所示，钝化层(诸如氮化硅层140和二氧化硅层142)可以形成在衬底52的新表面94上，并且连接到管芯间连接结构84-2的硅贯通孔部分的暴露的接合焊盘结构144可以形成在二氧化硅层142中。例如，可以使用单镶嵌工艺来沉积并图案化这些结构。
与图6A和图6B中的工艺不同，图6C到图6E中的工艺可以利用管芯到晶片工艺。具体地，管芯60的晶片(每个管芯具有对应的外部和/或管芯间连接结构64和减薄的衬底62)可以在安装到载体晶片之前首先被单颗化(例如，被切割成多个个别管芯60)。
如图6C所示，附加处理可以从管芯60开始。具体地，拾取和放置系统(诸如系统154)可以(一次)拾取一个或多个单颗化管芯60，并且将单颗化管芯60放置到诸如衬底150的载体衬底(晶片)上的对应位置上。在图6C的示例中，两个例示性单颗化管芯60被示出为放置在(或即将放置在)其在晶片150的顶侧(在图6C的透视图中)上的对应位置处，或更具体地放置在将每个管芯60附接到晶片150的顶部上的对应位置的附接层152(例如，粘合剂层)的顶侧上。对准工具和/或标记可以帮助对准每个单颗化管芯60的顶侧上的管芯间连接结构64，以使到对应管芯50的管芯间连接能够安装在管芯60的顶部上。
如图6D所示，具有一个或多个导电层的重新分布层(诸如重新分布层156)可以形成在每个管芯60之上和周围。具体地，重新分布层156中的金属层可以形成连接到外部接合焊盘158的扇出结构。每个接合焊盘158可以经由重新分布层156中的一个或多个金属层和/或导电通孔耦合到管芯60上的对应外部连接结构64。另外，管芯间连接接合焊盘160还可以由重新分布层156中的金属层形成。每个接合焊盘160可以经由重新分布层156中的一个或多个金属层和/或导电通孔耦合到管芯60上的对应管芯间连接结构64。以此方式，重新分布层156的顶部表面可以具备用于管芯间连接(使用接合焊盘158)和外部封装连接(使用接合焊盘160)两者的连接结构(例如，接合焊盘)。
在形成这些连接之后，处理可以进行一个或多个管芯到晶片工艺。具体地，包含安装到具有管芯50的晶片的具有管芯40的晶片的堆叠晶片结构可以被切割以形成单颗化堆叠管芯结构(例如，图6B所示的堆叠管芯结构)。如图6E所示，拾取和放置系统(诸如系统162)可以拾取一个或多个单颗化堆叠管芯结构(例如，如图6B所示的堆叠在管芯50上的管芯40)，并且将该单颗化堆叠管芯结构放置到载体晶片150上的重新分布层156上的对应位置上。
在图6E的示例中，两个例示性单颗化堆叠管芯结构被示出为放置在其在重新分布层156的顶侧(在图6E的透视图中)上的对应位置处。对准工具和/或标记可以帮助将每个管芯50上的管芯间连接结构84-2(例如，每个管芯50的暴露的底部表面上的连接结构84-2的接合焊盘结构144)与重新分布层156的顶侧上的对应的管芯间连接结构(例如，连接到对应管芯60上的管芯间连接结构64的接合焊盘结构160)对准。
在已放置每个堆叠管芯结构之后，可以执行接合工艺(例如，混合接合工艺、回流工艺等)以通过重新分布层156将每个单颗化堆叠管芯结构(包含管芯40和50)物理和电连接到堆叠在载体晶片150的顶部上的对应(单颗化)管芯60。在已将单颗化堆叠管芯结构接合到重新分布层156的顶部表面之后，可以在每对邻近堆叠管芯结构之间(例如，沿着如图6E所示的虚线168)单颗化(例如，切割)所得堆叠管芯结构。
每个单颗化堆叠管芯结构可以引线接合到另一个衬底且被密封以形成堆叠管芯封装。具体地，如图6F所示，具有玻璃层46、管芯40、管芯50、重新分布层156、管芯60和(永久)载体衬底150的单颗化堆叠管芯结构可以安装到引线接合衬底(诸如具有接合焊盘172的衬底170)上。可以使用接合引线174将堆叠管芯结构上的外部连接接合焊盘158引线接合到衬底170上的对应接合焊盘172。如果需要，衬底170上的其它功能电路(在封装34'外部)可以通过衬底170和接合焊盘172连接到堆叠管芯结构。如果需要，衬底170还可以安装并连接到印刷电路板，并且从堆叠管芯封装到印刷电路板的外部连接可以使用接合引线174。
密封剂(诸如密封剂176)可以用于密封堆叠管芯结构和接合引线174。具体地，密封剂176可以从玻璃层46的外围侧延伸到衬底170的顶部表面(在图6F的透视图中)，从而允许在像素阵列20处通过玻璃层46的顶部表面(在图6F的透视图中)接收光，同时保护堆叠管芯封装34'的密封结构。
虽然在结合图3、图4A到图4F、图5A到图5F和图6A到图6F所述的例示性示例中，管芯60可以小于管芯40和50(例如，管芯40安装到管芯50的堆叠管芯结构)(例如，具有小于这些管芯的相对的横向边缘之间的长度)，但是这仅为例示性的。如果需要，包含管芯40和50的堆叠管芯结构可以用比管芯40和50中的一个或两个更大的占有面积(例如，具有大于这些管芯中的一个或两个的相对的横向边缘之间的长度)安装到基底(底部)管芯60。图7A到图7B示出了可以用于形成具有比包含管芯40和50的堆叠管芯结构大的基底管芯60(例如，较大的占有面积、轮廓、横向尺寸等)的例示性堆叠管芯封装的一个或多个工艺。
在使用较大基底管芯60(例如，安装有一个或多个管芯的底部管芯)的场景中，单颗化管芯60的晶片且将单颗化管芯60放置在载体晶片上(如图6C所示)可以是不必要的。如图7A所示，包含未单颗化管芯60的晶片61可以保持完整，并且重新分布层(诸如重新分布层182)可以直接形成在晶片61的顶部表面(在图7A的透视图中)上。重新分布层182中的金属层可以用于形成连接到晶片61的管芯60上的连接结构64的外部和管芯间连接结构。
具体地，被配置为提供(引线接合)外部连接的接合焊盘184可以形成在重新分布层182的顶部表面(在图7A的透视图中)处，并且可以连接到管芯60上的对应外部连接结构64。另外，被配置为提供管芯间连接的接合焊盘186可以形成在重新分布层182的顶部表面处且可以连接到管芯60上的对应管芯间连接结构64。如果需要，接合焊盘184和186可以经由重新分布层182中的一个或多个金属层和/或通孔耦合到对应的连接结构64。因为每个管芯60大于对应管芯50(例如，具有比该对应管芯大的横向轮廓)，所以重新分布层182中的金属层可以形成朝向管芯50的扇入结构(例如，朝向晶片61或管芯60的扇出结构)。重新分布层182中的结构可以作为晶片级工艺的一部分而形成。
在形成重新分布层182(例如，接合焊盘184和186以及其它金属层)之后，拾取和放置系统(诸如系统180)可以拾取一个或多个单颗化堆叠管芯结构(例如，如图6B所示的堆叠在管芯50上的管芯40)，并且将该单颗化堆叠管芯结构放置到晶片61上的重新分布层182上的对应位置上。在图7A的示例中，两个例示性单颗化堆叠管芯结构被示出为放置在其在重新分布层182的顶侧(在图7A的透视图中)上的对应位置处。对准工具和/或标记可以帮助将每个管芯50上的管芯间连接结构84-2(例如，每个管芯50的暴露的底部表面上的连接结构84-2的接合焊盘结构144)与重新分布层182的顶侧上的对应的管芯间连接结构(例如，连接到对应管芯60上的管芯间连接结构64的接合焊盘结构186)对准。
在已放置每个堆叠管芯结构之后，可以执行接合工艺(例如，混合接合工艺、回流工艺等)以通过重新分布层182将每个单颗化堆叠管芯结构(包含管芯40和50)物理和电连接到晶片61上的对应(未单颗化)管芯60。在已将单颗化堆叠管芯结构接合到重新分布层182的顶部表面之后，可以在每对邻近堆叠管芯结构之间(例如，沿着如图7A所示的虚线188)单颗化(例如，切割)所得堆叠管芯结构。
每个单颗化堆叠管芯结构可以引线接合到另一个衬底且被密封以形成堆叠管芯封装。具体地，如图7B所示，具有玻璃层46、管芯40、管芯50和重新分布层182以及管芯60的单颗化堆叠管芯结构可以安装到引线接合衬底(诸如具有接合焊盘192的衬底190)上。可以使用接合引线194将堆叠管芯结构上的外部连接接合焊盘184引线接合到衬底190上的对应接合焊盘192。如果需要，衬底190上的其它功能电路(在封装34”外部)可以通过衬底190和接合焊盘192连接到堆叠管芯结构。如果需要，衬底190还可以安装并连接到印刷电路板，并且从堆叠管芯封装到印刷电路板的外部连接可以使用接合引线194。
密封剂(诸如密封剂196)可以用于密封堆叠管芯结构和接合引线194。具体地，密封剂196可以从玻璃层46的外围侧延伸到衬底190的顶部表面(在图7B的透视图中)，从而允许在像素阵列20处通过玻璃层46的顶部表面(在图7B的透视图中)接收光，同时保护堆叠管芯封装34”的密封结构。
结合图4A到图4F、图5A到图5F、图6A到图6F、图7A和图7B所述的工艺可以利用将玻璃或保护层46附接到包含未单颗化管芯40的晶片41的工艺。如果需要，作为替代方案，可以将临时载体衬底(晶片)而不是层46附接到晶片41，并且可以在随后的步骤中(在已去除临时载体衬底之后)附接层46。
结合图4A到图4F、图5A到图5F、图6A到图6F、图7A和图7B所述的工艺可以利用拾取管芯和/或堆叠管芯结构并将其放置到晶片和/或堆叠晶片结构上以用于管芯到晶片级接合工艺的工艺。如果需要，作为替代方案，拾取和放置系统可以替代地拾取管芯和/或堆叠管芯结构并将其放置到临时载体衬底(晶片)上。然后，晶片到晶片工艺可以用于将晶片或堆叠晶片结构附接到安装到临时载体衬底的管芯和/或堆叠管芯结构上。随后可以去除临时载体子状态。
在结合图4C的一个例示性替代布置中，可以将第一临时载体衬底安装到未单颗化晶片而不是玻璃层46上的管芯40的顶侧(在图4C的透视图中)。在结合图4E的一个例示性替代布置中，个别管芯60可以被拾取并放置到第二临时载体衬底上而不是直接安装到包含管芯40和50的堆叠晶片结构的顶侧(在图4E的透视图中)。包含管芯40和50的堆叠晶片结构随后可以安装到第二临时载体衬底的顶部上的管芯60并且与管芯60接合。随后，可以去除第一临时载体衬底并且用(玻璃)层46代替，并且可以去除第二临时载体衬底。如结合图4A到图4F所述的剩余工艺可以保持相同。如果需要，可以与结合图5A到图5F、图6A到图6F和/或图7A和图7B所述的工艺组合使用类似的替代方案。
虽然在结合图3、图4A到图4F、图5A到图5F、图6A到图6F、图7A和图7B所述的例示性示例中，单个基底管芯60可以放置在相对于堆叠的管芯40和50的中心位置处，但是这仅为例示性的。如果需要，基底管芯在安装到管芯50(已安装到管芯40)时可以具有任何合适的放置。图8A到图8B例示性地示出了可以在堆叠管芯封装(例如，在图3的封装34中、在图6F的封装34'中、在图7B的封装34”中等)中实现的堆叠管芯的轮廓。
在图8A的示例中，顶部堆叠管芯结构(例如，安装到管芯50的管芯40)可以具有横向轮廓200(例如，在关于图3、图6F或图7B所示的x-y-z轴的x-y平面中)，而底部或基底管芯60具有横向轮廓202。在图8A的例示性布置中，具有轮廓202的管芯60可以安装在堆叠管芯封装中，使得其相对于(例如，堆叠管芯结构的)管芯40和/或管芯50的轮廓200居中。
在图8B的示例中，顶部堆叠管芯结构(例如，安装到管芯50的管芯40)可以具有相同的横向轮廓200，而底部或基底管芯60具有横向轮廓202。在图8B的例示性布置中，具有轮廓202的管芯60可以安装在堆叠管芯封装中，使得其偏离(例如，堆叠管芯结构的)管芯40和/或管芯50的轮廓200的中心。
在图8C的示例中，顶部堆叠管芯结构(例如，安装到管芯50的管芯40)可以具有相同的横向轮廓200。两个独立集成电路管芯(例如，一个实现至少像素行控制电路、一个实现至少像素列读出电路、一个实现信号处理电路、一个实现存储器电路等)可以单独地安装到堆叠管芯结构(而不是安装单个管芯60)。如果需要，具有轮廓202-1的第一管芯60-1和/或具有轮廓202-2的第二管芯60-2均可以安装在堆叠管芯封装中，使得其各自偏离(例如，堆叠管芯结构的)管芯40和/或管芯50的轮廓200的中心。在一个例示性布置中，管芯60-1可以经安装使得其沿着第一维度(例如，沿着x轴)伸长以更好地促进管芯间像素列连接的形成，而管芯60-2可以经安装使得其沿着第二维度(例如，沿着y轴)伸长以更好地促进管芯间像素行连接(作为示例)。
已描述示出堆叠管芯集成电路封装的各种实施方案。
例如，一种图像传感器封装(例如，堆叠管芯封装)可以包括具有图像传感器像素电路的第一集成电路管芯、具有电荷存储电路且安装到第一集成电路管芯的第二集成电路管芯，以及具有像素读出电路且安装到第二集成电路管芯的第三集成电路管芯。第三集成电路管芯可以具有与第二集成电路管芯的横向轮廓不同的横向轮廓(例如，相对的横向边缘之间的至少一个横向尺寸)。
具体地，第三管芯可以包括管芯间连接结构，该管芯间连接结构连接到第二管芯且设置在第三管芯的面向第二管芯的侧面上。第二管芯可以具有互连层，该互连层形成连接到第三管芯的管芯间连接结构的管芯间连接结构。第二管芯的互连层可以形成在第二管芯的面向第一管芯的侧面上。第一管芯可以具有互连层，该互连层形成连接到第二管芯的管芯间连接结构。第一管芯的互连层可以形成在第一管芯的面向第二管芯的侧面上。第二管芯的互连层可以形成连接到第一管芯的管芯间连接结构的附加的管芯间连接结构。如果需要，第一管芯的管芯间连接结构和第二管芯的附加的管芯间连接结构可以形成混合接合。
在一些布置中，在与第二管芯的侧面相对的第二管芯的附加侧面处的重新分布层中的金属结构(例如，金属层的一部分)可以形成连接到第三管芯的管芯间连接结构的第二管芯的管芯间连接结构的一部分。如果需要，第二管芯的管芯间连接结构和第三管芯的管芯间连接结构可以形成混合接合。如果需要，第二管芯的管芯间连接结构和第三管芯的管芯间连接结构可以形成微凸块连接。
在一些布置中，重新分布层中的金属结构可以形成朝向第三集成电路管芯的扇入结构，而在其它布置中，
重新分布层中的金属结构可以形成朝向第三集成电路管芯的扇出结构。
第一管芯中的图像传感器像素电路可以包括按多条线(例如，多个像素列、多个像素行等)布置的图像传感器像素。第一管芯上的每个图像传感器像素可以经由第一管芯与第二管芯之间的对应的管芯间连接而连接到第二管芯(例如，对于图像传感器像素中的每个图像传感器像素存在第一管芯与第二管芯之间的至少一个管芯间连接)。多条线中的每条线可以耦合到第二管芯与第三管芯之间的对应的管芯间连接(例如，对于图像传感器像素的每条线存在第二管芯与第三管芯之间的至少一个管芯间连接)。
在第二管芯与第三管芯之间的管芯间连接耦合到第三管芯上的像素列读出电路的场景中，多条线可以是多个像素列。在第二管芯与第三管芯之间的管芯间连接耦合到第三管芯上的像素行控制电路的场景中，多条线可以是多个像素行。
更一般地，又如，一种集成电路封装(例如，实现其它成像或非成像电路)可以包括如上文所配置的第一管芯、第二管芯和第三管芯(例如，如本文所述的一个堆叠在另一个顶上)。第三管芯可以具有小于或大于第二管芯和/或第一管芯的横向尺寸的横向尺寸(例如，在相对的横向边缘之间)。
如果需要，第二管芯与第三管芯之间的重新分布金属层可以形成外部连接结构(例如，接合焊盘)，这些外部连接结构被配置为形成引线接合连接。
根据一个实施方案，一种图像传感器可以包括：第一集成电路管芯，该第一集成电路管芯具有图像传感器像素电路；第二集成电路管芯，该第二集成电路管芯具有电荷存储电路，该第二集成电路管芯安装到第一集成电路管芯；以及第三集成电路管芯，该第三集成电路管芯具有像素读出电路且具有管芯间连接结构，该管芯间连接结构连接到第二集成电路管芯且设置在第三集成电路管芯的面向第二集成电路管芯的侧面上。第三集成电路管芯可以具有与第二集成电路管芯的横向轮廓不同的横向轮廓。
根据另一个实施方案，第二集成电路管芯可以具有互连层，该互连层形成连接到第三集成电路管芯的管芯间连接结构的管芯间连接结构。互连层可以形成在第二集成电路管芯的面向第一集成电路管芯的侧面上。
根据另一个实施方案，第一集成电路管芯可以具有互连层，该互连层形成连接到第二集成电路管芯的管芯间连接结构。第一集成电路管芯的互连层可以形成在第一集成电路管芯的面向第二集成电路管芯的侧面上。
根据另一个实施方案，第二集成电路管芯的互连层可以形成连接到第一集成电路管芯的管芯间连接结构的附加的管芯间连接结构。
根据另一个实施方案，第一集成电路管芯的管芯间连接结构和第二集成电路管芯的附加的管芯间连接结构可以形成混合接合。
根据另一个实施方案，在与第二集成电路管芯的侧面相对的第二集成电路管芯的附加侧面处的重新分布层中的金属结构可以形成连接到第三集成电路管芯的管芯间连接结构的第二集成电路管芯的管芯间连接结构的一部分。
根据另一个实施方案，第二集成电路管芯的管芯间连接结构和第三集成电路管芯的管芯间连接结构可以形成混合接合。
根据另一个实施方案，第二集成电路管芯的管芯间连接结构和第三集成电路管芯的管芯间连接结构可以形成微凸块连接。
根据另一个实施方案，重新分布层中的金属结构可以形成朝向第三集成电路管芯的扇入结构。
根据另一个实施方案，重新分布层中的金属结构可以形成朝向第三集成电路管芯的扇出结构。
根据一个实施方案，一种集成电路封装可以包括：第一集成电路管芯；第二集成电路管芯，该第二集成电路管芯具有相对的第一侧面和第二侧面且在第一侧面处附接到第一集成电路管芯；以及第三集成电路管芯，该第三集成电路管芯在面向第二集成电路管芯的侧面处具有管芯间连接结构且在第三集成电路管芯的侧面处附接到第二集成电路管芯。第三集成电路管芯可以具有与第二集成电路管芯的对应的相对的横向边缘之间的尺寸不同的第三集成电路管芯的相对的横向边缘之间的尺寸。
根据另一个实施方案，第三集成电路管芯的相对的横向边缘之间的尺寸可以小于第二集成电路管芯的对应的相对的横向边缘之间的尺寸。
根据另一个实施方案，第二集成电路管芯可以包括在第一侧面处的金属层和延伸穿过第二集成电路管芯的衬底的导电通孔。金属层和导电通孔可以形成连接到第三集成电路管芯的管芯间连接结构中的给定管芯间连接结构的管芯间连接结构。
根据另一个实施方案，第二集成电路管芯可以包括在第二侧面处的附加的金属层，该附加的金属层形成连接到第三集成电路管芯的管芯间连接结构中的给定管芯间连接结构的管芯间连接结构的至少一部分。
根据另一个实施方案，第三集成电路管芯的侧面上的重新分布金属层可以具有被配置为形成引线接合连接的外部连接结构。
根据另一个实施方案，第三集成电路管芯的相对的横向边缘之间的尺寸可以大于第二集成电路管芯的对应的相对的横向边缘之间的尺寸。第三集成电路管芯的侧面上的重新分布金属层可以具有被配置为形成引线接合连接的外部连接结构。
根据一个实施方案，一种图像传感器封装可以包括：第一集成电路管芯，该第一集成电路管芯具有按多条线布置的图像传感器像素；第二集成电路管芯，该第二集成电路管芯安装到第一集成电路管芯且对于图像传感器像素中的每个图像传感器像素具有到第一集成电路管芯的管芯间连接；以及第三集成电路管芯，该第三集成电路管芯安装到第二集成电路管芯且对于多条线中的每条线具有到第二集成电路管芯的管芯间连接，每个管芯间连接在第三集成电路管芯的面向第二集成电路管芯的侧面上。
根据另一个实施方案，第三集成电路管芯可以具有与第二集成电路管芯的横向轮廓不同的横向轮廓。
根据另一个实施方案，多条线可以是多个像素列。第三集成电路管芯可以包括像素列读出电路。
根据另一个实施方案，多条线可以是多个像素行。第三集成电路管芯可以包括像素行控制电路。
上述实施方案可单个实施或以任意组合方式实施。本领域的普通技术人员应当理解，本发明的示例性实施方案可在不具有对应的具体细节中一些或全部的情况下实践。在一些情况下，为了避免不必要地使本发明的实施方案难以理解，未详细描述众所周知的操作。前述内容仅仅是对本发明原理的例示性说明，本领域技术人员可以在不脱离本发明的范围和实质的前提下进行多种修改。

Claims (20)

1.一种图像传感器(16)，所述图像传感器包括：
第一集成电路管芯(40)，所述第一集成电路管芯具有图像传感器像素电路(22)；
第二集成电路管芯(50)，所述第二集成电路管芯具有电荷存储电路，所述第二集成电路管芯(50)安装到所述第一集成电路管芯(40)；和
第三集成电路管芯(60)，所述第三集成电路管芯具有像素读出电路(28)并且具有管芯间连接结构(64)，所述管芯间连接结构连接到所述第二集成电路管芯(50)并设置在所述第三集成电路管芯(60)的面向所述第二集成电路管芯(50)的侧面上，所述第三集成电路管芯(60)具有与所述第二集成电路管芯(50)的横向轮廓不同的横向轮廓。
2.根据权利要求1所述的图像传感器(16)，其中所述第二集成电路管芯(50)具有互连层(80)，所述互连层形成管芯间连接结构(84-2)，所述互连层的管芯间连接结构(84-2)连接到所述第三集成电路管芯(60)的管芯间连接结构(64)，所述互连层(80)形成在所述第二集成电路管芯(50)的面向所述第一集成电路管芯(40)的侧面上。
3.根据权利要求2所述的图像传感器(16)，其中所述第一集成电路管芯(40)具有互连层(70)，所述互连层形成连接到所述第二集成电路管芯(50)的管芯间连接结构(74-1)，所述第一集成电路管芯(40)的所述互连层(70)形成在所述第一集成电路管芯(40)的面向所述第二集成电路管芯(50)的侧面上。
4.根据权利要求3所述的图像传感器(16)，其中所述第二集成电路管芯(50)的所述互连层(80)形成附加的管芯间连接结构(84-1)，所述附加的管芯间连接结构(84-1)连接到所述第一集成电路管芯(40)的管芯间连接结构(74-1)。
5.根据权利要求4所述的图像传感器(16)，其中所述第一集成电路管芯(40)的管芯间连接结构(74-1)和所述第二集成电路管芯(40)的附加的管芯间连接结构(84-1)形成混合接合。
6.根据权利要求2所述的图像传感器(16)，其中在与所述第二集成电路管芯(50)的所述侧面相对的所述第二集成电路管芯(50)的附加侧面处的重新分布层(96)中的金属结构(102)形成所述第二集成电路管芯(50)的管芯间连接结构(84-2)中的一部分，该部分连接到所述第三集成电路管芯(60)的管芯间连接结构(64)。
7.根据权利要求6所述的图像传感器(16)，其中所述第二集成电路管芯(50)的管芯间连接结构(84-2)和所述第三集成电路管芯(50)的管芯间连接结构(64)形成混合接合。
8.根据权利要求6所述的图像传感器(16)，其中所述第二集成电路管芯(50)的管芯间连接结构(84-2)和所述第三集成电路管芯(60)的管芯间连接结构(64)形成微凸块连接。
9.根据权利要求6所述的图像传感器(16)，其中所述重新分布层(96)中的所述金属结构(102)形成朝向所述第三集成电路管芯(60)的扇入结构。
10.根据权利要求6所述的图像传感器(16)，其中所述重新分布层(96)中的所述金属结构(102)形成朝向所述第三集成电路管芯(60)的扇出结构。
11.一种集成电路封装(34,34',34”)，所述集成电路封装包括：
第一集成电路管芯(40)；
第二集成电路管芯(50)，所述第二集成电路管芯具有相对的第一侧面和第二侧面并且在所述第一侧面处附接到所述第一集成电路管芯(40)；和
第三集成电路管芯(60)，所述第三集成电路管芯在面向所述第二集成电路管芯(50)的侧面处具有管芯间连接结构(64)，并且在所述第三集成电路管芯(60)的所述侧面处附接到所述第二集成电路管芯(50)，其中所述第三集成电路管芯(60)的相对横向边缘之间的尺寸与所述第二集成电路管芯(50)的对应的相对横向边缘之间的尺寸不同。
12.根据权利要求11所述的集成电路封装(34,34',34”)，其中所述第三集成电路管芯(60)的相对横向边缘之间的尺寸小于所述第二集成电路管芯(50)的对应的相对横向边缘之间的尺寸。
13.根据权利要求12所述的集成电路封装(34,34',34”)，其中所述第二集成电路管芯(50)包括在所述第一侧面处的金属层(84-2)和延伸穿过所述第二集成电路管芯(50)的衬底(52)的导电通孔(84-2)，并且其中所述金属层和所述导电通孔(84-2)形成管芯间连接结构(84-2)，所述金属层和所述导电通孔(84-2)的管芯间连接结构(84-2)连接到所述第三集成电路管芯(60)的所述管芯间连接结构(64)中的给定管芯间连接结构。
14.根据权利要求13所述的集成电路封装(34,34',34”)，其中所述第二集成电路管芯(50)包括在所述第二侧面处的附加的金属层(102)，所述附加的金属层形成所述管芯间连接结构(84-2)的至少一部分，所述至少一部分连接到所述第三集成电路管芯(60)的所述管芯间连接结构(64)中的所述给定管芯间连接结构。
15.根据权利要求12所述的集成电路封装(34,34',34”)，其中在所述第三集成电路管芯(60)的所述侧面上的重新分布金属层(156,182)具有被配置为形成引线接合连接的外部连接结构(158,184)。
16.根据权利要求11所述的集成电路封装(34,34',34”)，其中所述第三集成电路管芯(60)的相对横向边缘之间的尺寸大于所述第二集成电路管芯(50)的对应的相对横向边缘之间的尺寸，并且其中在所述第三集成电路管芯(60)的所述侧面上的重新分布金属层(182)具有被配置为形成引线接合连接的外部连接结构(184)。
17.一种图像传感器封装(34,34',34”)，所述图像传感器封装包括：
第一集成电路管芯(40)，所述第一集成电路管芯具有布置成多条线的图像传感器像素(22)；
第二集成电路管芯(50)，所述第二集成电路管芯安装到所述第一集成电路管芯(40)，并且对于所述图像传感器像素(22)中的每个图像传感器像素，所述第二集成电路管芯具有到所述第一集成电路管芯(40)的管芯间连接(84-1)；和
第三集成电路管芯(60)，所述第三集成电路管芯安装到所述第二集成电路管芯(50)，并且对于所述多条线中的每条线，所述第三集成电路管芯具有到所述第二集成电路管芯(50)的管芯间连接(64)，每个管芯间连接(64)位于所述第三集成电路管芯(60)的面向所述第二集成电路管芯(50)的侧面上。
18.根据权利要求17所述的图像传感器封装(34,34',34”)，其中所述第三集成电路管芯(60)具有与所述第二集成电路管芯(50)的横向轮廓不同的横向轮廓。
19.根据权利要求18所述的图像传感器封装(34,34',34”)，其中所述多条线是多个像素列，并且其中所述第三集成电路管芯(60)包括像素列读出电路(28)。
20.根据权利要求18所述的图像传感器封装(34,34',34”)，其中所述多条线是多个像素行，并且其中所述第三集成电路管芯(60)包括像素行控制电路(26)。
CN202280037026.6A 2021-06-17 2022-04-27 堆叠集成电路管芯和互连结构 Pending CN117461136A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163211988P 2021-06-17 2021-06-17
US63/211,988 2021-06-17
PCT/US2022/071946 WO2022266560A1 (en) 2021-06-17 2022-04-27 Stacked integrated circuit dies and interconnect structures

Publications (1)

Publication Number Publication Date
CN117461136A true CN117461136A (zh) 2024-01-26

Family

ID=81750744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280037026.6A Pending CN117461136A (zh) 2021-06-17 2022-04-27 堆叠集成电路管芯和互连结构

Country Status (4)

Country Link
US (1) US20240145515A1 (zh)
CN (1) CN117461136A (zh)
TW (1) TW202315104A (zh)
WO (1) WO2022266560A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
KR102460077B1 (ko) * 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
KR102605618B1 (ko) * 2016-11-14 2023-11-23 삼성전자주식회사 이미지 센서 패키지
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication

Also Published As

Publication number Publication date
WO2022266560A1 (en) 2022-12-22
TW202315104A (zh) 2023-04-01
US20240145515A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US10930699B2 (en) Method and apparatus for image sensor packaging
KR102430496B1 (ko) 이미지 센싱 장치 및 그 제조 방법
US9305962B2 (en) Dual-facing camera assembly
US10134794B2 (en) Image sensor chip sidewall interconnection
US9966405B2 (en) Method and apparatus for image sensor packaging
CN109728012B (zh) 图像感测设备
US9165968B2 (en) 3D-stacked backside illuminated image sensor and method of making the same
KR102460077B1 (ko) 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
CN110911427B (zh) 半导体封装件及其制造方法
US9362330B2 (en) Methods for forming backside illuminated image sensors with front side metal redistribution layers and a permanent carrier layer
US8791541B2 (en) Backside-illuminated image sensor having a supporting substrate
US8698934B2 (en) Solid-state image sensing device, camera module, and solid-state image sensing device manufacturing method
WO2021146860A1 (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
CN210866179U (zh) 堆叠式的图像传感芯片、图像传感器和电子设备
CN110945660B (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
US20240145515A1 (en) Stacked integrated circuit dies and interconnect structures
US20230353896A1 (en) Expanded image sensor pixel array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination