DE112022001206T5 - Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE112022001206T5
DE112022001206T5 DE112022001206.4T DE112022001206T DE112022001206T5 DE 112022001206 T5 DE112022001206 T5 DE 112022001206T5 DE 112022001206 T DE112022001206 T DE 112022001206T DE 112022001206 T5 DE112022001206 T5 DE 112022001206T5
Authority
DE
Germany
Prior art keywords
chip
width
semiconductor device
wiring
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001206.4T
Other languages
English (en)
Inventor
Takushi Shigetoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112022001206T5 publication Critical patent/DE112022001206T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Technologie betrifft eine Halbleitervorrichtung, eine Bildgebungsvorrichtung und ein Herstellungsverfahren, die ermöglichen, solche Vias zu bilden, dass keine Defekte darin auftreten, wenn mit Verdrahtung mit unterschiedlichen Tiefen verbundene Vias gebildet werden. Es sind mehrere Vias vorgesehen, und die durch die Tiefen und die Breiten der Vias definierten Aspektverhältnisse sind unter den mehreren Vias ungefähr gleich. Die Vias sind in einer einen Chip bildenden Verdrahtungsschicht mit einer Verdrahtung verbunden. Die mehreren Vias beinhalten ein erstes Via, das einen auf der Verdrahtungsschicht gelagerten Chip durchdringt, und ein zweites Via, das den Chip nicht durchdringt. Die vorliegende Technologie kann zum Beispiel auf ein Bildgebungselement angewandt werden, in dem ein Chip, auf dem ein Festkörperbildgebungselement gebildet ist, und ein anderer Chip geschichtet sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Technologie betrifft eine Halbleitervorrichtung, eine Bildgebungsvorrichtung und ein Herstellungsverfahren und betrifft zum Beispiel eine Halbleitervorrichtung, eine Bildgebungsvorrichtung und ein Herstellungsverfahren, bei dem mehrere Chips unterschiedlicher Größe gestapelt werden und eine mit dem Außenbereich verbundene Verdrahtung bereitgestellt wird.
  • STAND DER TECHNIK
  • Herkömmlicherweise wurde eine hohe Leistung einer Halbleitervorrichtung durch eine hohe Integration von Transistoren und Verdrahtungen aufgrund der Miniaturisierung eines Herstellungsprozesses realisiert. Mit fortschreitender Miniaturisierung sind jedoch eine Verringerung des Tempos der Leistungsverbesserung aufgrund von Nebenwirkungen parasitärer Elemente und dergleichen sowie ein Anstieg der Entwicklungs- und Herstellungskosten zu Problemen geworden.
  • Daher werden in den letzten Jahren Chips mit unterschiedlichen Funktionen durch einen optimalen Prozess hergestellt und dreidimensional gestapelt, wodurch die Integration und hohe Leistung von Halbleitervorrichtungen verbessert wird. Zum Beispiel schlägt Patentdokument 1 ein Verfahren vor, bei dem Verdrahtungen von Chips so gestapelt werden, dass sie einander zugewandt sind, und die elektrische Verbindung mit dem Außenbereich wird durch Verwendung von Vias durchgeführt, die die Chips durchdringen.
  • LISTE DER ANFÜHRUNGEN
  • PATENTDOKUMENT
  • Patentdokument 1: US-Patent Nr. 9806055
  • KURZDARSTELLUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Wenn Vias mit unterschiedlichen Tiefen gebildet werden, besteht die Möglichkeit, dass in einem Prozess wie Ätzen oder Metallfüllen nicht alle Vias mit der gleichen Genauigkeit gebildet werden können und fehlerhafte Vias gebildet werden. In einem Fall, in dem Vias mit unterschiedlichen Tiefen gebildet werden, ist es wünschenswert, das Auftreten fehlerhafter Vias zu verringern.
  • Die vorliegende Technologie wurde im Hinblick auf eine solche Situation entwickelt und ermöglicht die genaue Bildung von Vias mit unterschiedlichen Tiefen.
  • LÖSUNGEN DER PROBLEME
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Technologie ist eine Halbleitervorrichtung mit mehreren Vias, wobei ein Aspektverhältnis, das durch eine Tiefe und eine Breite eines Vias definiert wird, bei den mehreren Vias im Wesentlichen gleich ist.
  • Eine Bildgebungsvorrichtung gemäß einem Aspekt der vorliegenden Technologie ist eine Bildgebungsvorrichtung, die Folgendes beinhaltet: einen ersten Chip, auf dem ein Festkörperbildgebungselement gebildet ist; einen zweiten Chip, der ein Signal von dem ersten Chip verarbeitet; und mehrere Vias, die in dem ersten Chip und dem zweiten Chip gebildet sind, wobei ein durch eine Tiefe und eine Breite eines Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
  • Ein Herstellungsverfahren gemäß einem Aspekt der vorliegenden Technologie ist ein Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Vias, wobei das Herstellungsverfahren das Bilden eines Lochs umfasst, in dem eine Breite eines Vias so eingestellt wird, dass ein durch eine Tiefe und eine Breite des Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Technologie beinhaltet mehrere Vias, wobei ein durch eine Tiefe und eine Breite eines Vias definiertes Aspektverhältnis bei den mehreren Vias im Wesentlichen gleich ist.
  • Eine Bildgebungsvorrichtung gemäß einem Aspekt der vorliegenden Technologie beinhaltet: einen ersten Chip, auf dem ein Festkörperbildgebungselement gebildet ist; einen zweiten Chip, der ein Signal von dem ersten Chip verarbeitet; und mehrere Vias, die in dem ersten Chip und dem zweiten Chip gebildet sind, wobei ein durch eine Tiefe und eine Breite eines Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
  • Ein Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Vias gemäß einem Aspekt der vorliegenden Technologie beinhaltet das Bilden eines Lochs, in dem eine Breite eines Vias so eingestellt wird, dass ein durch eine Tiefe und eine Breite des Vias definiertes Aspektverhältnis bei den mehreren Vias im Wesentlichen gleich ist.
  • Es sei darauf hingewiesen, dass die Bildgebungsvorrichtung eine unabhängige Vorrichtung oder ein interner Block sein kann, der eine Vorrichtung bildet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist ein Diagramm, das eine Konfiguration einer Ausführungsform einer Halbleitervorrichtung darstellt, auf die die vorliegende Technologie angewandt wird.
    • 2 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer zweiten Ausführungsform.
    • 3 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer dritten Ausführungsform.
    • 4 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der dritten Ausführungsform.
    • 5 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der dritten Ausführungsform.
    • 6 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer vierten Ausführungsform.
    • 7 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der vierten Ausführungsform.
    • 8 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der vierten Ausführungsform.
    • 9 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer fünften Ausführungsform.
    • 10 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer sechsten Ausführungsform.
    • 11 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer siebten Ausführungsform.
    • 12 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer achten Ausführungsform.
    • 13 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der achten Ausführungsform.
    • 14 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der achten Ausführungsform.
    • 15 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer neunten Ausführungsform.
    • 16 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer zehnten Ausführungsform.
    • 17 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer elften Ausführungsform.
    • 18 ist ein Diagramm zur Erläuterung einer Konfiguration der Halbleitervorrichtung bei der elften Ausführungsform.
    • 19 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der elften Ausführungsform.
    • 20 ist ein Diagramm zur Erläuterung der Herstellung der Halbleitervorrichtung bei der elften Ausführungsform.
    • 21 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer zwölften Ausführungsform.
    • 22 ist ein Diagramm zur Erläuterung einer Konfiguration der Halbleitervorrichtung bei der zwölften Ausführungsform.
    • 23 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer dreizehnten Ausführungsform.
    • 24 ist ein Diagramm zur Erläuterung einer Konfiguration einer Halbleitervorrichtung bei einer vierzehnten Ausführungsform.
    • 25 ist ein Diagramm, das ein Beispiel für eine elektronische Vorrichtung darstellt.
    • 26 ist eine Ansicht, die ein Beispiel für eine schematische Konfiguration eines endoskopischen Operationssystems zeigt.
    • 27 ist ein Blockdiagramm, das ein Beispiel für eine funktionale Konfiguration eines Kamerakopfs und einer Kamerasteuereinheit (CCU, camera control unit) zeigt.
    • 28 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems zeigt.
    • 29 ist eine veranschaulichende Ansicht, die ein Beispiel für eine Installationsposition eines Fahrzeugsaußenbereichsinformationsdetektionsabschnitts und eines Bildgebungsabschnitts zeigt.
  • DURCHFÜHRUNGSWEISE DER ERFINDUNG
  • Im Folgenden werden Durchführungsweisen der vorliegenden Technologie (im Folgenden als Ausführungsformen bezeichnet) beschrieben.
  • <Erste Ausführungsform>
  • 1 ist ein Diagramm, das eine Konfiguration einer Ausführungsform einer Halbleitervorrichtung darstellt, auf die die vorliegende Technologie angewandt wird. Die in 1 dargestellte Halbleitervorrichtung 11 wird als eine Halbleitervorrichtung 11a als eine erste Ausführungsform bezeichnet.
  • Die Halbleitervorrichtung 11a beinhaltet einen Chip 12. Der Chip 12 beinhaltet eine Verdrahtungsschicht 21 und ein Halbleitersubstrat 22. Auf dem Halbleitersubstrat 22 ist ein Halbleiterelement gebildet. Der Chip 12 ist zum Beispiel eine Signalverarbeitungsschaltung, ein Speicher, ein Bildsensor oder dergleichen.
  • Die Halbleitervorrichtung 11a hat eine Konfiguration, bei der die Verdrahtungsschicht 21, das Halbleitersubstrat 22, ein Isolierfilm 23 und ein Stopperfilm 24 in dieser Reihenfolge von unten in der Zeichnung gestapelt sind. Die Verdrahtung 31-1 und die Verdrahtung 31-2 sind in der Verdrahtungsschicht 21 vorgesehen. Die Verdrahtungsschicht 21 kann eine Verdrahtungsschicht sein, die in einem Vorprozess eines Halbleiterprozesses gebildet wird, oder sie kann eine Umverdrahtungsschicht sein. Die Verdrahtung 31-1 und die Verdrahtung 31-2 sind in dem Verdrahtungszwischenschichtisolierfilm gebildet.
  • Der Isolierfilm 23 ist auf einer Seitenfläche und einem oberen Teil des Chips 12, der die Verdrahtungsschicht 21 und das Halbleitersubstrat 22 beinhaltet, gebildet. Der Isolierfilm 23 kann ein anorganischer Film oder ein organischer Film sein. In einem Fall, in dem der Isolierfilm 23 durch einen anorganischen Film gebildet wird, können Si02 (Siliciumdioxid), SiON (Siliciumoxynitrid), SiN (Siliciumoxid), SiOC (Siliciumoxycarbid) oder dergleichen als Material verwendet werden. Wenn der Isolierfilm 23 durch einen organischen Film gebildet wird, kann ein Harz, das Silicium, Polyimid, Acryl, Epoxidharz oder dergleichen enthält, oder ein Formmaterial verwendet werden.
  • Der Isolierfilm 23 kann durch ein einziges Material gebildet werden oder kann eine Struktur aufweisen, bei der mehrere Materialien gestapelt sind. Der Stopperfilm 24 wird auf dem Isolierfilm 23 gebildet. Der Isolierfilm 23 kann nach der Filmbildung planarisiert werden, und ein Stopperfilm 24, der in der Lage ist, ein hohes Selektivitätsverhältnis mit dem Isolierfilm 23 zu erreichen, wenn Trockenätzen durchgeführt wird, kann darauf angeordnet werden. Der Stopperfilm 24 wird möglicherweise nicht gebildet.
  • In einem Fall, in dem der Isolierfilm 23 zum Beispiel aus Si02 besteht, kann SiN als Stopperfilm 24 verwendet werden. In einem Fall, in dem der Isolierfilm 23 zum Beispiel ein organisches Harz ist, kann Si02 als Stopperfilm 24 verwendet werden.
  • Bei der in 1 dargestellten Halbleitervorrichtung 11a sind zwei Vias 41-1 und 41-2 gebildet. Das Via 41-1 ist mit der Verdrahtung 31-1 in der Verdrahtungsschicht 21 verbunden, und das Via 41-2 ist mit der Verdrahtung 31-2 in der Verdrahtungsschicht 21 verbunden. Zwischen dem Via 41-1 und dem Isolierfilm 23 ist ein Auskleidungsfilm 43-1 gebildet. Auf ähnliche Weise ist zwischen dem Via 41-2 und dem Isolierfilm 23 ein Auskleidungsfilm 43-2 gebildet.
  • Eine Umverdrahtungsleitung 42-1 ist auf der Seite des Vias 41-1 gegenüber der Seite, mit der die Verdrahtung 31-1 verbunden ist, (im Folgenden als obere Fläche bezeichnet) gebildet und ist mit dem Via 41-1 verbunden. Auf ähnliche Weise ist eine Umverdrahtungsleitung 42-2 auf der Seite der oberen Fläche des Vias 41-2 gebildet und mit dem Via 41-2 verbunden. In der folgenden Beschreibung werden das Via 41-1 und das Via 41-2 einfach als Via 41 bezeichnet, wenn es nicht erforderlich ist, sie einzeln zu unterscheiden. Andere Teile werden auf ähnliche Weise beschrieben.
  • Das Via 41 und die Umverdrahtungsleitung 42 können aus Kupfer (Cu), Titan (Ti), Tantal (Ta), Aluminium (Al), Wolfram (W), Nickel (Ni), Ruthenium (Ru), Kobalt (Co) oder dergleichen gebildet sein. Das Via 41 und die Umverdrahtungsleitung 42 können aus dem gleichen Material oder aus verschiedenen Materialien gebildet sein. Darüber hinaus können mehrere Materialien gestapelt sein. Die Umverdrahtungsleitung 42 ist zum Beispiel über einen Mikrohügel mit einem Montagesubstrat verbunden oder mit einem anderen gestapelten Chip verbunden.
  • Der Auskleidungsfilm 43 kann ein anorganischer Film oder ein organischer Film sein. In einem Fall, in dem der Auskleidungsfilm 43 aus einem anorganischen Film gebildet wird, können Si02, SiON, SiN, SiOC oder dergleichen als Material verwendet werden. In einem Fall, in dem der Auskleidungsfilm 43 aus einem organischen Film gebildet wird, kann ein Harz verwendet werden, das Silicium, Polyimid, Acryl, Epoxidharz oder dergleichen enthält. Der Auskleidungsfilm 43 kann auch auf dem Stopperfilm 24 gebildet sein.
  • Die Durchmesser (Breiten) der Vias 41-1 und 41-2 sind in den Tiefen entsprechenden Größen gebildet. Die Tiefe des Vias 41-1 ist als Tiefe L1a definiert, und die Tiefe des Vias 41-2 ist als Tiefe L3a definiert. Die Tiefe des Vias 41 ist eine Größe in vertikaler Richtung (Längsrichtung in der Zeichnung) und ist eine Tiefe ab einer Verbindungsoberfläche, an der die Umverdrahtungsleitung 42 und das Via 41 gebondet sind. Zum Beispiel ist die Tiefe L1a des Vias 41-1 ein Abstand von der Bondfläche, an der die Umverdrahtungsleitung 42-1 und das Via 41-1 an die Verdrahtung 31-1 gebondet sind. Auf ähnliche Weise ist die Tiefe L3a des Vias 41-2 ein Abstand von der Bondfläche, an der die Umverdrahtungsleitung 42-2 und das Via 41-2 an die Verdrahtung 31-2 gebondet sind.
  • Die Breite des Vias 41-1 ist als Breite L2a definiert, und die Breite des Vias 41-2 ist als Breite L4a definiert. Die Breite des Vias 41 ist eine Größe in der horizontalen Richtung (in der Zeichnung lateralen Richtung) und ist eine dem Öffnungsdurchmesser entsprechende Größe.
  • Das Via 41-1 und das Via 41-2 sind so gebildet, dass das Aspektverhältnis zwischen der Tiefe L1a und der Breite L2a des Vias 41-1 und das Aspektverhältnis zwischen der Tiefe L3a und der Breite L4a des Vias 41-2 im Wesentlichen den gleichen Wert aufweisen. In einem Fall, in dem das Aspektverhältnis Tiefe : Breite = Tiefe/Breite ist, ist das Aspektverhältnis des Vias 41-1 (Tiefe L1a/Breite L2a) und ist das Aspektverhältnis des Vias 41-2 (Tiefe L3a/Breite L4a).
  • Das Aspektverhältnis wird auf im Wesentlichen den gleichen Wert eingestellt. Das heißt, die Breite L2a und die Breite L4a werden so eingestellt, dass die Beziehung (Tiefe L1a/Breite L2a) = (Tiefe L3a/Breite L4a) erfüllt wird.
  • Die Tiefe L1a des Vias 41-1 ist eine Länge von der Bondfläche bis zur Verdrahtung 31-1, und die Tiefe L3a des Vias 41-2 ist eine Länge von der Bondfläche bis zur Verdrahtung 31-2. Da die Positionen der Bondflächen gleich sind, wird in dem Via 41-1 und dem Via 41-2 die Tiefe durch die Position der Verdrahtung 31 festgelegt. In der in 1 dargestellten Halbleitervorrichtung 11a befindet sich die Verdrahtung 31-1 an einer flacheren Position als die Verdrahtung 31-2.
  • Die Beziehung Tiefe L1a des Vias 41-1 < Tiefe L3a des Vias 41-2 ist erfüllt. Da in einem solchen Fall das Aspektverhältnis in Bezug auf das Via 41-1 und das Aspektverhältnis in Bezug auf das Via 41-2 so eingestellt sind, dass sie im Wesentlichen gleich sind, ist die Breite L2a des Vias 41-1 kleiner als die Breite L4a des Vias 41-2 gebildet. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2a des Vias 41-1 < Breite L4a des Vias 41-2 erfüllt ist.
  • Die Breite des Vias 41 wird so eingestellt, dass die Differenz zwischen dem Aspektverhältnis in Bezug auf das Via 41-1 und dem Aspektverhältnis in Bezug auf das Via 41-2 zum Beispiel 10% oder weniger beträgt.
  • Auf diese Weise können durch Einstellen der Breite (Durchmesser) jedes Vias 41 so, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich sind, die folgenden Wirkungen erzielt werden. Wenn ein Loch zur Bildung des Vias 41 durch Plasmaätzen bearbeitet wird, kann im Allgemeinen eine höhere Ätzrate erzielt werden, da der Durchmesser des Lochs größer ist. Daher kann der Durchmesser vergrößert werden, da das Via mit einem größeren Bearbeitungsaufwand mit der unteren Verdrahtung verbunden wird, und die Herstellung wird erleichtert. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Zweite Ausführungsform>
  • 2 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11b gemäß einer zweiten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11a in der in 1 dargestellten ersten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 2 dargestellte Halbleitervorrichtung 11b hat eine Konfiguration, bei der eine Verdrahtungsschicht 61, ein Via 41-3 und ein mit dem Via 41-3 in Zusammenhang stehender Teil zu der in 1 dargestellten Halbleitervorrichtung 11a hinzugefügt sind. Der Chip 12 ist auf der Verdrahtungsschicht 61 gestapelt. Die Verdrahtung 62-1, die Verdrahtung 62-2 und die Verdrahtung 62-3 sind in der Verdrahtungsschicht 61 gebildet.
  • Ein Via 41-2b ist mit der Verdrahtung 31-2 und der Verdrahtung 31-3 verbunden, die in der den Chip 12 bildenden Verdrahtungsschicht 21 gebildet sind. Es sei darauf hingewiesen, dass die Verdrahtung 31-2 und die Verdrahtung 32-3 zur Bildung einer Verdrahtung verbunden sein können oder getrennte Verdrahtungen sein können. Das Via 41-2b ist auch mit der Verdrahtung 62-2 der Verdrahtungsschicht 61 verbunden.
  • Das Via 41-3 ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 verbunden. Das Via 41-3 ist an einer Bondoberfläche mit einer Umverdrahtungsleitung 42-3 verbunden. Das Via 41-3 ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 verbunden, ohne den Chip zu durchdringen.
  • Durchmesser (Breiten) des Vias 41-1, des Vias 41-2b und des Vias 41-3 sind in Tiefen entsprechenden Größen gebildet. Die Tiefe des Vias 41-1 ist als Tiefe L1b definiert, die Tiefe des Vias 41-2b ist als Tiefe L3b definiert, und die Tiefe des Vias 41-3 ist als Tiefe L5b definiert. Die Breite des Vias 41-1 ist eine Breite L2b, die Breite des Vias 41-2b ist eine Breite L4b und die Breite des Vias 41-3 ist eine Breite L6b.
  • Das Via 41-1, das Via 41-2b und das Via 41-3 sind so gebildet, dass das Aspektverhältnis zwischen der Tiefe L1b und der Breite L2b des Vias 41-1, das Aspektverhältnis zwischen der Tiefe L3b und der Breite L4b des Vias 41-2b und das Aspektverhältnis zwischen der Tiefe L5b und der Breite L6b des Vias 41-3 im Wesentlichen gleich sind. In einem Fall, in dem das Aspektverhältnis Tiefe/Breite ist, ist das Aspektverhältnis des Vias 41-1 (Tiefe L1b/Breite L2b), ist das Aspektverhältnis des Vias 41-2b (Tiefe L3b/Breite L4b) und ist das Aspektverhältnis des Vias 41-3 (Tiefe L5b/Breite L6b).
  • Das Aspektverhältnis wird auf im Wesentlichen den gleichen Wert eingestellt. Das heißt, die Breite L2b, die Breite L4b und die Breite L6b werden so eingestellt, dass die Beziehung (Tiefe L1b/Breite L2b) = (Tiefe L3b/Breite L4b) = (Tiefe L5b/Breite L6b) erfüllt ist.
  • Die Tiefe L1b des Vias 41-1 ist eine Länge von der Bondfläche bis zur Verdrahtung 31-1, die Tiefe L3b des Vias 41-2b ist eine Länge von der Bondfläche bis zur Verdrahtung 62-2 und die Tiefe L5b des Vias 41-3 ist eine Länge von der Bondfläche bis zur Verdrahtung 62-3. Da die Positionen der Bondflächen gleich sind, wird in dem Via 41-1, dem Via 41-2b und dem Via 41-3 die Tiefe durch die Positionen der Verdrahtung 31-1, der Verdrahtung 62-2 und der Verdrahtung 62-3 festgelegt. In der in 2 dargestellten Halbleitervorrichtung 11b befindet sich die Verdrahtung 31-1 an einer flacheren Position als die Verdrahtung 62-2 und die Verdrahtung 62-3.
  • Die Beziehung Tiefe L1b des Vias 41-1 < Tiefe L3b des Vias 41-2b = Tiefe L5b des Vias 41-3 ist erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1, das Aspektverhältnis in Bezug auf das Via 41-2b und das Aspektverhältnis in Bezug auf das Via 41-3 so eingestellt sind, dass sie im Wesentlichen gleich sind, wird in solch einem Fall die Breite L2b des Vias 41-1 so gebildet, dass sie kleiner als die Breite L4b des Vias 41-2b und die Breite L6b des Vias 41-3 ist. Das heißt, die Breiten der Vias 41 sind so eingestellt, dass die Beziehung Breite L2b des Vias 41-1 < Breite L4b des Vias 41-2 und die Beziehung Breite L2b des Vias 41-1 < Breite L6b des Vias 41-3 erfüllt sind.
  • Die Breite des Vias 41 wird so eingestellt, dass die Differenz zwischen dem Aspektverhältnis in Bezug auf das Via 41-1 und dem Aspektverhältnis in Bezug auf das Via 41-2b (Via 41-3) zum Beispiel innerhalb von 10% liegt.
  • Wie oben beschrieben, kann durch Einstellen der Breite (Durchmesser) jedes Vias 41, derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand aufweist, einen größeren Durchmesser haben, und die Herstellung wird einfacher. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • Das in 2 dargestellte Via 41-2b durchdringt den Chip 12 und ist mit der Verdrahtung 62-2 in der Verdrahtungsschicht 61 verbunden. Das auf diese Weise den Chip 12 (Halbleitersubstrat 22) durchdringende Via 41 wird passenderweise als Durchgangs-Via beschrieben. Das Via 41-3 ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 verbunden, ohne den Chip 12 zu durchdringen. Auf diese Weise wird das Via 41, das den Chip 12 (Halbleitersubstrat 22) nicht durchdringt, passenderweise als Nichtdurchgangs-Via beschrieben.
  • Das Via 41-2b, bei dem es sich um ein Durchgangs-Via handelt, und das Via 41-3, bei dem es sich um ein Nichtdurchgangs-Via handelt, haben die gleiche Tiefe. Wie oben beschrieben, wurde im Fall der gleichen Tiefe in der obigen Beschreibung dargelegt, dass die Durchmesser der Vias 41 so eingestellt sind, dass sie im Wesentlichen gleich sind. In einem Fall, in dem die Vias 41 die gleiche Tiefe haben, aber ein Durchgangs-Via und ein Nichtdurchgangs-Via sind, kann der Durchmesser des Nichtdurchgangs-Vias so gebildet sein, dass er größer als der Durchmesser des Durchgangs-Vias ist.
  • Die Leichtigkeit der Bildung des Durchgangs-Vias und des Nichtdurchgangs-Vias ist unterschiedlich. Da der Isolierfilm 23 eine geringere Ätzrate als das Halbleitersubstrat 22 aufweist, ist es im Allgemeinen möglich, die Schwierigkeit zu verringern, indem der Pfad des Nichtdurchgangs-Vias, in dem der zu bearbeitende Film nur der Isolierfilm 23 ist, breiter gemacht wird als beim Durchgangs-Via. Auch im Prozess der Bildung des Auskleidungsfilms 43 und des leitenden Films auf dem Via 41 ist es robust gegenüber Einbettungsfehlern, da die Schwierigkeit durch das Aspektverhältnis bestimmt wird. Unter Berücksichtigung eines solchen Unterschieds kann der Durchmesser des Nichtdurchgangs-Vias so gebildet werden, dass er größer ist als der Durchmesser des Durchgangs-Vias.
  • In einem Fall, in dem die Durchmesser der Durchgangs-Vias und der Nichtdurchgangs-Vias mit der gleichen Tiefe verschieden voneinander gemacht werden, ist in der in 2 dargestellten Halbleitervorrichtung 11b die Beziehung Breite L2b des Vias 41-1 < Breite L4b des Vias 41-2b < Breite L6b des Vias 41-3 erfüllt.
  • In der folgenden Beschreibung wird als Beispiel ein Fall beschrieben, in dem die Durchmesser der Durchgangs-Vias und der Nichtdurchgangs-Vias mit der gleichen Tiefe im Wesentlichen gleich sind, die Durchgangs-Vias und die Nichtdurchgangs-Vias aber in verschiedenen Größen gebildet werden können.
  • <Dritte Ausführungsform>
  • 3 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11c gemäß einer dritten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11b in der in 2 dargestellten zweiten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 3 dargestellte Halbleitervorrichtung 11c hat eine Konfiguration, bei der ein Halbleitersubstrat 71 zu der in 2 dargestellten Halbleitervorrichtung 11b hinzugefügt ist. Das Halbleitersubstrat 71 und die Verdrahtungsschicht 61 bilden einen Chip 13. Die Halbleitervorrichtung 11c weist eine Konfiguration auf, bei der der Chip 13 auf dem Chip 12 gestapelt ist.
  • Der Chip 12 und der Chip 13 sind so verbunden, dass die Verdrahtungsschichten einander zugewandt sind. Das Bonding-Verfahren des Chips 12 und des Chips 13 kann Direktbonden eines Isolierfilms oder Bonden über einen Klebstoff sein.
  • Die vorliegende Technologie kann auch auf einen Fall einer Konfiguration angewandt werden, bei der mehrere Chips wie bei der Halbleitervorrichtung 11c gestapelt sind. Obgleich 3 eine Konfiguration darstellt, in der zwei Chips des Chips 12 und des Chips 13 gestapelt sind, ist der Anwendungsbereich der vorliegenden Technologie nicht auf das Stapeln von zwei Chips in vertikaler Richtung beschränkt, und die vorliegende Technologie kann auch auf das Stapeln von zwei oder mehr Chips in vertikaler Richtung angewandt werden. Obgleich in 3 das Konfigurationsbeispiel dargestellt ist, in dem ein Chip 12 auf dem Chip 13 gestapelt ist, kann auch eine Konfiguration verwendet werden, bei der mehrere Chips auf dem Chip 13 gestapelt sind.
  • Die Konfiguration der Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c ähnelt der Konfiguration der Vias 41 der in 2 dargestellten Halbleitervorrichtung 11b. Da das Aspektverhältnis des Vias 41 so eingestellt ist, dass es im Wesentlichen gleich ist, werden die Breite L2c, die Breite L4c und die Breite L6c so eingestellt, dass die Beziehung (Tiefe L1c/Breite L2c) = (Tiefe L3c/Breite L4c) = (Tiefe L5c/Breite L6c) auch bei der Halbleitervorrichtung 11c erfüllt ist.
  • Auch bei der in 3 dargestellten Halbleitervorrichtung 11c ist die Beziehung Tiefe L1c eines Vias 41-1c < Tiefe L3c eines Vias 41-2c = Tiefe L5c eines Vias 41-3c erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1c, das Aspektverhältnis in Bezug auf das Via 41-2c und das Aspektverhältnis in Bezug auf das Via 41-3c so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2c des Vias 41-1 so gebildet, dass sie kleiner als die Breite L4c des Vias 41-2c und die Breite L6c des Vias 41-3c ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2c des Vias 41-1c < Breite L4c des Vias 41-2c und die Beziehung Breite L2c des Vias 41-1c < Breite L6c des Vias 41-3c erfüllt sind.
  • Die Breite des Vias 41 wird so eingestellt, dass die Differenz zwischen dem Aspektverhältnis in Bezug auf das Via 41-1 und dem Aspektverhältnis in Bezug auf das Via 41-2c (Via 41-3c) zum Beispiel innerhalb von 10% liegt.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11c mit einer Konfiguration, bei der mehrere Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Herstellung der Halbleitervorrichtung 11c>
  • Es wird ein die Herstellung der in 3 dargestellten Halbleitervorrichtung 11c betreffender Prozess unter Bezugnahme auf die 4 und 5 beschrieben.
  • Wie in Schritt S1 von 4 dargestellt, werden der Chip 12 und der Chip 13 vorbereitet. Auf dem Halbleitersubstrat 22 des Chips 12 wird ein Halbleiterelement gebildet, und auf der Verdrahtungsschicht 21 wird eine Verdrahtung 31 gebildet. Auf dem Halbleitersubstrat 71 des Chips 13 wird ein Halbleiterelement gebildet, und auf der Verdrahtungsschicht 61 wird eine Verdrahtung 62 gebildet. Es wird davon ausgegangen, dass sich der Chip 12 in einem gedünnten oder vereinzelten Zustand befindet und der Chip 13 sich in einem Waferzustand befindet.
  • Im Schritt S2 wird der Chip 12 in einem Waferzustand durch Direktbonden auf den Chip 13 gebondet.
  • In Schritt S3 wird der Isolierfilm 23 um den und auf dem oberen Teil des Chips 12, zum Beispiel durch ein plasmaunterstütztes CVD-Verfahren (PE-CVD, plasma-enhanced CVD), gebildet. Nachdem der Isolierfilm 23 gebildet wurde, wird die Oberfläche durch eine Schleifmaschine oder chemisch-mechanisches Polieren (CMP) planarisiert. Anschließend wird der Stopperfilm 24 zum Beispiel durch PE-CVD gebildet.
  • In Schritt S4 werden Löcher 81 bis 83 zum Bilden der Vias 41 gebildet. Das Loch 81 ist ein Loch zum Bilden des Vias 41-1 und ist so gebildet, dass es eine Breite L2c aufweist. Es sei darauf hingewiesen, dass, da der Auskleidungsfilm 43, wie später beschrieben, in dem Loch 81 gebildet wird, das Via 41-1 mit der Breite L2c durch die Filmdicke des Auskleidungsfilms 43 so gebildet wird, dass es groß ist. Es sei darauf hingewiesen, dass in der folgenden Beschreibung zum Beispiel dargelegt wird, dass die Breite des Lochs 81 so gebildet wird, dass sie der Breite L2c entspricht, die Breite L2c jedoch eine Breite unter Berücksichtigung der Filmdicke des Auskleidungsfilms 43 ist.
  • In Schritt S4 werden das Loch 81, das Loch 82 und das Loch 83 durch Lithografie und Plasmaätzen gebildet. Das Loch 81 wird so gebildet, dass die Breite des Lochs 81 der Breite L2c entspricht, das Loch 82 wird so gebildet, dass die Breite des Lochs 82 der Breite L4c entspricht, und das Loch 83 wird so gebildet, dass die Breite des Lochs 83 der Breite L6c entspricht. Wie oben beschrieben, erfüllen die Breite L2c, die Breite L4c und die Breite L6c die Beziehung Breite L2c < Breite L4c = Breite L6c oder Breite L2c < Breite L4c < Breite L6c.
  • Die Tiefen der Löcher 81 bis 83 sind in Schritt S4 gleich und werden bis zur oberen Fläche des Halbleitersubstrats 22 ausgearbeitet. Das heißt, in Schritt S4 wird der Isolierfilm 23 bis zur oberen Fläche des Halbleitersubstrats 22 geätzt.
  • Als Beispiel werden spezifische numerische Werte beschrieben. In einem Fall, in dem die Dicke von der Oberfläche des Isolierfilms 23 bis zur Verdrahtung 31-1 des Chips 12 30 µm beträgt, beträgt die Breite L2c des Lochs 81 zur Bildung des Vias 41-1 6 um. In einem Fall, in dem die Dicke von der Oberfläche des Isolierfilms 23 bis zur Verdrahtung 62-2 des Chips 13 40 um beträgt, beträgt die Breite L4c des Lochs 82 zur Bildung des Vias 41-2b 8 um. Die Breite L6c des Lochs 83 zur Bildung des Vias 41-3 beträgt 8 µm.
  • In diesem Fall beträgt das Aspektverhältnis jedes der zu bildenden Vias 41-1 und 41-2b sowie des Vias 41-3 5. Durch die Angleichung des Aspektverhältnisses auf diese Weise können die Herstellungsschwierigkeiten gemildert werden. Es sei darauf hingewiesen, dass das Aspektverhältnis des Vias 41 zum Beispiel etwa 1 zu 20 beträgt.
  • In Schritt S5 (5) wird der Auskleidungsfilm 43 aus SiO2 zum Beispiel durch PE-CVD gebildet. In Schritt S5 wird auch ein Film auf einem anderen Teil als den Innenseitenflächen der Löcher 81 bis 83 gebildet, um schließlich als Auskleidungsfilm 43 belassen zu werden. Der Auskleidungsfilm 43 ist auf dem Stopperfilm 24, den Innenseitenflächen der Löcher 81 bis 83 und den Bodenflächen der Löcher 81 bis 83 gebildet. Die Filmbildungsabdeckung wird so eingestellt, dass die Dicke des auf dem Stopperfilm 24 gebildeten Auskleidungsfilms 43 größer ist als die Dicke des auf den Bodenflächen der Löcher 81 bis 83 gebildeten Auskleidungsfilms 43. Zum Beispiel wird der Film so gebildet, dass die minimale Filmdicke des Seitenflächenteils des Halbleitersubstrats 22 der Löcher 81 bis 83 50 nm oder mehr beträgt.
  • In Schritt S6 wird die gesamte Fläche zum Beispiel durch Trockenätzen zurückgeätzt und bearbeitet, bis die Verdrahtung 31-1, die Verdrahtung 62-2 und die Verdrahtung 62-3 freigelegt sind. Da der Stopperfilm 24 auf dem Oberflächenteil gebildet wird, ist es möglich, zu verhindern, dass der Isolierfilm 23 bearbeitet wird und das Halbleitersubstrat 22 freigelegt wird.
  • In Schritt S7 wird in jedem der Löcher 81 bis 83 ein leitender Film gebildet, wodurch das Via 41-1, das Via 41-2b und das Via 41-3 gebildet werden. Als Beispiel kann eine gestapelte Struktur unter Verwendung von Ti als Barrierienmetall und Cu als leitenden Film gebildet werden.
  • Wenn das Via 41-1, das Via 41-2b und das Via 41-3 gebildet werden, wird ein Film auf der Oberfläche gebildet, die Strukturierung erfolgt durch Lithografie und Ätzen, und es werden Umverdrahtungsleitungen 42-1 bis 42-3 gebildet. Das Verfahren zum Bilden der Umverdrahtungsleitung kann ein subtraktives Verfahren oder ein semiadditives Verfahren sein. Obgleich sich die Form von der Form der in dem Teil von Schritt S7 dargestellten Umverdrahtungsleitung 42 unterscheidet, kann die Umverdrahtungsleitung 42 durch Anwendung eines Damascene-Verfahrens gebildet werden.
  • In einem solchen Prozess wird die in 3 dargestellte Halbleitervorrichtung 11c hergestellt. Es sei darauf hingewiesen, dass es sich bei dem hier dargestellten Herstellungsprozess um ein Beispiel handelt und nicht um eine Beschreibung, die eine Einschränkung darstellt. Es ist auch möglich, die Reihenfolge der Schritte entsprechend zu ändern oder die Filmbildung, die Bearbeitung oder dergleichen durch Anwendung eines anderen als des hier beschriebenen Verfahrens durchzuführen.
  • <Vierte Ausführungsform>
  • 6 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11d gemäß einer vierten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Bei der folgenden Ausführungsform wird ein Fall der Kombination mit der dritten Ausführungsform als Beispiel beschrieben, die vorliegende Erfindung kann jedoch in Kombination mit der ersten Ausführungsform oder in Kombination mit der zweiten Ausführungsform implementiert werden.
  • Die in 3 dargestellte Halbleitervorrichtung 11d hat eine ähnliche Konfiguration wie die in 3 dargestellte Halbleitervorrichtung 11c, die Form des Vias 41 ist jedoch unterschiedlich. Ein Via 41-2d und ein Via 41-3d der Halbleitervorrichtung 11d weisen Formen auf, bei denen sich die Durchmesser (Breiten) der Vias in der Mitte ändern. Eine Breite L4d des Vias 41-2d von der oberen Fläche der Halbleitervorrichtung 11d bis zur Verdrahtungsschicht 21 des Chips 12 und eine Breite L4d' des Vias 41-2d von der oberen Fläche der Verdrahtungsschicht 21 bis zur Verdrahtung 62-2 sind mit unterschiedlichen Breiten gebildet.
  • In dem Via 41-3d sind ähnlich wie bei dem Via 41-2d die Breite L6d des Vias 41-2d von der oberen Fläche der Halbleitervorrichtung 11d bis zu der Position, die der Verdrahtungsschicht 21 des Chips 12 entspricht, und die Breite L6d ' des Vias 41-3d von der Position, die der oberen Fläche der Verdrahtungsschicht 21 entspricht, bis zur Verdrahtung 62-3 mit unterschiedlichen Breiten gebildet.
  • Wie oben beschrieben, weist die Halbleitervorrichtung 11d eine Struktur auf, bei der sich der Durchmesser (Breite) des Vias 41 auf der oberen Fläche der Verdrahtungsschicht 21 des Chips 12, mit anderen Worten, in der Nähe der unteren Fläche des Halbleitersubstrats 22, ändert. Mit einer solchen Struktur ist es möglich, ein übermäßiges Überätzen der Verdrahtung 31 des Chips 12 bei der Bearbeitung des Vias 41 zu vermeiden, und somit ist es möglich, eine Beeinträchtigung der Vorrichtungseigenschaften aufgrund von Metallstreuung, einem offenen Defekt aufgrund von Verdrahtungseindringung, und Schwankung des Halbleiterelements des Chips 12 aufgrund von Ladungsschäden zu unterdrücken.
  • Da ein übermäßiges Überätzen in Bezug auf die Verdrahtung 31 des Chips 12 vermieden werden kann, wird der Stopperfilm 24 möglicherweise nicht gebildet. 6 stellt eine Konfiguration der Halbleitervorrichtung 11d in einem Fall dar, in dem der Stopperfilm 24 nicht gebildet ist.
  • Bei der Konfiguration der Vias 41 der in 6 dargestellten Halbleitervorrichtung 11d sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11d sind die Breite L2d, die Breite L4d und die Breite L6d so eingestellt, dass die Beziehung (Tiefe L1d/Breite L2d) = (Tiefe L3d/Breite L4d) = (Tiefe L5d/Breite L6d) erfüllt ist.
  • Auch bei der in 6 dargestellten Halbleitervorrichtung 11d ist die Beziehung Tiefe L1d eines Vias 41-1d < Tiefe L3d des Vias 41-2d = Tiefe L5d des Vias 41-3d erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1d, das Aspektverhältnis in Bezug auf das Via 41-2d und das Aspektverhältnis in Bezug auf das Via 41-3d so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2d des Vias 41-1d so gebildet, dass sie kleiner als die Breite L4d des Vias 41-2d und die Breite L6d des Vias 41-3d ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2d des Vias 41-1d < Breite L4d des Vias 41-2d und die Beziehung Breite L2d des Vias 41-1d < Breite L6d des Vias 41-3d erfüllt sind.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11d mit einer Konfiguration, bei der mehrere Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Herstellung der Halbleitervorrichtung 11d>
  • Es wird ein die Herstellung der in 4 dargestellten Halbleitervorrichtung 11d betreffender Prozess unter Bezugnahme auf die 7 und 8 beschrieben.
  • Schritt S21 ist ein in Schritt S5 von 5 dargestellter Zustand und ist ein Zustand, in dem die Löcher 81 bis 83 gebildet sind. Durch die Schritte S1 bis S4 wird (ein Teil) der Halbleitervorrichtung 11d in dem in Schritt S21 dargestellten Zustand gebildet. Es sei darauf hingewiesen, dass Schritt S3 (4) weggelassen werden kann, da es nicht notwendig ist, den Stopperfilm 24 zu bilden.
  • In Schritt S22 wird eine Lackmaske 91 mit einem kleineren Durchmesser als die Löcher 82 und 83 in einem Teil, der das Via 41-2d und das Via 41-3d sein soll, zum Beispiel durch Lithografie gebildet. Der Durchmesser der Lackmaske 91 ist kleiner als der Abstand zwischen der Verdrahtung 31-2 und der Verdrahtung 31-3 der Verdrahtungsschicht 21 des Chips 12.
  • Im Schritt S23 wird der Isolierfilm 23 im Loch 82 und im Loch 83 zum Beispiel durch Trockenätzen bearbeitet. Die Bearbeitung erfolgt bis kurz vor dem Freilegen der Verdrahtung 62 und die Einstellung erfolgt so, dass der Restfilm auf der Verdrahtung, mit der jedes Via 41 verbunden ist, ähnlich wird. Der Restfilm ist die Verdrahtungsschicht 21 zwischen der unteren Fläche des Lochs 81 und der oberen Fläche der Verdrahtung 31-1, die Verdrahtungsschicht 61 zwischen der unteren Fläche des Lochs 82 und der oberen Fläche der Verdrahtung 62-2 und der Verdrahtungsschicht 61 zwischen der unteren Fläche des Lochs 83 und der oberen Fläche der Verdrahtung 62-3, und es wird eine Bearbeitung durchgeführt, bei der die Dicken dieser Restfilme so eingestellt werden, dass sie ähnlich sind.
  • In Schritt S24 (8) wird die Lackmaske 91 zum Beispiel durch Veraschung oder Reinigung entfernt.
  • In Schritt S25 wird die gesamte Oberfläche zurückgeätzt und die Verdrahtung 31 (62) jedes Vias 41 wird freigelegt. Zu diesem Zeitpunkt ist es durch Einstellen der Restfilme auf der Verdrahtung 31-1, der Verdrahtung 62-2 und der Verdrahtung 62-3, so dass sie gleich sind, möglich, zu verhindern, dass die mit der spezifischen Via 41 verbundene Verdrahtung übermäßig geätzt wird.
  • In Schritt S26 werden das Via 41-1, das Via 41-2d und das Via 41-3d gebildet, und es werden die Umverdrahtungsleitungen 42-1 bis 42-3 gebildet. Schritt S25 ist ein Schritt ähnlich wie Schritt S7 ( 5) .
  • In einem solchen Prozess wird die in 6 dargestellte Halbleitervorrichtung 11d hergestellt. Es sei darauf hingewiesen, dass es sich bei dem hier dargestellten Herstellungsprozess um ein Beispiel handelt und nicht um eine Beschreibung, die eine Einschränkung darstellt. Es ist auch möglich, die Reihenfolge der Schritte entsprechend zu ändern oder die Filmbildung, die Bearbeitung oder dergleichen durch Anwendung eines anderen als des hier beschriebenen Verfahrens durchzuführen.
  • <Fünfte Ausführungsform>
  • 9 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11e gemäß einer fünften Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 9 dargestellte Halbleitervorrichtung 11e unterscheidet sich von der in 3 dargestellten Halbleitervorrichtung 11c darin, dass Verdrahtungen in einer Verdrahtungsschicht so gebondet sind, dass sie elektrisch miteinander verbunden sind, und die anderen Punkte sind ähnlich.
  • Bei der Halbleitervorrichtung 11e ist die Verdrahtung 31-2e der Verdrahtungsschicht 21 des Chips 12 auf der Unterflächenseite der Verdrahtungsschicht 21 (der der an das Halbleitersubstrat 22 gebondeten Fläche zugewandten Flächenseite) gebildet und ist an die auf der Oberflächenseite der Verdrahtungsschicht 61 des Chips 13 (der der an das Halbleitersubstrat 71 gebondeten Fläche zugewandten Flächenseite) gebildete Verdrahtung 101 gebondet. Ein Via 41-2e ist mit der Verdrahtung 31-2e verbunden.
  • Die Verdrahtung 62-3e der Verdrahtungsschicht 61 des Chips 13 ist auf der Oberflächenseite der Verdrahtungsschicht 61 gebildet. Ein Via 41-3e ist mit der Verdrahtung 62-3e verbunden.
  • Indem der Chip 12 und der Chip 13 so konfiguriert werden, dass die Verdrahtungen direkt aneinander gebondet werden, ist eine solche Konfiguration möglich, dass der Chip 12 und der Chip 13 gleichzeitig verbunden werden, indem nur das Via 41-2e so konfiguriert wird, dass es mit der an die Verdrahtung 101 gebondeten Verdrahtung 31-2e verbunden wird. Die Struktur des Vias 41-2e kann vereinfacht werden. Die Tiefe des Vias 41-2e und des Vias 41-3e, die mit dem Chip 13 verbunden sind, kann verkürzt werden, und es kann eine für eine hohe Integration der Halbleitervorrichtung 11e vorteilhafte Konfiguration erhalten werden.
  • Bei der Konfiguration der Vias 41 der in 9 dargestellten Halbleitervorrichtung 11e sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11e sind die Breite L2e, die Breite L4e und die Breite L6e so eingestellt, dass die Beziehung (Tiefe L1e/Breite L2e) = (Tiefe L3e/Breite L4e) = (Tiefe L5e/Breite L6e) erfüllt ist.
  • In der in 9 dargestellten Halbleitervorrichtung 11e ist die Beziehung Tiefe L1e eines Vias 41-1e < Tiefe L3e des Vias 41-2e < Tiefe L5e des Vias 41-3e erfüllt. Die Tiefe L3e des Vias 41-2e ist um die Filmdicke der Verdrahtung 31-2e kürzer als die Tiefe L5e des Vias 41-3.
  • Da das Aspektverhältnis in Bezug auf das Via 41-1e, das Aspektverhältnis in Bezug auf das Via 41-2e und das Aspektverhältnis in Bezug auf das Via 41-3e so eingestellt sind, dass sie im Wesentlichen gleich sind, ist die Breite L2e des Vias 41- 1e kleiner als die Breite L4e des Vias 41-2e, und die Breite L4e des Vias 41-2e ist so gebildet, dass sie kleiner als die Breite L6e des Vias 41-3e ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2e des Vias 41-1e < Breite L4e des Vias 41-2e < Breite L6e des Vias 41-3e erfüllt ist.
  • Wie oben beschrieben, kann das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand aufweist, auch bei der Halbleitervorrichtung 11e mit einer Konfiguration, bei der mehrere Chips gestapelt sind und die Chips durch die Verdrahtungen der Verdrahtungsschicht direkt miteinander verbunden sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, mit einem größeren Durchmesser gebildet werden, und die Herstellung wird einfacher. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Sechste Ausführungsform>
  • 10 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11f gemäß einer sechsten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 10 dargestellte Halbleitervorrichtung 11f unterscheidet sich dadurch, dass ein Dummy-Chip auf der in 3 dargestellten Halbleitervorrichtung 11c gestapelt ist, und die anderen Punkte sind ähnlich. Das Via 41-3 der in 3 dargestellten Halbleitervorrichtung 11c durchdringt den Isolierfilm 23, die in 10 dargestellte Halbleitervorrichtung 11f durchdringt jedoch einen Dummy-Chip 123.
  • Die in 10 dargestellte Halbleitervorrichtung 11f weist eine Konfiguration auf, bei der der Chip 12 und der Dummy-Chip 123 auf dem Chip 13 gestapelt sind. Der Dummy-Chip 123 beinhaltet eine Verdrahtungsschicht 121 und ein Halbleitersubstrat 122.
  • Der Dummy-Chip 123 hat vorzugsweise eine ähnliche Struktur wie der Chip 12 und wird aus dem gleichen Material wie der Chip 12 gebildet. In 10 ist der Dummy-Chip 123 kleiner als der Chip 12 gebildet, aber die Dicke des Dummy-Chips 123 ist vorzugsweise ungefähr die gleiche wie die des Chips 12. Die Bondschicht des Dummy-Chips 123 wird auch vorzugsweise aus dem gleichen Material wie die Bondschicht des Chips 12 gebildet.
  • Ein Via 41-3f durchdringt den Dummy-Chip 123 und ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 des Chips 13 verbunden. Bei der in 3 dargestellten Halbleitervorrichtung 11c ist die auf den Chip 13 ausgeübte Belastung aufgrund unterschiedlicher physikalischer Eigenschaften der Materialien des Chips 12 und des Isolierfilms 23 unterschiedlich. Da in der in 10 dargestellten Halbleitervorrichtung 11f der Dummy-Chip 123 angeordnet ist, kann die auf den Chip 13 ausgeübte Belastung verringert werden. Darüber hinaus wird die Planarisierung des Isolierfilms 23 erleichtert.
  • Bei der in 3 dargestellten Halbleitervorrichtung 11c ist es beim Bilden des mit dem Chip 13 verbundenen Vias 41-3 ohne Durchdringung des Chips 12 erforderlich, eine große Anzahl von Isolierfilmen 23 mit einer niedrigen Ätzrate zu bearbeiten. Da in der in 10 dargestellten Halbleitervorrichtung 11f der Dummy-Chip 123 angeordnet ist, kann das Via 41-3f ein Viastruktur aufweisen, die den Dummy-Chip 123 durchdringt, und die Herstellung wird erleichtert.
  • Bei der Konfiguration der Vias 41 der in 10 dargestellten Halbleitervorrichtung 11f sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11f sind die Breite L2f, die Breite L4f und die Breite L6f so eingestellt, dass die Beziehung (Tiefe L1f/Breite L2f) = (Tiefe L3f/Breite L4f) = (Tiefe L5f/Breite L6f) erfüllt ist.
  • Auch bei der in 10 dargestellten Halbleitervorrichtung 11f ist die Beziehung Tiefe L1f eines Vias 41-1f < Tiefe L3f eines Vias 41-2f = Tiefe L5f des Vias 41-3f erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1f, das Aspektverhältnis in Bezug auf das Via 41-2f und das Aspektverhältnis in Bezug auf das Via 41-3f so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2f des Vias 41-1f so gebildet, dass sie kleiner als die Breite L4f des Vias 41-2f und die Breite L6f des Vias 41-3f ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2f des Vias 41-1f < Breite L4f des Vias 41-2f und die Beziehung Breite L2f des Vias 41-1f < Breite L6f des Vias 41-3f erfüllt sind.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11f mit einer Konfiguration, bei der mehrere Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Siebte Ausführungsform>
  • 11 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11g gemäß einer siebten Ausführungsform darstellt. Teile, die denen der Halbleitervorrichtung 11f in der in 10 dargestellten sechsten Ausführungsform ähneln, sind mit ähnlichen Bezugszeichen gekennzeichnet und eine Beschreibung davon wird weggelassen.
  • Die in 11 dargestellte Halbleitervorrichtung 11g unterscheidet sich darin, dass die Verdrahtung 131 in der Verdrahtungsschicht 121 des Dummy-Chips 123 der in 10 dargestellten Halbleitervorrichtung 11f vorgesehen ist. Darüber hinaus weist die in 11 dargestellte Halbleitervorrichtung 11g eine Konfiguration auf, bei der die in der Verdrahtungsschicht gebildeten Verdrahtungen direkt aneinander gebondet sind, so dass die Chips miteinander verbunden sind, was ähnlich der in 9 dargestellten Halbleitervorrichtung 11e ist.
  • Bei der in 11 dargestellten Halbleitervorrichtung 11g ist die in der Verdrahtungsschicht 121 des Dummy-Chips 123 gebildete Verdrahtung 131 mit der in der Verdrahtungsschicht 61 des Chips 13 gebildeten Verdrahtung 141 verbunden. Die Verdrahtung 141 ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 verbunden.
  • Mit einer solchen Konfiguration kann die Tiefe eines Vias 41-3g verkürzt werden und eine für eine hohe Integration vorteilhafte Konfiguration erhalten werden.
  • Bei der Konfiguration der Vias 41 der in 11 dargestellten Halbleitervorrichtung 11g sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11g sind die Breite L2g, die Breite L4g und die Breite L6g so eingestellt, dass die Beziehung (Tiefe L1g/Breite L2g) = (Tiefe L3g/Breite L4g) = (Tiefe L5g/Breite L6g) erfüllt ist.
  • Bei der in 11 dargestellten Halbleitervorrichtung 11g ist die Beziehung Tiefe L1g eines Vias 41-1g < Tiefe L3g eines Vias 41-2g = Tiefe L5g des Vias 41-3g erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1g, das Aspektverhältnis in Bezug auf das Via 41-2g und das Aspektverhältnis in Bezug auf das Via 41-3g so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2g des Vias 41-1g so gebildet, dass sie kleiner als die Breite L4g des Vias 41-2g und die Breite L6g des Vias 41-3g ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2g des Vias 41-1g < Breite L4g des Vias 41-2g und die Beziehung Breite L2g des Vias 41-1g < Breite L6g des Vias 41-3g erfüllt sind.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11g mit einer Konfiguration, bei der mehrere Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Achte Ausführungsform>
  • 12 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11h gemäß einer achten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 11 dargestellte Halbleitervorrichtung 11h unterscheidet sich von der in 3 dargestellten Halbleitervorrichtung 11c darin, dass der Auskleidungsfilm 43 entfernt ist, und die anderen Punkte sind ähnlich. Bei der in 11 dargestellten Halbleitervorrichtung 11h ist anstelle des Auskleidungsfilms 43 der Isolierfilm 23 um ein Via 41-1h, ein Via 41-2h und ein Via 41-3h herum gebildet.
  • Bei der Halbleitervorrichtung 11h wird ein Film, der dem Auskleidungsfilm 43 um das Via 41-1h, das Via 41-2h und das Via 41-3h entspricht, unter Verwendung des gleichen Materials wie der auf der Seitenfläche und der oberen Fläche des Chips 12 gebildete Isolierfilm 23 gebildet. Mit anderen Worten, der Isolierfilm 23 wird auf der Seitenfläche jedes von dem Via 41-1h, dem Via 41-2h und dem Via 41-3h gebildet.
  • Da kein Auskleidungsfilm 43 vorhanden ist, ist es gemäß der Halbleitervorrichtung 11h möglich, das Auftreten von Zuverlässigkeitsfehlern wie etwa das Auftreten eines Risses im Auskleidungsfilm 43 aufgrund eines Unterschieds bei dem Längenausdehnungskoeffizienten zwischen dem Isolierfilm 23 und dem Auskleidungsfilm 43 zu vermeiden. Zum Zeitpunkt der Herstellung der Halbleitervorrichtung 11h können der Isolierfilm 23 und der Auskleidungsfilm 43 (entsprechende Filme) gleichzeitig gebildet werden, und die Anzahl der Prozesse kann reduziert und der Herstellungsprozess vereinfacht werden.
  • Der als Ersatz für den Auskleidungsfilm 43 verwendete Isolierfilm 23 wird vorzugsweise durch Aufbringen oder Laminieren eines lichtempfindlichen Isolierharzes mit einem Gerüst aus Silicium, Polyimid, Acryl, Epoxidharz oder dergleichen gebildet. Als Isolierfilm 23 kann auch ein anorganischer Film wie SiO2, SiON, SiN oder SiOC verwendet werden.
  • Bei der Konfiguration der Vias 41 der in 12 dargestellten Halbleitervorrichtung 11h sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11h sind die Breite L2h, die Breite L4h und die Breite L6h so eingestellt, dass die Beziehung (Tiefe L1h/Breite L2h) = (Tiefe L3h/Breite L4h) = (Tiefe L5h/Breite L6h) erfüllt ist.
  • Auch bei der in 12 dargestellten Halbleitervorrichtung 11h ist die Beziehung Tiefe L1h des Vias 41-1h < Tiefe L3h des Vias 41-2h = Tiefe L5h des Vias 41-3h erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1h, das Aspektverhältnis in Bezug auf das Via 41-2h und das Aspektverhältnis in Bezug auf das Via 41-3h so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2h des Vias 41-1 so gebildet, dass sie kleiner als die Breite L4h des Vias 41-2h und die Breite L6h des Vias 41-3h ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2h des Vias 41-1h < Breite L4h des Vias 41-2h und die Beziehung Breite L2h des Vias 41-1h < Breite L6h des Vias 41-3h erfüllt sind.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11h mit der Konfiguration, bei der die Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Herstellung der Halbleitervorrichtung 11h>
  • Es wird ein die Herstellung der in 12 dargestellten Halbleitervorrichtung 11h betreffender Prozess unter Bezugnahme auf die 13 und 14 beschrieben.
  • Schritt S41 ist der in Schritt S2 von 4 dargestellte Zustand und ist ein Zustand, in dem der Chip 12, auf dem die Verdrahtungen 31-1 bis 31-3 gebildet sind, auf dem Chip 13, auf dem die Verdrahtungen 62-1 bis 62-3 gebildet sind, gestapelt ist.
  • In Schritt S42 werden ein Loch 151 und ein Loch 152 zum Bilden des Vias 41-1h und des Vias 41-2h zum Beispiel durch Lithografie und Trockenätzen gebildet.
  • In Schritt S43 wird ein lichtempfindliches Epoxidharz aufgebracht, um die Seitenfläche und die obere Fläche des Chips 12, die obere Fläche des Chips 13 und die im Chip 12 gebildeten Löcher 151 und 152 zu füllen. Nach dem Aufbringen wird bei Bedarf eine Planarisierungsbehandlung durch eine Schleifmaschine oder CMP durchgeführt. Das aufgebrachte Epoxidharz wird als Isolierfilm 23 verwendet und wird auch als Isolierfilm 23 anstelle des Auskleidungsfilms 43 verwendet.
  • In Schritt S44 (14) werden durch Lithografie ein Loch 151', ein Loch 152' und ein Loch 153 im lichtempfindlichen Isolierfilm 23 entwickelt, und durch Aushärten wird ein permanenter Film gebildet. Das Loch 151' ist ein Loch, in dem das Via 41-1h gebildet ist, und seine Breite entspricht einer Breite L2h. Das Loch 152' ist ein Loch, in dem das Via 41-2h gebildet ist, und seine Breite entspricht einer Breite L4h. Das Loch 153 ist ein Loch, in dem das Via 41-3h gebildet ist, und seine Breite entspricht einer Breite L6h.
  • In Schritt S45 wird die Verdrahtung bearbeitet. Da das Via 41-1h mit der Verdrahtung 31-1 verbunden ist, wird die Verdrahtungsschicht 21 so bearbeitet, dass die Verdrahtung 31-1 freigelegt wird. Da das Via 41-2h mit der Verdrahtung 62-2 verbunden ist, werden die Verdrahtungsschicht 21 und die Verdrahtungsschicht 61 so bearbeitet, dass die Verdrahtung 62-2 freigelegt wird. Da das Via 41-3h mit der Verdrahtung 62-3 verbunden ist, wird der Isolierfilm 23 so bearbeitet, dass die Verdrahtung 62-3 freigelegt wird.
  • In Schritt S46 werden das Via 41-1h, das Via 41-2h und das Via 41-3h gebildet, und es werden die Umverdrahtungsleitung 42-1, die Umverdrahtungsleitung 42-2 und die Umverdrahtungsleitung 42-3 gebildet. Der Prozess von Schritt S46 kann ähnlich wie Schritt S7 (5) durchgeführt werden.
  • In einem solchen Prozess wird die in 12 dargestellte Halbleitervorrichtung 11h hergestellt. Es sei darauf hingewiesen, dass es sich bei dem hier dargestellten Herstellungsprozess um ein Beispiel handelt und nicht um eine Beschreibung, die eine Einschränkung darstellt. Es ist auch möglich, die Reihenfolge der Schritte entsprechend zu ändern oder die Filmbildung, die Bearbeitung oder dergleichen durch Anwendung eines anderen als des hier beschriebenen Verfahrens durchzuführen.
  • <Neunte Ausführungsform>
  • 15 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11i gemäß einer neunten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Bei der in 15 dargestellten Halbleitervorrichtung 11i unterscheidet sich die Form eines Chips 12h von der des Chips 12 der in 3 dargestellten Halbleitervorrichtung 11c, und die anderen Punkte sind ähnlich. In einem Chip 12i der in 15 dargestellten Halbleitervorrichtung 11i sind die Verdrahtungsschicht 21i und ein Halbleitersubstrat 22i unterschiedlich groß. In einem Fall, in dem die Breite der Verdrahtungsschicht 21i der Breite L21 entspricht und die Breite des Halbleitersubstrats 22i der Breite L22 entspricht, ergibt sich die Beziehung Breite L21 > Breite L22.
  • Es besteht eine Differenz zwischen der Fläche der Verdrahtungsschicht 21i und der Fläche des Halbleitersubstrats 22i, und das Via 41 wird in einem Bereich der Differenz gebildet. Ein Via 41-1i ist in einem Gebiet der Verdrahtungsschicht 21i, an das das Halbleitersubstrat 22i nicht gebondet ist, mit der Verdrahtung 31-1 der Verdrahtungsschicht 21i verbunden. Das Via 41-2i ist in einem Gebiet der Verdrahtungsschicht 21i, an das das Halbleitersubstrat 22i nicht gebondet ist, mit der Verdrahtung 31-2 und der Verdrahtung 31-3 der Verdrahtungsschicht 21i verbunden.
  • Durch Verwendung einer Konfiguration, bei der das Via 41-1i und ein Via 41-2i mit der Verdrahtung 31 in der Verdrahtungsschicht 21i verbunden werden, ohne ein Durchgangsloch im Halbleitersubstrat 22i bereitzustellen, kann der Prozess der Bildung des Durchgangslochs entfallen, und der Prozess kann vereinfacht werden. Das Halbleitersubstrat 22i kann leicht kleiner gemacht werden als die Verdrahtungsschicht 21i, zum Beispiel durch isotropes Nassätzen des Halbleitersubstrats 22i nach dem Bonden des Chips 12 und des Chips 13 oder dergleichen.
  • Die Halbleitervorrichtung 11i kann eine Konfiguration haben, bei der der Auskleidungsfilm 43 entfernt ist. Daher kann der Prozess zur Bildung des Auskleidungsfilms 43 reduziert werden, und die Anzahl der Herstellungsprozesse kann reduziert werden.
  • Bei der Konfiguration der Vias 41 der in 15 dargestellten Halbleitervorrichtung 11i sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11i sind die Breite L2i, die Breite L4i und die Breite L6i so eingestellt, dass die Beziehung (Tiefe L1i/Breite L2i) = (Tiefe L3i/Breite L4i) = (Tiefe L5i/Breite L6i) erfüllt ist.
  • Auch bei der in 15 dargestellten Halbleitervorrichtung 11i ist die Beziehung Tiefe L1i des Vias 41-1i < Tiefe L3i des Vias 41-2i = Tiefe L5i des Vias 41-3i erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1i, das Aspektverhältnis in Bezug auf das Via 41-2i und das Aspektverhältnis in Bezug auf das Via 41-3i so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L2i des Vias 41-1 so gebildet, dass sie kleiner als die Breite L4i des Vias 41-2i und die Breite L6i des Vias 41-3i ist. Das heißt, die Breiten der Vias 41 sind so angepasst, dass die Beziehung Breite L2i des Vias 41-1i < Breite L4i des Vias 41-2i und die Beziehung Breite L2i des Vias 41-1i < Breite L6i des Vias 41-3i erfüllt sind.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11i mit der Konfiguration, bei der die Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Durch die Bildung des Vias 41 an einer Position, an der das Halbleitersubstrat nicht bearbeitet werden muss, kann die Anzahl der Herstellungsprozesse reduziert werden. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <10. Ausführungsform>
  • 16 ist ein Diagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung 11j gemäß einer zehnten Ausführungsform darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 16 dargestellte Halbleitervorrichtung 11j unterscheidet sich von der in 3 dargestellten Halbleitervorrichtung 11c in der Art des Bondens des Chips 12j und des Chips 13, und die anderen Punkte sind ähnlich. In der in 16 dargestellten Halbleitervorrichtung 11j befindet sich eine Verdrahtungsschicht 21j eines Chips 12j auf der Oberflächenseite der Halbleitervorrichtung 11j und ein Halbleitersubstrat 22j des Chips 12j und die Verdrahtungsschicht 61 des Chips 13 sind gebondet.
  • Durch die Verwendung einer Konfiguration, bei der das Halbleitersubstrat 22j des Chips 12j und die Verdrahtungsschicht 61 des Chips 13 gebondet sind, ist es nicht notwendig, ein Durchgangsloch zum Bilden des Vias 41 im Halbleitersubstrat 22j des Chips 12j auszubilden und somit ist es möglich, den Prozess der Bildung des Durchgangslochs im Halbleitersubstrat 22j zu reduzieren. Da es nicht notwendig ist, ein Durchgangsloch im Halbleitersubstrat 22j vorzusehen, ist es auch möglich, eine Konfiguration zu verwenden, bei der ein Halbleiterelement auf der gesamten Oberfläche des Halbleitersubstrats 22j angeordnet ist.
  • Ein Via 41-1j und ein Via 41-2j, die mit der Verdrahtung 31 im Chip 12j verbunden sind, können kürzer (flacher) als zum Beispiel das Via 41-1c und das Via 41-2c der in 3 dargestellten Halbleitervorrichtung 11c gebildet werden. Da die Tiefe des Vias 41 geringer wird, kann auch der Durchmesser des Vias 41 verringert werden.
  • Das Aspektverhältnis des Vias 41 ist (Tiefe/Breite), und selbst in einem Fall, in dem das Aspektverhältnis konstant gehalten wird, kann der Durchmesser des Vias 41 auch durch Reduzieren der Tiefe des Vias 41 verringert werden. Da die Breite (Durchmesser) des Vias 41 miniaturisiert werden kann, ist es auch möglich, viele externe Anschlussverbindungen (Vias 41) im Chip 12j zu bilden.
  • Die Halbleitervorrichtung 11j kann eine Konfiguration haben, bei der der Auskleidungsfilm 43 entfernt ist. Daher kann der Prozess zur Bildung des Auskleidungsfilms 43 reduziert werden, und die Anzahl der Herstellungsprozesse kann reduziert werden.
  • Bei der Konfiguration der Vias 41 der in 16 dargestellten Halbleitervorrichtung 11j sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Auch bei der Halbleitervorrichtung 11j sind die Breite L2j, die Breite L4j und die Breite L6j so eingestellt, dass die Beziehung (Tiefe L1j/Breite L2j) = (Tiefe L3j/Breite L4j) = (Tiefe L5j/Breite L6j) erfüllt ist.
  • Bei der in 16 dargestellten Halbleitervorrichtung 11j ist die Beziehung Tiefe L1j des Vias 41-1j = Tiefe L3j des Vias 41-2j < Tiefe L5j eines Vias 41-3j erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1j, das Aspektverhältnis in Bezug auf das Via 41-2j und das Aspektverhältnis in Bezug auf das Via 41-3j so eingestellt sind, dass sie im Wesentlichen gleich sind, sind die Breite L2j des Vias 41-1 und die Breite L4j des Vias 41-2j gleich, und die Breite L6j des Vias 41-3j ist so gebildet, dass sie größer als die Breite L2j und die Breite L4j ist. Das heißt, die Breiten der Vias 41 werden so eingestellt, dass die Beziehung Breite L2j des Vias 41-1j = Breite L4j des Vias 41-2j < Breite L6j des Vias 41-3j erfüllt ist.
  • Wie oben beschrieben, kann auch bei der Halbleitervorrichtung 11j mit der Konfiguration, bei der die Chips gestapelt sind, durch Einstellen der Breite (Durchmesser) jedes Vias 41 derart, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich werden, das mit der unteren Verdrahtung (Verdrahtungsschicht) verbundene Via, das einen größeren Bearbeitungsaufwand hat, einen größeren Durchmesser aufweisen, und die Herstellung wird einfach. Die Anzahl der Herstellungsprozesse kann reduziert werden, indem eine Konfiguration verwendet wird, bei der sich die mit dem Via 41 verbundene Verdrahtungsschicht an einer Position befindet, an der das Halbleitersubstrat nicht bearbeitet werden muss. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <11. Ausführungsform>
  • 17 ist eine Ansicht, die ein Querschnittskonfigurationsbeispiel einer Halbleitervorrichtung 11k gemäß einer elften Ausführungsform darstellt, und 18 ist eine Ansicht, die ein planares Konfigurationsbeispiel darstellt. Teile, die jenen der Halbleitervorrichtung 11c in der in 3 dargestellten dritten Ausführungsform ähneln, sind mit ähnlichen Bezugszahlen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 17 dargestellte Halbleitervorrichtung 11k hat eine Konfiguration, bei der der Chip 12 auf dem Chip 13 auf der linken Seite in der Zeichnung gestapelt ist, ein Chip 203 auf der rechten Seite in der Zeichnung gebildet ist und ein Via 41-2k zwischen dem Chip 13 und dem Chip 203 gebildet ist.
  • Der Chip 13 beinhaltet die Verdrahtungsschicht 61 und das Halbleitersubstrat 71, und die Verdrahtungen 62-1 bis 62-4 sind in der Verdrahtungsschicht 61 gebildet. Der Chip 12 beinhaltet die Verdrahtungsschicht 21 und das Halbleitersubstrat 22, und die Verdrahtung 31-1 und die Verdrahtung 31-2 sind in der Verdrahtungsschicht 21 gebildet. Der Chip 203 beinhaltet eine Verdrahtungsschicht 201 und ein Halbleitersubstrat 202, und die Verdrahtung 211 ist in der Verdrahtungsschicht 201 gebildet.
  • Durch Bonden der Verdrahtungsschicht 21 des Chips 12 und der Verdrahtungsschicht 61 des Chips 13 wird der Chip 12 auf dem Chip 13 gestapelt. Durch Bonden der Verdrahtungsschicht 201 des Chips 203 und der Verdrahtungsschicht 61 des Chips 13 wird der Chip 203 auf dem Chip 13 gestapelt.
  • Es ist ein Via 41-1k, das mit der Verdrahtung 31-1 in der Verdrahtungsschicht 21 des Chips 12 verbunden ist, gebildet, und die Tiefe des Vias 41-1k ist eine Tiefe L1k, und die Breite ist eine Breite L2k. Es ist ein Via 41-3k, das mit der Verdrahtung 211 in der Verdrahtungsschicht 201 des Chips 203 verbunden ist, gebildet, und die Tiefe des Vias 41-1k ist eine Tiefe L5k, und die Breite ist eine Breite L6k.
  • Ein Isolierfilm 23 ist auf einer Seitenfläche (mit Ausnahme einer Seitenfläche auf der Seite des Chips 203) und einer oberen Fläche des Chips 12 gebildet. Auf ähnliche Weise ist ein Isolierfilm 23 auf einer Seitenfläche (mit Ausnahme einer Seitenfläche auf der Seite des Chips 13) und einer oberen Fläche des Chips 203 gebildet.
  • Das Via 41-2k ist zwischen dem Chip 12 und dem Chip 203 gebildet. Das Via 41-2k ist mit einer Breite (Durchmesser), die größer als der Abstand zwischen den Chips in einem oberen Teil des Chips 12 und dem Chip 203 ist, gebildet und ist mit einer Breite (Durchmesser), die kleiner als der Abstand zwischen den Chips in einem unteren Teil des Chips 12 und dem Chip 203 ist, gebildet.
  • Das Via 41-2k ist mit der Verdrahtung 62-3 in der Verdrahtungsschicht 61 des Chips 13 verbunden. Die Tiefe des Vias 41-2k ist eine Tiefe L3k, die einem Abstand von der Bondfläche zwischen dem Via 41-2k und der Umverdrahtungsleitung 42-2 bis zur Verdrahtung 62-3 entspricht. Die Breite des Vias 41-2k ist eine Breite L4k und entspricht dem Öffnungsdurchmesser des Vias 41-2k in der Bondfläche.
  • Der Auskleidungsfilm 43 wird zwischen dem Via 41-2k und dem Chip 12 und zwischen dem Via 41-2k und dem Chip 203 gebildet, um sich in einem elektrisch isolierten Zustand zu befinden.
  • Unter Bezugnahme auf die Draufsicht von 18 sind der Chip 12 und der Chip 203 auf dem Chip 13 gestapelt, und zwischen dem Chip 12 und dem Chip 203 sind Vias 41-2k-1 bis 41-2k-3 gebildet. Zwischen dem Chip 12 und dem Chip 203 können mehrere Vias 41-2k gebildet sein, und die Anzahl der Vias kann beliebig sein.
  • Jedes der Vias 41-2k-1 bis 41-2k-3 ist mit einer Breite L2k gebildet, und die Breite L2k ist ein Abstand, der größer als der Abstand zwischen dem Chip 12 und dem Chip 203 ist.
  • Mit einer solchen Struktur ist es möglich, Vias zwischen Chips hochgradig zu integrieren.
  • Bei der Konfiguration der Vias 41 der in 17 dargestellten Halbleitervorrichtung 11k sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Die Aspektverhältnisse einschließlich der zwischen den Chips gebildeten Vias 41 sind so konfiguriert, dass sie gleich sind.
  • Auch bei der Halbleitervorrichtung 11k sind die Breite L2k, die Breite L4k und die Breite L6k so eingestellt, dass die Beziehung (Tiefe L1k/Breite L2k) = (Tiefe L3k/Breite L4k) = (Tiefe L5k/Breite L6k) erfüllt ist.
  • Bei der in 17 dargestellten Halbleitervorrichtung 11k ist die Beziehung Tiefe L1k des Vias 41-1k = Tiefe L5k des Vias 41-3k < Tiefe L3k des Vias 41-2k erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1k, das Aspektverhältnis in Bezug auf das Via 41-2k und das Aspektverhältnis in Bezug auf das Via 41-3k so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L4k des Vias 41-2k so gebildet, dass sie größer als die Breite L2k des Vias 41-1k und die Breite L6k des Vias 41-3k ist. Das heißt, die Breiten der Vias 41 sind so eingestellt, dass die Beziehung Breite L2k des Vias 41-1k < Breite L4k des Vias 41-2k und die Beziehung Breite L6k des Vias 41-3k < Breite L4k des Vias 41-2k erfüllt sind.
  • Wie oben beschrieben, ist auch bei der Halbleitervorrichtung 11k mit einer Konfiguration, bei der mehrere Chips auf einem Chip gestapelt sind, die Breite (Durchmesser) jedes Vias 41 so eingestellt, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich sind, einschließlich der zwischen den Chips gebildeten Vias 41, wodurch der Durchmesser des mit der unteren Verdrahtung (Verdrahtungsschicht) verbundenen Vias, das einen größeren Bearbeitungsaufwand hat, größer ausgebildet werden kann und die Herstellung einfacher wird. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <Herstellung der Halbleitervorrichtung 11k>
  • Es wird ein die Herstellung der in 17 dargestellten Halbleitervorrichtung 11k betreffender Prozess unter Bezugnahme auf die 19 und 20 beschrieben.
  • In Schritt S61 werden der Chip 12 und der Chip 203 auf den Chip 13 gebondet und der Chip 12 und der Chip 203 werden in den Isolierfilm 23 eingeschlossen. Der Abstand zwischen dem Chip 12 und dem Chip 203 beträgt zum Beispiel etwa 2 bis 10 µm.
  • In Schritt S62 werden das Halbleitersubstrat 22 an Teilen, an denen das Via 41-1k und das Via 41-3k gebildet werden, der Isolierfilm 23 auf dem Halbleitersubstrat 202 und der Isolierfilm 23 zwischen dem Chip 12 und dem Chip 203, wo das Via 41-2k gebildet wird, zum Beispiel durch Lithografie und Trockenätzen bearbeitet.
  • Die Breite des Teils, in dem das Via 41-1k gebildet wird, ist durch den Isolierfilm 23 größer als die Breite L2k. Ebenso ist die Breite des Teils, in dem das Via 41-2k gebildet wird, durch den Isolierfilm 23 größer als die Breite L4k.
  • Beim Trockenätzen in Schritt S62 kann der Isolierfilm 23 mit einem hohen Selektivitätsverhältnis in Bezug auf das Halbleitersubstrat 22 (203) bearbeitet werden, indem ein Gas, wie zum Beispiel C4F8 oder C4F6, wenn der Isolierfilm 23 SiO2 ist, CHF3 oder CH2F2, wenn der Isolierfilm SiN ist, oder O2, wenn der Isolierfilm ein organisches Harz ist, verwendet wird.
  • In Schritt S63 werden das Halbleitersubstrat 22 und das Halbleitersubstrat 202, die das Via 41-1k und das Via 41-3k bilden, zum Beispiel durch Lithografie und Trockenätzen bearbeitet.
  • Im Schritt S64 (20) wird der Auskleidungsfilm 43, zum Beispiel ein aus SiO2 gebildeter Film, zum Beispiel durch PE-CVD gebildet. Die Filmbildungsabdeckung wird so eingestellt, dass sie am Oberflächenteil dick und am unteren Teil dünn ist. In einem Beispiel wird der Film so gebildet, dass die minimale Filmdicke der Seitenflächenteile der Halbleitersubstrate 22 und 202 50 nm oder mehr beträgt.
  • In Schritt S65 wird die gesamte Oberfläche durch Trockenätzen bearbeitet, um die Verdrahtung jedes Vias 41 freizulegen. Zu diesem Zeitpunkt werden die Filmdicke und die Abdeckung des PE-CVD so eingestellt, dass der Auskleidungsfilm 43 des Vias 41-2k gegenüber dem Halbleitersubstrat 22 und dem Halbleitersubstrat 202 nicht verschwindet.
  • In Schritt S66 werden das Via 41-1k, das Via 41-2k sowie das Via 41-3k gebildet, und es werden die Umverdrahtungsleitung 42-1, die Umverdrahtungsleitung 42-2 sowie die Umverdrahtungsleitung 42-3 gebildet. Der Prozess von Schritt S66 kann ähnlich wie Schritt S7 (5) durchgeführt werden.
  • In einem solchen Prozess wird die in 18 dargestellte Halbleitervorrichtung 11k hergestellt. Es sei darauf hingewiesen, dass es sich bei dem hier dargestellten Herstellungsprozess um ein Beispiel handelt und nicht um eine Beschreibung, die eine Einschränkung darstellt. Es ist auch möglich, die Reihenfolge der Schritte entsprechend zu ändern oder die Filmbildung, die Bearbeitung oder dergleichen durch Anwendung eines anderen als des hier beschriebenen Verfahrens durchzuführen.
  • <12. Ausführungsform>
  • 21 ist eine Ansicht, die ein Querschnittskonfigurationsbeispiel einer Halbleitervorrichtung 11m gemäß einer zwölften Ausführungsform darstellt, und 22 ist eine Ansicht, die ein planares Konfigurationsbeispiel darstellt. Ähnliche Teile wie jene der in den 17 und 18 dargestellten Halbleitervorrichtung der elften Ausführungsform sind mit ähnlichen Bezugszeichen gekennzeichnet, und eine Beschreibung davon wird weggelassen.
  • Die in 21 dargestellte Halbleitervorrichtung 11m unterscheidet sich von der in 17 dargestellten Halbleitervorrichtung 11k in der Form eines Vias 41-2m, das zwischen dem Chip 12 und dem Chip 203 vorgesehen ist, und die anderen Punkte sind ähnlich. Das Via 41-2m der in 21 dargestellten Halbleitervorrichtung 11m ist ein Via, das den Chip 12, den Chip 13 und den Chip 203 verbindet.
  • Die Verdrahtung 31-2 ist in der Verdrahtungsschicht 21 des Chips 12 vorgesehen, und die Verdrahtung 31-2 ist mit dem Via 41-2m verbunden. Die Verdrahtung 212 ist in der Verdrahtungsschicht 201 des Chips 203 vorgesehen, und die Verdrahtung 212 ist mit dem Via 41-2m verbunden. Die Verdrahtung 62-3 ist in der Verdrahtungsschicht 61 des Chips 13 vorgesehen, und die Verdrahtung 62-3 ist mit dem Via 41-2m verbunden.
  • Durch die Bereitstellung eines solchen Vias 41-2m kann die Signalübertragungsentfernung zwischen den Chips verkürzt und die Anzahl der Vias 41 reduziert werden. Wie in 22 dargestellt, können mehrere Vias 41-2m zwischen dem Chip 12 und dem Chip 203 gebildet sein, und die Anzahl der Vias kann beliebig sein.
  • Jedes der Vias 41-2m-1 bis 41-2m-3 ist mit einer Breite L2m gebildet, und die Breite L2m entspricht im Wesentlichen dem Abstand zwischen dem Chip 12 und dem Chip 203.
  • Bei der Konfiguration der Vias 41 der in 21 dargestellten Halbleitervorrichtung 11m sind die Aspektverhältnisse der Vias 41 ähnlich wie bei den Vias 41 der in 3 dargestellten Halbleitervorrichtung 11c gleich. Die Aspektverhältnisse, einschließlich der zwischen den Chips gebildeten Vias 41, sind so konfiguriert, dass sie gleich sind. Auch bei der Halbleitervorrichtung 11m sind die Breite L2m, die Breite L4m und die Breite L6m so eingestellt, dass die Beziehung (Tiefe L1m/Breite L2m) = (Tiefe L3m/Breite L4m) = (Tiefe L5m/Breite L6m) erfüllt ist.
  • Auch bei der in 21 dargestellten Halbleitervorrichtung 11m ist die Beziehung Tiefe L1m eines Vias 41-1m = Tiefe L5m eines Vias 41-3m < Tiefe L3m des Vias 41-2m erfüllt. Da das Aspektverhältnis in Bezug auf das Via 41-1m, das Aspektverhältnis in Bezug auf das Via 41-2m und das Aspektverhältnis in Bezug auf das Via 41-3m so eingestellt sind, dass sie im Wesentlichen gleich sind, ist daher die Breite L4m des Vias 41-2m so gebildet, dass sie größer als die Breite L2m des Vias 41-1m und die Breite L6m des Vias 41-3m ist. Das heißt, die Breiten der Vias 41 sind so eingestellt, dass die Beziehung Breite L2m des Vias 41-1m < Breite L4m des Vias 41-2m und die Beziehung Breite L6m des Vias 41-3m < Breite L4m des Vias 41-2m erfüllt sind.
  • Wie oben beschrieben, ist auch bei der Halbleitervorrichtung 11m mit einer Konfiguration, bei der mehrere Chips auf einem Chip gestapelt sind, die Breite (Durchmesser) jedes Vias 41 so eingestellt, dass die Aspektverhältnisse der Vias 41 im Wesentlichen gleich sind, einschließlich der zwischen den Chips gebildeten Vias 41, wodurch der Durchmesser des mit der unteren Verdrahtung (Verdrahtungsschicht) verbundenen Vias, das einen größeren Bearbeitungsaufwand hat, größer ausgebildet werden kann und die Herstellung einfacher wird. Daher können die Integration der Vias 41, die Kostenreduzierung und die Ausbeute verbessert werden.
  • <13. Ausführungsform>
  • Als dreizehnte Ausführungsform wird ein Fall beschrieben, in dem eine beliebige der Halbleitervorrichtungen 11 der ersten bis zwölften Ausführungsform auf ein Bildgebungselement angewandt wird. 23 ist ein Diagramm, das ein Konfigurationsbeispiel in einem Fall darstellt, in dem die Halbleitervorrichtung 11c gemäß der dritten Ausführungsform auf ein Bildgebungselement angewandt wird.
  • Der in einem Bildgebungselement 300 enthaltene Chip 13 wird als rückwärtig beleuchtetes Festkörperbildgebungselement verwendet. Auf dem Halbleitersubstrat 71 des Chips 13 ist eine Fotodiode (PD) gebildet, und auf der Seite der Lichteinfallsfläche ist eine On-Chip-Linse 301 gebildet. Auf mindestens einem Teil der Oberfläche des Halbleitersubstrats 22 auf der Seite, auf der die On-Chip-Linse 301 gebildet ist, ist Klebstoff 302 aufgetragen, und ein transparentes Substrat 303 ist gestapelt.
  • Der Chip 12 ist als Festkörperbildgebungselement auf dem Chip 13 gestapelt. Der Chip 12 kann ein Chip sein, auf dem eine Verarbeitungsschaltung zum Verarbeiten eines von einem Festkörperbildgebungselement erhaltenen Signals und ein Speicher gebildet sind.
  • Auf der an das Via 41-1c gebondeten Umverdrahtungsleitung 42-1 ist ein Höcker 311-1 gebildet, auf der an das Via 41-2c gebondeten Umverdrahtungsleitung 42-2 ist ein Höcker 311-2 gebildet, und auf der an das Via 41-3c gebondeten Umverdrahtungsleitung 42-3 ist Höcker 311-3 gebildet. Wie unter Bezugnahme auf 24 beschrieben, wird der Höcker 311 zur Verbindung mit einem anderen Chip verwendet, wenn ein anderer Chip oder dergleichen gestapelt wird.
  • Im Bildgebungselement 300 wird durch das Via 41 eine äußere Anschlussverdrahtung gebildet. Mit einer solchen Struktur ist es möglich, ein Gehäuse in Chipgröße herzustellen, selbst wenn ein weiterer Chip auf dem Festkörperbildgebungselement gestapelt ist, und es ist möglich, eine Struktur zu erhalten, die für die Miniaturisierung des Gehäuses und eine hohe Leistung des Festkörperbildgebungselements vorteilhaft ist.
  • <14. Ausführungsform>
  • Als vierzehnte Ausführungsform wird eine Konfiguration beschrieben, bei der auf dem Bildgebungselement 300 in der dreizehnten Ausführungsform weiter ein Chip gestapelt ist.
  • Ein in 24 dargestelltes Bildgebungselement 350 weist eine Konfiguration auf, bei der auf der Halbleitervorrichtung 11c weiter ein Chip 403 gestapelt ist. Der Chip 403 weist eine Konfiguration auf, bei der eine Verdrahtungsschicht 401 und ein Halbleitersubstrat 402 gestapelt sind. In der Verdrahtungsschicht 401 sind Höcker 411-1 bis 411-3 und Verdrahtungen 412-1 bis 412-3 gebildet.
  • Die auf dem Chip 403 gebildeten Höcker 411-1 bis 411-3 werden an die auf der Halbleitervorrichtung 11c gebildeten Höckern 311-1 bis 311-3 gebondet. Ein Teil, an dem die Höcker 411-1 bis 411-3 und die Höcker 311-1 bis 311-3 gebondet sind, ist mit einem Unterfüllungsmaterial 471 gefüllt und geschützt.
  • Die Seitenfläche und die obere Fläche des Chips 403 sind so konfiguriert, dass ein Formmaterial 472 angeordnet und geschützt ist. Das Unterfüllmaterial 471 und das Formmaterial 472 können dem Bildgebungselement 350 eine verbesserte mechanische Festigkeit verleihen.
  • Das in 24 dargestellte Bildgebungselement 350 ist ein Beispiel, bei dem zusätzlich zu dem Via 41 eine äußere Anschlussverdrahtung konfiguriert ist. Bei dem in 24 dargestellten Bildgebungselement 350 sind in einem Chip 13 als Festkörperbildgebungselement ein Pad 451-1 und ein Pad 451-2, die mit einer äußeren Anschlussverdrahtung wie Drahtbonden oder Höcker verbunden sind, auf der Lichteinfallsoberflächenseite des Halbleitersubstrats 71 gebildet. 24 zeigt eine Konfiguration, bei der die Verbindung nach außen durch Drahtbonden erfolgt. Ein Draht 452-1 und ein Draht 452-2 sind mit dem Pad 451-1 und dem Pad 451-2 verbunden.
  • Die in 24 dargestellte Konfiguration des Bildgebungselements 350 ist auch eine Konfiguration, die zur weiteren Integration von Halbleiterelementen geeignet ist.
  • Die oben beschriebenen ersten bis vierzehnten Ausführungsformen können in geeigneter Kombination implementiert werden.
  • <Konfiguration der elektronischen Vorrichtung>
  • Das in 23 dargestellte Bildgebungselement 300 und das in 24 dargestellte Bildgebungselement 350 können zum Beispiel auf verschiedene elektronische Vorrichtungen wie beispielsweise auf eine Bildgebungsvorrichtung wie eine digitale Fotokamera oder eine digitale Videokamera, ein Mobiltelefon mit Bildgebungsfunktion oder eine andere Vorrichtung, die über eine Bildgebungsfunktion verfügt, angewandt werden.
  • 25 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung als elektronische Vorrichtung darstellt. Eine in 25 dargestellte Bildgebungsvorrichtung 1001 beinhaltet ein optisches System 1002, eine Verschlussvorrichtung 1003, ein Bildgebungselement 1004, eine Ansteuerungsschaltung 1005, eine Signalverarbeitungsschaltung 1006, einen Monitor 1007 und einen Speicher 1008 und kann ein Standbild oder ein Bewegtbild aufnehmen.
  • Das optische System 1002 verfügt über eine oder mehrere Linsen und leitet Licht (einfallendes Licht) von einem Objekt zum Bildgebungselement 1004 und bildet ein Bild auf einer Lichtempfangsfläche des Bildgebungselements 1004.
  • Die Verschlussvorrichtung 1003 ist zwischen dem optischen System 1002 und dem Bildgebungselement 1004 angeordnet und steuert eine Lichtbestrahlungsperiode und eine Abschattungsperiode in Bezug auf das Bildgebungselement 1004 gemäß der Steuerung der Ansteuerschaltung 1005.
  • Das Bildgebungselement 1004 beinhaltet ein Gehäuse, das das oben beschriebene Bildgebungselement enthält. Das Bildgebungselement 1004 sammelt für einen bestimmten Zeitraum Signalladungen entsprechend dem Licht, das über das optische System 1002 und die Verschlussvorrichtung 1003 als Bild auf der Lichtempfangsfläche erzeugt wird. Die in der Bildgebungsvorrichtung 1004 akkumulierten elektrischen Signalladungen werden gemäß einem Ansteuerungssignal (einem Zeitsteuerungssignal), das von der Ansteuerungsschaltung 1005 zugeführt wird, übertragen.
  • Die Ansteuerungsschaltung 1005 gibt ein Ansteuerungssignal zum Steuern eines Übertragungsvorgangs des Bildgebungselements 1004 und eines Verschlussvorgangs der Verschlussvorrichtung 1003 aus, um das Bildgebungselement 1004 und die Verschlussvorrichtung 1003 anzusteuern.
  • Die Signalverarbeitungsschaltung 1006 führt verschiedene Arten der Signalverarbeitung an den vom Bildgebungselement 1004 ausgegebenen Signalladungen durch. Das durch die Signalverarbeitung durch die Signalverarbeitungsschaltung 1006 erhaltene Bild (Bilddaten) wird dem Monitor 1007 zur Anzeige zugeführt oder dem Speicher 1008 zur Speicherung (Aufzeichnung) zugeführt.
  • Auch in der wie oben beschrieben konfigurierten Bildgebungsvorrichtung 1001 kann das Bildgebungselement 300 oder das Bildgebungselement 350, das eine beliebige der oben beschriebenen Halbleitervorrichtungen 11a bis k beinhaltet, auf das optische System 1002 und das Bildgebungselement 1004 angewandt werden.
  • <Anwendungsbeispiel für ein endoskopisches Operationssystem>
  • Die Technologie gemäß der vorliegenden Offenbarung (vorliegende Technologie) kann auf verschiedene Produkte angewandt werden. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung auf ein endoskopisches Operationssystem angewandt werden.
  • 26 ist eine Ansicht, die ein Beispiel für eine schematische Konfiguration eines endoskopischen Operationssystems darstellt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung (vorliegende Technologie) angewandt werden kann.
  • In 26 ist ein Zustand dargestellt, in dem ein Chirurg (Arzt) 11131 ein endoskopisches Operationssystem 11000 verwendet, um eine Operation für einen Patienten 11132 auf einem Patientenbett 11133 durchzuführen. Wie gezeigt wird, beinhaltet das endoskopische Operationssystem 11000 ein Endoskop 11100, andere chirurgische Werkzeuge 11110, wie etwa einen Pneumoperitoneumschlauch 11111 und eine Energievorrichtung 1112, eine Stützarmeinrichtung 11120, die das Endoskop 11100 darauf stützt, und einen Wagen 11200, auf dem verschiedene Einrichtungen zur endoskopischen Chirurgie montiert sind.
  • Das Endoskop 11100 beinhaltet einen Objektivtubus 11101 mit einem Gebiet einer vorbestimmten Länge von einem distalen Ende davon entfernt, das in eine Körperhöhle des Patienten 11132 einzuführen ist, und einen Kamerakopf 11102, der mit einem proximalen Ende des Objektivtubus 11101 verbunden ist. In dem gezeigten Beispiel ist das Endoskop 11100 dargestellt, das ein starres Endoskop mit dem Objektivtubus 11101 des harten Typs beinhaltet. Das Endoskop 11100 kann jedoch andernfalls als ein flexibles Endoskop mit dem Objektivtubus 11101 des flexiblen Typs enthalten sein.
  • Der Objektivtubus 11101 weist an einem distalen Ende davon eine Öffnung auf, in die eine Objektivlinse eingesetzt ist. Eine Lichtquelleneinrichtung 11203 ist so mit dem Endoskop 11100 verbunden, dass durch die Lichtquelleneinrichtung 11203 erzeugtes Licht durch einen Lichtleiter, der sich im Inneren des Objektivtubus 11101 erstreckt, in ein distales Ende des Objektivtubus 11101 eingeleitet wird und durch die Objektivlinse zu einem Beobachtungsziel in einer Körperhöhle des Patienten 11132 hin abgestrahlt wird. Es ist anzumerken, dass das Endoskop 11100 ein Vorwärtsblick-Endoskop sein kann oder ein Schrägblick-Endoskop oder ein Seitenblick-Endoskop sein kann.
  • Ein optisches System und ein Bildaufnahmeelement sind innerhalb des Kamerakopfs 11102 so bereitgestellt, dass reflektiertes Licht (Beobachtungslicht) von dem Beobachtungsziel durch das optische System auf das Bildaufnahmeelement konzentriert wird. Das Beobachtungslicht wird durch das Bildaufnahmeelement fotoelektrisch umgewandelt, um ein elektrisches Signal zu erzeugen, das dem Beobachtungslicht entspricht, nämlich ein Bildsignal, das einem Beobachtungsbild entspricht. Das Bildsignal wird als RAW-Daten zu einer CCU 11201 übertragen.
  • Die CCU 11201 beinhaltet eine zentrale Verarbeitungseinheit (CPU), eine Grafikverarbeitungseinheit (GPU) oder dergleichen und steuert integral einen Betrieb des Endoskops 11100 und einer Anzeigeeinrichtung 11202. Ferner empfängt die CCU 11201 ein Bildsignal von dem Kamerakopf 11102 und führt für das Bildsignal verschiedene Bildprozesse zur Anzeige eines Bilds basierend auf dem Bildsignal durch, wie zum Beispiel einen Entwicklungsprozess (Demosaik-Prozess).
  • Die Anzeigeeinrichtung 11202 zeigt ein Bild basierend auf einem Bildsignal, für das die Bildprozesse durch die CCU 11201 unter der Steuerung der CCU 11201 durchgeführt worden sind, darauf an.
  • Die Lichtquelleneinrichtung 11203 beinhaltet eine Lichtquelle, wie zum Beispiel eine Leuchtdiode (LED - light emitting diode), und liefert Bestrahlungslicht bei Abbildung eines Operationsgebiets zu dem Endoskop 11100.
  • Eine Eingabeeinrichtung 11204 ist eine Eingabeschnittstelle für das endoskopische Operationssystem 11000. Ein Benutzer kann die Eingabe verschiedener Arten von Informationen oder Anweisungen in das endoskopische Operationssystem 11000 durch die Eingabeeinrichtung 11204 durchführen. Zum Beispiel würde der Benutzer eine Anweisung oder dergleichen eingeben, um einen Bildaufnahmezustand (Art des Bestrahlungslichts, Vergrößerung, Brennweite oder dergleichen) durch das Endoskop 11100 zu ändern.
  • Eine Behandlungswerkzeugsteuereinrichtung 11205 steuert den Antrieb der Energievorrichtung 1112 zur Kauterisation oder Inzision eines Gewebes, Versiegelung eines Blutgefäßes oder dergleichen. Eine Pneumoperitoneumeinrichtung 11206 leitet Gas durch den Pneumoperitoneumschlauch 11111 in eine Körperhöhle des Patienten 11132, um die Körperhöhle aufzublasen und so das Sichtfeld des Endoskops 11100 sowie den Arbeitsraum für den Chirurgen sicherzustellen. Ein Aufzeichnungsgerät 11207 ist eine Einrichtung, die zum Aufzeichnen verschiedener Arten von Informationen bezüglich der Operation in der Lage ist. Ein Drucker 11208 ist eine Einrichtung, die zum Drucken verschiedener Arten von Informationen bezüglich der Operation in verschiedenen Formen, wie etwa eines Texts, eines Bilds oder eines Schaubilds, in der Lage ist.
  • Es wird darauf hingewiesen, dass die Lichtquelleneinrichtung 11203, die Bestrahlungslicht, wenn ein Operationsgebiet bildlich zu erfassen ist, an das Endoskop 11100 liefert, eine Weißlichtquelle beinhalten kann, die zum Beispiel eine LED, eine Laserlichtquelle oder eine Kombination daraus beinhaltet. Wenn eine Weißlichtquelle eine Kombination aus roten, grünen und blauen (RGB) Laserlichtquellen beinhaltet, kann eine Einstellung des Weißabgleichs eines aufgenommenen Bilds durch die Lichtquelleneinrichtung 11203 durchgeführt werden, da die Ausgabeintensität und das Ausgabetiming mit einem hohen Genauigkeitsgrad für jede Farbe (jede Wellenlänge) gesteuert werden kann. Ferner können in diesem Fall, falls Laserstrahlen von den jeweiligen RGB-Laserlichtquellen zeitlich aufgeteilt auf ein Beobachtungsziel gestrahlt werden und die Bildaufnahmeelemente des Kamerakopfs 11102 in Synchronisation mit den Bestrahlungstimings angesteuert werden, dann auch Bilder, die individuell der R-, G- und B-Farbe entsprechen, zeitlich aufgeteilt aufgenommen werden. Gemäß diesem Verfahren kann ein Farbbild selbst dann erhalten werden, wenn keine Farbfilter für das Bildaufnahmeelement bereitgestellt werden.
  • Ferner kann die Lichtquelleneinrichtung 11203 so gesteuert werden, dass die Stärke von auszugebendem Licht für jede vorbestimmte Zeit geändert wird. Durch das Steuern des Antriebs des Bildaufnahmeelements des Kamerakopfes 11102 in Synchronisation mit dem Timing der Änderung der Lichtstärke, um Bilder im Zeitmultiplexverfahren zu erfassen, und Synthetisieren der Bilder kann ein Bild mit hohem Dynamikumfang ohne unterbelichtete blockierte Schatten und überbelichtete Hervorhebungen erzeugt werden.
  • Ferner kann die Lichtquelleneinrichtung 11203 so konfiguriert sein, dass sie in der Lage ist, Licht eines vorbestimmten Wellenlängenbands, das für eine Beobachtung mit speziellem Licht bereit ist, zuzuführen. Bei der Beobachtung mit speziellem Licht, zum Beispiel unter Verwendung der Wellenlängenabhängigkeit der Absorption von Licht in einem Körpergewebe zum Emittieren von Licht eines schmaleren Wellenlängenbands im Vergleich zu Bestrahlungslicht bei gewöhnlicher Beobachtung (nämlich Weißlicht), wird eine Schmalbandlichtbeobachtung (Schmalbandbildgebung) der Abbildung eines vorbestimmten Gewebes, wie zum Beispiel eines Blutgefäßes eines oberflächlichen Teils der Schleimhaut oder dergleichen, in einem hohen Kontrast durchgeführt. Alternativ kann bei der Beobachtung mit speziellem Licht eine Fluoreszenzbeobachtung zum Erhalten eines Bilds von dem durch die Emission von Anregungslicht erzeugten Fluoreszenzlicht durchgeführt werden. Bei Fluoreszenzbeobachtung ist es möglich, eine Beobachtung von Fluoreszenzlicht von einem Körpergewebe durch Emittieren von Anregungslicht auf das Körpergewebe durchzuführen (Autofluoreszenzbeobachtung) oder ein Fluoreszenzlichtbild zu erhalten, indem ein Reagenz, wie zum Beispiel Indocyaningrün (ICG), lokal in ein Körpergewebe injiziert wird und Anregungslicht, das einer Fluoreszenzlichtwellenlänge des Reagenzes entspricht, auf das Körpergewebe emittiert wird. Die Lichtquelleneinrichtung 11203 kann so konfiguriert sein, dass sie in der Lage ist, solch ein Schmalbandlicht und/oder Anregungslicht, das für Beobachtung mit speziellem Licht, wie oben beschrieben, geeignet ist, zuzuführen.
  • 27 ist ein Blockdiagramm, das ein Beispiel für eine funktionale Konfiguration des Kamerakopfs 11102 und der CCU 11201, die in 26 dargestellt sind, zeigt.
  • Der Kamerakopf 11102 beinhaltet eine Linseneinheit 11401, eine Bildaufnahmeeinheit 11402, eine Ansteuerungseinheit 11403, eine Kommunikationseinheit 11404 und eine Kamerakopfsteuereinheit 11405. Die CCU 11201 beinhaltet eine Kommunikationseinheit 11411, eine Bildverarbeitungseinheit 11412 und eine Steuereinheit 11413. Der Kamerakopf 11102 und die CCU 11201 sind zur Kommunikation durch ein Übertragungskabel 11400 miteinander verbunden.
  • Die Linseneinheit 11401 ist ein optisches System, das an einer Verbindungsstelle mit dem Objektivtubus 11101 bereitgestellt ist. Beobachtungslicht, das einem distalen Ende des Objektivtubus 11101 entnommen wird, wird zu dem Kamerakopf 11102 geführt und in die Linseneinheit 11401 eingeleitet. Die Linseneinheit 11401 beinhaltet eine Kombination aus mehreren Linsen, einschließlich einer Zoomlinse und einer Fokussierungslinse.
  • Die Anzahl von Bildaufnahmeelementen, die in der Bildaufnahmeeinheit 11402 enthalten sind, kann eine (Einzelplattentyp) oder mehrere (Mehrfachplattentyp) sein. Wenn die Bildaufnahmeeinheit 11402 zum Beispiel als jene des Mehrfachplattentyps konfiguriert ist, werden Bildsignale, die R, G bzw. B entsprechen, durch die Bildaufnahmeelemente erzeugt, und die Bildsignale können synthetisiert werden, um ein Farbbild zu erhalten. Die Bildaufnahmeeinheit 11402 kann auch so konfiguriert sein, dass sie ein Paar Bildaufnahmeelemente zum Erfassen jeweiliger Bildsignale für das rechte Auge und das linke Auge aufweist, die für eine dreidimensionale (3D-) Anzeige bereit sind. Falls eine 3D-Anzeige durchgeführt wird, dann kann die Tiefe eines lebenden Körpergewebes in einem Operationsgebiet genauer von dem Chirurgen 11131 erfasst werden. Es ist anzumerken, dass, wenn die Bildaufnahmeeinheit 11402 als jene vom stereoskopischen Typ konfiguriert ist, mehrere Systeme aus Linseneinheiten 11401 bereitgestellt werden, die den einzelnen Bildaufnahmeelementen entsprechen.
  • Ferner ist die Bildaufnahmeeinheit 11402 nicht zwangsweise in dem Kamerakopf 11102 vorgesehen. Zum Beispiel kann die Bildaufnahmeeinheit 11402 unmittelbar hinter der Objektivlinse im Inneren des Objektivtubus 11101 vorgesehen sein.
  • Die Ansteuerungseinheit 11403 beinhaltet einen Aktor und bewegt die Zoomlinse und die Fokussierungslinse der Linseneinheit 11401 um eine vorbestimmte Entfernung entlang einer optischen Achse unter der Steuerung der Kamerakopfsteuereinheit 11405. Folglich können die Vergrößerung und der Brennpunkt eines durch die Bildaufnahmeeinheit 11402 aufgenommenen Bilds geeignet eingestellt werden.
  • Die Kommunikationseinheit 11404 beinhaltet eine Kommunikationseinrichtung zum Übertragen und Empfangen verschiedener Arten von Informationen an die und von der CCU 11201. Die Kommunikationseinheit 11404 überträgt ein Bildsignal, das von der Bildaufnahmeeinheit 11402 erfasst wurde, als RAW-Daten an die CCU 11201 durch das Übertragungskabel 11400.
  • Darüber hinaus empfängt die Kommunikationseinheit 11404 ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfes 11102 von der CCU 11201 und liefert das Steuersignal an die Kamerakopfsteuereinheit 11405. Das Steuersignal beinhaltet Informationen hinsichtlich Bildaufnahmebedingungen, wie etwa zum Beispiel Informationen, dass eine Bildwiederholrate eines aufgenommenen Bildes designiert ist, Informationen, dass ein Belichtungswert bei einer Bildaufnahme designiert ist, und/oder Informationen, dass eine Vergrößerung und ein Fokuspunkt eines aufgenommenen Bildes designiert sind.
  • Es ist anzumerken, dass die Bildaufnahmebedingungen, wie etwa die Bildwiederholrate, der Belichtungswert, die Vergrößerung oder der Brennpunkt, durch den Benutzer designiert werden können oder automatisch durch die Steuereinheit 11413 der CCU 11201 basierend auf einem erfassten Bildsignal eingestellt werden können. Im letzteren Fall werden eine Autobelichtungs(AE)-Funktion, eine Autofokus(AF)-Funktion und eine Autoweißabgleichs(AWB)-Funktion in das Endoskop 11100 eingebunden.
  • Die Kamerakopfsteuereinheit 11405 steuert die Ansteuerung des Kamerakopfes 11102 basierend auf einem Steuersignal von der CCU 11201, das durch die Kommunikationseinheit 11404 empfangen wird.
  • Die Kommunikationseinheit 11411 beinhaltet eine Kommunikationseinrichtung zum Übertragen und Empfangen verschiedener Arten von Informationen an den und von dem Kamerakopf 11102. Die Kommunikationseinheit 11411 empfängt ein Bildsignal, das von dem Kamerakopf 11102 an diese übertragen wird, durch das Übertragungskabel 11400.
  • Ferner überträgt die Kommunikationseinheit 11411 ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfs 11102 an den Kamerakopf 11102. Das Bildsignal und das Steuersignal können durch elektrische Kommunikation, optische Kommunikation oder dergleichen übertragen werden.
  • Die Bildverarbeitungseinheit 11412 führt verschiedene Bildverarbeitungsprozesse für ein Bildsignal in der Form von RAW-Daten durch, die von dem Kamerakopf 11102 an diese übertragen werden.
  • Die Steuereinheit 11413 führt verschiedene Arten einer Steuerung bezüglich der Bildaufnahme eines Operationsgebiets oder dergleichen durch das Endoskop 11100 und eine Anzeige eines aufgenommenen Bilds, das durch Bildaufnahme des Operationsgebiets oder dergleichen erhalten wird, durch. Zum Beispiel erzeugt die Steuereinheit 11413 ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfs 11102.
  • Ferner steuert die Steuereinheit 11413 die Anzeigeeinrichtung 11202 basierend auf einem Bildsignal, für das Bildprozesse durch die Bildverarbeitungseinheit 11412 durchgeführt wurden, zum Anzeigen eines aufgenommenen Bilds, in dem das Operationsgebiet oder dergleichen abgebildet ist. Daraufhin kann die Steuereinheit 11413 verschiedene Objekte in dem aufgenommenen Bild unter Verwendung verschiedener Bilderkennungstechnologien erkennen. Zum Beispiel kann die Steuereinheit 11413 ein chirurgisches Werkzeug, wie etwa eine Zange, ein spezielles lebendes Körpergebiet, eine Blutung, Nebel, wenn die Energievorrichtung 11112 verwendet wird, und so weiter durch Detektieren der Form, der Farbe und so weiter von Rändern von in einem aufgenommenen Bild enthaltenen Objekten erkennen. Die Steuereinheit 11413 kann, wenn sie die Anzeigeeinrichtung 11202 zum Anzeigen eines aufgenommenen Bilds steuert, bewirken, dass verschiedene Arten von Operationsunterstützungsinformationen auf eine überlappende Weise mit einem Bild des Operationsgebiets unter Verwendung eines Ergebnisses der Erkennung angezeigt werden. Wenn Operationsunterstützungsinformationen auf eine überlappende Weise angezeigt und dem Chirurgen 11131 präsentiert werden, kann die Belastung des Chirurgen 11131 reduziert werden, und der Chirurg 11131 kann die Operation mit größerer Bestimmtheit fortführen.
  • Das Übertragungskabel 11400, das den Kamerakopf 11102 und die CCU 11201 miteinander verbindet, ist ein elektrisches Signalkabel, das für eine Kommunikation eines elektrischen Signals bereit ist, eine optische Faser, die für eine optische Kommunikation bereit ist, oder ein gemischtadriges Kabel, das sowohl für eine elektrische als auch eine optische Kommunikation bereit ist.
  • Obgleich bei dem gezeigten Beispiel eine Kommunikation durch eine drahtgebundene Kommunikation unter Verwendung des Übertragungskabels 11400 durchgeführt wird, kann hier die Kommunikation zwischen dem Kamerakopf 11102 und der CCU 11201 durch drahtlose Kommunikation durchgeführt werden.
  • <Anwendungsbeispiel für einen sich bewegenden Körper>
  • Die Technologie (die vorliegende Technologie) gemäß der vorliegenden Offenbarung ist auf verschiedene Produkte anwendbar. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung als eine Vorrichtung implementiert werden, die an einer beliebigen Art eines sich bewegenden Körpers montiert wird, wie etwa einem Automobil, einem Elektrofahrzeug, einem Hybridelektroautomobil, einem Motorrad, einem Fahrrad, einer Personal-Mobility-Vorrichtung, einem Flugzeug, einer Drohne, einem Schiff, einem Roboter und dergleichen.
  • 28 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems als Beispiel für ein Mobilkörpersteuersystem zeigt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung angewandt werden kann.
  • Das Fahrzeugsteuersystem 12000 umfasst mehrere elektronische Steuereinheiten, die über ein Kommunikationsnetz 12001 miteinander verbunden sind. Bei dem in 28 gezeigten Beispiel beinhaltet das Fahrzeugsteuersystem 12000 eine Antriebssystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020, eine Fahrzeugaußenbereichsinformationsdetektionseinheit 12030, eine Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 und eine integrierte Steuereinheit 12050. Darüber hinaus sind ein Mikrocomputer 12051, ein Ton/Bild-Ausgabeabschnitt 12052 und eine fahrzeugmontierte Netz-Schnittstelle (Netz-SST) 12053 als eine funktionale Konfiguration der integrierten Steuereinheit 12050 dargestellt.
  • Die Antriebssystemsteuereinheit 12010 steuert den Betrieb von Vorrichtungen hinsichtlich des Antriebssystems des Fahrzeugs gemäß verschiedenen Arten von Programmen. Zum Beispiel fungiert die Antriebssystemsteuereinheit 12010 als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs, wie etwa einen Verbrennungsmotor, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf die Räder, einen Lenkmechanismus zum Einstellen des Lenkwinkels des Fahrzeugs, eine Bremsvorrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen.
  • Die Karosseriesystemsteuereinheit 12020 steuert den Betrieb verschiedener Arten von Vorrichtungen, die an einer Fahrzeugkarosserie bereitgestellt sind, gemäß verschiedenen Arten von Programmen. Zum Beispiel fungiert die Karosseriesystemsteuereinheit 12020 als eine Steuervorrichtung für ein schlüsselloses Zugangssystem, ein intelligentes Schlüsselsystem, eine elektrische Fensterhebervorrichtung oder verschiedene Arten von Leuchten, wie etwa einen Frontscheinwerfer, ein Rückfahrlicht, ein Bremslicht, einen Fahrtrichtungsanzeiger, einen Nebelscheinwerfer oder dergleichen. In diesem Fall können Funkwellen, die von einer Mobilvorrichtung übertragen werden, als eine Alternative zu einem Schlüssel oder Signale verschiedener Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese Eingabefunkwellen oder Signale und steuert eine Türverriegelungsvorrichtung, die elektrische Fensterhebervorrichtung, die Leuchten oder dergleichen des Fahrzeugs.
  • Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert Informationen über den Außenbereich des Fahrzeugs, einschließlich des Fahrzeugsteuersystems 12000. Zum Beispiel ist die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 mit einem Bildgebungsabschnitt 12031 verbunden. Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 bewirkt, dass der Bildgebungsabschnitt 12031 ein Bild des Außenbereichs des Fahrzeugs aufnimmt, und empfängt das aufgenommene Bild. Basierend auf dem empfangenen Bild kann die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 eine Verarbeitung zum Detektieren eines Objekts, wie etwa eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Schildes, eines Symbols auf einer Straßenoberfläche oder dergleichen, oder eine Verarbeitung zum Detektieren einer Entfernung dazu durchführen.
  • Der Bildgebungsabschnitt 12031 ist ein optischer Sensor, der Licht empfängt und der ein elektrisches Signal ausgibt, das einer empfangenen Lichtmenge des Lichts entspricht. Der Bildgebungsabschnitt 12031 kann das elektrische Signal als ein Bild ausgeben oder kann das elektrische Signal als Informationen über eine gemessene Entfernung ausgeben. Darüber hinaus kann das Licht, das durch den Bildgebungsabschnitt 12031 empfangen wird, sichtbares Licht sein oder kann nichtsichtbares Licht, wie etwa Infrarotstrahlen oder dergleichen, sein.
  • Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 detektiert Informationen über den Innenbereich des Fahrzeugs. Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 ist zum Beispiel mit einem Fahrerzustandsdetektionsabschnitt 12041 verbunden, der den Zustand eines Fahrers detektiert. Der Fahrerzustandsdetektionsabschnitt 12041 beinhaltet zum Beispiel eine Kamera, die den Fahrer aufnimmt. Basierend auf Detektionsinformationen, die von dem Fahrerzustandsdetektionsabschnitt 12041 eingegeben werden, kann die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 einen Ermüdungsgrad des Fahrers oder einen Konzentrationsgrad des Fahrers berechnen, oder kann bestimmen, ob der Fahrer döst.
  • Der Mikrocomputer 12051 kann einen Steuersollwert für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus oder die Bremsvorrichtung basierend auf den Informationen über den Innenbereich oder den Außenbereich des Fahrzeugs berechnen, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden, und einen Steuerbefehl an die Antriebssystemsteuereinheit 12010 ausgeben. Zum Beispiel kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die Funktionen eines Fahrerassistenzsystems (ADAS: Advanced Driver Assistance System) implementieren soll, wobei diese Funktionen eine Kollisionsvermeidung oder Aufprallabschwächung für das Fahrzeug, eine Folgefahrt basierend auf einer Folgeentfernung, eine Fahrt mit Geschwindigkeitsbeibehaltung, eine Warnung bezüglich einer Kollision des Fahrzeugs, eine Warnung, dass das Fahrzeug eine Spur verlässt, oder dergleichen beinhalten.
  • Darüber hinaus kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die für automatisches Fahren beabsichtigt ist, die das Fahrzeug autonom ohne Abhängigkeit von der Bedienung des Fahrers oder dergleichen fahren lässt, indem die Antriebskrafterzeugungsvorrichtung, der Lenkmechanismus, die Bremsvorrichtung oder dergleichen basierend auf den Informationen über den Außenbereich oder den Innenbereich des Fahrzeugs gesteuert werden, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden.
  • Darüber hinaus kann der Mikrocomputer 12051 einen Steuerbefehl an die Karosseriesystemsteuerungseinheit 12020 basierend auf den Informationen über den Außenbereich des Fahrzeugs ausgeben, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 erhalten werden. Zum Beispiel kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die ein Blenden verhindern soll, indem der Frontscheinwerfer so gesteuert wird, dass zum Beispiel von einem Fernlicht auf ein Abblendlicht gemäß der Position eines vorausfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs gewechselt wird, welche durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert wird.
  • Der Ton/Bild-Ausgabeabschnitt 12052 überträgt ein Ausgabesignal eines Tons und/oder eines Bilds an eine Ausgabevorrichtung, die dazu in der Lage ist, einem Insassen des Fahrzeuges oder dem Außenbereich des Fahrzeugs Informationen visuell oder akustisch mitzuteilen. In dem Beispiel in 28 sind ein Audiolautsprecher 12061, ein Anzeigeabschnitt 12062 und ein Armaturenbrett 12063 als die Ausgabevorrichtung dargestellt. Der Anzeigeabschnitt 12062 kann zum Beispiel eine Onboard-Anzeige und/oder eine Head-Up-Anzeige beinhalten.
  • 29 ist ein Diagramm, das ein Beispiel für die Installationsposition des Bildgebungsabschnitts 12031 zeigt.
  • In 29 beinhaltet der Bildgebungsabschnitt 12031 die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105.
  • Die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105 sind zum Beispiel an Positionen an einer Frontnase, Seitenspiegeln, einer hinteren Stoßstange und einer Hecktür des Fahrzeugs 12100 sowie einer Position auf einem oberen Teil einer Windschutzscheibe innerhalb des Innenraums des Fahrzeugs angeordnet. Der an der Frontnase bereitgestellte Bildgebungsabschnitt 12101 und der an dem oberen Teil der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs bereitgestellte Bildgebungsabschnitt 12105 erhalten hauptsächlich ein Bild der Vorderseite des Fahrzeugs 12100. Die an den Seitenspiegeln bereitgestellten Bildgebungsabschnitte 12102 und 12103 erhalten hauptsächlich ein Bild der Seiten des Fahrzeugs 12100. Der an der hinteren Stoßstange oder der Hecktür bereitgestellte Bildgebungsabschnitt 12104 erhält hauptsächlich ein Bild der Rückseite des Fahrzeugs 12100. Der auf dem oberen Teil der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs bereitgestellte Bildgebungsabschnitt 12105 wird hauptsächlich zum Detektieren eines vorausfahrenden Fahrzeugs, eines Fußgängers, eines Hindernisses, eines Signals, eines Verkehrsschildes, einer Fahrspur oder dergleichen verwendet.
  • Es sei darauf hingewiesen, dass in 29 ein Beispiel für Bildbereiche der Bildabschnitte 12101 bis 12104 dargestellt ist. Ein Bildgebungsbereich 12111 repräsentiert den Bildgebungsbereich des an der Frontnase bereitgestellten Bildgebungsabschnitts 12101. Die Bildgebungsbereiche 12112 und 12113 repräsentieren die Bildgebungsbereiche der an den Seitenspiegeln bereitgestellten Bildgebungsabschnitte 12102 bzw. 12103. Ein Bildgebungsbereich 12114 repräsentiert den Bildgebungsbereich des an der hinteren Stoßstange oder der Hecktür bereitgestellten Bildgebungsabschnitts 12104. Ein Vogelperspektivenbild des Fahrzeugs 12100 bei Betrachtung von oben wird zum Beispiel durch Überlagern von Bilddaten erhalten, die durch die Bildgebungsabschnitte 12101 bis 12104 erhalten werden.
  • Mindestens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Funktion zum Erhalten von Entfernungsinformationen haben. Zum Beispiel kann mindestens einer der Bildgebungsabschnitte 12101 bis 12104 eine Stereokamera sein, die aus mehreren Bildgebungselementen gebildet wird, oder kann ein Bildgebungselement mit Pixeln zur Phasendifferenzdetektion sein.
  • Zum Beispiel kann der Mikrocomputer 12051 eine Entfernung zu jedem dreidimensionalen Objekt innerhalb der Bildgebungsbereiche 12111 bis 12114 und eine zeitliche Änderung der Entfernung (relative Geschwindigkeit mit Bezug auf das Fahrzeug 12100) basierend auf den von den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen bestimmen und dadurch als ein vorausfahrendes Fahrzeug insbesondere ein nächstes dreidimensionales Objekt extrahieren, das in dem Bewegungspfad des Fahrzeugs 12100 vorhanden ist und das sich in im Wesentlichen der gleichen Richtung wie das Fahrzeug 12100 mit einer vorbestimmten Geschwindigkeit (zum Beispiel gleich oder größer als 0 km/h) bewegt. Ferner kann der Mikrocomputer 12051 eine Folgeentfernung, die zu einem vorausfahrenden Fahrzeug vorweg einzuhalten ist, im Voraus einstellen und eine automatische Bremssteuerung (einschließlich Folgestoppsteuerung), eine automatische Beschleunigungssteuerung (einschließlich Folgestartsteuerung) und dergleichen durchführen. Es ist dementsprechend möglich, eine kooperative Steuerung durchzuführen, die für das automatisierte Fahren bestimmt ist und ermöglicht, dass das Fahrzeug autonom ohne Abhängigkeit von der Bedienung des Fahrers oder dergleichen fährt.
  • Zum Beispiel kann der Mikrocomputer 12051 Daten über ein dreidimensionales Objekt über dreidimensionale Objekte in Dreidimensional-Objekt-Daten eines zweirädrigen Fahrzeugs, eines Fahrzeugs mit Standardgröße, eines Fahrzeugs mit großer Größe, eines Fußgängers, eines Strommasts und anderer dreidimensionaler Objekte basierend auf den von den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen klassifizieren, die klassifizierten Dreidimensional-Objekt-Daten extrahieren und die extrahierten Dreidimensional-Objekt-Daten zur automatischen Vermeidung eines Hindernisses verwenden. Zum Beispiel identifiziert der Mikrocomputer 12051 Hindernisse um das Fahrzeug 12100 herum als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und Hindernisse, die für den Fahrer des Fahrzeugs 12100 schwer visuell zu erkennen sind. Dann bestimmt der Mikrocomputer 12051 ein Kollisionsrisiko, das ein Risiko einer Kollision mit jedem Hindernis angibt. In einer Situation, in der das Kollisionsrisiko gleich oder höher als ein eingestellter Wert ist und somit eine Möglichkeit einer Kollision besteht, gibt der Mikrocomputer 12051 über den Audiolautsprecher 12061 oder den Anzeigeabschnitt 12062 eine Warnung an den Fahrer aus und führt eine erzwungene Verlangsamung oder Ausweichlenkung über die Antriebssystemsteuereinheit 12010 durch. Der Mikrocomputer 12051 kann dadurch das Fahren zum Vermeiden einer Kollision unterstützen.
  • Mindestens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann zum Beispiel einen Fußgänger erkennen, indem er bestimmt, ob es einen Fußgänger in aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 gibt oder nicht. Eine solche Erkennung eines Fußgängers wird zum Beispiel durch eine Prozedur zum Extrahieren charakteristischer Punkte in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 als Infrarotkameras und eine Prozedur zum Bestimmen, ob es den Fußgänger gibt oder nicht, indem eine Musterabgleichverarbeitung an einer Reihe charakteristischer Punkte durchgeführt wird, die den Umriss des Objekts repräsentieren, durchgeführt. Wenn der Mikrocomputer 12051 bestimmt, dass es einen Fußgänger in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 gibt und dementsprechend den Fußgänger erkennt, steuert der Ton/Bild-Ausgabeabschnitt 12052 den Anzeigeabschnitt 12062 derart, dass eine quadratische Umrisslinie zur Hervorhebung so angezeigt wird, dass sie dem erkannten Fußgänger überlagert wird. Der Ton/Bild-Ausgabeabschnitt 12052 kann den Anzeigeabschnitt 12062 auch so steuern, dass ein Symbol oder dergleichen, das den Fußgänger repräsentiert, an einer gewünschten Position angezeigt wird.
  • In der vorliegenden Beschreibung stellt das System die gesamte Einrichtung einschließlich mehrerer Einrichtungen dar.
  • Es sei darauf hingewiesen, dass die in der vorliegenden Beschreibung beschriebenen Wirkungen lediglich Beispiele sind und nicht eingeschränkt sind und dass es andere Wirkungen geben kann.
  • Es sei darauf hingewiesen, dass die Ausführungsformen der vorliegenden Technologie nicht auf die oben beschriebenen Ausführungsformen beschränkt sind und verschiedene Modifikationen möglich sind, ohne von dem Kern der vorliegenden Technologie abzuweichen.
  • Es sei darauf hingewiesen, dass die vorliegende Technologie auch die folgende Konfiguration aufweisen kann.
    1. (1) Eine Halbleitervorrichtung, die Folgendes beinhaltet:
      • mehrere Vias,
      • wobei ein Aspektverhältnis, das durch eine Tiefe und eine Breite eines Vias definiert wird, in den mehreren Vias im Wesentlichen gleich ist.
    2. (2) Die Halbleitervorrichtung nach (1), wobei das Via mit der Verdrahtung in einer Verdrahtungsschicht verbunden ist, die einen Chip bildet.
    3. (3) Die Halbleitervorrichtung nach (1) oder (2), wobei die mehreren Vias ein erstes Via, das einen in einer Verdrahtungsschicht gestapelten Chip durchdringt, und ein zweites Via, das den Chip nicht durchdringt, beinhalten.
    4. (4) Die Halbleitervorrichtung nach (3), wobei in einem Fall, in dem das erste Via und das zweite Via mit einer Verdrahtung mit derselben Tiefe verbunden sind, ein Aspektverhältnis des ersten Vias und ein Aspektverhältnis des zweiten Vias verschiedenen voneinander sind.
    5. (5) Die Halbleitervorrichtung nach einem von (1) bis (4), wobei ein zweiter Chip auf einem ersten Chip gestapelt ist, und die mehreren Vias ein erstes Via, das mit der ersten Verdrahtung in einer ersten Verdrahtungsschicht, die in dem ersten Chip enthalten ist, verbunden ist, und ein zweites Via, das mit der zweiten Verdrahtung in einer zweiten Verdrahtungsschicht, die in dem zweiten Chip enthalten ist, verbunden ist, beinhalten.
    6. (6) Die Halbleitervorrichtung nach (5), wobei sich eine Breite des ersten Vias in der zweiten Verdrahtungsschicht ändert.
    7. (7) Die Halbleitervorrichtung nach (5), wobei eine auf einer Oberfläche der ersten Verdrahtungsschicht gebildete Verdrahtung und eine auf einer Oberfläche der zweiten Verdrahtungsschicht gebildete Verdrahtung gebondet sind.
    8. (8) Die Halbleitervorrichtung nach einem von (5) bis (7), wobei der zweite Chip und ein dritter Chip auf dem ersten Chip gestapelt sind, der dritte Chip ein Dummy-Chip ist und das erste Via den dritten Chip durchdringt und mit der ersten Verdrahtung verbunden ist.
    9. (9) Die Halbleitervorrichtung nach (8), wobei der dritte Chip durch ein gleiches Material wie der zweite Chip gebildet ist.
    10. (10) Die Halbleitervorrichtung nach (8), wobei eine auf einer Oberfläche einer Verdrahtungsschicht des dritten Chips gebildete Verdrahtung und eine auf einer Oberfläche der ersten Verdrahtungsschicht gebildete Verdrahtung gebondet sind.
    11. (11) Die Halbleitervorrichtung nach einem von (5) bis (10), wobei ein Isolierfilm aus einem gleichen Material auf einer Seitenfläche und einer oberen Fläche des zweiten Chips, einer Seitenfläche des ersten Vias und einer Seitenfläche des zweiten Vias gebildet ist.
    12. (12) Die Halbleitervorrichtung nach einem von (5) bis (11), wobei der zweite Chip eine Konfiguration aufweist, bei der ein Halbleitersubstrat mit einer Fläche, die kleiner als eine Fläche der zweiten Verdrahtungsschicht ist, auf der zweiten Verdrahtungsschicht gestapelt ist, und das zweite Via in einem Bereich der zweiten Verdrahtungsschicht, in dem das Halbleitersubstrat nicht gestapelt ist, gebildet ist.
    13. (13) Die Halbleitervorrichtung nach einem von (5) bis (12), wobei die erste Verdrahtungsschicht des ersten Chips und das Halbleitersubstrat des zweiten Chips gebondet sind.
    14. (14) Die Halbleitervorrichtung nach einem von (1) bis (13), wobei ein erster Chip und ein zweiter Chip und ein dritter Chip, die kleiner als der erste Chip sind, auf dem ersten Chip gestapelt sind, und die mehreren Vias Vias beinhalten, die zwischen dem zweiten Chip und dem dritten Chip gebildet sind.
    15. (15) Die Halbleitervorrichtung nach (14), wobei eine Breite eines Teils des Vias, der sich über dem zweiten Chip befindet, größer ist als eine Breite eines Abstands zwischen dem zweiten Chip und dem dritten Chip ist, und eine Breite eines Teils des Vias, der sich unterhalb des zweiten Chips befindet, kleiner als eine Breite eines Abstands zwischen dem zweiten Chip und dem dritten Chip ist.
    16. (16) Die Halbleitervorrichtung nach (14), wobei das Via mit einer ersten Verdrahtung, die in einer Verdrahtungsschicht des ersten Chips gebildet ist, einer zweiten Verdrahtung, die in einer Verdrahtungsschicht des zweiten Chips gebildet ist, und einer dritten Verdrahtung, die in einer Verdrahtungsschicht des dritten Chips gebildet ist, verbunden ist.
    17. (17) Die Halbleitervorrichtung nach einem von (5) bis (16), wobei der erste Chip ein Festkörperbildgebungselement ist.
    18. (18) Die Halbleitervorrichtung nach einem von (1) bis (17), wobei das Aspektverhältnis in einem Bereich von 1 bis 20 liegt.
    19. (19) Eine Bildgebungsvorrichtung, die Folgendes beinhaltet:
      • einen ersten Chip, auf dem ein Festkörperbildgebungselement gebildet ist;
      • einen zweiten Chip, der ein Signal von dem ersten Chip verarbeitet; und
      • mehrere Vias, die in dem ersten Chip und in dem zweiten Chip gebildet sind,
      • wobei ein durch eine Tiefe und eine Breite eines Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
    20. (20) Ein Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Vias, wobei das Herstellungsverfahren Folgendes beinhaltet:
      • Bilden eines Lochs, in dem eine Breite eines Vias so eingestellt wird, dass ein durch eine Tiefe und eine Breite des Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
  • BEZUGSZEICHENLISTE
    • 11
    Halbleitervorrichtung
    12, 13
    Chip
    21
    Verdrahtungsschicht
    22
    Halbleitersubstrat
    23
    Isolierfilm
    24
    Stopperfilm
    31
    Verdrahtung
    41
    Via
    42
    Umverdrahtungsschicht
    43
    Auskleidungsfilm
    61
    Verdrahtungsschicht
    62
    Verdrahtung
    71
    Halbleitersubstrat
    81, 82, 83
    Loch
    91
    Lackmaske
    101
    Verdrahtung
    121
    Verdrahtungsschicht
    122
    Halbleitersubstrat
    123
    Dummy-Chip
    131
    Verdrahtung
    141
    Verdrahtung
    151 152, 153
    Loch
    201
    Verdrahtungsschicht
    202
    Halbleitersubstrat
    203
    Chip
    211, 212
    Verdrahtung
    300
    Bildgebungselement
    301
    On-Chip-Linse
    302
    Klebstoff
    303
    Transparentes Substrat
    311
    Höcker
    350
    Bildgebungselement
    401
    Verdrahtungsschicht
    402
    Halbleitersubstrat
    403
    Chip
    411
    Höcker
    412
    Verdrahtung
    451
    Pad
    452
    Verdrahtung
    471
    Unterfüllungsmaterial
    472
    Formmaterial
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9806055 [0004]

Claims (20)

  1. Halbleitervorrichtung, umfassend: mehrere Vias, wobei ein Aspektverhältnis, das durch eine Tiefe und eine Breite eines Vias definiert wird, in den mehreren Vias im Wesentlichen gleich ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Via mit der Verdrahtung in einer Verdrahtungsschicht verbunden ist, die einen Chip bildet.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die mehreren Vias ein erstes Via, das einen in einer Verdrahtungsschicht gestapelten Chip durchdringt, und ein zweites Via, das den Chip nicht durchdringt, beinhalten.
  4. Halbleitervorrichtung nach Anspruch 3, wobei in einem Fall, in dem das erste Via und das zweite Via mit einer Verdrahtung mit derselben Tiefe verbunden sind, ein Aspektverhältnis des ersten Vias und ein Aspektverhältnis des zweiten Vias verschieden voneinander sind.
  5. Halbleitervorrichtung nach Anspruch 1, wobei ein zweiter Chip auf einem ersten Chip gestapelt ist, und die mehreren Vias ein erstes Via, das mit der ersten Verdrahtung in einer ersten Verdrahtungsschicht, die in dem ersten Chip enthalten ist, verbunden ist, und ein zweites Via, das mit der zweiten Verdrahtung in einer zweiten Verdrahtungsschicht, die in dem zweiten Chip enthalten ist, verbunden ist, beinhalten.
  6. Halbleitervorrichtung nach Anspruch 5, wobei sich eine Breite des ersten Vias in der zweiten Verdrahtungsschicht ändert.
  7. Halbleitervorrichtung nach Anspruch 5, wobei eine auf einer Oberfläche der ersten Verdrahtungsschicht gebildete Verdrahtung und eine auf einer Oberfläche der zweiten Verdrahtungsschicht gebildete Verdrahtung gebondet sind.
  8. Halbleitervorrichtung nach Anspruch 5, wobei der zweite Chip und ein dritter Chip auf dem ersten Chip gestapelt sind, der dritte Chip ein Dummy-Chip ist und das erste Via den dritten Chip durchdringt und mit der ersten Verdrahtung verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei der dritte Chip durch ein gleiches Material wie der zweite Chip gebildet ist.
  10. Halbleitervorrichtung nach Anspruch 8, wobei eine auf einer Oberfläche einer Verdrahtungsschicht des dritten Chips gebildete Verdrahtung und eine auf einer Oberfläche der ersten Verdrahtungsschicht gebildete Verdrahtung gebondet sind.
  11. Halbleitervorrichtung nach Anspruch 5, wobei ein Isolierfilm aus einem gleichen Material auf einer Seitenfläche und einer oberen Fläche des zweiten Chips, einer Seitenfläche des ersten Vias und einer Seitenfläche des zweiten Vias gebildet ist.
  12. Halbleitervorrichtung nach Anspruch 5, wobei der zweite Chip eine Konfiguration aufweist, bei der ein Halbleitersubstrat mit einer Fläche, die kleiner als eine Fläche der zweiten Verdrahtungsschicht ist, auf der zweiten Verdrahtungsschicht gestapelt ist, und das zweite Via in einem Bereich der zweiten Verdrahtungsschicht, in dem das Halbleitersubstrat nicht gestapelt ist, gebildet ist.
  13. Halbleitervorrichtung nach Anspruch 5, wobei die erste Verdrahtungsschicht des ersten Chips und das Halbleitersubstrat des zweiten Chips gebondet sind.
  14. Halbleitervorrichtung nach Anspruch 1, wobei ein erster Chip und ein zweiter Chip und ein dritter Chip, die kleiner als der erste Chip sind, auf dem ersten Chip gestapelt sind, und die mehreren Vias Vias beinhalten, die zwischen dem zweiten Chip und dem dritten Chip gebildet sind.
  15. Halbleitervorrichtung nach Anspruch 14, wobei eine Breite eines Teils des Vias, der sich über dem zweiten Chip befindet, größer ist als eine Breite eines Abstands zwischen dem zweiten Chip und dem dritten Chip ist, und eine Breite eines Teils des Vias, der sich unterhalb des zweiten Chips befindet, kleiner als eine Breite eines Abstands zwischen dem zweiten Chip und dem dritten Chip ist.
  16. Halbleitervorrichtung nach Anspruch 14, wobei das Via mit einer ersten Verdrahtung, die in einer Verdrahtungsschicht des ersten Chips gebildet ist, einer zweiten Verdrahtung, die in einer Verdrahtungsschicht des zweiten Chips gebildet ist, und einer dritten Verdrahtung, die in einer Verdrahtungsschicht des dritten Chips gebildet ist, verbunden ist.
  17. Halbleitervorrichtung nach Anspruch 5, wobei der erste Chip ein Festkörperbildgebungselement ist.
  18. Halbleitervorrichtung nach Anspruch 1, wobei das Aspektverhältnis in einem Bereich von 1 bis 20 liegt.
  19. Bildgebungsvorrichtung, umfassend: einen ersten Chip, auf dem ein Festkörperbildgebungselement gebildet ist; einen zweiten Chip, der ein Signal von dem ersten Chip verarbeitet; und mehrere Vias, die in dem ersten Chip und in dem zweiten Chip gebildet sind, wobei ein durch eine Tiefe und eine Breite eines Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
  20. Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Vias, wobei das Herstellungsverfahren Folgendes umfasst: Bilden eines Lochs, in dem eine Breite eines Vias so eingestellt wird, dass ein durch eine Tiefe und eine Breite des Vias definiertes Aspektverhältnis in den mehreren Vias im Wesentlichen gleich ist.
DE112022001206.4T 2021-02-25 2022-01-06 Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren Pending DE112022001206T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-028236 2021-02-25
JP2021028236 2021-02-25
PCT/JP2022/000169 WO2022181064A1 (ja) 2021-02-25 2022-01-06 半導体装置、撮像装置、製造方法

Publications (1)

Publication Number Publication Date
DE112022001206T5 true DE112022001206T5 (de) 2024-01-04

Family

ID=83048853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001206.4T Pending DE112022001206T5 (de) 2021-02-25 2022-01-06 Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20240096919A1 (de)
KR (1) KR20230150793A (de)
CN (1) CN116783696A (de)
DE (1) DE112022001206T5 (de)
WO (1) WO2022181064A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806055B2 (en) 2014-04-30 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980495B2 (ja) * 1993-09-07 1999-11-22 株式会社東芝 半導体装置の製造方法
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7791173B2 (en) * 2007-01-23 2010-09-07 Samsung Electronics Co., Ltd. Chip having side pad, method of fabricating the same and package using the same
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
KR102430496B1 (ko) * 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806055B2 (en) 2014-04-30 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Also Published As

Publication number Publication date
CN116783696A (zh) 2023-09-19
US20240096919A1 (en) 2024-03-21
WO2022181064A1 (ja) 2022-09-01
KR20230150793A (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
DE112018005315T5 (de) Festkörper-bildgebungsvorrichtung vom rückseitigen beleuchtungstyp,herstellungsverfahren für eine festkörper-bildgebungsvorrichtung vom rückseitigen beleuchtungstyp, bildgebungseinrichtung und elektronisches gerät
DE112018001862T5 (de) Festkörper-bildaufnahmevorrichtung und elektronisches gerät
DE112018001859T5 (de) Festkörper-Bildaufnahmevorrichtung und elektronisches Gerät
DE112017001519T5 (de) Bildaufnahmevorrichtung und elektronische Einrichtung
TW201909440A (zh) 固體攝像裝置
WO2018186196A1 (ja) 固体撮像装置、及び電子機器
DE112019002909B4 (de) Bildgebungsvorrichtung
DE112019003245T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
WO2018186195A1 (ja) 固体撮像装置、及び電子機器
DE112018001842T5 (de) Festkörper-bildaufnahmevorrichtung und elektronisches gerät
DE112017006908T5 (de) Lichtempfangselement, verfahren zum produzieren eines lichtempfangselements, bildgebungselement und elektronische vorrichtung
DE112019006460T5 (de) Bildaufnahmeelement und bildaufnahmegerät
JPWO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
WO2018186193A1 (ja) 固体撮像装置、及び電子機器
WO2019078029A1 (ja) 半導体装置、撮像装置、製造装置
DE112019002889B4 (de) Bildgebungsvorrichtung
WO2018186198A1 (ja) 固体撮像装置、及び電子機器
DE112021005005T5 (de) Festkörperbildaufnahmevorrichtung und elektronisches gerät
WO2021124974A1 (ja) 撮像装置
DE112020005128T5 (de) Abbildungsvorrichtung
DE112018006764T5 (de) Halbleitervorrichtung
DE112022001206T5 (de) Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
DE112021005467T5 (de) Bildgebungsvorrichtung und elektronische einrichtung
TWI843777B (zh) 攝像元件及攝像元件之製造方法