CN116783696A - 半导体装置、成像装置及制造方法 - Google Patents

半导体装置、成像装置及制造方法 Download PDF

Info

Publication number
CN116783696A
CN116783696A CN202280012703.9A CN202280012703A CN116783696A CN 116783696 A CN116783696 A CN 116783696A CN 202280012703 A CN202280012703 A CN 202280012703A CN 116783696 A CN116783696 A CN 116783696A
Authority
CN
China
Prior art keywords
chip
width
semiconductor device
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280012703.9A
Other languages
English (en)
Inventor
重岁卓志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116783696A publication Critical patent/CN116783696A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本技术涉及半导体装置、成像装置及制造方法，当形成连接至不同深度的布线的过孔时，可以形成使得其中不出现缺陷的过孔。设置有多个过孔，并且由过孔的深度和宽度限定的纵横比在多个过孔之中大致相等。过孔连接至构成芯片的布线层内的布线。多个过孔包括穿透层叠在布线层上的芯片的第一过孔和不穿透芯片的第二过孔。例如，本技术可应用于其中形成固态成像元件的芯片和层叠另一芯片的成像元件。

Description

半导体装置、成像装置及制造方法
技术领域
本技术涉及半导体装置、成像装置和制造方法，并且例如涉及其中堆叠有具有不同尺寸的多个芯片并设置有连接至外部的布线的半导体装置、成像装置和制造方法。
背景技术
通常，由于制造工艺的小型化，通过高度集成晶体管和布线，已经实现了半导体元件的高性能。然而，随着小型化的发展，由于寄生元件等的副作用而导致的性能改善的步伐的减慢以及开发和制造成本的增加已经成为问题。
因此，近年来，通过最佳工艺制造具有不同功能的芯片并进行三维堆叠，从而开发了半导体元件的集成和高性能。例如，专利文献1提出了一种方法，其中，芯片的布线彼此面对地堆叠，并且使用穿透芯片的过孔执行与外部的电连接。
引用列表
专利文献
专利文献1：美国专利号9806055
发明内容
本发明要解决的问题
在形成具有不同深度的过孔的情况下，存在一种可能性，在诸如蚀刻或金属填充的工艺中不能以同等的精度形成所有过孔并形成有缺陷的过孔。在形成具有不同深度的过孔的情况下，期望降低有缺陷的过孔的发生率。
本技术是鉴于这种情况而提出的，并且能够精确地形成具有不同深度的过孔。
问题的解决方案
根据本技术的一个方面的半导体装置是包括多个过孔的半导体装置，其中由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
根据本技术的一个方面的成像装置是成像设备，包括：第一芯片，固态成像元件形成在第一芯片上；第二芯片，处理来自第一芯片的信号；以及多个过孔，形成在第一芯片和第二芯片中，其中由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
根据本技术的一个方面的制造方法是一种用于制造包括多个过孔的半导体装置的制造方法，该制造方法包括形成设置有过孔的宽度的孔，使得由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
根据本技术的一个方面的半导体装置包括多个过孔，其中由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
根据本技术的一个方面的成像装置包括：第一芯片，固态成像元件形成在第一芯片上；第二芯片，处理来自第一芯片的信号；以及多个过孔，形成在第一芯片和第二芯片中，其中由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
根据本技术的一个方面的用于制造包括多个过孔的半导体装置的制造方法，包括：形成设置有过孔的宽度的孔，使得由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
要注意的是，成像装置可以是独立装置，或者是构成一个装置的内部块。
附图说明
图1是示出应用本技术的半导体装置的实施方式的配置的示图。
图2是用于说明第二实施方式中的半导体装置的配置的示图。
图3是用于说明第三实施方式中的半导体装置的配置的示图。
图4是用于说明第三实施方式中的半导体装置的制造的示图。
图5是用于说明第三实施方式中的半导体装置的制造的示图。
图6是用于说明第四实施方式中的半导体装置的配置的示图。
图7是用于说明第四实施方式中的半导体装置的制造的示图。
图8是用于说明第四实施方式中的半导体装置的制造的示图。
图9是用于说明第五实施方式中的半导体装置的配置的示图。
图10是用于说明第六实施方式中的半导体装置的配置的示图。
图11是用于说明第七实施方式中的半导体装置的配置的示图。
图12是用于说明第八实施方式中的半导体装置的配置的示图。
图13是用于说明第八实施方式中的半导体装置的制造的示图。
图14是用于说明第八实施方式中的半导体装置的制造的示图。
图15是用于说明第九实施方式中的半导体装置的配置的示图。
图16是用于说明第十实施方式中的半导体装置的配置的示图。
图17是用于说明第十一实施方式中的半导体装置的配置的示图。
图18是用于说明第十一实施方式中的半导体装置的配置的示图。
图19是用于说明第十一实施方式中的半导体装置的制造的示图。
图20是用于说明第十一实施方式中的半导体装置的制造的示图。
图21是用于说明第十二实施方式中的半导体装置的配置的示图。
图22是用于说明第十二实施方式中的半导体装置的配置的示图。
图23是用于说明第十三实施方式中的半导体装置的配置的示图。
图24是用于说明第十四实施方式中的半导体装置的配置的示图。
图25是示出电子装置的示例的示图。
图26是描绘内窥镜手术系统的示意性配置的示例的视图。
图27是描绘摄像头和相机控制单元(CCU)的功能配置的示例的框图。
图28是描绘车辆控制系统的示意性配置的示例的框图。
图29是示出车外信息检测部及成像部的安装位置的示例的说明图。
具体实施方式
在下文中描述用于执行本技术的模式(在下文中，称为实施方式)。
<第一实施方式>
图1是示出应用本技术的半导体装置的实施方式的配置的示图。图1中示出的半导体装置11被称为作为第一实施方式的半导体装置11a。
半导体装置11a包括一个芯片12。芯片12包括布线层21和半导体基板22。在半导体基板22上形成半导体元件。芯片12是例如信号处理电路、存储器、图像传感器等。
半导体装置11a具有这样的配置，其中布线层21、半导体基板22、绝缘膜23和停止膜24从附图中的底部依次堆叠。布线31-1和布线31-2设置在布线层21中。布线层21可以是在半导体工艺的预处理中形成的布线层，或者可以是重布线层。布线31-1和布线31-2形成在布线层间绝缘膜中。
绝缘膜23形成在包括布线层21和半导体基板22的芯片12的侧表面和上部上。绝缘膜23可以是无机膜或有机膜。在绝缘膜23由无机膜构成的情况下，SiO2(二氧化硅)、SiON(氮氧化硅)、SiN(氧化硅)、SiOC(碳氧化硅)等可用作材料。在绝缘膜23由有机膜构成的情况下，可以使用包含硅的树脂、聚酰亚胺、丙烯酸、环氧树脂等、或者模制材料。
绝缘膜23可以由单一材料构成，或者可以具有其中堆叠多种材料的结构。在绝缘膜23上形成停止膜24。可以在膜形成之后平坦化绝缘膜23，并且可以在其上设置当执行干蚀刻时能够与绝缘膜23获得高选择比的停止膜24。也可以不形成停止膜24。
在绝缘膜23是SiO2的情况下，例如，SiN可以用作停止膜24。在绝缘膜23是有机树脂的情况下，例如，SiO2可以用作停止膜24。
在图1所示的半导体装置11a中，形成两个过孔41-1和41-2。过孔41-1连接至布线层21中的布线31-1，并且过孔41-2连接至布线层21中的布线31-2。在过孔41-1和绝缘膜23之间形成衬垫膜43-1。类似地，在过孔41-2和绝缘膜23之间形成衬垫膜43-2。
重布线42-1形成在过孔41-1的与连接布线31-1的一侧相反的一侧(下文中，称为上表面)，并且连接至过孔41-1。类似地，重布线42-2形成在过孔41-2的上表面侧，并且连接至过孔41-2。在以下描述中，在不需要单独地区分过孔41-1和过孔41-2的情况下，它们被简单地描述为过孔41。将以类似的方式描述其他部分。
过孔41和重布线42可以由铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、钨(W)、镍(Ni)、钌(Ru)、钴(Co)等构成。过孔41和重布线42可以由相同的材料构成，或者可以由不同的材料构成。此外，可以堆叠多种材料。重布线42通过例如微泵连接至安装基板，或者连接至另一堆叠芯片。
衬垫膜43可以是无机膜或有机膜。在衬垫膜43由无机膜构成的情况下，SiO2、SiON、SiN、SiOC等可用作材料。在衬垫膜43由有机膜构成的情况下，可以使用包含硅、聚酰亚胺、丙烯酸、环氧树脂等的树脂。衬垫膜43也可以形成在停止膜24上。
过孔41-1和41-2的直径(宽度)以与深度相应的尺寸形成。过孔41-1的深度定义为深度L1a，过孔41-2的深度定义为深度L3a。过孔41的深度是垂直方向(图中的纵向)上的尺寸，并且是从重布线42和过孔41接合的接合表面开始的深度。例如，过孔41-1的深度L1a是从重布线42-1和过孔41-1接合到布线31-1的接合面的距离。类似地，过孔41-2的深度L3a是从重布线42-2和过孔41-2接合至布线31-2的接合表面起的距离。
过孔41-1的宽度被定义为宽度L2a，过孔41-2的宽度被定义为宽度L4a。过孔41的宽度是在水平方向(图中的横向方向)上的尺寸，并且是与开口直径对应的尺寸。
过孔41-1和过孔41-2被形成为使得过孔41-1的深度L1a与宽度L2a之间的纵横比和过孔41-2的深度L3a与宽度L4a之间的纵横比是基本相同的值。在纵横比是深度：宽度＝深度/宽度的情况下，过孔41-1的纵横比是(深度L1a/宽度L2a)，并且过孔41-2的纵横比是(深度L3a/宽度L4a)。
纵横比被调整为基本上相同的值。即，宽度L2a和宽度L4a被设置为满足(深度L1a/宽度L2a)＝(深度L3a/宽度L4a)的关系。
过孔41-1的深度L1a是从接合表面到布线31-1的长度，并且过孔41-2的深度L3a是从接合表面到布线31-2的长度。在过孔41-1和过孔41-2中，由于接合表面的位置相同，所以深度由布线31的位置设置。在图1所示的半导体装置11a中，布线31-1位于比布线31-2浅的位置。
满足过孔41-1的深度L1a＜过孔41-2的深度L3a的关系。在这种情况下，由于与过孔41-1相关的纵横比和与过孔41-2相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2a被形成为小于过孔41-2的宽度L4a。即，过孔41的宽度被调整使得满足过孔41-1的宽度L2a＜过孔41-2的宽度L4a的关系。
过孔41的宽度被调整使得与过孔41-1相关的纵横比和与过孔41-2相关的纵横比之间的差异例如为10％或更小。
这样，通过调整各过孔41的宽度(直径)以使各过孔41的纵横比基本上相同，能够获得以下效果。在通过等离子体蚀刻加工形成过孔41的孔的情况下，通常孔的直径越大，蚀刻速度越高。因此，由于以更大的加工量将过孔连接至下布线，因此可以增加直径，并且便于制造。因此，可以改善过孔41的集成、成本降低和产率。
<第二实施方式>
图2是示出根据第二实施方式的半导体装置11b的配置示例的示图。与图1中示出的第一实施方式中的半导体装置11a的部分相似的部分由相似的参考标号表示，并且省略其描述。
图2中所示的半导体装置11b具有这样的配置，其中，布线层61、过孔41-3以及与过孔41-3相关的部分被添加到图1中所示的半导体装置11a。芯片12堆叠在布线层61上。在布线层61中形成布线62-1、布线62-2和布线62-3。
过孔41-2b连接至在构成芯片12的布线层21中形成的布线31-2和布线31-3。注意，布线31-2和布线32-3可以被连接以形成一个布线，或者可以是分开的布线。过孔41-2b还连接至布线层61的布线62-2。
过孔41-3连接至布线层61中的布线62-3。过孔41-3在接合表面连接至重布线42-3。过孔41-3连接至布线层61中的布线62-3，而不穿透芯片。
过孔41-1、过孔41-2b和过孔41-3的直径(宽度)以与深度相对应的尺寸形成。过孔41-1的深度被定义为深度L1b，过孔41-2b的深度被定义为深度L3b，并且过孔41-3的深度被定义为深度L5b。过孔41-1的宽度为宽度L2b，过孔41-2b的宽度为宽度L4b，过孔41-3的宽度为宽度L6b。
过孔41-1、过孔41-2b和过孔41-3形成为使得过孔41-1的深度L1b与宽度L2b之间的纵横比、过孔41-2b的深度L3b与宽度L4b之间的纵横比以及过孔41-3的深度L5b与宽度L6b之间的纵横比基本相同。在纵横比是深度/宽度的情况下，过孔41-1的纵横比是(深度L1b/宽度L2b)，过孔41-2b的纵横比是(深度L3b/宽度L4b)，并且过孔41-3的纵横比是(深度L5b/宽度L6b)。
纵横比被调整为基本上相同的值。也就是说，宽度L2b、宽度L4b和宽度L6b被设置为使得(深度L1b/宽度L2b)＝(深度L3b/宽度L4b)＝(深度L5b/宽度L6b)的关系被满足。
过孔41-1的深度L1b是从接合表面到布线31-1的长度，过孔41-2b的深度L3b是从接合表面到布线62-2的长度，并且过孔41-3的深度L5b是从接合表面到布线62-3的长度。在过孔41-1、过孔41-2b和过孔41-3中，由于接合表面的位置相同，所以深度由布线31-1、布线62-2和布线62-3的位置设置。在图2所示的半导体装置11b中，布线31-1位于比布线62-2和布线62-3浅的位置。
满足过孔41-1的深度L1b＜过孔41-2b的深度L3b＝过孔41-3的深度L5b的关系。在这种情况下，由于与过孔41-1相关的纵横比、与过孔41-2b相关的纵横比以及与过孔41-3相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2b被形成为小于过孔41-2b的宽度L4b和过孔41-3的宽度L6b。即，过孔41的宽度被调整使得满足过孔41-1的宽度L2b＜过孔41-2的宽度L4b的关系和过孔41-1的宽度L2b＜过孔41-3的宽度L6b的关系。
过孔41的宽度被调整使得与过孔41-1相关的纵横比和与过孔41-2b(过孔41-3)相关的纵横比之间的差例如在10％内。
如上所述，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔可具有较大直径，并且制造变得更容易。因此，可以改善过孔41的集成、成本降低和产率。
图2中所示的过孔41-2b穿透芯片12并且连接至布线层61中的布线62-2。以这种方式穿透芯片12(半导体基板22)的过孔41被适当地描述为通过孔。过孔41-3连接至布线层61中的布线62-3，而不穿透芯片12。以这种方式，不穿透芯片12(半导体基板22)的过孔41将被适当地描述为非通过孔。
作为通过孔的过孔41-2b和作为非通过孔的过孔41-3具有相同的深度。如上所述，在具有相同深度的情况下，已经描述了将过孔41的直径调整为在以上描述中基本相同。在过孔41具有相同的深度但是为通过孔和非通过孔的情况下，非通过孔的直径可形成为大于通过孔的直径。
形成通过孔和非通过孔的容易性不同。通常，由于绝缘膜23的蚀刻速度比半导体基板22的蚀刻速度低，因此，通过拓宽非通过孔的路径，能够降低难度，其中，在非通过孔的路径中，要处理的膜仅是绝缘膜23而不是通过孔。此外，在过孔41上形成衬垫膜43和导电膜的过程中，由于难度由纵横比决定，所以其对于嵌入失败是鲁棒性的。考虑到这种差异，非通过孔的直径可形成为大于通过孔的直径。
在使具有相同深度的通过孔和非通过孔的直径彼此不同的情况下，在图2中示出的半导体装置11b中，满足过孔41-1的宽度L2b＜过孔41-2b的宽度L4b＜过孔41-3的宽度L6b的关系。
在以下描述中，将描述具有相同深度的通过孔和非通过孔的直径大致相同的情况作为示例，但是通过孔和非通过孔可形成为不同的尺寸。
<第三实施方式>
图3是示出了根据第三实施方式的半导体装置11c的配置示例的示图。与图2中示出的第二实施方式中的半导体装置11b的部分相似的部分由相似的参考标号表示，并且省略其描述。
图3所示的半导体装置11c具有将半导体基板71添加到图2所示的半导体装置11b的配置。半导体基板71和布线层61构成芯片13。半导体装置11c具有将芯片13堆叠在芯片12上的结构。
芯片12和芯片13以布线层彼此面对的方式接合。芯片12和芯片13的接合方法可以是绝缘膜的直接接合或经由粘合剂的接合。
本技术也可以应用于如在半导体装置11c中那样堆叠多个芯片的配置的情况。尽管图3示出了堆叠芯片12和芯片13中的两个芯片的配置，但是本技术的应用范围不限于在垂直方向上堆叠两个芯片，并且本技术也可应用于在垂直方向上堆叠两个以上芯片。虽然在图3中示出了其中一个芯片12堆叠在芯片13上的配置示例，但是可采用其中多个芯片堆叠在芯片13上的配置。
图3中示出的半导体装置11c的过孔41的配置类似于图2中示出的半导体装置11b的过孔41的配置。由于过孔41的纵横比被调整为基本相同，所以宽度L2c、宽度L4c和宽度L6c被设置成使得在半导体装置11c中也满足(深度L1c/宽度L2c)＝(深度L3c/宽度L4c)＝(深度L5c/宽度L6c)的关系。
同样在图3中示出的半导体装置11c中，满足过孔41-1c的深度L1c＜过孔41-2c的深度L3c＝过孔41-3c的深度L5c的关系。因此，由于与过孔41-1c相关的纵横比、与过孔41-2c相关的纵横比以及与过孔41-3c相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2c被形成为小于过孔41-2c的宽度L4c和过孔41-3c的宽度L6c。即，过孔41的宽度被调整使得满足过孔41-1c的宽度L2c＜过孔41-2c的宽度L4c的关系以及过孔41-1c的宽度L2c＜过孔41-3c的宽度L6c的关系。
过孔41的宽度被调整为使得与过孔41-1相关的纵横比和与过孔41-2c(过孔41-3c)相关的纵横比之间的差例如在10％内。
如上所述，在具有堆叠多个芯片的结构的半导体装置11c中，通过调整各过孔41的宽度(直径)以使过孔41的纵横比大致相同，能够使与加工量较大的下层的布线(布线层)连接的过孔具有较大的直径，制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<半导体装置11c的制造>
参见图4和图5，对与图3所示的半导体装置11c的制造有关的处理进行说明。
如图4的步骤S1所示，准备芯片12和芯片13。半导体元件形成在芯片12的半导体基板22上，布线31形成在布线层21上。半导体元件形成在芯片13的半导体基板71上，布线62形成在布线层61上。假定芯片12处于被减薄或单片化的状态，并且芯片13处于晶圆的状态。
在步骤S2中，通过直接接合将芯片12以晶圆状态接合到芯片13上。
在步骤S3中，通过例如等离子体增强CVD(PE-CVD)法在芯片12的上部周围和上部形成绝缘膜23。在形成绝缘膜23之后，通过研磨机或化学机械抛光(CMP)使表面平坦化。之后，通过例如PE-CVD形成停止膜24。
在步骤S4中，形成用于形成过孔41的孔81至83。孔81是用于形成过孔41-1的孔，并且形成为具有宽度L2c。注意，由于如后面描述的那样在孔81中形成衬垫膜43，所以具有宽度L2c的过孔41-1被形成为大衬垫膜43的膜厚度。注意，在以下描述中，例如，描述了孔81的宽度形成为宽度L2c，但是宽度L2c是考虑到衬垫膜43的膜厚度的宽度。
在步骤S4中，通过光刻和等离子体蚀刻形成孔81、孔82和孔83。孔81被形成为使得孔81的宽度是宽度L2c，孔82被形成为使得孔82的宽度是宽度L4c，并且孔83被形成为使得孔83的宽度是宽度L6c。如上所述，宽度L2c、宽度L4c和宽度L6c满足宽度L2c＜宽度L4c＝宽度L6c或者宽度L2c＜宽度L4c＜宽度L6c的关系。
在步骤S4中，孔81至83的深度相同，并且被处理直到半导体基板22的上表面。即，在步骤S4中，绝缘膜23被蚀刻直到半导体基板22的上表面。
作为示例，将描述具体的数值。在从绝缘膜23的表面到芯片12的布线31-1的厚度为30um的情况下，用于形成过孔41-1的孔81的宽度L2c是6um。在从绝缘膜23的表面到芯片13的布线62-2的厚度为40um的情况下，用于形成过孔41-2b的孔82的宽度L4c是8um。用于形成过孔41-3的孔83的宽度L6c是8um。
在这种情况下，过孔41-1和41-2b中的每个过孔与要形成的过孔41-3的纵横比是5。通过以这种方式使纵横比相等，可以减轻制造难度。另外，过孔41的纵横比例如为1至20左右。
在步骤S5(图5)中，通过例如PE-CVD形成SiO2的衬垫膜43。在步骤S5中，还在孔81至83的除了内侧表面之外的部分上形成膜，最终留下膜作为衬垫膜43。衬垫膜43形成在停止膜24、孔81至83的内侧表面以及孔81至83的底表面上。调整膜形成覆盖，使得形成在停止膜24上的衬垫膜43的厚度大于形成在孔81至83的底表面上的衬垫膜43的厚度。作为示例，形成膜使得孔81至83的半导体基板22的侧表面部分的最小膜厚度为50nm或更大。
在步骤S6中，通过例如干蚀刻回蚀整个表面，并对其进行处理，直到露出布线31-1、布线62-2和布线62-3为止。由于在表面部分上形成停止膜24，所以可以防止绝缘膜23被处理并且半导体基板22被暴露。
在步骤S7中，在每个孔81至83中形成导电膜，由此形成过孔41-1、过孔41-2b和过孔41-3。例如，可以形成使用Ti作为阻挡金属并且使用Cu作为导电膜的堆叠结构。
当形成过孔41-1、过孔41-2b和过孔41-3时，在表面上形成膜，通过光刻和蚀刻进行图案化，并且形成重布线42-1至42-3。用于形成重布线线的方法可以是相减方法或半相加方法。虽然形状与步骤S7的一部分中所示的重布线42的形状不同，但是可以通过应用镶嵌方法来形成重布线42。
在该工序中，制造图3所示的半导体装置11c。注意，这里示出的制造过程是示例，而不是指示限制的描述。此外，也可以适当变更工序顺序，或者应用这里所述的方法以外的方法进行成膜、处理等。
<第四实施方式>
图6是示出了根据第四实施方式的半导体装置11d的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
在下面的实施方式中，将与第三实施方式相结合的情况作为示例进行描述，但是本发明可以结合第一实施方式或结合第二实施方式来实现。
图3所示的半导体装置11d具有与图3所示的半导体装置11c相同的结构，但是过孔41的形状不同。半导体装置11d的过孔41-2d和过孔41-3d具有其中过孔的直径(宽度)在中间变化的形状。过孔41-2d的从半导体装置11d的上表面到芯片12的布线层21的宽度L4d和过孔41-2d的从布线层21的上表面到布线62-2的宽度L4d'被形成为具有不同的宽度。
在过孔41-3d中，类似于过孔41-2d，过孔41-2d的从半导体装置11d的上表面到对应于芯片12的布线层21的位置的宽度L6d和过孔41-3d的从对应于布线层21的上表面的位置到布线62-3的宽度L6d'形成有不同的宽度。
如上所述，半导体装置11d具有这样的结构，其中过孔41的直径(宽度)在芯片12的布线层21的上表面上(换言之，在半导体基板22的底面附近)改变。根据这样的结构，在处理过孔41时，能够避免芯片12的布线31的过度的过蚀刻，能够抑制金属飞散引起的器件特性的劣化、布线侵入引起的开放不良以及充电损伤引起的芯片12的半导体元件的变动。
因为相对于芯片12的布线31可避免过度的过度蚀刻，所以可能不形成停止膜24。图6示出了在未形成停止膜24的情况下的半导体装置11d的配置。
在图6所示的半导体装置11d的过孔41的配置中，与图3所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。此外，在半导体装置11d中，宽度L2d、宽度L4d和宽度L6d被设置成满足(深度L1d/宽度L2d)＝(深度L3d/宽度L4d)＝(深度L5d/宽度L6d)的关系。
同样在图6所示的半导体装置11d中，满足过孔41-1d的深度L1d＜过孔41-2d的深度L3d＝过孔41-3d的深度L5d的关系。因此，由于与过孔41-1d相关的纵横比、与过孔41-2d相关的纵横比以及与过孔41-3d相关的纵横比被调整为基本相同，因此过孔41-1d的宽度L2d被形成为小于过孔41-2d的宽度L4d和过孔41-3d的宽度L6d。即，过孔41的宽度被调整使得满足过孔41-1d的宽度L2d＜过孔41-2d的宽度L4d的关系以及过孔41-1d的宽度L2d＜过孔41-3d的宽度L6d的关系。
如上所述，在具有堆叠多个芯片的配置的半导体装置11d中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔可以具有较大的直径，并且制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<半导体装置11d的制造>
将参考图7和图8描述与图4所示的半导体装置11d的制造有关的处理。
步骤S21是在图5的步骤S5中示出的状态，并且是其中形成孔81至83的状态。通过步骤S1至S4，形成在步骤S21所示的状态下的半导体装置11d(的一部分)。注意，因为不需要形成停止膜24，可以省略步骤S3(图4)。
在步骤S22中，例如，通过光刻在要成为过孔41-2d和过孔41-3d的部分中形成具有比孔82和孔83小的直径的抗蚀剂掩模91。抗蚀剂掩模91的直径小于芯片12的布线层21的布线31-2与布线31-3之间的间隔。
在步骤S23中，通过例如干法蚀刻加工孔82和孔83中的绝缘膜23。在即将露出布线62之前进行处理，并且进行调整，使得连接各过孔41的布线上的残留膜变得相似。残留膜是在孔81的底面与布线31-1的上表面之间的布线层21、在孔82的底面与布线62-2的上表面之间的布线层61、以及在孔83的底面与布线62-3的上表面之间的布线层61，并且执行将这些残留膜的厚度调整为相似的处理。
在步骤S24(图8)中，例如，通过灰化或者清洁去除抗蚀剂掩模91。
在步骤S25中，蚀刻整个表面，并暴露每个过孔41的布线31(62)。此时，通过将布线31-1、布线62-2和布线62-3上的残留膜调整为相等，可以防止连接至特定过孔41的布线被过度蚀刻。
在步骤S26中，形成过孔41-1、过孔41-2d和过孔41-3d，并且形成重布线42-1至42-3。步骤S25是类似于步骤S7(图5)的步骤。
在这种工艺中，制造图6所示的半导体装置11d。注意，这里示出的制造过程是示例，而不是指示限制的描述。此外，也可以适当变更工序顺序，或者应用这里所述的方法以外的方法进行成膜、处理等。
<第五实施方式>
图9是示出根据第五实施方式的半导体装置11e的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
图9所示的半导体装置11e与图3所示的半导体装置11c的不同点在于，布线层的布线接合而电连接，其他点也相同。
在半导体装置11e中，芯片12的布线层21的布线31-2e形成在布线层21的底面侧(面向接合到半导体基板22的表面的表面侧)，并且接合到形成在芯片13的布线层61的上表面侧(面向接合到半导体基板71的表面的表面侧)的布线101。过孔41-2e连接至布线31-2e。
芯片13的布线层61的布线62-3e形成在布线层61的上表面侧。过孔41-3e连接至布线62-3e。
通过将芯片12和芯片13配置为使得布线彼此直接接合，可以仅通过将过孔41-2e配置为连接至接合到布线101的布线31-2e而将芯片12和芯片13同时连接。可以简化过孔41-2e的结构。可以缩短连接至芯片13的过孔41-2e和过孔41-3e的深度，并且可以获得对半导体装置11e的高度集成有利的配置。
在图9中示出的半导体装置11e的过孔41的配置中，与图3中示出的半导体装置11c的过孔41相似，过孔41的纵横比相同。此外，在半导体装置11e中，宽度L2e、宽度L4e和宽度L6e被设置成满足(深度L1e/宽度L2e)＝(深度L3e/宽度L4e)＝(深度L5e/宽度L6e)的关系。
在图9所示的半导体装置11e中，满足过孔41-1e的深度L1e＜过孔41-2e的深度L3e＜过孔41-3e的深度L5e的关系。过孔41-2e的深度L3e比过孔41-3的深度L5e短布线31-2e的膜厚度。
由于与过孔41-1e相关的纵横比、与过孔41-2e相关的纵横比以及与过孔41-3e相关的纵横比被调整为基本相同，因此过孔41-1e的宽度L2e小于过孔41-2e的宽度L4e，并且过孔41-2e的宽度L4e被形成为小于过孔41-3e的宽度L6e。即，调整过孔41的宽度，使得满足过孔41-1e的宽度L2e＜过孔41-2e的宽度L4e＜过孔41-3e的宽度L6e的关系。
如上所述，在具有堆叠多个芯片并通过布线层的布线直接连接芯片的结构的半导体装置11e中，通过调整各过孔41的宽度(直径)以使过孔41的纵横比大致相同，能够使与加工量多的下层布线(布线层)连接的过孔的直径变大，制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<第六实施方式>
图10是示出根据第六实施方式的半导体装置11f的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
图10所示的半导体装置11f的不同之处在于，在图3所示的半导体装置11c上堆叠测试芯片(dummy chip)，并且其他点类似。图3所示的半导体装置11c的过孔41-3贯穿绝缘膜23，而图10所示的半导体装置11f贯穿测试芯片123。
图10所示的半导体装置11f具有将芯片12和测试芯片123堆叠在芯片13上的结构。测试芯片123包括布线层121和半导体基板122。
测试芯片123优选为与芯片12同样的结构，由与芯片12相同的材料构成。在图10中，测试芯片123形成为比芯片12薄，但测试芯片123的厚度优选与芯片12的厚度大致相同。测试芯片123的接合层也优选由与芯片12的接合层相同的材料构成。
过孔41-3f穿透测试芯片123并且连接至芯片13的布线层61中的布线62-3。在图3所示的半导体装置11c中，由于芯片12和绝缘膜23的材料的物理性质的差异，施加到芯片13的应力不同。在图10所示的半导体装置11f中，由于配置有测试芯片123，因此能够减小对芯片13施加的应力。另外，绝缘膜23的平坦化变得容易。
在图3所示的半导体装置11c中，当不穿透芯片12而形成连接至芯片13的过孔41-3时，需要处理大量的具有低蚀刻速率的绝缘膜23。在图10所示的半导体装置11f中，由于配置了测试芯片123，因此过孔41至3f可以具有穿透测试芯片123的过孔结构，并且便于制造。
在图10中示出的半导体装置11f的过孔41的配置中，与图3中示出的半导体装置11c的过孔41相似，过孔41的纵横比相同。另外，在半导体装置11f中，宽度L2f、宽度L4f和宽度L6f被设置成满足(深度L1f/宽度L2f)＝(深度L3f/宽度L4f)＝(深度L5f/宽度L6f)的关系。
同样在图10中示出的半导体装置11f中，满足过孔41-1f的深度L1f＜过孔41-2f的深度L3f＝过孔41-3f的深度L5f的关系。因此，由于与过孔41-1f相关的纵横比、与过孔41-2f相关的纵横比以及与过孔41-3f相关的纵横比被调整为基本相同，因此过孔41-1f的宽度L2f被形成为小于过孔41-2f的宽度L4f和过孔41-3f的宽度L6f。即，过孔41的宽度被调整使得满足过孔41-1f的宽度L2f＜过孔41-2f的宽度L4f的关系以及过孔41-1f的宽度L2f＜过孔41-3f的宽度L6f的关系。
如上所述，在具有堆叠多个芯片的配置的半导体装置11f中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔可以具有较大直径，并且制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<第七实施方式>
图11为示出根据第七实施方式的半导体装置11g的配置示例的示图。与图10中示出的第六实施方式中的半导体装置11f的部分相似的部分由相似的参考标号表示，并且省略其描述。
图11所示的半导体装置11g的不同之处在于，在图10所示的半导体装置11f的测试芯片123的布线层121上设置布线131。另外，图11所示的半导体装置11g与图9所示的半导体装置11e同样，具有将形成在布线层的布线直接接合而使芯片相互连接的结构。
在图11所示的半导体装置11g中，形成在测试芯片123的布线层121中的布线131与形成在芯片13的布线层61中的布线141接合。布线141连接至布线层61中的布线62-3。
通过这种配置，可缩短过孔41-3g的深度，并且可获得对于高集成度有利的配置。
在图11中所示的半导体装置11g的过孔41的配置中，与图3中所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。此外，在半导体装置11g中，宽度L2g、宽度L4g和宽度L6g被设置成满足(深度L1g/宽度L2g)＝(深度L3g/宽度L4g)＝(深度L5g/宽度L6g)的关系。
在图11中所示的半导体装置11g中，满足过孔41-1g的深度L1g＜过孔41-2g的深度L3g＝过孔41-3g的深度L5g的关系。因此，由于与过孔41-1g有关的纵横比、与过孔41-2g有关的纵横比以及与过孔41-3g有关的纵横比被调整为基本相同，因此过孔41-1g的宽度L2g被形成为小于过孔41-2g的宽度L4g和过孔41-3g的宽度L6g。即，调整过孔41的宽度，使得满足过孔41-1g的宽度L2g＜过孔41-2g的宽度L4g的关系和过孔41-1g的宽度L2g＜过孔41-3g的宽度L6g的关系。
如上所述，在具有堆叠多个芯片的配置的半导体装置11g中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔能够具有较大直径，并且制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<第八实施方式>
图12是示出根据第八实施方式的半导体装置11h的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
图11中所示的半导体装置11h与图3中所示的半导体装置11c的不同之处在于去除了衬垫膜43，并且其他点类似。在图11所示的半导体装置11h中，绝缘膜23围绕过孔41-1h、过孔41-2h和过孔41-3h而不是衬垫膜43形成。
在半导体装置11h中，对应于过孔41-1h、过孔41-2h和过孔41-3h周围的衬垫膜43的膜使用与形成在芯片12的侧表面和上表面上的绝缘膜23相同的材料形成。换言之，绝缘膜23形成在过孔41-1h、过孔41-2h和过孔41-3h中的每一个的侧表面上。
根据半导体装置11h，因为不存在衬垫膜43，所以可以避免可靠性故障的发生，例如由于绝缘膜23和衬垫膜43之间的线膨胀系数的差异在衬垫膜43中产生裂纹。在制造半导体装置11h时，绝缘膜23和衬垫膜43(对应膜)可以同时形成，并且可以减少工艺数目并且可以简化制造工艺。
用作衬垫膜43的替代物的绝缘膜23优选地通过涂覆或层压具有硅、聚酰亚胺、丙烯酸、环氧树脂等的骨架的光敏绝缘树脂来形成。作为绝缘膜23，还可使用诸如SiO2、SiON、SiN或SiOC的无机膜。
在图12所示的半导体装置11h的过孔41的配置中，与图3所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。此外，在半导体装置11h中，宽度L2h、宽度L4h和宽度L6h被设置为使得(深度L1h/宽度L2h)＝(深度L3h/宽度L4h)＝(深度L5h/宽度L6h)的关系被满足。
同样在图12所示的半导体装置11h中，满足过孔41-1h的深度L1h＜过孔41-2h的深度L3h＝过孔41-3h的深度L5h的关系。因此，由于与过孔41-1h相关的纵横比、与过孔41-2h相关的纵横比以及与过孔41-3h相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2h被形成为小于过孔41-2h的宽度L4h和过孔41-3h的宽度L6h。即，调整过孔41的宽度，使得满足过孔41-1h的宽度L2h＜过孔41-2h的宽度L4h与过孔41-1h的宽度L2h＜过孔41-3h的宽度L6h的关系。
如上所述，在具有堆叠芯片的配置的半导体装置11h中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔能够具有较大直径，并且制造变得容易。因此，可以改善过孔41的集成、成本降低和产率。
<半导体装置11h的制造>
将参考图13和图14描述与图12中所示的半导体装置11h的制造有关的过程。
步骤S41是在图4的步骤S2中示出的状态，并且是其上形成布线31-1至31-3的芯片12堆叠在其上形成布线62-1至62-3的芯片13上的状态。
在步骤S42中，通过例如光刻和干法蚀刻形成用于形成过孔41-1h和过孔41-2h的孔151和孔152。
在步骤S43中，涂覆光敏环氧树脂以填充芯片12的侧表面和上表面、芯片13的上表面以及形成在芯片12中的孔151和152。在施加之后，根据需要通过研磨机或CMP进行平坦化处理。所施加的环氧树脂用作绝缘膜23，并且还用作绝缘膜23来代替衬垫膜43。
在步骤S44(图14)中，通过光刻在感光绝缘膜23中显影孔151'、孔152'以及孔153，并且通过固化形成永久膜。孔151'是其中形成过孔41-1h的孔，并且其宽度是宽度L2h。孔152'是其中形成过孔41-2h的孔，并且其宽度是宽度L4h。孔153是其中形成过孔41-3h的孔，并且其宽度是宽度L6h。
在步骤S45中，对布线进行处理。由于过孔41-1h连接至布线31-1，所以布线层21被处理使得布线31-1被暴露。由于过孔41-2h连接至布线62-2，所以对布线层21和布线层61进行处理，使得布线62-2露出。由于过孔41-3h连接至布线62-3，绝缘膜23被处理使得布线62-3暴露。
在步骤S46中，形成过孔41-1h、过孔41-2h和过孔41-3h，并且形成重布线42-1、重布线42-2和重布线42-3。步骤S46的处理可以与步骤S7(图5)类似地执行。
在这种工艺中，制造图12所示的半导体装置11h。注意，这里示出的制造过程是示例，而不是指示限制的描述。此外，也可以适当变更工序顺序，或者应用这里所述的方法以外的方法进行成膜、处理等。
<第九实施方式>
图15是示出根据第九实施方式的半导体装置11i的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
在图15所示的半导体装置11i中，芯片12h的形状与图3所示的半导体装置11c的芯片12的形状不同，其他点也相同。在图15所示的半导体装置11i的芯片12i中，布线层21i和半导体基板22i的大小不同。在布线层21i的宽度为宽度L21并且半导体基板22i的宽度为宽度L22的情况下，建立宽度L21>宽度L22的关系。
在布线层21i的面积与半导体基板22i的面积之间提供差值，并且过孔41形成在该差值的区域中。过孔41-1i在布线层21i的没有接合半导体基板22i的区域中连接至布线层21i的布线31-1。过孔41-2i在布线层21i的没有接合半导体基板22i的区域中连接至布线层21i的布线31-2和布线31-3。
通过采用过孔41-1i和过孔41-2i连接至布线层21i中的布线31而不在半导体基板22i中设置通过孔的配置，可以省略形成通过孔的处理，并且可以简化处理。例如，通过在接合芯片12和芯片13之后各向同性湿法蚀刻半导体基板22i等，可容易地使半导体基板22i小于布线层21i。
半导体装置11i可以具有去除了衬垫膜43的配置。因此，可以减少形成衬垫膜43的工艺，并且可以减少制造工艺的数量。
在图15所示的半导体装置11i的过孔41的配置中，与图3所示的半导体装置11c的过孔41类似，过孔41的纵横比相同。此外，在半导体装置11i中，宽度L2i、宽度L4i和宽度L6i被设置成满足(深度L1i/宽度L2i)＝(深度L3i/宽度L4i)＝(深度L5i/宽度L6i)的关系。
此外，在图15所示的半导体装置11i中，满足过孔41-1i的深度L1i＜过孔41-2i的深度L3i＝过孔41-3i的深度L5i的关系。因此，由于与过孔41-1i相关的纵横比、与过孔41-2i相关的纵横比以及与过孔41-3i相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2i被形成为小于过孔41-2i的宽度L4i和过孔41-3i的宽度L6i。即，调整过孔41的宽度，使得满足过孔41-1i的宽度L2i＜过孔41-2i的宽度L4i的关系和过孔41-1i的宽度L2i＜过孔41-3i的宽度L6i的关系。
如上所述，在具有堆叠芯片的配置的半导体装置11i中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔能够具有较大直径，并且制造变得容易。通过在不需要对半导体基板进行处理的位置形成过孔41，能够减少制造工序。因此，可以改善过孔41的集成、成本降低和产率。
<第十实施方式>
图16是示出根据第十实施方式的半导体装置11j的配置示例的示图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
图16中示出的半导体装置11j与图3中示出的半导体装置11c的区别在于接合芯片12j和芯片13的方式，并且其他点是类似的。在图16所示的半导体装置11j中，芯片12j的布线层21j位于半导体装置11j的上表面侧，并且芯片12j的半导体基板22j和芯片13的布线层61接合。
通过采用接合芯片12j的半导体基板22j和芯片13的布线层61的配置，不需要在芯片12j的半导体基板22j中形成用于形成过孔41的通过孔，并且因此，可以减少在半导体基板22j中形成通过孔的处理。另外，由于不需要在半导体基板22j上设置通过孔，因此也可以采用在半导体基板22j的整个表面上配置半导体元件的结构。
例如，连接至芯片12j中的布线31的过孔41-1j和过孔41-2j可形成为比图3中所示的半导体装置11c的过孔41-1c和过孔41-2c更短(更浅)。随着过孔41的深度变浅，过孔41的直径也可以减小。
过孔41的纵横比是(深度/宽度)，并且即使在纵横比保持恒定的情况下，也可以通过减小过孔41的深度来减小过孔41的直径。由于可以使过孔41的宽度(直径)小型化，还可以在芯片12j中形成许多外部端子连接(过孔41)。
半导体装置11j可以具有其中去除了衬垫膜43的配置。因此，可以减少形成衬垫膜43的工艺，并且可以减少制造工艺的数量。
在图16所示的半导体装置11j的过孔41的配置中，与图3所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。此外，在半导体装置11j中，宽度L2j、宽度L4j和宽度L6j被设置使得满足(深度L1j/宽度L2j)＝(深度L3j/宽度L4j)＝(深度L5j/宽度L6j)的关系。
在图16所示的半导体装置11j中，满足过孔41-1j的深度L1j＝过孔41-2j的深度L3j＜过孔41-3j的深度L5j的关系。因此，由于与过孔41-1j相关的纵横比、与过孔41-2j相关的纵横比以及与过孔41-3j相关的纵横比被调整为基本相同，因此过孔41-1的宽度L2j和过孔41-2j的宽度L4j相等，并且过孔41-3j的宽度L6j被形成为大于宽度L2j和宽度L4j。即，调整过孔41的宽度，使得满足过孔41-1j的宽度L2j＝过孔41-2j的宽度L4j＜过孔41-3j的宽度L6j的关系。
如上所述，在具有堆叠芯片的配置的半导体装置11j中，通过调整每个过孔41的宽度(直径)使得过孔41的纵横比变得基本相同，连接至具有较大加工量的下布线(布线层)的过孔能够具有较大直径，并且制造变得容易。通过采用与过孔41连接的布线层位于不需要对半导体基板进行处理的位置的结构，能够减少制造工序。因此，可以改善过孔41的集成、成本降低和产率。
<第十一实施方式>
图17是示出根据第十一实施方式的半导体装置11k的截面配置示例的视图，并且图18是示出平面配置示例的视图。与图3中示出的第三实施方式中的半导体装置11c的部分相似的部分由相似的参考标号表示，并且省略其描述。
图17所示的半导体装置11k具有以下配置：芯片12在附图中的左侧堆叠在芯片13上，芯片203形成在附图中的右侧，并且过孔41-2k形成在芯片13与芯片203之间。
芯片13包括布线层61和半导体基板71，并且布线62-1至62-4形成在布线层61中。芯片12包括布线层21和半导体基板22，并且布线31-1和布线31-2形成在布线层21中。芯片203包括布线层201和半导体基板202，并且布线211形成在布线层201中。
通过接合芯片12的布线层21和芯片13的布线层61，芯片12堆叠在芯片13上。通过接合芯片203的布线层201和芯片13的布线层61，芯片203堆叠在芯片13上。
形成与芯片12的布线层21中的布线31-1连接的过孔41-1k，过孔41-1k的深度为深度L1k，宽度为宽度L2k。形成连接至芯片203的布线层201中的布线211的过孔41-3k，并且过孔41-1k的深度是深度L5k并且宽度是宽度L6k。
绝缘膜23形成在芯片12的侧表面(不包括芯片203侧上的侧表面)和上表面上。类似地，绝缘膜23形成在芯片203的侧表面(不包括芯片13侧上的侧表面)和上表面上。
过孔41-2k形成在芯片12和芯片203之间。过孔41-2k以比芯片12的上部的芯片与芯片203的间隔大的宽度(直径)形成，以比芯片12的下部的芯片与芯片203的间隔小的宽度(直径)形成。
过孔41-2k连接至芯片13的布线层61中的布线62-3。过孔41-2k的深度是从过孔41-2k与重布线42-2之间的接合表面到布线62-3的距离的深度L3k。过孔41-2k的宽度为宽度L4k，且对应于结合表面中的过孔41-2k的开口直径。
衬垫膜43形成在过孔41-2k与芯片12之间以及过孔41-2k与芯片203之间以处于电绝缘状态。
参照图18的平面图，芯片12和芯片203堆叠在芯片13上，且过孔41-2k-1至41-2k-3形成在芯片12和芯片203之间。在芯片12和芯片203之间可以形成多个过孔41-2k，过孔的数量可以为任意数量。
每个过孔41-2k-1至41-2k-3形成有宽度L2k，宽度L2k为大于芯片12与芯片203之间的间隔的距离。
通过这样的结构，能够高度集成芯片间的过孔。
在图17所示的半导体装置11k的过孔41的配置中，与图3所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。包括在芯片之间形成的过孔41的纵横比被配置为相同。
此外，在半导体装置11k中，宽度L2k、宽度L4k和宽度L6k被设置成满足(深度L1k/宽度L2k)＝(深度L3k/宽度L4k)＝(深度L5k/宽度L6k)的关系。
在图17所示的半导体装置11k中，满足过孔41-1k的深度L1k＝过孔41-3k的深度L5k＜过孔41-2k的深度L3k的关系。因此，由于与过孔41-1k有关的纵横比、与过孔41-2k有关的纵横比以及与过孔41-3k有关的纵横比被调整为基本相同，因此过孔41-2k的宽度L4k被形成为大于过孔41-1k的宽度L2k和过孔41-3k的宽度L6k。即，调整过孔41的宽度以满足过孔41-1k的宽度L2k＜过孔41-2k的宽度L4k的关系和过孔41-3k的宽度L6k＜过孔41-2k的宽度L4k的关系。
如上所述，在具有在一个芯片上堆叠多个芯片的配置的半导体装置11k中，每个过孔41的宽度(直径)被调整为使得过孔41的纵横比基本上相同，包括在芯片之间形成的过孔41，由此能够使连接至具有较大加工量的下布线(布线层)的过孔的直径大，并且制造变得更容易。因此，可以改善过孔41的集成、成本降低和产率。
<半导体装置11k的制造>
将参照图19和图20描述与图17中所示的半导体装置11k的制造相关的处理。
在步骤S61中，将芯片12和芯片203接合到芯片13上，并且芯片12和芯片203被包括在绝缘膜23中。芯片12与芯片203的间隔例如为2至10um左右。
在步骤S62中，例如，通过光刻和干法蚀刻对形成有过孔41-1k和过孔41-3k的部分的半导体基板22、半导体基板202上的绝缘膜23、以及芯片12与芯片203之间的形成有过孔41-2k的绝缘膜23进行处理。
过孔41-1k的形成部分的宽度大于绝缘膜23的宽度L2k。类似地，过孔41-2k的形成部分的宽度大于绝缘膜23的宽度L4k。
在步骤S62中的干法蚀刻中，当绝缘膜23是SiO2时，通过使用诸如C4F8或C4F6的气体，当绝缘膜是SiN时，通过使用CHF3或CH2F2，或者当绝缘膜是有机树脂时，通过使用O2，可以以相对于半导体基板22(203)的高选择比来处理绝缘膜23。
在步骤S63中，例如，通过光刻和干法蚀刻对形成过孔41-1k和过孔41-3k的半导体基板22和半导体基板202进行处理。
在步骤S64(图20)中，通过例如PE-CVD形成例如由SiO2构成的膜的衬垫膜43。调整成膜覆盖率，使得在表面部分厚，在底部薄。在一个示例中，形成膜使得半导体基板22和202的侧表面部分的最小膜厚度为50nm以上。
在步骤S65中，通过干法蚀刻来处理整个表面以暴露每个过孔41的布线。此时，调整PE-CVD的膜厚度和覆盖率，使得面对半导体基板22和半导体基板202的过孔41-2k的衬垫膜43不消失。
在步骤S66中，形成过孔41-1k、过孔41-2k及过孔41-3k，并且形成重布线42-1、重布线42-2及重布线42-3。步骤S66的处理可以与步骤S7(图5)类似地执行。
在这种工艺中，制造图18所示的半导体装置11k。注意，这里示出的制造过程是示例，而不是指示限制的描述。此外，也可以适当变更工序顺序，或者应用这里所述的方法以外的方法进行成膜、处理等。
<第十二实施方式>
图21是示出根据第十二实施方式的半导体装置11m的截面配置示例的视图，图22是示出平面配置示例的视图。在图17和图18中示出的第十一实施方式中，与半导体装置11k的那些相似的部分由相似的参考标号表示，并且省略其描述。
图21所示的半导体装置11m与图17所示的半导体装置11k的不同之处在于设置在芯片12和芯片203之间的过孔41-2m的形状，并且其他点类似。图21中所示的半导体装置11m的过孔41-2m是连接芯片12、芯片13和芯片203的过孔。
布线31-2设置在芯片12的布线层21中，并且布线31-2连接至过孔41-2m。布线212设置在芯片203的布线层201中，并且布线212连接至过孔41-2m。布线62-3设置在芯片13的布线层61中，并且布线62-3连接至过孔41-2m。
通过设置这样的过孔41-2m，可以缩短芯片之间的信号传输距离，减少过孔41的数量。如图22所示，可以在芯片12和芯片203之间形成多个过孔41-2m，并且过孔的数量可以是任何数量。
每个过孔41-2m-1至41-2m-3形成为具有宽度L2m，并且宽度L2m与芯片12和芯片203之间的间隔的距离基本相同。
在图21中所示的半导体装置11m的过孔41的配置中，与图3中所示的半导体装置11c的过孔41相似，过孔41的纵横比相同。包括在芯片之间形成的过孔41的纵横比被配置为相同。此外，在半导体装置11m中，宽度L2m、宽度L4m和宽度L6m被设置为满足(深度L1m/宽度L2m)＝(深度L3m/宽度L4m)＝(深度L5m/宽度L6m)的关系。
此外，在图21中所示的半导体装置11m中，满足过孔41-1m的深度L1m＝过孔41-3m的深度L5m＜过孔41-2m的深度L3m的关系。因此，由于与过孔41-1m有关的纵横比、与过孔41-2m有关的纵横比以及与过孔41-3m有关的纵横比被调整为基本相同，因此过孔41-2m的宽度L4m被形成为大于过孔41-1m的宽度L2m和过孔41-3m的宽度L6m。即，过孔41的宽度被调整使得满足过孔41-1m的宽度L2m＜过孔41-2m的宽度L4m的关系和过孔41-3m的宽度L6m＜过孔41-2m的宽度L4m的关系。
如上所述，在具有在一个芯片上堆叠多个芯片的配置的半导体装置11m中，每个过孔41的宽度(直径)被调整为使得过孔41的纵横比基本上相同，包括形成在芯片之间的过孔41，由此能够使连接至具有较大加工量的下布线(布线层)的过孔的直径大，并且制造变得更容易。因此，可以改善过孔41的集成、成本降低和产率。
<第十三实施方式>
作为第十三实施方式，将描述第一至第十二实施方式的任何半导体装置11应用于成像元件的情况。图23是示出在根据第三实施方式的半导体装置11c应用于成像元件的情况下的配置示例的示图。
包括在成像元件300中的芯片13被用作背照式固态成像元件。光电二极管(PD)形成在芯片13的半导体基板71上，并且片上透镜301形成在光入射表面侧上。粘合剂302设置在半导体基板22的形成有片上透镜301的一侧的表面的至少一部分上，并且堆叠透明基板303。
芯片12堆叠在芯片13上作为固态成像元件。芯片12可以是在其上形成用于处理从固态成像元件和存储器获得的信号的处理电路的芯片。
在接合到过孔41-1c的重布线42-1上形成凸块311-1，在接合到过孔41-2c的重布线42-2上形成凸块311-2，在接合到过孔41-3c的重布线42-3上形成凸块311-3。如参考图24所描述的，当堆叠另一芯片等时，凸块311用于与另一芯片连接。
在成像元件300中，外部连接布线通过过孔41形成。利用这种结构，即使在另一芯片堆叠在固态成像元件上的情况下也可以执行芯片尺寸封装，并且可以获得对封装的小型化和固态成像元件的高性能有利的结构。
<第十四实施方式>
作为第十四实施方式，将描述在第十三实施方式中的成像元件300上进一步堆叠芯片的配置。
图24所示的成像元件350具有芯片403进一步堆叠在半导体装置11c上的配置。芯片403具有布线层401和半导体基板402堆叠的配置。在布线层401中，形成凸块411-1至411-3和布线412-1至412-3。
形成在芯片403上的凸块411-1至411-3与形成在半导体装置11c上的凸块311-1至311-3接合。结合凸块411-1至411-3和凸块311-1至311-3的部分填充有底部填充材料471并且被保护。
芯片403的侧表面和上表面被配置为使得模制材料472被设置和保护。底部填充材料471和模制材料472可以为成像元件350提供改进的机械强度。
图24中所示的成像元件350是除了过孔41之外配置外部连接布线的示例。在图24中所示的成像元件350中，在作为固态成像元件的芯片13中，连接至外部连接布线(诸如布线接合或凸块)的焊盘451-1和焊盘451-2形成在半导体基板71的光入射面侧上。图24示出了通过引线接合执行到外部的连接的构造。布线452-1和布线452-2连接至焊盘451-1和焊盘451-2。
图24中所示的成像元件350的配置也是能够进一步集成半导体元件的配置。
上述第一至第十四实施方式能够适当地组合实施。
<电子装置的配置>
例如，在图23中所示的成像元件300和在图24中所示的成像元件350可应用于各种电子装置，例如，成像装置(例如，数字静态相机或数字相机)、具有成像功能的移动电话、或具有成像功能的另一个装置。
图25是示出作为电子装置的成像装置的配置示例的框图。图25所示的成像装置1001包括光学系统1002、快门装置1003、成像元件1004、驱动电路1005、信号处理电路1006、监视器1007和存储器1008，并且可捕捉静止图像和运动图像。
光学系统1002具有一个或多个透镜，并且将来自对象的光(入射光)引导至成像元件1004，并且在成像元件1004的光接收表面上形成为图像。
快门装置1003被布置在光学系统1002和成像元件1004之间，并且根据驱动电路1005的控制，控制相对于成像元件1004的光照射时段和阴影时段。
成像元件1004包括包含上述成像元件的封装件。成像元件1004根据经由光学系统1002和快门装置1003在光接收表面上形成为图像的光累积一定时间段的信号电荷。根据从驱动电路1005提供的驱动信号(定时信号)，传输在成像元件1004中累积的信号电荷。
驱动电路1005输出用于控制成像元件1004的传送操作和快门装置1003的快门操作的驱动信号，以驱动成像元件1004和快门装置1003。
信号处理电路1006对从成像元件1004输出的信号电荷执行各种信号处理。通过信号处理电路1006应用的信号处理获得的图像(图像数据)被提供给监视器1007以进行显示或者被提供给存储器1008以进行存储(记录)。
同样在如上所述配置的成像装置1001中，包含上述半导体装置11a至k中的任一个的成像元件300或成像元件350可应用于光学系统1002和成像元件1004。
<内窥镜手术系统的应用例>
根据本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图26是描述可应用根据本公开的实施方式的技术(本技术)的内窥镜手术系统的示意性配置的示例的视图。
在图26中，示出了外科医生(医生)11131正在使用内窥镜手术系统11000在患者床11133上对患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量装置11112等其他手术工具11110、将内窥镜11100支撑在其上的支撑臂设备11120、以及安装有各种内窥镜手术设备的推车11200。
内窥镜11100包括透镜镜筒11101和连接至透镜镜筒11101的近端的摄像头11102，透镜镜筒11101具有从其远端开始预定长度的区域以插入到患者11132的体腔中。在图示的示例中，示出内窥镜11100，该内窥镜11100具有硬性型的透镜镜筒11101作为硬性镜。然而，内窥镜11100可以另外被包括作为具有柔性类型的透镜镜筒11101的柔性内窥镜。
透镜镜筒11101在其远端具有开口，物镜装配在该开口中。光源装置11203连接至内窥镜11100，使得由光源装置11203产生的光被在透镜镜筒11101内部延伸的光导引入透镜镜筒11101的前端，并且经由物镜朝向患者11132的体腔内的观察对象照射。另外，内窥镜11100既可以是直视内窥镜，也可以是斜视内窥镜或侧视内窥镜。
光学系统和图像拾取元件被设置在摄像头11102的内部，使得来自观察目标的反射光(观察光)通过光学系统会聚在图像拾取元件上。通过成像元件对观察光进行光电转换，生成与观察光对应的电信号、即与观察图像对应的图像信号。图像信号作为RAW数据被传输至CCU11201。
CCU11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且整体控制内窥镜11100和显示设备11202的操作。此外，CCU11201从摄像头11102接收图像信号并且针对图像信号执行用于基于图像信号显示图像的各种图像处理，诸如，例如，显影处理(去马赛克处理)。
显示设备11202在CCU11201的控制下基于图像信号在其上显示图像，其中，通过CCU11201对该图像信号执行了图像处理。
光源装置11203例如由发光二极管(LED)等光源构成，将对手术区域成像时的照射光供给到内窥镜11100。
输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204对内窥镜手术系统11000进行各种信息的输入或指示输入。例如，用户输入改变内窥镜11100的成像条件(照射光的种类、倍率、焦距等)的指示等。
治疗工具控制装置11205控制能量装置11112的驱动以用于烧灼或切割组织、封闭血管等。为了确保内窥镜11100的视野、确保手术医生的作业空间，气腹装置11206通过气腹管11111向患者11132的体腔内供给气体而使体腔膨胀。记录器11207是能够记录与手术有关的各种信息的设备。打印机11208是能够以各种形式(诸如文本、图像或图形)打印与手术有关的各种信息的设备。
另外，在手术区域将被内窥镜11100成像时供给照射光的光源装置11203也可以包含白色光源，该白色光源例如由LED、激光光源或者它们的组合构成。在白色光源包括红色、绿色和蓝色(RGB)激光光源的组合的情况下，由于可以针对每种颜色(每种波长)以高精度控制输出强度和输出时序，所以可以由光源装置11203进行所成像图像的白平衡的调整。此外，在这种情况下，如果来自各个RGB激光光源的激光束分时地照射在观察目标上并且与照射定时同步地控制摄像头11102的成像元件的驱动。然后，还可以分时地成像分别与R、G和B颜色相对应的图像。根据该方法，即使不对成像元件设置滤色器，也能够得到彩色图像。
此外，可以控制光源装置11203，使得每个预定时间改变要输出的光的强度。通过与光强度改变的定时同步地控制摄像头11102的图像拾取元件的驱动以分时获取图像并且合成图像，可产生没有曝光不足阻挡阴影和曝光过度亮点的高动态范围的图像。
此外，光源装置11203可以被配置为提供准备进行特殊光观察的预定波长带的光。在特殊光观察中，通过利用生物体组织的光的吸收的波长依赖性来照射与通常观察时的照射光(即白色光)相比窄的频带的光，来进行以高对比度对粘膜的表层部的血管等规定的组织进行成像的窄频带光观察(窄频带光观察)。或者，在特殊光观察中，也可以进行从通过激励光的照射而产生的荧光得到图像的荧光观察。在荧光观察中，能够通过向生物体组织照射激励光来进行来自生物体组织的荧光的观察(自发荧光观察)，或者通过向生物体组织局部地注入吲哚菁绿(ICG)等试剂并对生物体组织照射与试剂的荧光波长对应的激励光来得到荧光图像。光源装置11203可以构成为提供如上所述的适合于特殊光观察的窄频带光和/或激励光。
图27是描绘图26中描绘的摄像头11102和CCU11201的功能配置的示例的框图。
摄像头11102包括透镜单元11401、图像拾取单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU11201包括通信单元11411、图像处理单元11412以及控制单元11413。摄像头11102和CCU11201通过传输电缆11400连接用于彼此通信。
透镜单元11401是光学系统，被设置在与透镜镜筒11101的连接位置处。从透镜镜筒11101的远端获取的观察光被引导至摄像头11102并被引入透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。
图像拾取单元11402所包括的图像拾取元件的数量可为一个(单板型)或多个(多板型)。在图像拾取单元11402被配置为多板型的图像拾取单元的情况下，例如，通过图像拾取元件生成与各个R、G和B相对应的图像信号，并且图像信号可被合成以获得彩色图像。图像拾取单元11402还可被配置为具有一对图像拾取元件，用于获取准备用于三维(3D)显示的右眼和左眼的相应图像信号。在进行3D显示的情况下，手术操作者11131能够更准确地掌握手术区域内的生物体组织的深度。应注意，在图像拾取单元11402被配置为立体型的图像拾取单元的情况下，与单个图像拾取元件相应地设置多个系统的透镜单元11401。
此外，图像拾取单元11402不一定被设置在摄像头11102上。例如，图像拾取单元11402可在透镜镜筒11101的内部设置在物镜的紧后方。
驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下将透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。结果，能够适当地调整由图像拾取单元11402拾取的图像的倍率和焦点。
通信单元11404包括用于向和从CCU11201发送和接收各种信息的通信装置。通信单元11404通过传输线缆11400将从图像拾取单元11402获取的图像信号作为RAW数据传输至CCU11201。
此外，通信单元11404从CCU11201接收用于控制摄像头11102的驱动的控制信号，并且将控制信号供应至摄像头控制单元11405。控制信号包括与图像拾取条件有关的信息，诸如，指定拾取的图像的帧速率的信息、指定图像拾取时的曝光值的信息和/或指定拾取的图像的倍率和焦点的信息。
应注意，诸如帧速率、曝光值、放大倍率或者焦点的图像拾取条件可以由用户指定或者可以基于所获取的图像信号通过CCU11201的控制单元11413自动设置。在后者的情况下，自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能结合在内窥镜11100中。
摄像头控制单元11405基于通过通信单元11404接收的来自CCU111201的控制信号控制摄像头11102的驱动。
通信单元11411包括用于向和从摄像头11102发送和接收各种信息的通信装置。通信单元11411通过传输电缆11400接收从摄像头11102传输至其的图像信号。
此外，通信单元11411向摄像头11102发送用于控制摄像头11102的驱动的控制信号。图像信号和控制信号可以通过电通信、光通信等传输。
图像处理单元11412对从摄像头11102发送到其的RAW数据形式的图像信号执行各种图像处理。
控制单元11413进行涉及内窥镜11100的手术区域等的成像和通过对手术区域等成像获得的拾取图像的显示的各种控制。例如，控制单元11413创建用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413基于由图像处理单元11412执行了图像处理的图像信号控制显示设备11202显示对手术区域等成像的拾取图像。于是，控制单元11413可使用各种图像识别技术来识别拾取的图像中的各种对象。例如，控制单元11413能够通过检测包括在拾取的图像中的对象的边缘的形状、颜色等识别诸如镊子、特定活体区域、出血、使用能量装置11112时的雾等手术工具。当控制单元11413控制显示设备11202显示所成像的图像时，控制单元11413可以使用识别结果使得以与手术区域的图像重叠的方式显示各种手术支持信息。在重叠显示手术支援信息并提示给手术操作者11131的情况下，能够减轻手术操作者11131的负担，手术操作者11131能够可靠地进行手术。
将摄像头11102和CCU11201彼此连接的传输电缆11400是准备用于电信号的通信的电信号电缆、准备用于光通信的光纤或准备用于电通信和光通信两者的复合电缆。
在此，虽然在所描绘的示例中，通过使用传输电缆11400的有线通信执行通信，但是摄像头11102与CCU11201之间的通信可以通过无线通信执行。
<移动体的应用例>
根据本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动体、飞机、无人机、船舶、机器人等)上的装置。
图28是示出了作为可应用根据本公开的实施方式的技术的移动体控制系统的示例的车辆控制系统的示意性配置的示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图28所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。另外，作为集成控制单元12050的功能结构，例示了微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作用于产生车辆的驱动力的驱动力产生装置(诸如内燃机、驱动电机等)、用于将驱动力传递到车轮的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
车身系统控制单元12020根据各种程序来控制设置在车身上的各种装置的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制装置。在这种情况下，从作为按键的替代物的移动装置发送的无线电波或各种开关的信号可以被输入到主体系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动车窗装置、灯等。
车外信息检测单元12030检测包含车辆控制系统12000的车外的信息。例如，在车外信息检测单元12030上连接有成像部12031。车外信息检测单元12030使成像部12031对车外的图像成像，并接收该成像的图像。另外，车外信息检测单元12030也可以基于接收到的图像，进行检测人、车辆、障碍物、标志、路面上的文字等对象物的处理、或者检测其距离的处理等。
成像部12031是接收光并且输出对应于接收到的光的光量的电信号的光学传感器。成像部12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离的信息。此外，成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测单元12041连接。驾驶员状态检测单元12041例如包括对驾驶员成像的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力生成装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协作控制，该功能包括用于车辆的防碰撞或减震、基于跟随距离的跟随驾驶、维持驾驶的车辆速度、车辆碰撞的警告、车辆与车道的偏离的警告等。
另外，微型计算机12051通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车外或车内信息的信息来控制驱动力产生装置、转向机构、制动装置等，可以执行用于自动驾驶的协作控制，这使得车辆不依赖于驾驶员的操作等而自动行驶。
另外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车外的信息，将控制命令输出到车身系统控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测的前方车辆或对面车辆的位置，控制前照灯以从远光改变到近光，来执行旨在防止眩光的协作控制。
声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到输出装置，该输出装置能够视觉地或听觉地将信息通知给车辆的乘员或车辆外部。在图28的示例中，作为输出设备，示出了音频扬声器12061、显示部12062和仪表板12063。例如，显示部12062可包括板上显示器和平视显示器中的至少一个。
图29是示出成像部12031的安装位置的示例的示图。
在图29中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部的位置上。设置在车辆内部内的前鼻部的成像部12101和设置在挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧表面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部内的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
需注意，在图29中，示出了成像部12101至12104的成像范围的示例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据来获得从上方观看的车辆12100的鸟瞰图像。
成像部12101至12104中的至少一个可具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定在成像范围12111至12114内到每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，由此，抽出存在于车辆12100的行驶路径上、以与车辆12100大致相同的方向以规定的速度(例如，等于或大于0km/小时)。另外，微型计算机12051可以预先设置跟随距离以保持在前行车辆的前方，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。由此，能够进行不依赖于驾驶员的操作等而使车辆自动行驶的自动驾驶用的协调控制。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息将与三维物体有关的三维物体数据分类为二轮车、标准车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类的三维物体数据，并且将所提取的三维物体数据用于自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设置值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驾驶系统控制单元12010执行强制减速或躲避转向。微型计算机12051可由此辅助驾驶以避免碰撞。
成像部12101至12104中的至少一个可以是检测红外线的红外相机。微型计算机12051例如可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。行人的这种识别例如通过提取作为红外相机的成像部12101至12104的成像图像中的特征点的过程以及通过对表示对象的轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程来执行。当微型计算机12051确定在成像部12101到12104的成像图像中存在行人并因此识别出行人时，声音/图像输出部分12052控制显示部分12062，使得用于强调的正方形轮廓线被显示为叠加在识别出的行人上。声音/图像输出部分12052还可控制显示部分12062，使得在期望位置处显示表示行人的图标等。
在本说明书中，系统表示包括多个设备的整个设备。
应注意，在本说明书中描述的效果仅是示例并且不受限制，并且可以存在其他效果。
应注意，本技术的实施方式不限于上述实施方式，并且在不背离本技术的范围的情况下，各种修改是可能的。
应注意，本技术还可具有以下配置。
(1)
一种半导体装置，包括：
多个过孔，
其中，由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
(2)
根据(1)所述的半导体装置，
其中，过孔连接至构成芯片的布线层中的布线。
(3)
根据(1)或(2)所述的半导体装置，
其中，多个过孔包括穿透堆叠在布线层中的芯片的第一过孔和不穿透芯片的第二过孔。
(4)
根据(3)所述的半导体装置，
其中，在第一过孔和第二过孔连接至具有相同深度的布线的情况下，第一过孔的纵横比与第二过孔的纵横比彼此不同。
(5)
根据(1)至(4)中任一项所述的半导体装置，
其中，第二芯片堆叠在第一芯片上，并且
多个过孔包括连接至包括在第一芯片中的第一布线层中的第一布线的第一过孔和连接至包括在第二芯片中的第二布线层中的第二布线的第二过孔。
(6)
根据(5)所述的半导体装置，
其中，第一过孔的宽度在第二布线层中改变。
(7)
根据(5)所述的半导体装置，
其中，形成在第一布线层的表面上的布线和形成在第二布线层的表面上的布线接合。
(8)
根据(5)至(7)中任一项所述的半导体装置，
其中，第二芯片和第三芯片堆叠在第一芯片上，
第三芯片是测试芯片，并且
第一过孔穿透第三芯片并连接至第一布线。
(9)
根据(8)所述的半导体装置，
其中，第三芯片由与第二芯片相同的材料构成。
(10)
根据(8)所述的半导体装置，
其中，形成在第三芯片的布线层的表面上的布线和形成在第一布线层的表面上的布线接合。
(11)
根据(5)至(10)中任一项所述的半导体装置，
其中，相同材料的绝缘膜形成在第二芯片的侧表面和上表面、第一过孔的侧表面和第二过孔的侧表面上。
(12)
根据(5)至(11)中任一项所述的半导体装置，
其中，第二芯片具有面积小于第二布线层的面积的半导体基板堆叠在第二布线层上的配置，并且
第二过孔形成在第二布线层的未堆叠半导体基板的区域中。
(13)
根据(5)至(12)中任一项所述的半导体装置，
其中，第一芯片的第一布线层和第二芯片的半导体基板接合。
(14)
根据(1)至(13)中任一项所述的半导体装置，
其中，第一芯片、和小于第一芯片的第二芯片以及第三芯片堆叠在第一芯片上，并且
多个过孔包括形成在第二芯片与第三芯片之间的过孔。
(15)
根据(14)所述的半导体装置，
其中，过孔的位于第二芯片上方的部分的宽度大于第二芯片与第三芯片之间的间隔的宽度，并且
过孔的位于第二芯片下方的部分的宽度小于第二芯片与第三芯片之间的间隔的宽度。
(16)
根据(14)所述的半导体装置，
其中，过孔连接至形成在第一芯片的布线层中的第一布线、形成在第二芯片的布线层中的第二布线以及形成在第三芯片的布线层中的第三布。
(17)
根据(5)至(16)中任一项所述的半导体装置，
其中，第一芯片是固态成像元件。
(18)
根据(1)至(17)中任一项所述的半导体装置，
其中，纵横比在1至20的范围内。
(19)
一种成像装置，包括：
第一芯片，固态成像元件形成在第一芯片上；
第二芯片，处理来自第一芯片的信号；以及
多个过孔，形成在第一芯片和第二芯片中，
其中，由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
(20)
一种用于制造包括多个过孔的半导体装置的制造方法，制造方法包括：
形成设置有过孔的宽度的孔，使得由过孔的深度和宽度限定的纵横比在多个过孔中基本上相同。
参考符号列表
11 半导体装置
12、13 芯片
21 布线层
22 半导体基板
23 绝缘膜
24 停止膜
31 布线
41 过孔
42 重布线
43 衬垫膜
61 布线层
62 布线
71 半导体基板
81、82、83孔
91 抗蚀剂掩模
101 布线
121 布线层
122 半导体基板
123 测试芯片
131 布线
141 布线
151、152、153孔
201 布线层
202 半导体基板
203 芯片
211、212 布线
300 成像元件
301 片上透镜
302 粘合剂
303 透明基板
311 凸块
350 成像元件
401 布线层
402 半导体基板
403 芯片
411 凸块
412 布线
451 焊盘
452 布线
471 底部填充材料
472 模制材料

Claims (20)

1.一种半导体装置，包括：
多个过孔，
其中，由过孔的深度和宽度限定的纵横比在多个所述过孔中基本上相同。
2.根据权利要求1所述的半导体装置，
其中，所述过孔连接至构成芯片的布线层中的布线。
3.根据权利要求1所述的半导体装置，
其中，多个所述过孔包括穿透堆叠在布线层中的芯片的第一过孔和不穿透所述芯片的第二过孔。
4.根据权利要求3所述的半导体装置，
其中，在所述第一过孔和所述第二过孔连接至具有相同深度的布线的情况下，所述第一过孔的纵横比与所述第二过孔的纵横比彼此不同。
5.根据权利要求1所述的半导体装置，
其中，第二芯片堆叠在第一芯片上，并且
多个所述过孔包括连接至包括在所述第一芯片中的第一布线层中的第一布线的第一过孔和连接至包括在所述第二芯片中的第二布线层中的第二布线的第二过孔。
6.根据权利要求5所述的半导体装置，
其中，所述第一过孔的宽度在所述第二布线层中改变。
7.根据权利要求5所述的半导体装置，
其中，形成在所述第一布线层的表面上的布线和形成在所述第二布线层的表面上的布线接合。
8.根据权利要求5所述的半导体装置，
其中，所述第二芯片和第三芯片堆叠在所述第一芯片上，
所述第三芯片是测试芯片，并且
所述第一过孔穿透所述第三芯片并连接至所述第一布线。
9.根据权利要求8所述的半导体装置，
其中，所述第三芯片由与所述第二芯片相同的材料构成。
10.根据权利要求8所述的半导体装置，
其中，形成在所述第三芯片的布线层的表面上的布线和形成在所述第一布线层的表面上的布线接合。
11.根据权利要求5所述的半导体装置，
其中，相同材料的绝缘膜形成在所述第二芯片的侧表面和上表面、所述第一过孔的侧表面和所述第二过孔的侧表面上。
12.根据权利要求5所述的半导体装置，
其中，所述第二芯片具有面积小于所述第二布线层的面积的半导体基板堆叠在所述第二布线层上的配置，并且
所述第二过孔形成在所述第二布线层的未堆叠所述半导体基板的区域中。
13.根据权利要求5所述的半导体装置，
其中，所述第一芯片的第一布线层和所述第二芯片的半导体基板接合。
14.根据权利要求1所述的半导体装置，
其中，第一芯片、和小于所述第一芯片的第二芯片以及第三芯片堆叠在所述第一芯片上，并且
多个所述过孔包括形成在所述第二芯片与所述第三芯片之间的过孔。
15.根据权利要求14所述的半导体装置，
其中，所述过孔的位于所述第二芯片上方的部分的宽度大于所述第二芯片与所述第三芯片之间的间隔的宽度，并且
所述过孔的位于所述第二芯片下方的部分的宽度小于所述第二芯片与所述第三芯片之间的间隔的宽度。
16.根据权利要求14所述的半导体装置，
其中，所述过孔连接至形成在所述第一芯片的布线层中的第一布线、形成在所述第二芯片的布线层中的第二布线以及形成在所述第三芯片的布线层中的第三布线。
17.根据权利要求5所述的半导体装置，
其中，所述第一芯片是固态成像元件。
18.根据权利要求1所述的半导体装置，
其中，所述纵横比在1至20的范围内。
19.一种成像装置，包括：
第一芯片，固态成像元件形成在所述第一芯片上；
第二芯片，处理来自所述第一芯片的信号；以及
多个过孔，形成在所述第一芯片和所述第二芯片中，
其中，由过孔的深度和宽度限定的纵横比在多个所述过孔中基本上相同。
20.一种用于制造包括多个过孔的半导体装置的制造方法，所述制造方法包括：
形成设置有过孔的宽度的孔，使得由所述过孔的深度和宽度限定的纵横比在多个所述过孔中基本上相同。
CN202280012703.9A 2021-02-25 2022-01-06 半导体装置、成像装置及制造方法 Pending CN116783696A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-028236 2021-02-25
JP2021028236 2021-02-25
PCT/JP2022/000169 WO2022181064A1 (ja) 2021-02-25 2022-01-06 半導体装置、撮像装置、製造方法

Publications (1)

Publication Number Publication Date
CN116783696A true CN116783696A (zh) 2023-09-19

Family

ID=83048853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280012703.9A Pending CN116783696A (zh) 2021-02-25 2022-01-06 半导体装置、成像装置及制造方法

Country Status (5)

Country Link
US (1) US20240096919A1 (zh)
KR (1) KR20230150793A (zh)
CN (1) CN116783696A (zh)
DE (1) DE112022001206T5 (zh)
WO (1) WO2022181064A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980495B2 (ja) * 1993-09-07 1999-11-22 株式会社東芝 半導体装置の製造方法
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7791173B2 (en) * 2007-01-23 2010-09-07 Samsung Electronics Co., Ltd. Chip having side pad, method of fabricating the same and package using the same
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
KR102430496B1 (ko) * 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20240096919A1 (en) 2024-03-21
DE112022001206T5 (de) 2024-01-04
KR20230150793A (ko) 2023-10-31
WO2022181064A1 (ja) 2022-09-01

Similar Documents

Publication Publication Date Title
CN110520997B (zh) 半导体器件、半导体器件制造方法及电子设备
US20220337773A1 (en) Solid-state imaging device
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
US11830898B2 (en) Wafer level lens
US20220068991A1 (en) Imaging element and manufacturing method of imaging element
JP7143329B2 (ja) 半導体装置
CN116783696A (zh) 半导体装置、成像装置及制造方法
CN114270517A (zh) 成像装置、电子设备和制造方法
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法
TWI843777B (zh) 攝像元件及攝像元件之製造方法
US20230048188A1 (en) Light-receiving device
WO2019097949A1 (ja) 半導体装置および半導体の製造方法、並びに撮像装置
CN116998012A (zh) 半导体器件和成像装置
KR20240088997A (ko) 반도체 장치, 기기 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination