JP2007165454A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007165454A
JP2007165454A JP2005357680A JP2005357680A JP2007165454A JP 2007165454 A JP2007165454 A JP 2007165454A JP 2005357680 A JP2005357680 A JP 2005357680A JP 2005357680 A JP2005357680 A JP 2005357680A JP 2007165454 A JP2007165454 A JP 2007165454A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
dummy
semiconductor device
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357680A
Other languages
English (en)
Inventor
Jun Shibata
潤 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005357680A priority Critical patent/JP2007165454A/ja
Publication of JP2007165454A publication Critical patent/JP2007165454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】ダミーチップの面積が小さくても充分にパッケージの反りを低減することができる半導体装置を得る。
【解決手段】本発明に係る半導体装置は、配線基板と、配線基板上に積層して搭載された大きさの異なる複数の半導体チップと、複数の半導体チップの最上層の半導体チップに並列に配置されたダミーチップと、複数の半導体チップ及びダミーチップを封止する樹脂とを有する。そして、ダミーチップは、最上層の半導体チップよりも厚い。
【選択図】図１

Description

本発明は、配線基板上に大きさの異なる複数の半導体チップが積層して搭載されたチップ積層型の半導体装置に関し、特にダミーチップの面積が小さくても充分にパッケージの反りを低減することができる半導体装置に関するものである。
チップ積層型の半導体装置として、特許文献１又は２には、リードフレームの半導体チップと対向する部分にダミーチップを搭載することにより、パッケージ上下の樹脂量を等しくし、パッケージの反りを低減するものが開示されている。また、特許文献３には、最上層の半導体チップに並列にダミーチップを配置する半導体装置が開示されている。
特開平４−３４０７５１号公報 特開平２−２８３５３号公報 特開２００１−９４０３８号公報
配線基板上に大きさの異なる複数の半導体チップが積層して搭載されたチップ積層型の半導体装置において、最上層の半導体チップが極端に小さい場合には、チップの上部の樹脂量が多くなり、パッケージが反るという問題があった。
また、特許文献３のようにダミーチップが最上層の半導体チップと同じ厚みの場合は、ダミーチップの面積が小さいと充分にパッケージの反りを低減することができないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ダミーチップの面積が小さくても充分にパッケージの反りを低減することができる半導体装置を得るものである。
本発明に係る半導体装置は、配線基板と、配線基板上に積層して搭載された大きさの異なる複数の半導体チップと、複数の半導体チップの最上層の半導体チップに並列に配置されたダミーチップと、複数の半導体チップ及びダミーチップを封止する樹脂とを有し、ダミーチップは、最上層の半導体チップよりも厚い。本発明のその他の特徴は以下に明らかにする。
本発明により、ダミーチップの面積が小さくても充分にパッケージの反りを低減することができる。
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。この半導体装置は、配線基板１１と、配線基板１１上に積層して搭載された大きさの異なる複数の半導体チップ１２〜１４と、半導体チップ１２〜１４の最上層の半導体チップ１４に並列に配置されたダミーチップ１５と、半導体チップ１２〜１４と配線基板１１をそれぞれ接続するボンディングワイヤ１６と、半導体チップ１２〜１４、ダミーチップ１５及びボンディングワイヤ１６を封止する樹脂１７と、配線基板１１の下面に設けられた半田ボール１８とを有する。そして、ダミーチップ１５の厚みＢは、最上層の半導体チップ１４の厚みＡよりも厚い（Ｂ＞Ａ）。
このように、最上層の半導体チップ１４に並列にダミーチップ１５を配置することにより、チップ上の樹脂１７の量を低減することができるため、パッケージの反りを抑えることができる。そして、ダミーチップ１５を最上層の半導体チップ１４よりも厚くすることで、ダミーチップ１５の面積が小さくても充分にパッケージの反りを低減することができる。
また、ダミーチップ１５にはボンディングワイヤが接続していない。これにより、ダミーチップ１５を厚くしたことにより、ダミーチップ１５上の樹脂１７の厚みを薄くした場合でも、ボンディングワイヤがパッケージ上部に透けて見えるなどの不具合の発生を防止することができる。
本発明の実施の形態に係る半導体装置を示す断面図である。
符号の説明
１１ 配線基板
１２-１４ 半導体チップ
１５ ダミーチップ
１７ 樹脂

Claims (2)

  1. 配線基板と、
    前記配線基板上に積層して搭載された大きさの異なる複数の半導体チップと、
    前記複数の半導体チップの最上層の半導体チップに並列に配置されたダミーチップと、
    前記複数の半導体チップ及び前記ダミーチップを封止する樹脂とを有し、
    前記ダミーチップは、前記最上層の半導体チップよりも厚いことを特徴とする半導体装置。
  2. 前記ダミーチップにはボンディングワイヤが接続していないことを特徴とする請求項１に記載の半導体装置。
JP2005357680A 2005-12-12 2005-12-12 半導体装置 Pending JP2007165454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357680A JP2007165454A (ja) 2005-12-12 2005-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357680A JP2007165454A (ja) 2005-12-12 2005-12-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2007165454A true JP2007165454A (ja) 2007-06-28

Family

ID=38248051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357680A Pending JP2007165454A (ja) 2005-12-12 2005-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2007165454A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
US8237251B2 (en) 2008-01-23 2012-08-07 Elpida Memory, Inc. Semiconductor device including semiconductor chips with different thickness
US9185348B2 (en) 2008-04-24 2015-11-10 Samsung Electronics Co., Ltd. Method of recommending broadcasting contents and recommending apparatus therefor in multimedia contents reproducing device
US9270918B2 (en) 2008-04-24 2016-02-23 Samsung Electronics Co., Ltd. Method of recommending broadcasting contents and recommending apparatus therefor
CN109585473A (zh) * 2017-09-29 2019-04-05 三星电子株式会社 图像感测设备及其制造方法
CN110444528A (zh) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
US10916533B2 (en) 2018-07-05 2021-02-09 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
US8237251B2 (en) 2008-01-23 2012-08-07 Elpida Memory, Inc. Semiconductor device including semiconductor chips with different thickness
US8372693B2 (en) 2008-01-23 2013-02-12 Elpida Memory, Inc. Semiconductor device including semiconductor chips with different thickness
US9185348B2 (en) 2008-04-24 2015-11-10 Samsung Electronics Co., Ltd. Method of recommending broadcasting contents and recommending apparatus therefor in multimedia contents reproducing device
US9270918B2 (en) 2008-04-24 2016-02-23 Samsung Electronics Co., Ltd. Method of recommending broadcasting contents and recommending apparatus therefor
US10277951B2 (en) 2008-04-24 2019-04-30 Samsung Electronics Co., Ltd. Method of recommending broadcasting contents and recommending apparatus therefor in multimedia contents reproducing device
JP2019068049A (ja) * 2017-09-29 2019-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イメージセンシング装置及びその製造方法
CN109585473A (zh) * 2017-09-29 2019-04-05 三星电子株式会社 图像感测设备及其制造方法
US10741607B2 (en) 2017-09-29 2020-08-11 Samsung Electronics Co., Ltd. Image sensing apparatus and manufacturing method thereof
US11482564B2 (en) 2017-09-29 2022-10-25 Samsung Electronics Co., Ltd. Image sensing apparatus
CN110444528A (zh) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
CN110444528B (zh) * 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
US11031372B2 (en) 2018-05-04 2021-06-08 Western Digital Technologies, Inc. Semiconductor device including dummy pull-down wire bonds
US10916533B2 (en) 2018-07-05 2021-02-09 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US7218006B2 (en) Multi-chip stack package
JP5075463B2 (ja) 半導体装置
JP2007165454A (ja) 半導体装置
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
JP5646415B2 (ja) 半導体パッケージ
KR20060120365A (ko) 반도체 칩 적층 패키지
JP2009124151A (ja) 接合信頼性の向上した積層型半導体パッケージ
JP2008118140A (ja) 反り防止用の補強部材が基板に連結された半導体チップスタックパッケージ
JP2006351565A (ja) 積層型半導体パッケージ
KR102250997B1 (ko) 반도체 패키지
JP2006196709A (ja) 半導体装置およびその製造方法
US9343421B2 (en) Semiconductor package and fabrication method thereof
WO2014156921A1 (ja) 半導体装置
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
TW200807682A (en) Semiconductor package and method for manufacturing the same
JP2008270597A (ja) 半導体装置
JP2008085032A (ja) 半導体装置
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
JP2007123545A (ja) 半導体装置およびその製造方法
KR100601761B1 (ko) 이중 성형된 반도체 패키지 제조 방법
JP2008047662A (ja) 半導体装置
JP2008187050A (ja) システムインパッケージ装置
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
JP2009283873A (ja) 半導体装置
JP2009272359A (ja) 半導体パッケージ