JP5075463B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5075463B2
JP5075463B2 JP2007110178A JP2007110178A JP5075463B2 JP 5075463 B2 JP5075463 B2 JP 5075463B2 JP 2007110178 A JP2007110178 A JP 2007110178A JP 2007110178 A JP2007110178 A JP 2007110178A JP 5075463 B2 JP5075463 B2 JP 5075463B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor
semiconductor chip
shows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007110178A
Other languages
English (en)
Other versions
JP2008270454A (ja
Inventor
大介 江島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007110178A priority Critical patent/JP5075463B2/ja
Priority to US12/104,660 priority patent/US7635912B2/en
Publication of JP2008270454A publication Critical patent/JP2008270454A/ja
Application granted granted Critical
Publication of JP5075463B2 publication Critical patent/JP5075463B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に係り、特に半導体パッケージの構造に関する。
半導体装置の高機能化・薄型化を実現させる半導体パッケージ技術として、メモリー、ＣＰＵ（中央演算装置）等の複数の機能を1つのパッケージ実装で実現するシステム・イン・パッケージ（以下、ＳｉＰ）技術が注目を集めている。ＳｉＰ技術の一つに複数の半導体パッケージを三次元的に積層するパッケージ・オン・パッケージ（以下、ＰｏＰ）技術がある。ＰｏＰは、用途に合わせ、複数の機能の組み合わせを任意に選択することができる。また、半導体パッケージを三次元的に積層する構造であるため、実効面積を縮小することができる。よって、主として携帯電話に代表されるような小型・薄型でかつ多機能な機器に用いられる。
従来のＰｏＰ技術に係る断面構造の一例を図２８に示す。下段に配置される第１のパッケージ１００は、基板１１（例えば、配線基板）上にフリップチップ法により接続された半導体チップ１２を有し、基板１１と半導体チップ１２の間にはアンダーフィル樹脂１３が充填されている。半導体チップと基板は金又ははんだ等のバンプ１９で接続されている。基板１１裏面には外部接続端子として、はんだボール１７が形成されている。なお、本図は模式図であり、後述するように、実際には第１の半導体パッケージ１００には反りが生じている。
上段に配置される第２の半導体パッケージ２００は、配線基板１１上に２つの半導体チップ１２を積層した構造となっており、基板１１と半導体チップ１２はワイヤー１４を用いたワイヤーボンディング法により接続され、モールド樹脂１５により封止されている。半導体チップ１２と基板１１、または２つの半導体チップ１２間は、チップマウント接着材１６を介して積層されている。第１の半導体パッケージ１００と第２の半導体パッケージ２００は、はんだボール１７を介して接合され、ＰｏＰとして構成される。
図２９と図３０は、第１の半導体パッケージを示したものである。図２９は半導体チップ１２と基板１１との接続をワイヤー１４を用いたワイヤーボンディング法により行なっている構成、図３０はフリップチップ法により行なっている構成を示している。各図において(a)、(b)はそれぞれ平面図、及びＡＡ´線における断面図である。なお、フリップチップ法による第１の半導体パッケージについては、必ずしも半導体チップをモールド樹脂で被覆する必要はないが、図３０に示すように半導体チップ１２部分をモールド樹脂１５で被覆する場合がある。
このようなＰｏＰの課題の一つとして、第１の半導体パッケージ１００における反りの抑制が挙げられる。反りの発生は主に基板と半導体チップの熱膨張率の違いに起因している。後述するように、第１の半導体パッケージ１００において反りが生じると、この上に積層される第２の半導体パッケージ２００との接続部において、接続不良を生じてしまう。
半導体パッケージの反りを抑えるための関連技術文献としては、特許文献１と特許文献２が挙げられる。
特許文献１には、ワイヤーボンディング法により形成された半導体パッケージにおいて、ワイヤー流れやパッケージの反りを抑制するために、半導体チップを樹脂硬化体内層と、樹脂硬化体外層の２層構造の樹脂層により封止される技術が開示されている。ワイヤー流れを抑制する樹脂を用いるとパッケージの反りが大きくなってしまうので、まずワイヤー流れを抑制する樹脂でワイヤー部を封止し、その後、反りを抑制する樹脂で外周を封止する。
特許文献2には、パッケージクラックを防止するために、半導体チップの封止樹脂を低応力性内部樹脂層と、低吸湿性外部樹脂層との2層構造とする技術が開示されている。
特開平08-162573公報 特開平10-022422公報
前記のとおり、ＰｏＰ技術における重要な課題に第1の半導体パッケージにおける反りの発生が挙げられる。
図３１は、第1の半導体パッケージにおける反りの挙動を模式的に示した断面図である。同図(a)は半導体チップの接続方法としてワイヤーボンディング法を用いた場合、同図(b)と(c)はフリップチップ法を用いた場合を示す。また、同図(a)と(b)は半導体チップ１２をモールド樹脂１５で被覆した場合、(c)はモールド樹脂を行なわない場合を示している。構造に関わらす、第１の半導体パッケージは常温時には基板１１の上側（半導体チップ側）に凸反り（以下、Ｃｒｙ反り）、はんだ溶融温度時には基板１２の下側（はんだボール側）に凸反り（以下、Ｓｍｉｌｅ反り）となる。なお、図では明確でないが、モールド樹脂１５も基板１１や半導体チップ１２の反りに応じて反っている。
図３２は、図３１に示した第１の半導体パッケージを用いたＰｏＰ構造での断面模式図である。図３２(a)から(c)における第１の半導体パッケージ１００はそれぞれ、図３１(a)から(c)において示したものと同じ構成である。第２の半導体パッケージ２００は図２８において説明したもの同じ構成である。図は第１の半導体パッケージ１００と第２の半導体パッケージ２００を接合する際、すなわち、はんだ溶融温度時における接合状態を示している。第１の半導体パッケージ１００がＳｍｉｌｅ反りとなっているため、第２の半導体パッケージ２００のはんだボール１７との間で未接合部分２０が生じている。なお、図では明確でないが、第1の半導体パッケージ１００のモールド樹脂１５も基板１１や半導体チップ１２の反りに応じて反っている。
このように、はんだ溶融温度時の大きな反りは、第1の半導体パッケージ１００と第２の半導体パッケージ２００の間で接合不良を引き起こす。仮に接合時に接合不良が発生しなくても、その後の製造工程における温度サイクルにより、接続性が悪化し、十分な接続信頼性を得ることが困難となる。
また、近年の半導体装置においては、従来よりも薄型化や通信速度の高速化が要求されている。よって、ＰｏＰ構造にあっては、従来よりも基板を薄くすることが必要になるが、基板の剛性はその厚さに依存するため、薄くなることで剛性が低くなり、従来以上にパッケージの反りは増大することになる。
さらに、通信速度の高速化のためには、基板への半導体チップの接続はフリップチップ法で行なうことが望ましい。フリップチップ接続では、基板と半導体チップの回路面とをワイヤーを介することなく、直接接続する構成となっているからである。しかしながら、一般に、フリップチップ法は、ワイヤーボンディング法に比べて、そのプロセス温度が高く、常温との間での温度変化量が大きくなるために、反りの発生はより顕著なものとなってしまう。
このように近年の半導体装置の薄型化、高速化の要求を満たすために、半導体パッケージにおける反りの量は従来よりも大きいものとなっており、本課題を解決し、接合信頼性に優れた半導体装置を提供するためには、上記従来技術文献に開示されているパッケージ技術を適用するだけでは不十分であり、さらなる改善の必要性が生じていた。
本発明によれば、表面に端子部を有する基板上に半導体チップが接続され、前記半導体チップを覆う第1の樹脂と、前記第１の樹脂を覆う第２の樹脂が形成された半導体装置であって、前記基板の中心から辺部方向における前記第１の樹脂と第２の樹脂の長さの差をa、前記基板の中心から角部方向における前記第１の樹脂と第２の樹脂の長さの差をb、とした場合において、a＜ｂの関係にある半導体装置、が提供される。
本発明者は、ＰｏＰ構造における接合不良の問題を解決するためには、ＰｏＰ構造を形成する際の第１の半導体パッケージにおける反りを抑制することが重要であることに鑑み、当該半導体パッケージの反りのメカニズムを詳細に検討した。その結果、半導体パッケージにおける反りの曲率が最も大きくなるのは、パッケージの中心から角部方向であることに着目して、本発明を完成するに至った。
すなわち、半導体チップを覆う第１の樹脂と第２の樹脂の形状を異ならせ、第２の樹脂１０６の配線基板１０１の中心から配線基板１０１の角部方向（B、B´方向）の長さが、前記中心から辺部方向（A、A´）の長さよりも長くする構成を着想した。本構成により、ＰｏＰ構造の形成時（はんだ溶融温度時）において、角部においては下向きの、辺部においては上向きの力が働き、反り応力の相殺効果により、ＰｏＰ構造の形成時（はんだ溶融温度時）に発生するＳｍｉｌｅ反りが抑制される。本構成を採用することにより、上記従来技術文献の構成や、第１の樹脂と第２の樹脂を相似形にして配置した場合よりも、角部方向で発生する反り応力を効果的に抑制することができる。
本発明によれば、半導体パッケージの反りが抑制され、接続信頼性に優れた半導体装置を提供することができる。
以下、本発明の各実施の形態について、図面を用いて説明する。
（第１の実施の形態）
図１から図13を用いて、本発明の第１の実施の形態について説明する。
図1は、本発明の第１の実施の形態に係る第１の半導体パッケージの構造である。同図(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図である。半導体チップ１０２が搭載される基板については、特に限定するものではなく、例えば内部に配線層を有する配線基板１０１を用いることができる。配線基板１０１と半導体チップ１０２はそれぞれ、正方形であり、フリップチップ法により金やはんだ等のバンプ１０９を介して接続され、隙間にはアンダーフィル樹脂１０３が充填されている。配線基板１０１表面にはランド（端子部）１０８が形成されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６からなる。第１の樹脂１０５と第２の樹脂１０６は、その形状が異なる。図のように、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜bの関係にある。すなわち、第２の樹脂１０６の形状は、配線基板１０１の中心から辺部よりも前記中心から角部において突出している。角部における第２の樹脂１０６の突出は、ランド１０８に接触しない程度に大きいことが好ましい。配線基板１０１の裏面には、はんだボール１０７が形成されている。
次に、本実施の形態における第１の半導体パッケージの製造方法について説明する（不図示）。ランド１０８を有する配線基板１０１上に金やはんだ等のバンプ１０９を介して、半導体チップ１０２をフリップチップ法により接続する。配線基板１０１と半導体チップ１０２の隙間はアンダーフィル樹脂１０３により充填される。次に、第1の樹脂１０５および第２の樹脂１０６を順次形成する。第１の樹脂１０５は、半導体チップ１０２を覆い選択的に形成される。第１の樹脂１０５と第２の樹脂１０６の形状は、異なるものとする。第1の樹脂１０５の形成には、既知の金型を用いた圧縮成形、または印刷、ポッティング方式等を用いることができる。第2樹脂１０６の形成には金型を用いた圧縮成形を用いることができる。続いて、配線基板１０１の裏面にはんだボール１０７を形成する。図１は第１の樹脂１０５と第２の樹脂１０６の形成に圧縮成形を用いた場合、図２は第1の樹脂１０５の形成に印刷またはポッティング方式を用い、第２の樹脂１０６の形成に圧縮成形を用いた場合の完成図を示している。
本構成では、第１の樹脂１０５と第２の樹脂１０６はその形状が異なり、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜ｂの関係にある。よって、ＰｏＰ構造の形成時（はんだ溶融温度時）において、角部においては下向きの、辺部においては上向きの力が働き、反り応力の相殺効果により、ＰｏＰ構造の形成時（はんだ溶融温度時）に発生するＳｍｉｌｅ反りが抑制される。
第１の樹脂１０５と第２の樹脂１０６には、以下の物性を有するものを用いることができる。第１の樹脂１０５は、半導体チップに接するため、シリコンとの密着性が高い物性を有する樹脂を用いることができる。具体的には、高密着性のエポキシ樹脂、フェノール系の硬化剤などを用いることができる。これらは難燃性であり、比較的低膨張率の樹脂（α1（ガラス転移点までの熱膨張率）：6〜12ppm/℃、α2（ガラス転移点を越えた温度での熱膨張係数）：25〜45ppm/℃）である。第２の樹脂１０６は、例えば、熱膨張率はα1：25ppm/℃以上、α2：100ppm/℃以上である。また、曲げ弾性率は常温時には10GPa以上、加熱時には100MPa以上、Tg(ガラス転移温度)135℃以下の特性を有する樹脂を用いることができる。第２の樹脂１０６は、第１の樹脂１０５よりも熱膨張率の高いものを用いることができる。
上記のように、第１の樹脂１０５と第２の樹脂１０６として、その物性の組合せを選択することにより、樹脂と半導体チップとの間で密着性等の信頼性を維持しつつ、半導体パッケージの反りを効果的に抑制することができる。
ＰｏＰ構造（図３）は、上記第１の半導体パッケージ１００の上に第２の半導体パッケージ２００を積層することにより得られる。第１の半導体パッケージ１００における配線基板１０１上のランド１０８と、当該ランドに相対する第２の半導体パッケージ２００の裏面に形成されたバンプ１０７との接合により形成される。上記のとおり、ＰｏＰ構造の形成時（はんだ溶融温度時）において、第1の半導体パッケージ１００における反りの発生が抑制されるため、ＰｏＰ構造とした場合の接合不良を効果的に抑制することができる。
なお、変形例として、図４に示すように、第１の半導体パッケージにおける第１の樹脂１０５の形状を円形にする場合がある。図４は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図５は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合を示す。
また、図６は、半導体チップ１０２の形状が長方形で、配線基板１０１の形状が正方形である場合の例である。図６(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図、(d)はCC´方向の断面図である。配線基板１０１と半導体チップ１０２は金やはんだ等のバンプ１０９を介してフリップチップ法により形成され、隙間にはアンダーフィル樹脂１０３が充填されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６の２層構造からなる。第１の樹脂１０５と第２の樹脂１０６の形状等については、図1で説明した場合と同様である。なお、半導体チップ１０２が長方形の場合は、半導体パッケージは半導体チップ１０２の短辺方向であるAA´方向よりも、長辺方向であるＣC´方向において、反り量が多くなる場合がある。よって、反りの相殺効果をさらに高めるために、図のように第２の樹脂１０６は第１の樹脂１０５よりも配線基板１０１の中心から半導体チップ１０２の辺部方向に延在し、かつ第２の樹脂１０５は前記中心から半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において突出す構成とすることができる。配線基板１０１の裏面には、はんだボール１０７が形成されている。
製造方法は図１で説明した場合と同様であり、図６は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図７は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
なお、長方形の半導体チップ１０２を用いた他の変形例として、図８に示すように、第１の樹脂１０５の形状を楕円形にする場合がある。図８は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図９は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
図１０は、配線基板１０１の形状と半導体チップ１０２の形状がいずれも長方形である場合の例である。第１の樹脂１０５の形状は半導体チップ１０２の形状と相似形（長方形）である。第２の樹脂１０６の形状は図１で説明したものと同様である。また、図８で説明したように、反りの相殺効果をさらに高めるために、第２の樹脂１０６は第１の樹脂１０５よりも配線基板１０１の中心から半導体チップ１０２の辺部方向に延在し、かつ第２の樹脂１０５は前記中心から半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において突出している構成とすることができる。
製造方法は上記と同様であり、図１０は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図１１は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
変形例としては、図１２に示すように、第１の樹脂１０５の形状が楕円形の場合がある。図１２は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図１３は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
（第２の実施の形態）
第２の実施の形態は、第１の半導体パッケージにおいて、第１の樹脂の形状が半導体チップの辺部方向に突出した形状、例えば菱形または十字形であり、第２の樹脂の形状が半導体チップまたは配線基板と相似形である点で、第１の実施の形態と異なる。図１４から図２０を用いて説明する。
図１４は、本発明の第２の実施の形態に係る第１の半導体パッケージの構造である。同図(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図である。半導体チップ１０２が搭載される基板については、第１の実施の形態と同様に、特に限定するものではなく、例えば内部に配線層を有する配線基板１０１を用いることができる。配線基板１０１の形状と半導体チップ１０２の形状はそれぞれ、正方形であり、金やはんだ等のバンプ１０９を介してフリップチップ法により接続され、隙間にはアンダーフィル樹脂１０３が充填されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６からなる。第１の樹脂１０５と第２の樹脂１０６は、その形状が異なる。第１の樹脂１０５は配線基板１０１の中心から角部方向（B、B´）よりも辺部方向（A、A´方向）において突出した形状となっていればよく、菱形であっても十字形であってもよい。なお、本明細書でいう菱形とは、角部が丸くなっているものや、図14(ａ)のように角部が丸くかつ一部内側に入り込んでいる形状も含むものとする。で第２の樹脂１０６の形状は、配線基板１０１または半導体チップ１０２と相似形（正方形）である。また、第２の樹脂１０６はランド１０８に接触しない程度に大きく形成されていることが好ましい。第1の実施の形態と同様に、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜bの関係にある。配線基板１０１の裏面には、はんだボール１０７が形成されている。
製造方法は、第1の実施の形態と同様である。図１４は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図１５は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
また、図１６のように、第1の樹脂１０５の形状を円形にし、第２の樹脂１０６の形状を正方形とする構成もある。図１６(a)に示すように、第１の半導体パッケージは、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜bの関係にある。
図１７は、半導体チップ１０２の形状が長方形、配線基板１０１の形状が正方形である場合の例である。図１６(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図、(d)はCC´方向の断面図である。配線基板１０１と半導体チップ１０２は金やはんだ等のバンプ１０９を介してフリップチップ法により形成され、隙間にはアンダーフィル樹脂１０３が充填されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６の２層構造からなる。第１の樹脂１０５と第２の樹脂１０６は、その形状が異なる。第１の樹脂１０５の形状は菱形で、第２の樹脂１０６の形状は配線基板１０１と相似形（正方形）である。第１の樹脂１０５は配線基板１０１の中心から角部方向（B、B´）よりも辺部方向（AA´方向、CC´方向）において突出した形状となっていればよく、十字形であってもよい。なお、第１の実施の形態において説明したように、半導体チップ１０２が長方形の場合は、半導体パッケージは半導体チップ１０２の短辺方向であるAA´方向よりも、長辺方向であるＣC´方向において、反り量が多くなる場合がある。よって、反りの相殺効果をさらに高めるため、図のように第１の樹脂１０５は前記中心から半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において突出する構成とすることができる。配線基板１０１の裏面には、はんだボール１０７が形成されている。
製造方法は、第１の実施の形態で説明した場合と同様である。図１７は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図１８は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
図１９は、配線基板１０１の形状と半導体チップ１０２の形状をいずれも長方形とした場合の例である。第１の樹脂１０５と第２の樹脂１０６はその形状が異なる。第１の樹脂１０５の形状は、配線基板１０１の中心から角部方向（B、B´）よりも辺部方向に突き出した形状となっており、例えば菱形である。図１７において説明したように、反りの相殺効果をさらに高めるために、第１の樹脂１０５は前記中心から半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において突出する構成とすることができる。第２の樹脂１０６は配線基板１０１または半導体チップ１０２と相似形（長方形）である。第２の樹脂１０６はランド１０８に接触しない程度に大きく形成されていることが好ましい。配線基板１０１の裏面には、はんだボール１０７が形成されている。
製造方法は第１の実施の形態で説明した場合と同様であり、図１９は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図２０は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
ＰｏＰ構造の作製は、第１の実施の形態の場合と同様に、第１の半導体パッケージのランド１０８上に、当該ランドに相対する第２の半導体パッケージ（不図示）の裏面に形成されたバンプを接続することにより行なわれる。
（第３の実施の形態）
第３の実施の形態は、第１の半導体パッケージにおいて、第２の樹脂が配線基板上の全面に形成されている点において、第２の実施の形態と異なる。図２１から２７を用いて説明する。
図２１は、本発明の第３の実施の形態に係る第１の半導体パッケージの構造である。同図(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図である。半導体チップ１０２が搭載される基板については、例えば配線基板１０１を用いることができる。配線基板１０１の形状と半導体チップ１０２の形状はそれぞれ、正方形であり、金やはんだ等のバンプ１０９を介してフリップチップ法により接続され、隙間にはアンダーフィル樹脂１０３が充填されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６からなる。第１の樹脂１０５と第２の樹脂１０６は、その形状が異なっている。第１の樹脂１０５は、配線基板１０１上に選択的に形成され、配線基板１０１の中心から角部方向（B、B´）よりも辺部方向（AA´方向）において突出した形状であり、例えば図のような十字形である。第１の樹脂１０５の形状は菱形であってもよい。第２の樹脂１０６は配線基板１０１の全体に形成されている。他の実施の形態と同様に、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜bの関係にある。配線基板１０１の裏面には、はんだボール１０７が形成されている。
製造方法は、他の実施の形態と同様である。なお、貫通ランド１１０は金型等により形成し、銅等の金属が埋め込まれている。図２１は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図２２は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
また、図２３のように、第1の樹脂１０５の形状を円形にし、第２の樹脂１０６の形状を正方形とする構成もある。図２３（a）に示すように、第１の半導体パッケージは、配線基板１０１の中心から辺部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をa、配線基板１０１の中心から角部方向における第１の樹脂１０５と第２の樹脂１０６の長さの差をb、とした場合において、a＜bの関係にある。
図２４は半導体チップ１０２の形状を長方形、配線基板１０１の形状を正方形にした場合の例である。図２３(a)は平面図、(b)は(a)におけるAA´方向の断面図、(c)はBB´方向の断面図、(d)はCC´方向の断面図である。配線基板１０１と半導体チップ１０２は金やはんだ等のバンプ１０９を介してフリップチップ法により形成され、隙間にはアンダーフィル樹脂１０３が充填されている。半導体チップ１０２を覆う樹脂は、第１の樹脂１０５と第２の樹脂１０６の２層構造からなる。第１の樹脂１０５は配線基板の中心から角部方向（B、B´）よりも辺部方向に突出している形状であり、例えば菱形である。図２１の場合と同様に十字形であってもよい。第１の樹脂１０５の辺部方向への突出は、半導体チップ１０２の長辺方向と短辺方向で同じ長さであってもよい。第２の樹脂１０６は配線基板１０２上の全面に形成されている。なお、他の実施の形態において説明したように、半導体チップ１０２が長方形の場合は、半導体パッケージは半導体チップ１０２の短辺方向であるAA´方向よりも、長辺方向であるＣC´方向において、反り量が多くなる場合がある。よって、反りの相殺効果を高めるために、図のように第１の樹脂１０５の辺部方向における突き出しは、半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において大きくすることもできる。配線基板１０１の裏面には、はんだボール１０７が形成されている。
図２４は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図２５は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
図２６は、配線基板１０１の形状と半導体チップ１０２の形状がいずれも長方形である場合の例である。第１の樹脂１０５と第２の樹脂１０６では、その形状が異なる。第１の樹脂１０５は配線基板の中心から角部方向（B、B´）よりも辺部方向に突出している形状であり、例えば菱形である。十字形であってもよい。第１の樹脂１０５の辺部方向への突出は、半導体チップ１０２の長辺方向と短辺方向で同じ長さであってもよいが、図２４で説明した場合と同様に、反りの相殺効果を高めるため、第１の樹脂１０５の辺部方向における突き出しは、半導体チップ１０２の短辺部（AA´方向）よりも長辺部（CC´方向）において大きくすることができる。第２の樹脂１０６は、配線基板１０１上の全面に形成されている。配線基板１０１の裏面には、はんだボール１０７が形成されている。
図２６は第１の樹脂１０５と第２の樹脂１０６を圧縮成形で形成した場合、図２７は第１の樹脂１０５を印刷またはポッティング方式で形成し、第２の樹脂１０６を圧縮成形で形成した場合の構成を示す。
ＰｏＰ構造の作製は、第１の半導体パッケージの貫通ランド１１０上に、当該ランドに相対する第２の半導体パッケージ（不図示）の裏面に形成されたバンプを接続することにより行なわれる。
上記各実施の形態において、配線基板が長方形で半導体チップが正方形の場合や、配線基板と半導体チップがいずれも長方形の場合において、長辺方向がそれぞれ交差する場合が考えられるが、それぞれに応じて第１の樹脂、第２の樹脂の構成等は適宜変更することが可能である。
また、上記各実施の形態においては、第１の半導体パッケージはフリップチップ法により形成される構成について説明したが、他の例えばワイヤーボンディング法を用いて形成した構成であってもよい。
（付記１）
表面に端子部を有する基板上に半導体チップが接続され、前記半導体チップを覆う第1の樹脂と、前記第１の樹脂を覆う第２の樹脂が形成された半導体装置であって、
前記第１の樹脂と前記第２の樹脂はその形状が異なり、
前記基板の中心から辺部方向における前記第１の樹脂と第２の樹脂の長さの差をa、
前記基板の中心から角部方向における前記第１の樹脂と第２の樹脂の長さの差をb、
とした場合において、a＜ｂの関係にある半導体装置。
（付記２）
付記1記載の半導体装置において、
前記第２の樹脂の形状が前記中心から辺部よりも前記中心から角部において突出する半導体装置。
（付記３）
付記２に記載の半導体装置において、
前記第１の樹脂の形状が前記半導体チップまたは前記基板と相似形である半導体装置。
（付記４）
付記２に記載の半導体装置において、
前記第１の樹脂の形状が円形または楕円形である半導体装置。
（付記５）
付記１に記載の半導体装置において、
前記第１の樹脂の形状が前記基板の中心から角部方向よりも前記中心から辺部方向において突出する形状であり、
前記第２の樹脂の形状が前記基板または半導体チップと相似形である半導体装置。
（付記６）
付記４に記載の半導体装置において、
前記第１の樹脂の形状が円形、菱形または十字形である半導体装置。
（付記７）
付記５または６に記載の半導体装置において、
前記第２の樹脂が前記基板上の全面に形成されている半導体装置。
（付記８）
付記１乃至７のいずれかに記載の半導体装置において、
前記第２の樹脂の熱膨張率が第１の樹脂よりも高い半導体装置。
（付記９）
付記１乃至８のいずれかに記載の半導体装置の上に他の半導体装置を積層し、相対する端子部で積層された積層型半導体装置。
本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第１の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第２の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明の第３の実施の形態に係る半導体装置を示す。 本発明を説明するための従来例を示す。 本発明を説明するための従来例を示す。 本発明を説明するための従来例を示す。 本発明を説明するための従来例を示す。 本発明を説明するための従来例を示す。
符号の説明
１１ 基板
１２ 半導体チップ
１３ アンダーフィル樹脂
１４ ワイヤー
１５ 樹脂
１６ チップマウント接着剤
１７ はんだボール
１８ ランド
１９ バンプ
２０ 未接合部分
１００ 第１の半導体パッケージ
１０１ 配線基板
１０２ 半導体チップ
１０３ アンダーフィル樹脂
１０５ 第１の樹脂
１０６ 第２の樹脂
１０７ はんだボール
１０８ ランド(端子部)
１０９ バンプ
１１０ 貫通ランド
２００ 第２の半導体パッケージ
a 基板の中心から辺部方向における第１の樹脂と第２の樹脂の長さの差
b 基板の中心から角部方向における第１の樹脂と第２の樹脂の長さの差

Claims (5)

  1. 表面に端子部を有する基板上に半導体チップが接続され、前記半導体チップを覆う第1の樹脂と、前記第１の樹脂を覆う第２の樹脂が形成された半導体装置であって、
    前記第１の樹脂と前記第２の樹脂はその形状が異なり、
    前記基板の中心から辺部方向における前記第１の樹脂と第２の樹脂の長さの差をa、
    前記基板の中心から角部方向における前記第１の樹脂と第２の樹脂の長さの差をb、
    とした場合において、a＜ｂの関係にあり、
    前記第２の樹脂の形状が前記中心から辺部よりも前記中心から角部において突出する半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の樹脂の形状が前記半導体チップまたは前記基板と相似形である半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の樹脂の形状が円形または楕円形である半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記第２の樹脂の熱膨張率が前記第１の樹脂よりも高い半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置の上に他の半導体装置を積層し、相対する端子部で積層された積層型半導体装置。
JP2007110178A 2007-04-19 2007-04-19 半導体装置 Expired - Fee Related JP5075463B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007110178A JP5075463B2 (ja) 2007-04-19 2007-04-19 半導体装置
US12/104,660 US7635912B2 (en) 2007-04-19 2008-04-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007110178A JP5075463B2 (ja) 2007-04-19 2007-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2008270454A JP2008270454A (ja) 2008-11-06
JP5075463B2 true JP5075463B2 (ja) 2012-11-21

Family

ID=39871391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007110178A Expired - Fee Related JP5075463B2 (ja) 2007-04-19 2007-04-19 半導体装置

Country Status (2)

Country Link
US (1) US7635912B2 (ja)
JP (1) JP5075463B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP5286957B2 (ja) * 2008-06-16 2013-09-11 ソニー株式会社 半導体装置及びその製造方法
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
CN102842574A (zh) * 2012-07-03 2012-12-26 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US9397019B2 (en) 2014-02-25 2016-07-19 Intel IP Corporation Integrated circuit package configurations to reduce stiffness
US9972601B2 (en) 2014-09-26 2018-05-15 Intel Corporation Integrated circuit package having wirebonded multi-die stack
KR101680428B1 (ko) * 2014-10-10 2016-11-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
WO2018116728A1 (ja) * 2016-12-22 2018-06-28 株式会社村田製作所 回路モジュール
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
KR102633142B1 (ko) 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
JP7562989B2 (ja) 2020-03-12 2024-10-08 住友ベークライト株式会社 電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766095A (en) * 1985-01-04 1988-08-23 Oki Electric Industry Co., Ltd. Method of manufacturing eprom device
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
JPH08162573A (ja) 1994-12-08 1996-06-21 Nitto Denko Corp 半導体装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH1022422A (ja) 1996-07-04 1998-01-23 Nippon Motorola Ltd ２層樹脂封止型集積回路装置及びその製造方法
JP2002198471A (ja) * 2000-12-22 2002-07-12 Aisin Aw Co Ltd 電子制御ユニット
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP2004281563A (ja) * 2003-03-13 2004-10-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
US7145253B1 (en) * 2004-06-09 2006-12-05 Amkor Technology, Inc. Encapsulated sensor device
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
JP2006286829A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080258317A1 (en) 2008-10-23
JP2008270454A (ja) 2008-11-06
US7635912B2 (en) 2009-12-22

Similar Documents

Publication Publication Date Title
JP5075463B2 (ja) 半導体装置
CN109979924B (zh) 插入基底和半导体封装件
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR101070913B1 (ko) 반도체 칩 적층 패키지
US8841776B2 (en) Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
JP5646415B2 (ja) 半導体パッケージ
KR102243285B1 (ko) 반도체 패키지
US10825774B2 (en) Semiconductor package
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
JP2013021216A (ja) 積層型半導体パッケージ
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JP2007281129A (ja) 積層型半導体装置
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20100044880A1 (en) Semiconductor device and semiconductor module
JP2006086149A (ja) 半導体装置
US20120153471A1 (en) Semiconductor device and semiconductor package
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5078631B2 (ja) 半導体装置
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R150 Certificate of patent or registration of utility model

Ref document number: 5075463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees