JP2002198471A - 電子制御ユニット - Google Patents
電子制御ユニットInfo
- Publication number
- JP2002198471A JP2002198471A JP2000391552A JP2000391552A JP2002198471A JP 2002198471 A JP2002198471 A JP 2002198471A JP 2000391552 A JP2000391552 A JP 2000391552A JP 2000391552 A JP2000391552 A JP 2000391552A JP 2002198471 A JP2002198471 A JP 2002198471A
- Authority
- JP
- Japan
- Prior art keywords
- gel
- bare chip
- module
- control unit
- electronic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004382 potting Methods 0.000 claims abstract description 33
- 239000000126 substance Substances 0.000 claims abstract description 19
- 230000035515 penetration Effects 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000013007 heat curing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000009974 thixotropic effect Effects 0.000 abstract description 5
- 230000035939 shock Effects 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 abstract 2
- 230000003628 erosive effect Effects 0.000 abstract 1
- 239000000499 gel Substances 0.000 description 48
- 238000007789 sealing Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
保護するゲルの揺動による細線結線への影響を防ぐ。 【解決手段】 電子制御ユニットは、回路基板1上にベ
アチップ2を実装した電子回路モジュールMと、該モジ
ュールを収容するケース4とから成り、ケース内にモジ
ュールを保護するポッティングゲルGが充填される。ベ
アチップ2を、回路基板への結線21を含めて、硬化前
にチクソ性を有するゲル状物質G’で予め封止する。ゲ
ル状物質は、硬化により後に充填されるポッティングゲ
ルより針入度が低くなり、外層ゲルの粘弾性揺動による
影響をベアチップとその細線結線に及ぼさせない機能を
果たす。
Description
に関し、特に電子制御ユニットに内蔵するモジュールの
保護に関する。
ールは、電子回路パターンをプリントした基板に集積回
路(IC)、高密度集積回路(LSI)、マイクロコン
ピュータ等の異種機能を有する回路チップをダイボンデ
ィング等で取付け、ワイヤボンディングや半田付けによ
り基板上の配線に結線した構成とされる。回路チップに
は、接点被覆樹脂(ジャンクションコーティングレジ
ン)によって封止されるとともに、プラスチック等のパ
ッケージによって包囲されたパッケージチップの形態を
採るのと、特に封止等を行なわないベアチップの形態を
採るものとがある。パッケージチップにおいては、電極
パッドとパッケージのリードとがワイヤボンディングに
よって接続され、前記リードと回路基板の配線とがハン
ダ付けによって接続される。また、ベアチップにおいて
は、電極パッドと回路基板の配線とがワイヤボンディン
グによって直接接続される。
ンジンルーム内に搭載される電子制御ユニットのよう
に、高温かつ振動や衝撃の多い条件下で用いられる場
合、耐食、耐震、耐衝撃性確保の面から何らかの対策が
必要である。そこで、従来の技術をみると、電子回路を
構成するベアチップとパッケージチップを混在させて実
装する回路モジュールでは、回路基板上においてベアチ
ップの周囲を枠体によって囲み、該枠体内の所定の高さ
までシリコン系、エポキシ系等の樹脂のゲル状物質を充
填し、ベアチップの周りをゲル状物質により包囲するこ
とで保護する対策が採られる。こうした回路モジュール
の例として、特開平10−303232号公報に開示の
技術がある。
たベアチップ部の保護のみでは、上記のような過酷な条
件下での使用対策としては、必ずしも十分ではない。そ
こで、想起される対策として、ベアチップ部分のみなら
ず、回路モジュール全体を粘弾性を呈するポッティング
ゲルにより包囲させて、該ゲルによる振動、衝撃の緩衝
で耐震、耐衝撃性を向上させる対策がある。こうした場
合、回路モジュールを収容する電子制御ユニットケース
内全体にポッティングゲルを充填することになる。
合、ベアチップ部の結線が細線であるため、ポッティン
グゲルの粘弾性振動で結線部に却って大きな負荷がかか
ると断線の懸念があり、また、ポッティングゲルの充填
は、回路モジュールをケースへ組込み、かつケースに取
付けたコネクタ部にワイヤボンディングを行なった後の
最終的な工程となるため、該工程に至るまでの回路モジ
ュール取り扱い上でのベアチップ部の保護が成されな
い、等の問題点が残る。
ップ部分を簡単な方法で封止した電子制御ユニットを提
供することを第1の目的とする。次に、本発明は、回路
モジュールを収容するケース内全体にポッティングゲル
を充填する技術において、大きい衝撃や振動が加わって
もゲル状物質の揺動の影響がベアチップの結線に及ばな
いような電子制御ユニットを提供することを目的とす
る。
め、本発明は、回路基板上にベアチップを実装した電子
回路モジュールと、該モジュールを収容するケースとか
ら成り、ケース内にモジュールを保護するポッティング
ゲルを充填する電子制御ユニットにおいて、前記ベアチ
ップは、該ベアチップとその回路基板への結線を覆って
自己形状を保持可能なチクソ性を有するゲル状物質によ
り予め封止されたことを特徴とする。
実装した電子回路モジュールと、該モジュールを収容す
るケースとから成り、ケース内にモジュールを保護する
ポッティングゲルを充填する電子制御ユニットにおい
て、前記ベアチップは、該ベアチップの回路基板への結
線を含めて、ポッティングゲル内に該ポッティングゲル
より針入度が低いゲル状物質により封止されたことを特
徴とする。
熱硬化によりポッティングゲルより針入度が低くなるジ
ャンクションコーティングレジンとするのが有効であ
る。
によれば、ベアチップ部の封止にチクソ性を有するゲル
状物質を用いているため、ゲル状物質の塗布のみの簡単
な工程で、他の部分に比べて耐性の低いベアチップ部を
局部的に保護することができる。しかもゲル状物質のチ
クソ性により封止形状が自ずと定まるため、従来技術の
ような封止範囲を画定するための囲枠等の配設を不要と
することができ、余分なスペースを要しないベアチップ
部の封止により、回路基板を小さくすることができ、そ
れによるコストダウンも可能となる。更に製造工程上の
回路モジュールの取扱いにおいても、ベアチップ部の封
止までの工程をクリーンルーム内での工程とするだけ
で、その後の搬送や組立工程を通常の環境下での作業と
することができるため、製造ラインの簡素化によるコス
トダウンの利点が得られる。
路モジュール保護のためにケース内に充填されたポッテ
ィングゲルが粘弾性振動しても、ベアチップ部を封止す
る針入度の低いゲル状物質で遮られて、その振動がベア
チップ部に及ばないため、格別の遮蔽部材を配設するこ
となく、ベアチップを含めて、細線で構成されるの結線
を確実に保護することができる。また、ベアチップがゲ
ル状物質とその外層のポッティングゲルにより連続して
封止されるため、これらの封止層を介するケースへの放
熱により、ベアチップの冷却も可能となる。
アチップの封止範囲がゲル状物質のチクソ性の利用によ
り可及的に少ない材料で可能となるため、コスト上昇を
避けながら、ポッティングゲルより確実で材料的に高コ
ストのジャンクションコーティングレジンを用いた確実
なベアチップ部の封止が可能となる。
態を図面を参照しながら詳細に説明する。図1は実施形
態に係る電子制御ユニットの断面構造を、また図2は同
ユニットの平面構造をパッケージチップの図示を省略し
て示す。この電子制御ユニットは、回路基板1上に異種
の機能のベアチップ2とパッケージチップ3を実装した
電子回路モジュールMと、モジュールMを収容するケー
ス4とから成る。そして、ケース4内にはモジュールM
を保護するポッティングゲルGが充填されている。
の回路基板1への結線を含めて、ポッティングゲルG内
にそれより針入度が低いゲル状物質G’により封止され
ている。ここにいう針入度とは、弾性率が低いため一般
のゴム硬度計では測定が不可能なゲル状物質の硬さの表
記に用いられるもので、弾性率との間に相関性があり、
JIS−K2220にその測定方法が規定されたもので
ある。ちなみに、この試験法は、1/4コーン針を総荷
重9.38gで試材に押込んだときのコーン針の侵入長
さを1/10mmの単位で表すものである。このゲル状
物質G’として、この実施形態では、熱硬化によりポッ
ティングゲルGより針入度が低くなるジャンクションコ
ーティングレジンが用いられている。この硬化後の針入
度は、ベアチップ2の配置間隔等の設置条件により調整
する必要があるが、通常30〜40(1/10mm)程
度の値のものが適している。
上部が開放された矩形の箱状とされ、低部の内面側を回
路モジュールMの担持部とし、外面側をフィン45付の
ヒートシンク46とし、両側にコネクタ42の一部を挿
入する開口部を設けたアルミダイキャスト製の本体41
と、本体41の開口部に挿入して接着固定された樹脂製
のコネクタ42と、本体41の開放上部を覆う図示しな
いカバーから構成されている。なお、ケース4の断面構
造を示す図1において、コネクタ42の下方部の詳細構
造及びその中に埋設された端子の図示は省略されてい
る。
し、回路パターンを導体により印刷した単層又は多層構
造とされている。回路基板1には、集積回路(IC)、
高密度集積回路(LSI)、マイクロコンピュータ等か
ら成る各種の機能素子のチップ2,3がダイボンディン
グ等で取付けられ、それらのうちの封止のないベアチッ
プ2については、ワイヤボンディングで回路パターン上
の配線に接続され、その上からジャンクションコーティ
ングレジンを塗布することで、そのチクソ性により自ず
と定まった形状を呈する封止がなされ、パッケージチッ
プ3については、そのリードを半田付け31で回路パタ
ーン上の配線に接続されて回路モジュールMが構成され
ている。
本体41の低部のヒートシンク46上に載置され、ねじ
止め、接着等の適宜の手段で固定してケース4内に収容
されている。回路基板1の両側に纏めて配設された各種
の信号の送受信及び給電用の端子12は、ケース4に挿
入固定されることでパッド43部を回路モジュールMの
基板1の両側に位置付けたコネクタ42に埋設された端
子44のパッド43上の露出部にワイヤボンディングに
よって接続されている。
ジュールMを保護すべく、ケース4内の空間に熱硬化性
のポッティングゲルGが充填されている。ゲル状物質G
の充填高さは、少なくとも基板1上に実装された機能素
子3(図1参照)と基板1上の配線とを接合するハンダ
付け部分31を封止する高さとされている。また、回路
基板1は、ボンディングワイヤ5とパッド上の端子44
との接合部位置より低く設定されている。このポッティ
ングゲルGの充填により、回路モジュール保護のために
ケース4内に充填されたポッティングゲルGが粘弾性振
動しても、ベアチップ2部を封止する針入度の低いゲル
状物質G’で遮られて、その振動がベアチップ2部に及
ばないため、格別の遮蔽部材を配設することなく、ベア
チップ2を含めて、細線で構成されるの結線21を確実
に保護することができる。
で封止された回路モジュールMは、各機能素子2,3に
おいて発生した熱を、ベアチップ2については、ジャン
クションコーティングレジンG’とその外層のポッティ
ングゲルGにより連続する封止層を介して、また、パッ
ケージチップ3については、ポッティングゲルGを介し
て、あるいは双方ともに直接回路基板1に伝達し、更に
回路基板1に接するケース4の本体41のヒートシンク
46に伝達することで逃がされ、回路基板1からの熱の
伝播でヒートシンク46に蓄積された熱は、ヒートシン
ク46の下方に形成された複数のフィン45と外気との
熱交換によって大気中に放出することにより効率良く冷
却される。
制御ユニットの製造について説明する。製造工程のステ
ップは、概略次のようになる。 (1)回路基板1にSMDを実装 (2)回路基板1にベアチップ2を実装 (3)細線のワイヤボンディングによりベアチップ2を
回路基板1に接続 (4)ベアチップ2部分をジャンクションコーティング
レジンG’から成る1次ゲルで封止(回路モジュールM
の完成) (5)回路モジュールMをクリーンルームから外部への
搬送 (6)回路モジュールM及びコネクタ42を電子制御ユ
ニットケース4に接着 (7)太線のワイヤボンディングにより回路モジュール
Mとコネクタ42を接続 (8)電子制御ユニットケース4内において、回路モジ
ュールM全体をポッティングゲルから成る2次ゲルで封
止 こうした工程ステップにより電子制御ユニットが完成す
る。
て、本発明に従い、ベアチップ2は、該ベアチップとそ
の回路基板1への結線21を覆って自己形状を保持可能
なチクソ性(揺変性:低せん断率下で擬似的に高粘度を
示す性質)を有するゲル状物質としてのジャンクション
コーティングレジンG’により予め封止される。ここに
いうチクソ性は、チクソ比により定量的に表すことがで
きるものであるが、この値はベアチップ2の面積、高
さ、配置間隔、配列等、回路構成に応じて選択すべきも
のであり、一義的な値で表すことはできない。このよう
にチクソ性のある(流動性が低い)ゲルで封止すること
で、ゲル状物質が流動しないため、流れ止めなどの枠を
用いることなく部分的にベアチップ周辺を封止できる。
いて、硬化前の粘度の低いポッティングゲルGを充填す
ることで、ポッティングゲルGが回路基板1全体に流動
して行き渡り、ベアチップ2の封止部を覆い、パッケー
ジチップ3を含めた回路全体を封止することができる。
これにより、両ゲルの硬化後のベアチップ周辺の針入度
が低くなるため、前述のように、ゲルの流れ止め枠を設
けることなく、電子制御ユニットの落下や振動に対して
ジャンクションコーティングレジンG’の揺動が低減で
き、ベアチップ2部への影響を低減することができる。
と、本実施形態のチクソ性を利用した封止構造を対比し
た断面を示す。図の上段に示す流れ止め枠を設けた構造
では、ベアチップ2をその結線21を含めて囲む枠Dの
両側に、枠D自体の厚さと、枠Dを回路基板1に接着す
るための接着剤Cが占める無効スペースを必要とするの
に対して、図の下段に示す本実施形態の構造では、チク
ソ性により自身で形状を定めるゲル状物質G’が流れ止
めとして機能するため、上記のような無効スペースをな
くすことができる。そして、この枠Dを廃する構造は、
無効スペース分の基板面積の削減を可能とするため、電
子制御ユニットのコンパクト化とコストダウンに役立
つ。
硬化後にポッティングゲルGより針入度が低くなるもの
としているため、電子制御ユニットの落下や振動により
外層側のポッティングゲルGが揺動しても、この揺動が
内層側のゲル状物質G’には伝わりにくいため、ゲル状
物質G’により封止されたベアチップ2やその結線21
への影響を低減することができる。したがってこの保護
機能においても、ゲルの流れ止め枠を設けずに、同等の
効果が得られる。
たが、この態様の例示は、発明の理解のためのものであ
り、特許請求の範囲に記載の事項に基づく種々変形を本
発明の範囲から排除する主旨のものではない。
の部分断面図である。
造を従来構造から想起される封止構造と対比させて示す
部分断面図である。
質) 1 回路基板 2 ベアチップ 21 結線 4 ケース
Claims (3)
- 【請求項1】 回路基板上にベアチップを実装した電子
回路モジュールと、該モジュールを収容するケースとか
ら成り、ケース内にモジュールを保護するポッティング
ゲルを充填する電子制御ユニットにおいて、 前記ベアチップは、該ベアチップとその回路基板への結
線を覆って自己形状を保持可能なチクソ性を有するゲル
状物質により予め封止されたことを特徴とする電子制御
ユニット。 - 【請求項2】 回路基板上にベアチップを実装した電子
回路モジュールと、該モジュールを収容するケースとか
ら成り、ケース内にモジュールを保護するポッティング
ゲルを充填する電子制御ユニットにおいて、 前記ベアチップは、該ベアチップの回路基板への結線を
含めて、ポッティングゲル内に該ポッティングゲルより
針入度が低いゲル状物質により封止されたことを特徴と
する電子制御ユニット。 - 【請求項3】 前記ゲル状物質は、熱硬化によりポッテ
ィングゲルより針入度が低くなるジャンクションコーテ
ィングレジンである、請求項1又は2記載の電子制御ユ
ニット。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000391552A JP2002198471A (ja) | 2000-12-22 | 2000-12-22 | 電子制御ユニット |
US09/971,357 US6605779B2 (en) | 2000-12-22 | 2001-10-05 | Electronic control unit |
DE10161936A DE10161936A1 (de) | 2000-12-22 | 2001-12-17 | Elektroniksteuereinheit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000391552A JP2002198471A (ja) | 2000-12-22 | 2000-12-22 | 電子制御ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002198471A true JP2002198471A (ja) | 2002-07-12 |
Family
ID=18857668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000391552A Pending JP2002198471A (ja) | 2000-12-22 | 2000-12-22 | 電子制御ユニット |
Country Status (3)
Country | Link |
---|---|
US (1) | US6605779B2 (ja) |
JP (1) | JP2002198471A (ja) |
DE (1) | DE10161936A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022891A (ja) * | 2016-07-26 | 2018-02-08 | コンチネンタル オートモーティブ システムズ インコーポレイテッドContinental Automotive Systems, Inc. | レーザー溶接によって密封されたハウジングを備える電子コントローラ |
JPWO2018110232A1 (ja) * | 2016-12-16 | 2019-10-24 | 三洋電機株式会社 | 車両用の電装用バッテリ |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7222685B2 (en) * | 2000-09-22 | 2007-05-29 | Aisin Aw Co., Ltd. | Drive device with electronic circuit |
TW200522292A (en) * | 2003-12-31 | 2005-07-01 | Advanced Semiconductor Eng | Chip package sturcture |
JP2005310844A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | パワー半導体モジュール |
DE102005023949B4 (de) * | 2005-05-20 | 2019-07-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens |
JP4818654B2 (ja) * | 2005-07-25 | 2011-11-16 | ソニーケミカル&インフォメーションデバイス株式会社 | 発光素子の封止方法 |
JP5075463B2 (ja) * | 2007-04-19 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4638923B2 (ja) * | 2008-03-31 | 2011-02-23 | 日立オートモティブシステムズ株式会社 | 制御装置 |
WO2009135476A1 (de) | 2008-05-09 | 2009-11-12 | Conti Temic Microelectronic Gmbh | Steuergerät mit rahmen |
JP2011077108A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置 |
CN106249364B (zh) * | 2011-07-01 | 2018-04-27 | 申泰公司 | 用于ic封装的收发机和接口 |
DE102012213916A1 (de) * | 2011-11-08 | 2013-05-08 | Robert Bosch Gmbh | Elektronikmodul für ein Steuergerät |
CN104253884A (zh) * | 2013-06-28 | 2014-12-31 | 深圳富泰宏精密工业有限公司 | 外壳及其制造方法 |
DE102022133125A1 (de) | 2022-12-13 | 2024-06-13 | Endress+Hauser SE+Co. KG | Verfahren zum Herstellen einer Leiterplatte für ein Feldgerät der Automatisierungstechnik |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0617435B2 (ja) * | 1987-07-07 | 1994-03-09 | 信越化学工業株式会社 | 紫外線硬化性オルガノポリシロキサン組成物 |
US5386342A (en) * | 1992-01-30 | 1995-01-31 | Lsi Logic Corporation | Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device |
US5828126A (en) * | 1992-06-17 | 1998-10-27 | Vlsi Technology, Inc. | Chip on board package with top and bottom terminals |
US6080605A (en) * | 1998-10-06 | 2000-06-27 | Tessera, Inc. | Methods of encapsulating a semiconductor chip using a settable encapsulant |
US6118080A (en) * | 1998-01-13 | 2000-09-12 | Micron Technology, Inc. | Z-axis electrical contact for microelectronic devices |
US6127833A (en) * | 1999-01-04 | 2000-10-03 | Taiwan Semiconductor Manufacturing Co. | Test carrier for attaching a semiconductor device |
-
2000
- 2000-12-22 JP JP2000391552A patent/JP2002198471A/ja active Pending
-
2001
- 2001-10-05 US US09/971,357 patent/US6605779B2/en not_active Expired - Fee Related
- 2001-12-17 DE DE10161936A patent/DE10161936A1/de not_active Ceased
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022891A (ja) * | 2016-07-26 | 2018-02-08 | コンチネンタル オートモーティブ システムズ インコーポレイテッドContinental Automotive Systems, Inc. | レーザー溶接によって密封されたハウジングを備える電子コントローラ |
JPWO2018110232A1 (ja) * | 2016-12-16 | 2019-10-24 | 三洋電機株式会社 | 車両用の電装用バッテリ |
JP7163190B2 (ja) | 2016-12-16 | 2022-10-31 | 三洋電機株式会社 | 車両用の電装用バッテリ |
Also Published As
Publication number | Publication date |
---|---|
US20020079119A1 (en) | 2002-06-27 |
DE10161936A1 (de) | 2002-07-04 |
US6605779B2 (en) | 2003-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898224A (en) | Apparatus for packaging flip chip bare die on printed circuit boards | |
US6175151B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
US6617684B2 (en) | Packaged die on PCB with heat sink encapsulant | |
US5258650A (en) | Semiconductor device having encapsulation comprising of a thixotropic fluorosiloxane material | |
JP3057477B2 (ja) | 電子パッケージ及びその製造方法 | |
US7082033B1 (en) | Removing heat from integrated circuit devices mounted on a support structure | |
JP2002198471A (ja) | 電子制御ユニット | |
US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
US20060110927A1 (en) | Package for a semiconductor device | |
JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
JP4218434B2 (ja) | 電子装置 | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
JP4415503B2 (ja) | 半導体装置 | |
JP2004165671A (ja) | 半導体パッケージング構造 | |
JP3807594B2 (ja) | 電子制御ユニット | |
US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
KR100766502B1 (ko) | 반도체 소자 패키지 | |
JPH04352459A (ja) | 半導体装置 | |
JPH05218116A (ja) | 半導体搭載装置 | |
KR100325409B1 (ko) | 반도체패키지 | |
JPH0423339A (ja) | 半導体装置 | |
Bevan et al. | Modern electronic packaging technology | |
JPH01187846A (ja) | 半導体装置 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040630 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |