KR101680428B1 - 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 - Google Patents
반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 Download PDFInfo
- Publication number
- KR101680428B1 KR101680428B1 KR1020140136413A KR20140136413A KR101680428B1 KR 101680428 B1 KR101680428 B1 KR 101680428B1 KR 1020140136413 A KR1020140136413 A KR 1020140136413A KR 20140136413 A KR20140136413 A KR 20140136413A KR 101680428 B1 KR101680428 B1 KR 101680428B1
- Authority
- KR
- South Korea
- Prior art keywords
- ncf
- semiconductor chip
- wafer
- individual unit
- mask
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Abstract
본 발명은 반도체 패키지 제조용 NCF 및 이의 제조 방법, NCF를 이용한 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 기판에 전도성 범프를 갖는 반도체 칩을 부착할 때 접착 매개물로 사용되는 NCF 및 이의 제조 방법, 그리고 제조된 NCF를 이용한 반도체 패키지 제조 방법에 관한 것이다.
이를 위해, 본 발명은 써멀 컴프레션 방식에 의하여 반도체 칩이 가압될 때, NCF가 반도체 칩의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있도록 사방 테두리에 요홈부를 갖는 새로운 구조의 NCF 및 이의 제조 방법을 제공한다.
또한, 본 발명은 요홈부를 갖는 NCF를 이용하여 반도체 칩을 기판에 부착할 때 필렛 발생을 방지하여 반도체 칩의 수평 상태를 보장하고, 수평 상태의 반도체 칩 위에 적층용 반도체 칩을 용이하게 적층시킬 수 있도록 한 NCF를 이용한 반도체 패키지 제조 방법을 제공하고자 한 것이다.
이를 위해, 본 발명은 써멀 컴프레션 방식에 의하여 반도체 칩이 가압될 때, NCF가 반도체 칩의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있도록 사방 테두리에 요홈부를 갖는 새로운 구조의 NCF 및 이의 제조 방법을 제공한다.
또한, 본 발명은 요홈부를 갖는 NCF를 이용하여 반도체 칩을 기판에 부착할 때 필렛 발생을 방지하여 반도체 칩의 수평 상태를 보장하고, 수평 상태의 반도체 칩 위에 적층용 반도체 칩을 용이하게 적층시킬 수 있도록 한 NCF를 이용한 반도체 패키지 제조 방법을 제공하고자 한 것이다.
Description
본 발명은 반도체 패키지 제조용 NCF 및 이의 제조 방법, NCF를 이용한 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 기판에 전도성 범프를 갖는 반도체 칩을 부착할 때 접착 매개물로 사용되는 NCF 및 이의 제조 방법, 그리고 제조된 NCF를 이용한 반도체 패키지 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어 등이 봉지되도록 기판의 일면에 몰딩 컴파운드 수지가 몰딩된 구조로 제조되고 있다.
그러나, 상기 도전성 와이어는 반도체 칩의 본딩패드에 1차 본딩된 다음, 기판쪽으로 연장되어 기판의 전도성패턴에 2차 본딩됨에 따라 반도체 패키지내에서 상하방향 및 좌우방향의 공간을 차지하게 되므로, 반도체 패키지의 사이즈 및 신호 전달 경로를 증가시키는 원인이 되고, 특히 반도체 칩이 고집적화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 개선하기 위하여, 반도체 칩의 일면에 형성된 본딩패드(=전극패드)에 금속재질의 전도성 범프를 미리 일체로 형성하여, 인쇄회로기판의 전도성패턴에 전기적으로 직접 연결시키는 반도체 패키지가 제안되고 있다.
상기 전도성 범프는 반도체 칩의 일면에 형성된 본딩패드에 융착되어, 마치 돌출핀과 같은 형상을 하면서 기판에 부착되기 때문에 기존의 전도성 와이어에 비하여 신호 전달 경로가 매우 짧아질 수 있고, 반도체 패키지의 크기를 크게 줄일 수 있는 장점을 제공한다.
여기서, 써멀 컴프레션(TC: Thermal Compression) 방식의 본딩 방법을 이용하여 칩 적층형 패키지를 제조하는 종래의 방법을 첨부한 도 1 및 도 2를 참조로 살펴보면 다음과 같다.
먼저, 전도성 범프(12)를 갖는 반도체 칩(10)을 기판(20)에 부착하기 위하여, 웨이퍼 상태에서 개개 단위로 소잉된 반도체 칩(10)을 본딩툴(30)이 진공흡착력으로 흡착하여 기판(20)의 위쪽으로 이송시킨다(도 1의 (a) 참조).
상기 전도성 범프(12)는 반도체 칩(10)의 본딩패드에 도전 가능하게 일체로 형성되는 것으로서, 도금 공정에 의하여 반도체 칩(10)의 본딩패드 상에 소정의 높이로 형성되는 구리필러(14)와, 이 구리필러(14)의 끝단에 일체로 도금되는 전도성 솔더(16)로 구성되고, 그 밖에 유사한 형태의 전도성 도전체로 구성될 수 있다.
이때, 상기 반도체 칩(10)의 저부(전도성 범프가 형성된 쪽)와 기판 사이에는 접착 및 절연 기능을 하는 비전도성 필름(NCF: Non Conductive Film)(이하, NCF라 칭함)이 배치된다(도 1의 (a) 참조).
다음으로, 상기 본딩툴(30)이 써멀 컴프레션(TC: Thermal Compression) 방식을 이용하여 반도체 칩(10)을 기판(20)에 도전 가능하게 부착시키는 단계가 진행된다.
즉, 상기 본딩툴(30)이 반도체 칩(10)을 가압하는 동시에 본딩툴(30)에 내장된 열선 등으로부터 반도체 칩(10)으로 열이 전달되는 써멀 컴프레션(TC: Thermal Compression) 방식에 의하여 반도체 칩(10)이 기판(20)에 도전 가능하게 부착된다.
보다 상세하게는, 상기 본딩 툴(30)의 가압력에 의하여 반도체 칩(10)의 전도성 범프(12)가 경화 전 상태인 NCF(40)를 뚫고 기판(20)의 전도성패턴에 안착되는 과정과, 열과 압력이 인가되는 상태에서 본딩툴(30)이 반도체 칩(10)을 소정의 힘으로 가압하여 전도성 범프(12)의 솔더(16) 부분이 기판(10)의 전도성패턴에 융착되는 과정에 의하여 반도체 칩(10)이 기판(20)에 도전 가능하게 부착된다(도 1의 (b) 참조).
이때, 상기 반도체 칩(10)의 전도성 범프(12)들은 NCF(40)에 의하여 상호 절연되는 상태가 된다.
이어서, 상기 NCF(40)가 경화된 후, 반도체 칩(10) 위에 적층용 반도체 칩(50)을 부착하는 단계가 진행된다(도 1의 (d) 참조).
예를 들어, 상기 반도체 칩(10)에 형성된 관통 실리콘 비아(14)에 적층용 반도체 칩(50)의 전도성 범프(52)가 융착됨으로써, 반도체 칩(10) 위에 적층용 반도체 칩(50)이 도전 가능하게 적층될 수 있다.
그러나, 상기와 같은 칩 적층형 패키지 제조 공정 중 다음과 같은 문제점이 발생하고 있다.
도 1의 (c) 도면 및 도 2에서 보듯이, 상기 본딩툴(30)이 반도체 칩(10)을 프레싱할 때, 경화 전의 NCF(40)의 사방 테두리 부분이 반도체 칩(10)의 외곽쪽으로 빠져나가는 동시에 반도체 칩(10)의 상면쪽으로 올라 타는 크리핑[creeping(NCF on die)] 현상이 발생되고 있다.
이때, 도 2에서 잘 볼 수 있듯이, 상기 반도체 칩(10)의 상면쪽으로 올라 탄 NCF(40)의 일부를 소위 필렛(42, fillet)이라 한다.
따라서, 상기 반도체 칩(10)의 전체 상면이 필렛(42)에 의하여 수평상태를 유지하지 않게 되므로, 적층용 반도체 칩(50)을 반도체 칩(10)에 제대로 적층시킬 수 없는 문제점이 있다.
다시 말해서, 상기 반도체 칩(10)의 상면 테두리에 올라 탄 NCF(40)의 필렛(42)이 경화된 후, 반도체 칩(10)의 상면은 필렛(42)으로 인하여 수평 상태를 유지할 수 없게 되고, 이로 인하여 반도체 칩(10)의 상면 위에 적층용 반도체 칩(50)이 수평을 유지하며 안착될 수 없어, 결국 적층용 반도체 칩의 적층이 제대로 진행될 수 없는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 써멀 컴프레션 방식에 의하여 반도체 칩이 가압될 때, NCF가 반도체 칩의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있도록 사방 테두리에 요홈부를 갖는 새로운 구조의 NCF 및 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 요홈부를 갖는 NCF를 이용하여 반도체 칩을 기판에 부착할 때 필렛 발생을 방지하여 반도체 칩의 수평 상태를 보장하고, 수평 상태의 반도체 칩 위에 적층용 반도체 칩을 용이하게 적층시킬 수 있도록 한 NCF를 이용한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 일 구현예는: 전도성 범프를 갖는 반도체 칩과 기판 사이에서 접착 및 절연 역할을 하는 NCF에 있어서, 상기 반도체 칩의 크기로 재단되는 동시에 사방 테두리에 요홈부를 갖는 구조로 재단된 것을 특징으로 하는 반도체 패키지 제조용 NCF를 제공한다.
상기한 목적을 달성하기 위하여 본 발명의 다른 구현예는: 다수의 반도체 칩을 포함하는 웨이퍼에 미리 부착되는 NCF에 있어서, 상기 웨이퍼의 크기로 재단되는 동시에 웨이퍼의 각 반도체 칩 소잉라인과 대응되는 위치에 관통홀이 형성된 구조로 재단된 것을 특징으로 하는 반도체 패키지 제조용 NCF를 제공한다.
상기한 목적을 달성하기 위하여 본 발명의 또 다른 구현예는: 웨이퍼 제공 단계와; 상기 웨이퍼의 각 반도체 칩의 본딩패드에 전도성 범프를 형성하는 단계와; 상기 전도성 범프가 존재하는 웨이퍼 일면에 NCF를 부착하는 단계와; 다수의 개개 단위 마스크가 일체로 연결된 마스크를 구비하는 단계와; 상기 마스크를 NCF 위에 배치하되, 개개 단위 마스크가 웨이퍼의 각 반도체 칩의 소잉라인과 대응되도록 배치하는 단계와; 상기 마스크에 의하여 커버된 NCF를 노광시키는 단계와; 상기 NCF에서 개개 단위 마스크에 의하여 커버되어 노광되지 않은 부분을 제거하는 디벨롭 단계와; 상기 웨이퍼 및 NCF를 각 반도체 칩 단위로 다이싱하여, 개개 단위 NCF가 부착된 반도체 칩을 제공하는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 NCF 제조 방법을 제공한다.
상기한 목적을 달성하기 위하여 본 발명의 또 다른 구현예는: 웨이퍼 제공 단계와; 상기 웨이퍼의 각 반도체 칩의 본딩패드에 전도성 범프를 형성하는 단계와; 상기 전도성 범프가 존재하는 웨이퍼 일면에 NCF를 부착하는 단계와; 다수의 개개 단위 마스크가 일체로 연결된 마스크를 구비하는 단계와; 상기 마스크를 NCF 위에 배치하되, 개개 단위 마스크가 웨이퍼의 각 반도체 칩의 소잉라인과 대응되도록 배치하는 단계와; 상기 마스크에 의하여 커버된 NCF를 노광시키는 단계와; 상기 NCF에서 개개 단위 마스크에 의하여 커버되어 노광되지 않은 부분을 제거하는 디벨롭 단계와; 상기 웨이퍼 및 NCF를 각 반도체 칩 단위로 다이싱하여, 개개 단위 NCF가 부착된 반도체 칩을 제공하는 단계와; 상기 개개 단위 NCF가 부착된 반도체 칩을 써멀 컴프레션 방식을 이용하여 기판에 도전 가능하게 부착하는 단계와; 상기 반도체 칩 위에 적층용 반도체 칩을 도전 가능하게 적층하는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법을 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, NCF의 사방 테두리에 요홈부를 형성함으로써, 써멀 컴프레션 방식에 의하여 반도체 칩이 가압될 때, NCF의 요홈부가 반도체 칩의 저면 테두리 위치까지 연장될 뿐, 반도체 칩의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있다.
즉, 요홈부를 갖는 NCF가 부착된 반도체 칩을 써멀 컴프레션 방식으로 기판에 부착할 때, NCF의 요홈부가 반도체 칩의 저면 테두리 위치까지 연장될 뿐, 반도체 칩의 상면쪽으로 돌출되는 필렛 발생을 방지할 수 있다.
둘째, 필렛 발생 방지로 인하여 기판에 부착된 반도체 칩의 수평 상태를 보장할 수 있고, 이에 수평 상태의 반도체 칩 위에 적층용 반도체 칩을 용이하게 적층시킬 수 있다.
도 1은 종래의 NCF를 이용한 칩 적층형 패키지를 제조하는 방법을 나타낸 개략적 단면도,
도 2는 종래의 NCF를 이용한 칩 적층형 패키지를 제조하는 방법에서 발생되는 문제점을 나타낸 이미지,
도 3은 본 발명에 따른 반도체 패키지 제조용 NCF 구조를 나타낸 평면도,
도 4는 본 발명에 따른 반도체 패키지 제조용 NCF의 제조 방법을 도시한 공정도,
도 5는 본 발명에 따른 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법을 도시한 개략적 단면도,
도 6은 본 발명에 따른 반도체 패키지 제조용 NCF를 이용한 반도체 패키지를 도시한 이미지.
도 2는 종래의 NCF를 이용한 칩 적층형 패키지를 제조하는 방법에서 발생되는 문제점을 나타낸 이미지,
도 3은 본 발명에 따른 반도체 패키지 제조용 NCF 구조를 나타낸 평면도,
도 4는 본 발명에 따른 반도체 패키지 제조용 NCF의 제조 방법을 도시한 공정도,
도 5는 본 발명에 따른 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법을 도시한 개략적 단면도,
도 6은 본 발명에 따른 반도체 패키지 제조용 NCF를 이용한 반도체 패키지를 도시한 이미지.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
전술한 바와 같이, 종래에는 전도성 범프를 갖는 반도체 칩과 기판 사이에 NCF가 배치된 상태에서 반도체 칩을 써멀 컴프레션 방식에 의하여 가압하면, 반도체 칩의 전도성 범프가 NCF를 뚫고 기판의 전도성 패턴에 도전 가능하게 연결됨과 함께 NCF의 사방 테두리 부분이 가압력에 의하여 밀려나면서 반도체 칩의 상면쪽으로 돌출되거나 올라 타는 현상이 발생되는 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하고자 반도체 칩이 가압될 때, NCF가 반도체 칩의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있는 새로운 구조의 NCF를 제공하는데 첫번째 주안점이 있다.
첨부한 도 3은 본 발명에 따른 반도체 패키지 제조용 NCF를 나타낸 평면도이다.
도 3에서, 도면부호 100은 웨이퍼를 지시하고, 도면부호 10은 웨이퍼에 집적된 다수의 반도체 칩을 지시한다.
상기 반도체 칩(10)의 각 본딩패드에는 통상의 범핑 공정에 의하여 전도성 범프(12)가 도전 가능하게 형성된다.
또한, 상기 웨이퍼(10) 상태에서 각 반도체 칩(10)의 표면(전도성 범프가 형성된 쪽)에 NCF(40)가 부착되어, 각 전도성 범프(12)들이 NCF(40)내에 삽입되는 상태가 된다.
상기 NCF(40)는 웨이퍼 크기로 구비되거나 개개의 반도체 칩 크기에 맞게 재단될 수 있다.
상기 NCF(40)가 웨이퍼 크기로 구비되는 경우, NCF(40)는 웨이퍼(100)의 각 반도체 칩 소잉라인(18)과 대응되는 위치에 관통홀(46)이 형성된 구조로 구비된다.
상기 NCF(40)는 관통홀(46)을 경계로 하여 다수의 개개 단위 NCF(48)으로 나누어진다.
다시 말해서, 상기 NCF(40)는 다수의 개개 단위 NCF(48)들이 관통홀(46)을 경계로 하여 일체로 연결된 구조를 갖는다.
바람직하게는, 상기 NCF(40)의 관통홀(46)은 타원 형상으로 형성되며, 이 관통홀(46)의 길이는 각 반도체 칩(10)의 소잉라인(18)보다 짧게 형성된다.
이렇게 상기 NCF(40)의 관통홀(46)을 소잉라인(18)보다 짧게 형성함으로써, 개개 단위 NCF(48)들의 각 꼭지점이 서로 일체로 연결되는 상태가 된다.
한편, 상기 NCF(40)를 구성하는 개개 단위 NCF(48)를 타원형 관통홀(46)을 경계로 분리해주면, 개개 단위 NCF(48)의 사방 테두리에 요홈부(44)가 형성되고, 이 요홈부(44)는 타원형 관통홀(46)이 절반으로 나누어짐에 따라 아치형상의 요홈부로 형성된다.
이와 같이, 상기 NCF(40)가 웨이퍼(100)의 일면에 부착된 상태에서 웨이퍼(100) 및 NCF(40)를 소잉라인(18)을 따라 다이싱(dicing)함으로써, 웨이퍼가 개개 단위의 반도체 칩(10)으로 분리되는 동시에 NCF(40)도 개개 단위 NCF(48)으로 재단된다.
이에, 상기 개개 단위의 반도체 칩(10)의 일면(전도성 범프가 형성된 쪽)에 개개 단위 NCF(48)가 부착된 상태가 되고, 각 전도성 범프(12)들이 경화 전 상태인 NCF(40)내에 삽입되는 상태가 된다.
이때, 상기 개개 단위 NCF(48)의 사방 테두리에 아치형 요홈부(44)가 형성됨에 따라, 반도체 칩(10)의 사방 테두리쪽에 위치한 전도성 범프(12)는 NCF(48)에 삽입되지 않고 외부로 노출되는 상태가 된다.
여기서, 아치형 요홈부를 갖는 NCF의 제조 방법을 보다 상세하게 설면하면 다음과 같다.
첨부한 도 4는 본 발명에 따른 NCF 제조 방법을 순서대로 도시한 개략도이다.
먼저, 웨이퍼(100)가 제공된다.
상기 웨이퍼(100)의 각 반도체 칩(10)의 본딩패드에는 통상의 범핑 공정에 의하여 전도성 범프(12)가 형성된다
또한, 보호필름(70)에 의하여 커버된 감광성(photosensitive) 필름인 NCF(40)가 구비된다(도 4의 (a) 참조).
다음으로, 상기 NCF(40)를 전도성 범프(12)가 존재하는 웨이퍼(100)의 일면에 부착한다(도 4의 (b) 참조).
연이어, 상기 NCF(40)는 웨이퍼 크기로 재단된다(도 4의 (c) 참조).
이어서, 다수의 개개 단위 마스크(62)가 일체로 연결된 마스크(60)를 구비하여 NCF(40) 위쪽에 배치한다(도 4의 (d) 참조)
이때, 상기 마스크(60)를 NCF(40) 위에 배치할 때, 개개 단위 마스크(62)가 웨이퍼(100)의 각 반도체 칩(10)의 소잉라인(18)과 대응되도록 배치한다.
보다 상세하게는, 상기 마스크(60)는 타원 형상을 갖는 다수의 개개 단위 마스크(62)가 가로 및 세로 방향을 따라 일체로 연결된 구조로 구비되고, 타원 형상을 갖는 개개 단위 마스크(62)가 웨이퍼(100)의 각 반도체 칩(10)의 소잉라인(18)위쪽에 대응 배치되도록 한다.
다음으로, 상기 마스크(60) 위쪽에서 NCF(40)를 노광(exposure)시키는 단계가 진행되고, 노광 공정을 마친 후에 상기 보호 필름(70)을 떼어낸다(도 4의 (e) 참조).
연이어, 상기 NCF(40)의 면적 중 개개 단위 마스크(62)에 의하여 커버되어 노광되지 않은 부분을 반도체 현상액을 이용하여 제거하는 디벨롭(develop) 공정이 진행된다(도 4의 (f) 참조).
상기 디벨롭 단계 후, NCF(40)의 전체 면적 중 웨이퍼(100)의 각 반도체 칩 소잉라인(18)과 대응되는 위치에 개개 단위 NCF(48) 간의 경계를 이루는 관통홀(46)이 형성되는 바, 이 관통홀(46)은 개개 단위 마스크(62)에 의하여 커버되어 노광되지 않은 부분이 제거됨에 따라 형성된 것이다.
바람직하게는, 첨부한 도 3에서 잘 볼 수 있듯이 상기 NCF(40)의 관통홀(46)은 타원 형상으로 형성되며, 이 관통홀(46)의 길이는 웨이퍼의 각 반도체 칩(10)의 소잉라인(18)보다 짧게 형성되며, 이렇게 NCF(40)의 관통홀(46)을 소잉라인(18)보다 짧게 형성함으로써, 개개 단위 NCF(48)들의 각 꼭지점이 서로 일체로 연결되는 상태가 된다.
다음으로, 상기 웨이퍼(100) 및 NCF(40)를 개개의 반도체 칩(10) 단위로 분리하는 다이싱 공정을 진행함으로써, 개개 단위 NCF(48)가 부착된 반도체 칩(10)이 제공될 수 있다(도 4의 (g) 참조).
이렇게, 상기 개개 단위 NCF(48)는 반도체 칩(10)의 크기로 재단되는 동시에 상기 관통홀(46)이 절반으로 나누어짐에 따라 그 사방 테두리에 아치형 요홈부(44)가 형성된 구조로 재단되어, 반도체 칩(10)의 전도성 범프(12)가 형성된 면에 부착된 상태가 된다(도 4의 (h) 참조).
이때, 상기 개개 단위의 반도체 칩(10)의 일면(전도성 범프가 형성된 쪽)에 개개 단위 NCF(48)가 부착됨에 따라, 각 전도성 범프(12)들이 경화 전 상태인 NCF(40)내에 삽입되는 상태가 된다.
또한, 상기 개개 단위 NCF(48)의 사방 테두리에 아치형 요홈부(44)가 형성됨에 따라, 반도체 칩(10)의 사방 테두리쪽에 위치한 전도성 범프(12)는 NCF(48)에 삽입되지 않고 외부로 노출되는 상태가 된다.
여기서, 상기와 같이 반도체 칩에 부착된 NCF를 이용하여 칩 적층형 반도체 패키지를 제조하는 방법을 첨부한 도 5 및 도 6을 참조로 설명하면 다음과 같다.
먼저, 상기 다이싱 공정 후, 본딩툴(30)이 개개 단위 NCF(48)가 부착된 반도체 칩(10)을 진공흡착하여 웨이퍼로부터 픽업한다.
다음으로, 상기 본딩툴(30)이 써멀 컴프레션(TC: Thermal Compression) 방식을 이용하여 반도체 칩(10)을 기판(20)에 도전 가능하게 부착시키는 단계가 진행된다.
즉, 상기 본딩툴(30)이 반도체 칩(10)을 가압하는 동시에 본딩툴(30)에 내장된 열선 등으로부터 반도체 칩(10) 및 개개 단위 NCF(48)로 열이 전달되는 써멀 컴프레션(TC: Thermal Compression) 방식에 의하여 반도체 칩(10)이 기판(20)에 도전 가능하게 부착된다.
보다 상세하게는, 상기 본딩툴(30)의 가압력에 의하여 반도체 칩(10)의 전도성 범프(12)가 경화 전 상태인 개개 단위 NCF(40)를 뚫고 기판(20)의 전도성패턴에 안착되는 과정과, 열과 압력이 인가되는 상태에서 본딩툴(30)이 반도체 칩(10)을 소정의 힘으로 가압하여 전도성 범프(12)가 기판(10)의 전도성패턴에 융착되는 과정에 의하여 반도체 칩(10)이 기판(20)에 도전 가능하게 부착된다.
이때, 상기 본딩툴(30)의 가압력이 반도체 칩(10) 및 개개 단위 NCF(48)에 가해질 때, 개개 단위 NCF(48)가 압착되는 동시에 그 사방 테두리에 아치형 요홈부(44)가 반도체 칩(10)의 사방 테두리 저면까지 퍼지게 된다.
이와 동시에, 상기 개개 단위 NCF(48)에 삽입되지 않은 전도성 범프(12) 즉, 반도체 칩(10)의 사방 테두리쪽에 위치한 전도성 범프(12)까지 개개 단위 NCF(48)가 사방으로 퍼지면서 절연 가능하게 감싸여지게 된다.
이와 같이, 상기 NCF의 사방 테두리에 아치형 요홈부(44)를 형성함으로써, 써멀 컴프레션 방식에 의하여 반도체 칩(10)이 가압될 때, 도 6의 이미지에서 보듯이 NCF(40)의 요홈부(44)가 반도체 칩(10)의 저면 테두리 위치까지 퍼져서 연장될 뿐, 반도체 칩(10)의 상면쪽으로 올라타는 현상을 완전히 방지할 수 있다.
또한, 반도체 칩(10)을 써멀 컴프레션 방식으로 기판(20)에 부착할 때, NCF(40)의 요홈부(44)가 반도체 칩(10)의 저면 테두리 위치까지 연장될 뿐, 반도체 칩(10)의 상면쪽으로 NCF의 일부가 돌출되는 필렛 발생을 방지할 수 있고, 이에 반도체 칩(10)의 상면을 평평한 수평상태로 유지시킬 수 있다.
이렇게 상기 반도체 칩(10)을 수평 상태로 유지시킬 수 있으므로, 첨부한 도 에 보듯이 NCF(40)가 경화된 후, 반도체 칩(10) 위에 적층용 반도체 칩(50)을 용이하게 적층 부착시킬 수 있다.
10 : 반도체 칩
12 : 전도성 범프
14 : 구리필러
16 : 전도성 솔더
18 : 소잉라인
20 : 기판
30 : 본딩툴
40 : NCF
42 : 필렛
44 : 요홈부
46 : 관통홀
48 : 개개 단위 NCF
50 : 적층용 반도체 칩
52 : 전도성 범프
60 : 마스크
62 : 개개 단위 마스크
70 : 보호필름
100 : 웨이퍼
12 : 전도성 범프
14 : 구리필러
16 : 전도성 솔더
18 : 소잉라인
20 : 기판
30 : 본딩툴
40 : NCF
42 : 필렛
44 : 요홈부
46 : 관통홀
48 : 개개 단위 NCF
50 : 적층용 반도체 칩
52 : 전도성 범프
60 : 마스크
62 : 개개 단위 마스크
70 : 보호필름
100 : 웨이퍼
Claims (17)
- 삭제
- 삭제
- 다수의 반도체 칩을 포함하는 웨이퍼에 미리 부착되는 NCF에 있어서,
상기 웨이퍼의 크기로 재단되는 동시에 웨이퍼의 각 반도체 칩 소잉라인과 대응되는 위치에 관통홀이 형성된 구조로 재단되되,
상기 웨이퍼의 각 반도체 칩을 커버하는 개개 단위 NCF들을 포함하고, 개개 단위 NCF들의 각 꼭지점은 서로 일체로 연결되고, 상기 NCF의 관통홀은 타원 형상으로 형성되며, 상기 관통홀의 길이는 각 반도체 칩의 소잉라인보다 짧게 형성된 것을 특징하는 반도체 패키지 제조용 NCF.
- 삭제
- 삭제
- 삭제
- 웨이퍼 제공 단계와;
상기 웨이퍼의 각 반도체 칩의 본딩패드에 전도성 범프를 형성하는 단계와;
상기 전도성 범프가 존재하는 웨이퍼의 일면에 NCF를 부착하는 단계와;
다수의 개개 단위 마스크가 일체로 연결된 마스크를 구비하는 단계와;
상기 마스크를 NCF 위에 배치하되, 개개 단위 마스크가 웨이퍼의 각 반도체 칩의 소잉라인과 대응되도록 배치하는 단계와;
상기 마스크에 의하여 커버된 NCF를 노광시키는 단계와;
상기 NCF의 면적 중 개개 단위 마스크에 의하여 커버되어 노광되지 않은 부분을 제거하는 디벨롭 단계;
상기 웨이퍼 및 NCF를 개개의 반도체 칩 단위로 다이싱하여, 개개 단위 NCF가 부착된 반도체 칩을 제공하는 단계;
를 포함하고,
상기 디벨롭 단계 후, NCF의 전체 면적 중 웨이퍼의 각 반도체 칩 소잉라인과 대응되는 위치에 개개 단위 NCF 간의 경계를 이루는 관통홀이 형성되고, 이 관통홀은 개개 단위 마스크와 동일한 타원 형상을 이루되,
상기 웨이퍼의 각 반도체 칩을 커버하는 개개 단위 NCF들의 각 꼭지점은 서로 일체로 연결되어, 개개 단위 NCF 간의 경계에 타원 현상의 관통홀이 형성되도록 하고, 상기 관통홀의 길이는 각 반도체 칩의 소잉라인보다 짧게 형성되도록 한 것을 특징하는 반도체 패키지 제조용 NCF 제조 방법
- 청구항 7에 있어서,
상기 NCF는 보호필름에 의하여 커버되는 감광성(photosensitive) 필름으로 채택된 것을 특징으로 하는 반도체 패키지 제조용 NCF 제조 방법.
- 청구항 7에 있어서,
상기 마스크는 타원 형상을 갖는 다수의 개개 단위 마스크가 가로 및 세로 방향을 따라 일체로 연결된 구조로 구비된 것임을 특징으로 하는 반도체 패키지 제조용 NCF 제조 방법.
- 삭제
- 청구항 7에 있어서,
상기 개개 단위 NCF는 반도체 칩의 크기로 재단되는 동시에 관통홀이 절반으로 나누어짐에 따라 사방 테두리에 아치형 요홈부가 형성된 구조로 재단된 것임을 특징으로 하는 반도체 패키지 제조용 NCF 제조 방법.
- 웨이퍼 제공 단계와;
상기 웨이퍼의 각 반도체 칩의 본딩패드에 전도성 범프를 형성하는 단계와;
상기 전도성 범프가 존재하는 웨이퍼의 일면에 NCF를 부착하는 단계와;
다수의 개개 단위 마스크가 일체로 연결된 마스크를 구비하는 단계와;
상기 마스크를 NCF 위에 배치하되, 개개 단위 마스크가 웨이퍼의 각 반도체 칩의 소잉라인과 대응되도록 배치하는 단계와;
상기 마스크에 의하여 커버된 NCF를 노광시키는 단계와;
상기 NCF의 면적 중 개개 단위 마스크에 의하여 커버되어 노광되지 않은 부분을 제거하는 디벨롭 단계;
상기 웨이퍼 및 NCF를 개개의 반도체 칩 단위로 다이싱하여, 개개 단위 NCF가 부착된 반도체 칩을 제공하는 단계;
상기 개개 단위 NCF가 부착된 반도체 칩을 써멀 컴프레션 방식을 이용하여 기판에 도전 가능하게 부착하는 단계;
상기 반도체 칩 위에 적층용 반도체 칩을 도전 가능하게 적층하는 단계;
를 포함하되,
상기 개개 단위 NCF가 부착된 반도체 칩을 써멀 컴프레션 방식을 이용하여 기판에 도전 가능하게 부착하는 단계에서, 상기 개개 단위 NCF의 요홈부가 반도체 칩의 사방 테두리 저면까지 퍼지면서 반도체 칩의 사방 테두리쪽에 위치한 전도성 범프까지 개개 단위 NCF에 의하여 절연 가능하게 감싸여지도록 한 것을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법.
- 청구항 12에 있어서,
상기 NCF는 보호필름에 의하여 커버되는 감광성(photosensitive) 필름으로 채택된 것을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법.
- 청구항 12에 있어서,
상기 마스크는 타원 형상을 갖는 다수의 개개 단위 마스크가 가로 및 세로 방향을 따라 일체로 연결된 구조로 구비된 것임을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법.
- 청구항 12에 있어서,
상기 디벨롭 단계 후, NCF의 전체 면적 중 웨이퍼의 각 반도체 칩 소잉라인과 대응되는 위치에 개개 단위 NCF 간의 경계를 이루는 관통홀이 형성되고, 이 관통홀은 개개 단위 마스크와 동일한 타원 형상을 이루는 것을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법.
- 청구항 12 또는 청구항 15에 있어서,
상기 개개 단위 NCF는 반도체 칩의 크기로 재단되는 동시에 관통홀이 절반으로 나누어짐에 따라 사방 테두리에 아치형 요홈부가 형성된 구조로 재단된 것임을 특징으로 하는 반도체 패키지 제조용 NCF를 이용한 반도체 패키지 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136413A KR101680428B1 (ko) | 2014-10-10 | 2014-10-10 | 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136413A KR101680428B1 (ko) | 2014-10-10 | 2014-10-10 | 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160042486A KR20160042486A (ko) | 2016-04-20 |
| KR101680428B1 true KR101680428B1 (ko) | 2016-11-28 |
Family
ID=55917280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140136413A KR101680428B1 (ko) | 2014-10-10 | 2014-10-10 | 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101680428B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11164805B2 (en) | 2019-08-26 | 2021-11-02 | Samsung Electronics Co., Ltd. | Semiconductor package including non-conductive film between package substrate and semiconductor chip thereon |
| US11721601B2 (en) | 2020-01-06 | 2023-08-08 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016114463B4 (de) | 2016-08-04 | 2019-10-17 | Infineon Technologies Ag | Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden |
| KR102592226B1 (ko) * | 2018-07-17 | 2023-10-23 | 삼성전자주식회사 | 반도체 패키지 본딩헤드 및 본딩방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270454A (ja) * | 2007-04-19 | 2008-11-06 | Nec Electronics Corp | 半導体装置 |
-
2014
- 2014-10-10 KR KR1020140136413A patent/KR101680428B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270454A (ja) * | 2007-04-19 | 2008-11-06 | Nec Electronics Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11164805B2 (en) | 2019-08-26 | 2021-11-02 | Samsung Electronics Co., Ltd. | Semiconductor package including non-conductive film between package substrate and semiconductor chip thereon |
| US11676875B2 (en) | 2019-08-26 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor package including non-conductive film between package substrate and semiconductor chip thereon |
| US11721601B2 (en) | 2020-01-06 | 2023-08-08 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160042486A (ko) | 2016-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
| JP5193809B2 (ja) | 配線基板及びその製造方法 | |
| TWI420630B (zh) | 半導體封裝結構與半導體封裝製程 | |
| CN102956511A (zh) | 半导体封装结构及其制作方法 | |
| US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
| KR101680428B1 (ko) | 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 | |
| CN205609512U (zh) | 半导体封装体 | |
| KR20100113676A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2013197209A (ja) | 半導体装置及びその製造方法 | |
| US8648455B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101179386B1 (ko) | 패키지 기판의 제조방법 | |
| TWI599007B (zh) | 電子單體及其製法 | |
| US20050263482A1 (en) | Method of manufacturing circuit device | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| KR101747226B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| TW201606964A (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| TWI578472B (zh) | 封裝基板、半導體封裝件及其製法 | |
| CN112331645A (zh) | 半导体封装装置 | |
| TWI630665B (zh) | 製作晶片封裝結構之方法 | |
| JP2006156574A (ja) | 回路装置およびその製造方法 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP4737995B2 (ja) | 半導体装置 | |
| KR101340348B1 (ko) | 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법 | |
| CN112349711A (zh) | 半导体设备封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |