JPH08162573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08162573A JPH08162573A JP6305036A JP30503694A JPH08162573A JP H08162573 A JPH08162573 A JP H08162573A JP 6305036 A JP6305036 A JP 6305036A JP 30503694 A JP30503694 A JP 30503694A JP H08162573 A JPH08162573 A JP H08162573A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- cured
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】ワイヤー流れの発生が抑制され、しかも反りの
発生が低減された半導体装置を提供する。 【構成】回路１が形成されたビスマレイミドトリアジン
基板２上に、接着剤層３を介して半導体素子４が搭載さ
れている。そして、上記半導体素子４は、樹脂硬化体内
層１１と樹脂硬化体外層１２の２層構造の樹脂硬化体層
によって封止されている。
発生が低減された半導体装置を提供する。 【構成】回路１が形成されたビスマレイミドトリアジン
基板２上に、接着剤層３を介して半導体素子４が搭載さ
れている。そして、上記半導体素子４は、樹脂硬化体内
層１１と樹脂硬化体外層１２の２層構造の樹脂硬化体層
によって封止されている。
Description
【０００１】
【産業上の利用分野】この発明は、プリント配線板また
はヒートシンク（放熱板）等のリード基板に半導体素子
が搭載され、その搭載面である片面を封止してなる半導
体装置であって、樹脂封止後の半導体装置の反りの小さ
い半導体装置に関するものである。
はヒートシンク（放熱板）等のリード基板に半導体素子
が搭載され、その搭載面である片面を封止してなる半導
体装置であって、樹脂封止後の半導体装置の反りの小さ
い半導体装置に関するものである。
【０００２】
【従来の技術】トランジスター，ＩＣ，ＬＳＩ等の半導
体素子は、従来、セラミックパッケージ等によって封止
され半導体装置化されていた。が、最近では、コスト，
量産性の観点から、４方向フラットパッケージ（ＱＦ
Ｐ），スモールアウトラインＪリーディドパッケージ
（ＳＯＪ），薄型スモールアウトラインパッケージ（Ｔ
ＳＯＰ）等に代表されるプラスチックパッケージを用い
た樹脂封止が主流になっている。この種の樹脂封止に
は、従来からエポキシ樹脂組成物が使用されており良好
な成績を収めている。しかしながら、半導体分野の技術
革新によって集積度の向上とともに素子サイズの大形
化，配線の微細化が進み、パッケージも小形化，薄形化
する傾向にあり、これに伴って封止材料に対してより以
上の信頼性（得られる半導体装置の熱応力化の低減，耐
湿信頼性，熱衝撃試験に対する信頼性，大形薄形化する
パッケージの反りの問題等）の向上が要求されている。
特に、近年、半導体素子サイズは、益々大形化する傾向
にあり、半導体封止樹脂の性能評価用の加速試験である
ＴＣＴテストに対するより以上の性能向上が要求されて
いる。また、半導体装置の実装方法としては表面実装が
主流となってきており、このために半導体パッケージを
吸湿させたうえで半田溶融液に浸漬してもパッケージに
クラックや膨れが発生しないという特性（耐リフローク
ラック性）が要求されるとともに、この表面実装を想定
した半導体パッケージ吸湿後の半田溶融液浸漬後の信頼
性が要求されている。また、近年、半導体素子をプリン
ト配線板やヒートシンク等のリード基板に、直接、固定
し、半導体素子搭載面のみを樹脂封止した片面封止のパ
ッケージも量産されてきており、このようなパッケージ
に関しては、上記の要求特性以外にも、封止樹脂と、半
導体素子を固定したリード基板の収縮率の不一致等から
発生するパッケージの反りの低減も大きく要求されてい
る。上記片面封止のパッケージの具体例として、図４に
示すようなボールグリッドアレイ（ＢＧＡ）と通称され
るパッケージ形態の半導体装置があげられる。このパッ
ケージは、回路１が形成されたビスマレイミドトリアジ
ン（ＢＴ）基板２上に、接着剤層３を介して半導体素子
４が搭載され、上記半導体素子４が、樹脂硬化体層５に
よって封止されている。１０は半導体素子４と回路１と
を電気的に接続するワイヤー（金線）である。この樹脂
硬化体層５による封止は、ＢＴ基板２の半導体素子４搭
載面のみの封止（片面封止）である。そして、上記ＢＴ
基板２の封止面と反対側の面に、略球状の半田端子６が
設けられている。さらに、上記ＢＧＡの他に、図５に示
すように、リードフレーム７上に接着剤層３を介して半
導体素子４が搭載され、この半導体素子４搭載部の略真
下部分にヒートシンク（あるいは回路付きヒートシン
ク）８が上記リードフレーム７と接触するよう配置さ
れ、これらがリードフレーム７のリード部先端を除き、
ヒートシンク８の片面が露出するよう樹脂硬化体層５ａ
で封止された半導体装置があげられる。図において、１
０は半導体素子４とリードフレーム７とを電気的に接続
するワイヤー（金線）である。
体素子は、従来、セラミックパッケージ等によって封止
され半導体装置化されていた。が、最近では、コスト，
量産性の観点から、４方向フラットパッケージ（ＱＦ
Ｐ），スモールアウトラインＪリーディドパッケージ
（ＳＯＪ），薄型スモールアウトラインパッケージ（Ｔ
ＳＯＰ）等に代表されるプラスチックパッケージを用い
た樹脂封止が主流になっている。この種の樹脂封止に
は、従来からエポキシ樹脂組成物が使用されており良好
な成績を収めている。しかしながら、半導体分野の技術
革新によって集積度の向上とともに素子サイズの大形
化，配線の微細化が進み、パッケージも小形化，薄形化
する傾向にあり、これに伴って封止材料に対してより以
上の信頼性（得られる半導体装置の熱応力化の低減，耐
湿信頼性，熱衝撃試験に対する信頼性，大形薄形化する
パッケージの反りの問題等）の向上が要求されている。
特に、近年、半導体素子サイズは、益々大形化する傾向
にあり、半導体封止樹脂の性能評価用の加速試験である
ＴＣＴテストに対するより以上の性能向上が要求されて
いる。また、半導体装置の実装方法としては表面実装が
主流となってきており、このために半導体パッケージを
吸湿させたうえで半田溶融液に浸漬してもパッケージに
クラックや膨れが発生しないという特性（耐リフローク
ラック性）が要求されるとともに、この表面実装を想定
した半導体パッケージ吸湿後の半田溶融液浸漬後の信頼
性が要求されている。また、近年、半導体素子をプリン
ト配線板やヒートシンク等のリード基板に、直接、固定
し、半導体素子搭載面のみを樹脂封止した片面封止のパ
ッケージも量産されてきており、このようなパッケージ
に関しては、上記の要求特性以外にも、封止樹脂と、半
導体素子を固定したリード基板の収縮率の不一致等から
発生するパッケージの反りの低減も大きく要求されてい
る。上記片面封止のパッケージの具体例として、図４に
示すようなボールグリッドアレイ（ＢＧＡ）と通称され
るパッケージ形態の半導体装置があげられる。このパッ
ケージは、回路１が形成されたビスマレイミドトリアジ
ン（ＢＴ）基板２上に、接着剤層３を介して半導体素子
４が搭載され、上記半導体素子４が、樹脂硬化体層５に
よって封止されている。１０は半導体素子４と回路１と
を電気的に接続するワイヤー（金線）である。この樹脂
硬化体層５による封止は、ＢＴ基板２の半導体素子４搭
載面のみの封止（片面封止）である。そして、上記ＢＴ
基板２の封止面と反対側の面に、略球状の半田端子６が
設けられている。さらに、上記ＢＧＡの他に、図５に示
すように、リードフレーム７上に接着剤層３を介して半
導体素子４が搭載され、この半導体素子４搭載部の略真
下部分にヒートシンク（あるいは回路付きヒートシン
ク）８が上記リードフレーム７と接触するよう配置さ
れ、これらがリードフレーム７のリード部先端を除き、
ヒートシンク８の片面が露出するよう樹脂硬化体層５ａ
で封止された半導体装置があげられる。図において、１
０は半導体素子４とリードフレーム７とを電気的に接続
するワイヤー（金線）である。
【０００３】
【課題を解決するための手段】このように、上記片面封
止タイプの半導体装置に関して、前記ＴＣＴテスト特性
や耐リフロークラック特性に加えてパッケージの反りの
低減が要求されている。このような要求特性に対して、
例えば、封止材料のシリコーン変性等による低弾性化
や、充填材の高配合充填による封止樹脂の線収縮率の低
減、あるいは吸湿率の低減により、耐ＴＣＴテスト特性
や耐リフロークラック性に関してはその特性を向上させ
る技術が提案されている。しかしながら、上記パッケー
ジの反りの低減に関して、すなわち、反りが問題となる
パッケージに関しては、耐ＴＣＴテスト特性や耐リフロ
ークラック性あるいは耐湿信頼性等と、パッケージの反
りの問題とを併せて解決できる技術は未だ確立されてい
ない。
止タイプの半導体装置に関して、前記ＴＣＴテスト特性
や耐リフロークラック特性に加えてパッケージの反りの
低減が要求されている。このような要求特性に対して、
例えば、封止材料のシリコーン変性等による低弾性化
や、充填材の高配合充填による封止樹脂の線収縮率の低
減、あるいは吸湿率の低減により、耐ＴＣＴテスト特性
や耐リフロークラック性に関してはその特性を向上させ
る技術が提案されている。しかしながら、上記パッケー
ジの反りの低減に関して、すなわち、反りが問題となる
パッケージに関しては、耐ＴＣＴテスト特性や耐リフロ
ークラック性あるいは耐湿信頼性等と、パッケージの反
りの問題とを併せて解決できる技術は未だ確立されてい
ない。
【０００４】例えば、パッケージの反りを低減させるた
めには、封止樹脂の収縮量を基板の収縮量に併せて作製
する必要があり、そのために、封止樹脂を高ガラス転移
温度を有するものとし、しかも充填材を多く配合して熱
膨脹を小さくすることが検討されている。しかし、この
ように充填材を多く配合すると、封止用樹脂組成物の粘
度が高くなってしまい、封止時にワイヤーが流れてしま
うという問題が発生する。
めには、封止樹脂の収縮量を基板の収縮量に併せて作製
する必要があり、そのために、封止樹脂を高ガラス転移
温度を有するものとし、しかも充填材を多く配合して熱
膨脹を小さくすることが検討されている。しかし、この
ように充填材を多く配合すると、封止用樹脂組成物の粘
度が高くなってしまい、封止時にワイヤーが流れてしま
うという問題が発生する。
【０００５】この発明は、このような事情に鑑みなされ
たもので、ワイヤー流れが生じず、しかも反りの発生が
低減された半導体装置の提供をその目的とする。
たもので、ワイヤー流れが生じず、しかも反りの発生が
低減された半導体装置の提供をその目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体装置は、半導体素子搭載基板の片
面に半導体素子が搭載され、この半導体素子が搭載され
た基板面側のみが樹脂硬化体層によって封止された半導
体装置であって、上記樹脂硬化体層が、樹脂硬化体内層
と樹脂硬化体外層の２層構造からなり、かつ上記樹脂硬
化体内層中の充填材含有量が、上記樹脂硬化体外層中の
充填材含有量より少なく設定されているという構成をと
る。
め、この発明の半導体装置は、半導体素子搭載基板の片
面に半導体素子が搭載され、この半導体素子が搭載され
た基板面側のみが樹脂硬化体層によって封止された半導
体装置であって、上記樹脂硬化体層が、樹脂硬化体内層
と樹脂硬化体外層の２層構造からなり、かつ上記樹脂硬
化体内層中の充填材含有量が、上記樹脂硬化体外層中の
充填材含有量より少なく設定されているという構成をと
る。
【０００７】
【作用】すなわち、本発明者らは、高粘度化によるワイ
ヤー流れの問題が生じずに反りの低減を解決するため、
樹脂硬化体層の構成およびこの形成材料を中心に研究を
重ねた。その研究の過程で、従来の単層からなる樹脂硬
化体層では、熱膨脹を小さくするためには充填材を高配
合に設定しなければならず、反り発生の低減と高粘度化
によるワイヤー流れの発生の解決を同時に満たすことは
困難であるという知見を得た。そして、さらに研究を重
ねた結果、封止樹脂である樹脂硬化体層を、単層に形成
するのではなく、内層と外層の２層構造に形成し、樹脂
硬化体内層中の充填材の含有量を少なくして流動性を確
保し、樹脂硬化体外層中の充填材の含有量を内層のそれ
よりも相対的に多くして反り発生の低減を可能とするこ
とを見出しこの発明に到達した。このように、半導体素
子を含むワイヤー形成領域を、充填材含有量の少ない、
低粘度化を図った樹脂硬化体内層で封止し、その周囲
を、充填材含有量の多い、熱膨脹を小さくした樹脂硬化
体外層で封止することにより、ワイヤー流れの発生の低
減と反りの発生の低減という２つの課題を同時に解決す
ることが可能となった。
ヤー流れの問題が生じずに反りの低減を解決するため、
樹脂硬化体層の構成およびこの形成材料を中心に研究を
重ねた。その研究の過程で、従来の単層からなる樹脂硬
化体層では、熱膨脹を小さくするためには充填材を高配
合に設定しなければならず、反り発生の低減と高粘度化
によるワイヤー流れの発生の解決を同時に満たすことは
困難であるという知見を得た。そして、さらに研究を重
ねた結果、封止樹脂である樹脂硬化体層を、単層に形成
するのではなく、内層と外層の２層構造に形成し、樹脂
硬化体内層中の充填材の含有量を少なくして流動性を確
保し、樹脂硬化体外層中の充填材の含有量を内層のそれ
よりも相対的に多くして反り発生の低減を可能とするこ
とを見出しこの発明に到達した。このように、半導体素
子を含むワイヤー形成領域を、充填材含有量の少ない、
低粘度化を図った樹脂硬化体内層で封止し、その周囲
を、充填材含有量の多い、熱膨脹を小さくした樹脂硬化
体外層で封止することにより、ワイヤー流れの発生の低
減と反りの発生の低減という２つの課題を同時に解決す
ることが可能となった。
【０００８】つぎに、この発明を詳しく説明する。
【０００９】この発明の半導体装置は、半導体素子を搭
載した半導体素子搭載基板の素子搭載基板面のみを、２
層構造の樹脂硬化体層で封止したものである。
載した半導体素子搭載基板の素子搭載基板面のみを、２
層構造の樹脂硬化体層で封止したものである。
【００１０】この発明の対象となる半導体装置として
は、特に限定するものではないが、例えば、前述の図４
に示すようなＢＧＡタイプの半導体装置、および図５に
示すようなヒートシンク８の片面が露出した片面樹脂封
止の半導体装置があげられる。
は、特に限定するものではないが、例えば、前述の図４
に示すようなＢＧＡタイプの半導体装置、および図５に
示すようなヒートシンク８の片面が露出した片面樹脂封
止の半導体装置があげられる。
【００１１】上記半導体素子搭載基板としては、特に限
定するものではなく従来公知のものがあげられる。例え
ば、ヒートシンク（回路形成済みヒートシンクを含む）
や、表面に金属配線が形成されたビスマレイミドトリア
ジン（ＢＴ）基板等に代表される有機基板があげられ
る。また、絶縁層を介して、下記に示す（Ａ）もしくは
（Ｂ）からなる金属箔層が形成された上記半導体素子搭
載基板があげられる。さらに、下記に示す（Ａ）もしく
は（Ｂ）からなる回路配線が形成された半導体素子搭載
基板があげられる。
定するものではなく従来公知のものがあげられる。例え
ば、ヒートシンク（回路形成済みヒートシンクを含む）
や、表面に金属配線が形成されたビスマレイミドトリア
ジン（ＢＴ）基板等に代表される有機基板があげられ
る。また、絶縁層を介して、下記に示す（Ａ）もしくは
（Ｂ）からなる金属箔層が形成された上記半導体素子搭
載基板があげられる。さらに、下記に示す（Ａ）もしく
は（Ｂ）からなる回路配線が形成された半導体素子搭載
基板があげられる。
【００１２】（Ａ）銅または銅を主体とした銅合金。 （Ｂ）アルミニウムまたはアルミニウムを主体としたア
ルミニウム合金。
ルミニウム合金。
【００１３】上記（Ａ）のなかの銅合金としては、例え
ば、主成分の銅の他に、Ｓｎ，Ｎｉ，Ｐ，Ｚｎ，Ｃｒ，
Ｓｉ，Ｆｅ，Ｚｒ等を必要に応じて添加した合金等があ
げられる。
ば、主成分の銅の他に、Ｓｎ，Ｎｉ，Ｐ，Ｚｎ，Ｃｒ，
Ｓｉ，Ｆｅ，Ｚｒ等を必要に応じて添加した合金等があ
げられる。
【００１４】上記（Ｂ）のなかのアルミニウム合金とし
ては、例えば、主成分のアルミニウムの他に、Ｓｉ，Ｃ
ｕ，Ｍｇ等を必要に応じて添加した合金等があげられ
る。
ては、例えば、主成分のアルミニウムの他に、Ｓｉ，Ｃ
ｕ，Ｍｇ等を必要に応じて添加した合金等があげられ
る。
【００１５】そして、上記半導体素子搭載基板において
は、その封止温度から室温（２５℃）までの収縮量が
０．１５〜０．２５％である基板を用いることが好まし
い。すなわち、上記収縮量が０．１５％未満では、封止
樹脂自身の収縮が相対的に大きくなり、パッケージの反
りの発生が大きくなる。０．２５％を超えると、素子と
の収縮量の差が大きくなり、素子特性に悪影響を与える
傾向がみられるからである。
は、その封止温度から室温（２５℃）までの収縮量が
０．１５〜０．２５％である基板を用いることが好まし
い。すなわち、上記収縮量が０．１５％未満では、封止
樹脂自身の収縮が相対的に大きくなり、パッケージの反
りの発生が大きくなる。０．２５％を超えると、素子と
の収縮量の差が大きくなり、素子特性に悪影響を与える
傾向がみられるからである。
【００１６】この発明の半導体装置において、２層構造
の樹脂硬化体層形成材料として用いられる封止用樹脂組
成物としては、それぞれ特に限定するものではなく従来
公知の封止材料が用いられる。このような、封止材料と
しては、常温で固形であっても、また液状であってもよ
い。例えば、エポキシ系，イミド系等があげられる。な
かでも、エポキシ樹脂およびフェノール樹脂を主成分と
する熱硬化性樹脂組成物を用いることが好ましい。
の樹脂硬化体層形成材料として用いられる封止用樹脂組
成物としては、それぞれ特に限定するものではなく従来
公知の封止材料が用いられる。このような、封止材料と
しては、常温で固形であっても、また液状であってもよ
い。例えば、エポキシ系，イミド系等があげられる。な
かでも、エポキシ樹脂およびフェノール樹脂を主成分と
する熱硬化性樹脂組成物を用いることが好ましい。
【００１７】そして、２層構造の樹脂硬化体層形成材料
としては、樹脂硬化体内層および樹脂硬化体外層とも、
同じ構成成分からなる熱硬化性樹脂組成物が用いられ
る。異なる点は、内層を形成する樹脂硬化体内層形成材
料中の充填材の配合量が、外層を形成する樹脂硬化体外
層形成材料中の充填材の配合量よりも少なく設定される
点である。
としては、樹脂硬化体内層および樹脂硬化体外層とも、
同じ構成成分からなる熱硬化性樹脂組成物が用いられ
る。異なる点は、内層を形成する樹脂硬化体内層形成材
料中の充填材の配合量が、外層を形成する樹脂硬化体外
層形成材料中の充填材の配合量よりも少なく設定される
点である。
【００１８】上記熱硬化性樹脂組成物としては、エポキ
シ樹脂およびフェノール樹脂を主成分とし、これに無機
質充填剤を配合したものがあげられる。このような配合
の封止材料は、通常、粉末状、もしくはこれを打錠した
タブレット状になっている。
シ樹脂およびフェノール樹脂を主成分とし、これに無機
質充填剤を配合したものがあげられる。このような配合
の封止材料は、通常、粉末状、もしくはこれを打錠した
タブレット状になっている。
【００１９】上記エポキシ樹脂としては、例えば、ビス
フェノールＡ型エポキシ樹脂，フェノールノボラック型
エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，
ビフェニル型エポキシ樹脂の他、結晶性エポキシ樹脂等
があげられる。そして、通常、エポキシ当量８０〜３０
０ｇ／ｅｑ、軟化点４０〜１６０℃、１５０℃のＩ．
Ｃ．Ｉ．コーンプレート粘度〔Reseach Equipment （Lo
ndon）社製〕が０．０１〜１５ポイズの範囲のものを用
いるのが好ましい。具体的に、下記の式（１），式
（２），式（３），式（４），式（５），式（６）で表
されるエポキシ樹脂があげられる。
フェノールＡ型エポキシ樹脂，フェノールノボラック型
エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，
ビフェニル型エポキシ樹脂の他、結晶性エポキシ樹脂等
があげられる。そして、通常、エポキシ当量８０〜３０
０ｇ／ｅｑ、軟化点４０〜１６０℃、１５０℃のＩ．
Ｃ．Ｉ．コーンプレート粘度〔Reseach Equipment （Lo
ndon）社製〕が０．０１〜１５ポイズの範囲のものを用
いるのが好ましい。具体的に、下記の式（１），式
（２），式（３），式（４），式（５），式（６）で表
されるエポキシ樹脂があげられる。
【００２０】
【化１】
【００２１】
【化２】
【００２２】
【化３】
【００２３】
【化４】
【００２４】
【化５】
【００２５】
【化６】
【００２６】これらエポキシ樹脂のなかでも、結晶性エ
ポキシ樹脂を用いることは、特にそれ自身の高温での溶
融粘度の低さから、後述の複合して用いる球状シリカを
主体とする無機質充填剤の配合量を相対的に多くするこ
とを可能とする。したがって、得られる樹脂硬化体層の
収縮量の低減や吸湿量の低減がより広範囲にすることが
でき好ましい。これらエポキシ樹脂は単独でもしくは２
種以上併せて用いられる。
ポキシ樹脂を用いることは、特にそれ自身の高温での溶
融粘度の低さから、後述の複合して用いる球状シリカを
主体とする無機質充填剤の配合量を相対的に多くするこ
とを可能とする。したがって、得られる樹脂硬化体層の
収縮量の低減や吸湿量の低減がより広範囲にすることが
でき好ましい。これらエポキシ樹脂は単独でもしくは２
種以上併せて用いられる。
【００２７】上記エポキシ樹脂の硬化剤として作用する
フェノール樹脂としては、例えば、フェノールノボラッ
ク樹脂，クレゾールノボラック樹脂，ナフトールノボラ
ック樹脂等があげられる。これらフェノール樹脂は、一
般に、軟化点が４０〜１２０℃、水酸基当量が７０〜２
８０ｇ／ｅｑ、１５０℃のＩ．Ｃ．Ｉ．コーンプレート
粘度が０．０５〜１５ポイズである。なかでも、軟化点
が５０〜９０℃、水酸基当量が１００〜２２０ｇ／ｅ
ｑ、１５０℃のＩ．Ｃ．Ｉ．コーンプレート粘度が０．
１〜１０ポイズの範囲のものが好ましい。例えば、下記
の一般式（７），式（８），式（９），式（１０）で表
されるフェノール樹脂があげられる。
フェノール樹脂としては、例えば、フェノールノボラッ
ク樹脂，クレゾールノボラック樹脂，ナフトールノボラ
ック樹脂等があげられる。これらフェノール樹脂は、一
般に、軟化点が４０〜１２０℃、水酸基当量が７０〜２
８０ｇ／ｅｑ、１５０℃のＩ．Ｃ．Ｉ．コーンプレート
粘度が０．０５〜１５ポイズである。なかでも、軟化点
が５０〜９０℃、水酸基当量が１００〜２２０ｇ／ｅ
ｑ、１５０℃のＩ．Ｃ．Ｉ．コーンプレート粘度が０．
１〜１０ポイズの範囲のものが好ましい。例えば、下記
の一般式（７），式（８），式（９），式（１０）で表
されるフェノール樹脂があげられる。
【００２８】
【化７】
【００２９】
【化８】
【００３０】
【化９】
【００３１】
【化１０】
【００３２】そして、上記エポキシ樹脂とフェノール樹
脂の配合割合は、エポキシ樹脂中のエポキシ基１当量に
対してフェノール樹脂中の水酸基を０．８〜１．２当量
となるよう配合することが好ましい。特に好ましくは
０．９〜１．１である。
脂の配合割合は、エポキシ樹脂中のエポキシ基１当量に
対してフェノール樹脂中の水酸基を０．８〜１．２当量
となるよう配合することが好ましい。特に好ましくは
０．９〜１．１である。
【００３３】上記エポキシ樹脂およびフェノール樹脂と
ともに用いる無機質充填剤は、特に限定するものではな
いが、球状シリカを主体とする無機質充填剤を用いるこ
とがこの発明の目的を達成するという観点から好まし
い。上記球状シリカは、例えば、化学合成から得られる
より真球に近い合成球状シリカ、あるいは、天然の結晶
シリカの粉砕物、または一旦熱処理を施した後、粉砕し
た非結晶粉砕状シリカから溶射等で得られる球状シリカ
である。この球状シリカは、内層および外層のいずれの
形成材料においても、無機質充填剤全体の５０重量％以
上含有するよう設定することが好ましい。すなわち、球
状シリカの含有割合が５０重量％未満では、封止材料の
溶融粘度の上昇につながり、上記無機質充填剤の配合割
合を所望の範囲に設定することが困難となる。そして、
上記球状シリカを主体とする無機質充填剤の球状シリカ
以外に用いる無機質充填剤としては、破砕状シリカ，熱
伝導性の向上を目的として配合する球状アルミナや無定
形アルミナ，炭酸カルシウム等が、さらに、難燃性付与
の目的で配合される三酸化アンチモン、顔料としてのカ
ーボンブラックや酸化チタン等があげられる。
ともに用いる無機質充填剤は、特に限定するものではな
いが、球状シリカを主体とする無機質充填剤を用いるこ
とがこの発明の目的を達成するという観点から好まし
い。上記球状シリカは、例えば、化学合成から得られる
より真球に近い合成球状シリカ、あるいは、天然の結晶
シリカの粉砕物、または一旦熱処理を施した後、粉砕し
た非結晶粉砕状シリカから溶射等で得られる球状シリカ
である。この球状シリカは、内層および外層のいずれの
形成材料においても、無機質充填剤全体の５０重量％以
上含有するよう設定することが好ましい。すなわち、球
状シリカの含有割合が５０重量％未満では、封止材料の
溶融粘度の上昇につながり、上記無機質充填剤の配合割
合を所望の範囲に設定することが困難となる。そして、
上記球状シリカを主体とする無機質充填剤の球状シリカ
以外に用いる無機質充填剤としては、破砕状シリカ，熱
伝導性の向上を目的として配合する球状アルミナや無定
形アルミナ，炭酸カルシウム等が、さらに、難燃性付与
の目的で配合される三酸化アンチモン、顔料としてのカ
ーボンブラックや酸化チタン等があげられる。
【００３４】そして、上記無機質充填剤の配合量は、前
述のように、樹脂硬化体内層形成材料と、樹脂硬化体外
層形成材料とで異なる。すなわち、樹脂硬化体内層形成
材料中の充填材の配合量を、樹脂硬化体外層形成材料中
の充填材の配合量よりも少なく設定する必要がある。
述のように、樹脂硬化体内層形成材料と、樹脂硬化体外
層形成材料とで異なる。すなわち、樹脂硬化体内層形成
材料中の充填材の配合量を、樹脂硬化体外層形成材料中
の充填材の配合量よりも少なく設定する必要がある。
【００３５】上記樹脂硬化体内層形成材料の場合、無機
質充填剤の配合量は、材料全体の全体の９０重量％未満
に設定することが好ましい。より好ましくは６５〜８７
重量％であり、特に好ましくは７５〜８５重量％であ
る。すなわち、内層形成材料の場合、無機質充填剤の配
合量が６５重量％未満では、素子への応力緩和能力不足
による素子特性への悪影響がみられ、配合量が９０重量
％以上では、ワイヤー変形が生じる傾向がみられるから
である。
質充填剤の配合量は、材料全体の全体の９０重量％未満
に設定することが好ましい。より好ましくは６５〜８７
重量％であり、特に好ましくは７５〜８５重量％であ
る。すなわち、内層形成材料の場合、無機質充填剤の配
合量が６５重量％未満では、素子への応力緩和能力不足
による素子特性への悪影響がみられ、配合量が９０重量
％以上では、ワイヤー変形が生じる傾向がみられるから
である。
【００３６】また、上記樹脂硬化体外層形成材料の場
合、無機質充填剤の配合量は、材料全体の８０重量％以
上、好ましくは８４重量％以上に設定することが好まし
い。より好ましくは８６〜９５重量％であり、特に好ま
しくは８８〜９４重量％である。すなわち、外層形成材
料の場合、無機質充填剤の配合量が８０重量％未満で
は、封止樹脂の収縮量が大きくなり、パッケージの反り
に悪影響を与え、配合量が９５重量％を超えると流動性
の低下が著しくなるからである。
合、無機質充填剤の配合量は、材料全体の８０重量％以
上、好ましくは８４重量％以上に設定することが好まし
い。より好ましくは８６〜９５重量％であり、特に好ま
しくは８８〜９４重量％である。すなわち、外層形成材
料の場合、無機質充填剤の配合量が８０重量％未満で
は、封止樹脂の収縮量が大きくなり、パッケージの反り
に悪影響を与え、配合量が９５重量％を超えると流動性
の低下が著しくなるからである。
【００３７】さらに、封止材料には、上記エポキシ樹
脂，フェノール樹脂および無機質充填剤以外に、必要に
応じて、低応力化剤，硬化促進剤等を適宜に配合するこ
とができる。
脂，フェノール樹脂および無機質充填剤以外に、必要に
応じて、低応力化剤，硬化促進剤等を適宜に配合するこ
とができる。
【００３８】上記低応力化剤としては、シリコーンゴム
やオレフィンゴム等があげられる。この低応力化剤は、
そのまま各成分とともに配合するか、もしくは上記エポ
キシ樹脂，フェノール樹脂と予め反応させて低応力変性
して用いられる。
やオレフィンゴム等があげられる。この低応力化剤は、
そのまま各成分とともに配合するか、もしくは上記エポ
キシ樹脂，フェノール樹脂と予め反応させて低応力変性
して用いられる。
【００３９】上記硬化促進剤としては、特に限定するも
ではなく従来公知のもの、例えば、三級アミン，四級ア
ンモニウム塩，イミダゾール類，ホウ素化合物，リン系
化合物等があげられる。これらは単独でもしくは２種以
上併せて用いられる。なかでも、リン系化合物が好適に
用いられ、特にトリフェニルホスフィンが好ましい。
ではなく従来公知のもの、例えば、三級アミン，四級ア
ンモニウム塩，イミダゾール類，ホウ素化合物，リン系
化合物等があげられる。これらは単独でもしくは２種以
上併せて用いられる。なかでも、リン系化合物が好適に
用いられ、特にトリフェニルホスフィンが好ましい。
【００４０】さらに、上記添加剤以外に、パラフィンや
脂肪族エステル等の離型剤、粘着付与等のためのシラン
カップリング剤等のカップリング剤を用いることができ
る。
脂肪族エステル等の離型剤、粘着付与等のためのシラン
カップリング剤等のカップリング剤を用いることができ
る。
【００４１】上記封止材料であるエポキシ樹脂組成物
は、内層形成材料，外層形成材料それぞれ別に製造され
る。例えば、エポキシ樹脂，フェノール樹脂および無機
質充填剤、そして必要に応じて低応力化剤，硬化促進
剤，離型剤，カップリング剤等を所定の割合で配合す
る。この配合時に、内層形成材料，外層形成材料中の無
機質充填剤の配合量が、前述の関係となるよう設定され
る。ついで、これら混合物を、ミキシングロール機，単
軸押出機あるいは二軸押出機等の装置で加熱溶融混合す
る。ついで、冷却した後、公知の方法で粉砕し、さらに
必要に応じてタブレット状に打錠することにより製造す
ることができる。
は、内層形成材料，外層形成材料それぞれ別に製造され
る。例えば、エポキシ樹脂，フェノール樹脂および無機
質充填剤、そして必要に応じて低応力化剤，硬化促進
剤，離型剤，カップリング剤等を所定の割合で配合す
る。この配合時に、内層形成材料，外層形成材料中の無
機質充填剤の配合量が、前述の関係となるよう設定され
る。ついで、これら混合物を、ミキシングロール機，単
軸押出機あるいは二軸押出機等の装置で加熱溶融混合す
る。ついで、冷却した後、公知の方法で粉砕し、さらに
必要に応じてタブレット状に打錠することにより製造す
ることができる。
【００４２】このエポキシ樹脂組成物としては、有機樹
脂成分が、全体の５〜２５重量％であることが好まし
く、特に好ましくは７〜２０重量％である。すなわち、
有機樹脂成分が５重量％未満では、流動特性の低下が著
しくなるからである。なお、上記有機樹脂成分とは、例
えば、エポキシ樹脂組成物の場合、主成分であるエポキ
シ樹脂およびフェノール樹脂に加えて、硬化促進剤、離
型剤、顔料、シランカップリング剤、低応力化剤、難燃
剤等のものをいう。
脂成分が、全体の５〜２５重量％であることが好まし
く、特に好ましくは７〜２０重量％である。すなわち、
有機樹脂成分が５重量％未満では、流動特性の低下が著
しくなるからである。なお、上記有機樹脂成分とは、例
えば、エポキシ樹脂組成物の場合、主成分であるエポキ
シ樹脂およびフェノール樹脂に加えて、硬化促進剤、離
型剤、顔料、シランカップリング剤、低応力化剤、難燃
剤等のものをいう。
【００４３】つぎに、上記封止用エポキシ樹脂組成物を
用いて、半導体素子搭載基板上に搭載された半導体素子
を封止する方法は、特に制限するものではなく、通常の
トランスファー成形等の公知のモールド方法によって行
うことができる。すなわち、まず、樹脂硬化体内層形成
材料を用いて、半導体素子が搭載された基板の素子と基
板上の回路とを結ぶワイヤーを含む領域を樹脂封止して
樹脂硬化体内層を形成する（内層形成）。ついで、樹脂
硬化体外層形成材料を用いて、上記内層の周囲を封止し
て樹脂硬化体外層を形成する（外層形成）。このように
して、この発明の半導体装置を作製することができる。
用いて、半導体素子搭載基板上に搭載された半導体素子
を封止する方法は、特に制限するものではなく、通常の
トランスファー成形等の公知のモールド方法によって行
うことができる。すなわち、まず、樹脂硬化体内層形成
材料を用いて、半導体素子が搭載された基板の素子と基
板上の回路とを結ぶワイヤーを含む領域を樹脂封止して
樹脂硬化体内層を形成する（内層形成）。ついで、樹脂
硬化体外層形成材料を用いて、上記内層の周囲を封止し
て樹脂硬化体外層を形成する（外層形成）。このように
して、この発明の半導体装置を作製することができる。
【００４４】上記樹脂硬化体内層の厚みは、特に限定す
るものではなく、上記半導体素子およびワイヤーを含む
領域を封止することが可能な厚みであればよい。そし
て、上記樹脂硬化体内層（ａ）および樹脂硬化体外層
（ｂ）において、各層の厚みの比（ａ／ｂ）を、ａ／ｂ
＝０．５〜１．５の範囲となるよう設定することが好ま
しい。
るものではなく、上記半導体素子およびワイヤーを含む
領域を封止することが可能な厚みであればよい。そし
て、上記樹脂硬化体内層（ａ）および樹脂硬化体外層
（ｂ）において、各層の厚みの比（ａ／ｂ）を、ａ／ｂ
＝０．５〜１．５の範囲となるよう設定することが好ま
しい。
【００４５】このようにして得られた半導体装置の一例
を図１に示す。この半導体装置は、ＢＧＡタイプのもの
であり、回路１が形成されたビスマレイミドトリアジン
（ＢＴ）基板２上に、接着剤層３を介して半導体素子４
が搭載されている。上記半導体素子４は、まず、樹脂硬
化体内層１１によって封止されている。そして、上記樹
脂硬化体内層１１の周囲を、樹脂硬化体外層１２によっ
て封止されている。６は略球状の半田端子であり、１０
は半導体素子４と回路１とを電気的に接続するワイヤー
である。
を図１に示す。この半導体装置は、ＢＧＡタイプのもの
であり、回路１が形成されたビスマレイミドトリアジン
（ＢＴ）基板２上に、接着剤層３を介して半導体素子４
が搭載されている。上記半導体素子４は、まず、樹脂硬
化体内層１１によって封止されている。そして、上記樹
脂硬化体内層１１の周囲を、樹脂硬化体外層１２によっ
て封止されている。６は略球状の半田端子であり、１０
は半導体素子４と回路１とを電気的に接続するワイヤー
である。
【００４６】上記封止方法としてトランスファー成形を
行う場合は、内層形成および外層形成のいずれも１２０
〜２５０℃の間の封止温度で行うことが好ましい。すな
わち、２５０℃を超えた高温で樹脂封止を行うと、樹脂
中の有機成分の劣化が生じる傾向がみられるからであ
る。
行う場合は、内層形成および外層形成のいずれも１２０
〜２５０℃の間の封止温度で行うことが好ましい。すな
わち、２５０℃を超えた高温で樹脂封止を行うと、樹脂
中の有機成分の劣化が生じる傾向がみられるからであ
る。
【００４７】上記内層形成材料および外層形成材料のう
ち、内層形成材料として、１７５℃での粘度が４００ポ
イズ以下に設定された封止用樹脂組成物を用いることが
好ましい。さらに、上記外層形成材料として、上記半導
体素子搭載基板の樹脂封止後の収縮量〔封止温度から室
温（２５℃）まで冷却することによって生じる冷却収縮
量〕（Ｘ）と、上記外層形成材料による樹脂硬化体外層
の収縮量〔封止工程で生じる硬化収縮量と後硬化を含む
硬化後に封止温度から室温（２５℃）まで冷却すること
によって生じる冷却収縮量の和〕（Ｙ）の比（Ｘ／Ｙ）
が、０．８〜１．６の範囲に設定される外層形成材料を
用いることが好ましい。また、外層が、半導体素子搭載
基板の弾性率の１／１０以下の弾性率となるよう設定し
た外層形成材料を用いることが好ましい。すなわち、内
層形成材料および外層形成材料として上記のような特性
に設定されたものを用いることにより、前述の充填材の
配合量の調製だけでなく、封止用樹脂組成物を調製し、
その適正な流動性だけでも、パッケージの反りの発生を
低減することが可能となる。
ち、内層形成材料として、１７５℃での粘度が４００ポ
イズ以下に設定された封止用樹脂組成物を用いることが
好ましい。さらに、上記外層形成材料として、上記半導
体素子搭載基板の樹脂封止後の収縮量〔封止温度から室
温（２５℃）まで冷却することによって生じる冷却収縮
量〕（Ｘ）と、上記外層形成材料による樹脂硬化体外層
の収縮量〔封止工程で生じる硬化収縮量と後硬化を含む
硬化後に封止温度から室温（２５℃）まで冷却すること
によって生じる冷却収縮量の和〕（Ｙ）の比（Ｘ／Ｙ）
が、０．８〜１．６の範囲に設定される外層形成材料を
用いることが好ましい。また、外層が、半導体素子搭載
基板の弾性率の１／１０以下の弾性率となるよう設定し
た外層形成材料を用いることが好ましい。すなわち、内
層形成材料および外層形成材料として上記のような特性
に設定されたものを用いることにより、前述の充填材の
配合量の調製だけでなく、封止用樹脂組成物を調製し、
その適正な流動性だけでも、パッケージの反りの発生を
低減することが可能となる。
【００４８】なお、上記半導体素子搭載基板の収縮量お
よび樹脂硬化体外層の収縮量において、半導体素子搭載
基板の収縮量（Ｘ）は、下記の式により算出される。
よび樹脂硬化体外層の収縮量において、半導体素子搭載
基板の収縮量（Ｘ）は、下記の式により算出される。
【００４９】
【数１】
【００５０】また、樹脂硬化体外層の収縮量（Ｙ）は、
下記の式により算出される。
下記の式により算出される。
【００５１】
【数２】
【００５２】なお、上記各収縮量は、例えば、熱機械分
析（ＴＭＡ）測定によって測定される。
析（ＴＭＡ）測定によって測定される。
【００５３】この発明は、樹脂硬化体層を２層構造に形
成した半導体装置である。しかも、樹脂硬化体内層中の
充填材含有量を、樹脂硬化体外層中の充填材含有量より
少なく設定する。このように設定することにより、内層
形成材料の低粘度化を図り封止時のワイヤー流れの発生
を抑制する。そして、樹脂硬化体外層の熱膨脹を小さく
して封止樹脂と基板の収縮率を近づけてパッケージの反
りの発生を低減する。
成した半導体装置である。しかも、樹脂硬化体内層中の
充填材含有量を、樹脂硬化体外層中の充填材含有量より
少なく設定する。このように設定することにより、内層
形成材料の低粘度化を図り封止時のワイヤー流れの発生
を抑制する。そして、樹脂硬化体外層の熱膨脹を小さく
して封止樹脂と基板の収縮率を近づけてパッケージの反
りの発生を低減する。
【００５４】
【発明の効果】以上のように、この発明の半導体装置で
は、半導体素子を封止する封止樹脂が、樹脂硬化体内層
とこの内層の周囲に形成される樹脂硬化体外層の２層構
造の樹脂硬化体層からなる。しかも、上記樹脂硬化体内
層中の充填材含有量が、上樹脂硬化体外層中の充填材含
有量より少なく設定されている。このため、ワイヤー流
れの発生の抑制と加熱により発生するパッケージの反り
の低減の２つの課題が同時に解決され、信頼性に優れた
ものとなる。特に、近年、量産され、反り発生が問題さ
れていた片面封止タイプの半導体装置において、この反
りの発生を低減することが可能となるため、この発明の
適用により、高性能の半導体装置に、高い信頼性を付与
することが可能となる。
は、半導体素子を封止する封止樹脂が、樹脂硬化体内層
とこの内層の周囲に形成される樹脂硬化体外層の２層構
造の樹脂硬化体層からなる。しかも、上記樹脂硬化体内
層中の充填材含有量が、上樹脂硬化体外層中の充填材含
有量より少なく設定されている。このため、ワイヤー流
れの発生の抑制と加熱により発生するパッケージの反り
の低減の２つの課題が同時に解決され、信頼性に優れた
ものとなる。特に、近年、量産され、反り発生が問題さ
れていた片面封止タイプの半導体装置において、この反
りの発生を低減することが可能となるため、この発明の
適用により、高性能の半導体装置に、高い信頼性を付与
することが可能となる。
【００５５】つぎに、実施例について比較例と併せて説
明する。
明する。
【００５６】まず、実施例に先立ち、下記に示すエポキ
シ樹脂Ａ〜Ｆ、フェノール樹脂Ｇ〜Ｊ、硬化触媒として
トリフェニルホスフィン、難燃助剤として三酸化アンチ
モン、離型剤としてカルナバワックス、低応力化剤とし
てポリジメチルシロキサン類、接着付与剤としてシラン
カップリング剤、顔料としてカーボンブラックを準備し
た。
シ樹脂Ａ〜Ｆ、フェノール樹脂Ｇ〜Ｊ、硬化触媒として
トリフェニルホスフィン、難燃助剤として三酸化アンチ
モン、離型剤としてカルナバワックス、低応力化剤とし
てポリジメチルシロキサン類、接着付与剤としてシラン
カップリング剤、顔料としてカーボンブラックを準備し
た。
【００５７】〔エポキシ樹脂Ａ〕
【化１１】
【００５８】〔エポキシ樹脂Ｂ〕
【化１２】
【００５９】〔エポキシ樹脂Ｃ〕
【化１３】
【００６０】〔エポキシ樹脂Ｄ〕
【化１４】
【００６１】〔エポキシ樹脂Ｅ〕
【化１５】
【００６２】〔エポキシ樹脂Ｆ〕
【化１６】
【００６３】〔フェノール樹脂Ｇ〕
【化１７】
【００６４】〔フェノール樹脂Ｈ〕
【化１８】
【００６５】〔フェノール樹脂Ｉ〕
【化１９】
【００６６】〔フェノール樹脂Ｊ〕
【化２０】
【００６７】
【実施例１〜８】上記各成分を下記の表１に示す割合で
配合し、ミキシングロール機（温度１００℃）で１分間
溶融混練を行い、冷却固化した後、粉砕して樹脂硬化体
内層形成材料を作製した。一方、上記各成分を用い、下
記の表２に示す割合で配合し、ミキシングロール機（温
度１００℃）で１分間溶融混練を行い、冷却固化した
後、粉砕して樹脂硬化体外層形成材料を作製した。な
お、表１および表２において、フィラー含有量とは、各
成分の全配合量に占める、球状シリカと破砕状シリカと
難燃助剤（三酸化アンチモン）の合計量の割合である。
配合し、ミキシングロール機（温度１００℃）で１分間
溶融混練を行い、冷却固化した後、粉砕して樹脂硬化体
内層形成材料を作製した。一方、上記各成分を用い、下
記の表２に示す割合で配合し、ミキシングロール機（温
度１００℃）で１分間溶融混練を行い、冷却固化した
後、粉砕して樹脂硬化体外層形成材料を作製した。な
お、表１および表２において、フィラー含有量とは、各
成分の全配合量に占める、球状シリカと破砕状シリカと
難燃助剤（三酸化アンチモン）の合計量の割合である。
【００６８】
【表１】
【００６９】
【表２】
【００７０】
【比較例１，２】上記各成分を下記の表３に示す割合で
配合し、ミキシングロール機（温度１００℃）で１分間
溶融混練を行い、冷却固化した後、粉砕して目的とする
粉末状のエポキシ樹脂組成物を得た。なお、表３のフィ
ラー含有量とは、各成分の全配合量に占める、球状シリ
カと破砕状シリカと難燃助剤（三酸化アンチモン）の合
計量の割合である。
配合し、ミキシングロール機（温度１００℃）で１分間
溶融混練を行い、冷却固化した後、粉砕して目的とする
粉末状のエポキシ樹脂組成物を得た。なお、表３のフィ
ラー含有量とは、各成分の全配合量に占める、球状シリ
カと破砕状シリカと難燃助剤（三酸化アンチモン）の合
計量の割合である。
【００７１】
【表３】
【００７２】そして、実施例では、上記樹脂硬化体内層
形成材料のエポキシ樹脂組成物を用い、まず、樹脂硬化
体内層をトランスファー成形により形成した。ついで、
上記樹脂硬化体内層の周囲を、上記樹脂硬化体外層形成
材料のエポキシ樹脂組成物を用い、トランスファー成形
により樹脂硬化体外層を形成した。なお、上記トランス
ファー成形の成形条件としては、いずれも１７５℃×２
分、１７５℃×５時間後硬化に設定した。このようにし
て、図２に示す構成の片面封止タイプの半導体装置を得
た。この半導体装置は、ＢＴ基板２０上にダイボンド材
２１を介して半導体素子２２が搭載された搭載面のみ
を、樹脂硬化体内層２３ａが形成し、さらに、この樹脂
硬化体内層２３ａの周囲に樹脂硬化体外層２３ｂを形成
した２層構造の樹脂硬化体層２３によって封止した片面
封止の半導体装置である。６は半田端子である。なお、
半導体装置のサイズを下記に示す。
形成材料のエポキシ樹脂組成物を用い、まず、樹脂硬化
体内層をトランスファー成形により形成した。ついで、
上記樹脂硬化体内層の周囲を、上記樹脂硬化体外層形成
材料のエポキシ樹脂組成物を用い、トランスファー成形
により樹脂硬化体外層を形成した。なお、上記トランス
ファー成形の成形条件としては、いずれも１７５℃×２
分、１７５℃×５時間後硬化に設定した。このようにし
て、図２に示す構成の片面封止タイプの半導体装置を得
た。この半導体装置は、ＢＴ基板２０上にダイボンド材
２１を介して半導体素子２２が搭載された搭載面のみ
を、樹脂硬化体内層２３ａが形成し、さらに、この樹脂
硬化体内層２３ａの周囲に樹脂硬化体外層２３ｂを形成
した２層構造の樹脂硬化体層２３によって封止した片面
封止の半導体装置である。６は半田端子である。なお、
半導体装置のサイズを下記に示す。
【００７３】 半導体素子２２：１２×１２×厚み０．３０ｍｍ ＢＴ基板２０：４８×４８×厚み０．４ｍｍ 樹脂硬化体内層２３ａ：２０×２０×厚み０．７ｍｍ 樹脂硬化体外層２３ｂ：４０×４０×厚み１．０ｍｍ
【００７４】一方、比較例では、前記エポキシ樹脂組成
物を用い、半導体素子をトランスファー成形（成形条
件：１７５℃×２分、１７５℃×５時間後硬化）により
樹脂封止した。このようにして、図３に示す構成の片面
封止タイプの半導体装置を得た。この半導体装置は、Ｂ
Ｔ基板２０上にダイボンド材２１を介して半導体素子２
２が搭載された搭載面のみを、樹脂硬化体層２４によっ
て封止した片面封止の半導体装置である。６は半田端子
である。なお、この半導体装置のサイズを下記に示す。
物を用い、半導体素子をトランスファー成形（成形条
件：１７５℃×２分、１７５℃×５時間後硬化）により
樹脂封止した。このようにして、図３に示す構成の片面
封止タイプの半導体装置を得た。この半導体装置は、Ｂ
Ｔ基板２０上にダイボンド材２１を介して半導体素子２
２が搭載された搭載面のみを、樹脂硬化体層２４によっ
て封止した片面封止の半導体装置である。６は半田端子
である。なお、この半導体装置のサイズを下記に示す。
【００７５】 半導体素子２２：１２×１２×厚み０．３０ｍｍ ＢＴ基板２０：４８×４８×厚み０．４ｍｍ 樹脂硬化体外層２４：４０×４０×厚み１．０ｍｍ
【００７６】また、上記ＢＴ基板２０の１７５℃から２
５℃に冷却した際に生じた収縮量は、ＴＭＡ分析により
０．２０％であった。一方、実施例の樹脂硬化体外層２
３ｂの収縮量（１７５℃の封止工程の収縮量および後硬
化を含む硬化後に１７５℃から２５℃まで冷却した際に
生じた収縮量の和）、および比較例の樹脂硬化体層２４
の収縮量をＴＭＡ分析によって測定した。その結果を後
記の表４および表５に示す。
５℃に冷却した際に生じた収縮量は、ＴＭＡ分析により
０．２０％であった。一方、実施例の樹脂硬化体外層２
３ｂの収縮量（１７５℃の封止工程の収縮量および後硬
化を含む硬化後に１７５℃から２５℃まで冷却した際に
生じた収縮量の和）、および比較例の樹脂硬化体層２４
の収縮量をＴＭＡ分析によって測定した。その結果を後
記の表４および表５に示す。
【００７７】さらに、得られた半導体装置について、反
りの測定を行った。上記反りの測定は、図６（ａ）およ
び（ｂ）に示すように、半導体素子２２搭載のＢＴ基板
２０を封止した樹脂硬化体層２３（実施例品）あるいは
樹脂硬化体層２４（比較例品）の角部を結ぶ２本の一点
鎖線（一点鎖線ｍと一点鎖線ｎ）における各反り量Ｑを
測定した（２５℃の条件下）。そして、上記２つの反り
量の平均値を求めた。その結果、反り量が１５０μｍ以
下のものを○、反り量が１５０μｍを超えるものを×と
して表示し、後記の表３および表４に示す。なお、上記
反り量の測定には、マイクロディプスメーター（ＴＥＣ
ＬＯＣＫ社製）を用いた。
りの測定を行った。上記反りの測定は、図６（ａ）およ
び（ｂ）に示すように、半導体素子２２搭載のＢＴ基板
２０を封止した樹脂硬化体層２３（実施例品）あるいは
樹脂硬化体層２４（比較例品）の角部を結ぶ２本の一点
鎖線（一点鎖線ｍと一点鎖線ｎ）における各反り量Ｑを
測定した（２５℃の条件下）。そして、上記２つの反り
量の平均値を求めた。その結果、反り量が１５０μｍ以
下のものを○、反り量が１５０μｍを超えるものを×と
して表示し、後記の表３および表４に示す。なお、上記
反り量の測定には、マイクロディプスメーター（ＴＥＣ
ＬＯＣＫ社製）を用いた。
【００７８】また、樹脂封止によるワイヤーの流れの程
度を測定し、評価した。評価は、つぎのようにして行っ
た。すなわち、図７（ａ）に示すように、ワイヤー１０
を垂直に設けた型内に矢印Ｐ方向に樹脂組成物を流動さ
せた場合における、ワイヤー１０の流れの度合い（ｘ）
を測定した〔図７（ｂ）参照〕。図において、ワイヤー
１０の長さ（ｙ）は１０ｍｍである。そして、下記に示
す式により、ワイヤー流れ値Ｚ（％）を算出した。その
結果、ワイヤー流れ値Ｚが１５％以内のものを○、１５
％を超えるものを×として表示し、後記の表４および表
５に示す。
度を測定し、評価した。評価は、つぎのようにして行っ
た。すなわち、図７（ａ）に示すように、ワイヤー１０
を垂直に設けた型内に矢印Ｐ方向に樹脂組成物を流動さ
せた場合における、ワイヤー１０の流れの度合い（ｘ）
を測定した〔図７（ｂ）参照〕。図において、ワイヤー
１０の長さ（ｙ）は１０ｍｍである。そして、下記に示
す式により、ワイヤー流れ値Ｚ（％）を算出した。その
結果、ワイヤー流れ値Ｚが１５％以内のものを○、１５
％を超えるものを×として表示し、後記の表４および表
５に示す。
【００７９】 ワイヤー流れ値Ｚ（％）＝（ｘ／ｙ）×１００
【００８０】つぎに、テスト条件が、−６５℃／１０分
〜１５０℃／１０分の１０００サイクルに設定したＴＣ
Ｔテストを行った。その結果、半導体装置にクラックま
たは内部剥離の生じたものを×、クラックおよび内部剥
離の全く生じなかったものを○としして評価した。その
結果を後記の表４および表５に示す。また、８５℃／８
５％ＲＨの相対湿度の恒温槽中に１６８時間放置して吸
湿させた後、２１５℃の半田溶融液に９０秒間浸漬する
試験を行った。その結果、半導体装置にクラックまたは
内部剥離の生じたものを×、クラックおよび内部剥離の
全く生じなかったものを○としして評価した。その結果
を後記の表４および表５に示す。
〜１５０℃／１０分の１０００サイクルに設定したＴＣ
Ｔテストを行った。その結果、半導体装置にクラックま
たは内部剥離の生じたものを×、クラックおよび内部剥
離の全く生じなかったものを○としして評価した。その
結果を後記の表４および表５に示す。また、８５℃／８
５％ＲＨの相対湿度の恒温槽中に１６８時間放置して吸
湿させた後、２１５℃の半田溶融液に９０秒間浸漬する
試験を行った。その結果、半導体装置にクラックまたは
内部剥離の生じたものを×、クラックおよび内部剥離の
全く生じなかったものを○としして評価した。その結果
を後記の表４および表５に示す。
【００８１】
【表４】
【００８２】
【表５】
【００８３】上記表４および表５の結果から、実施例品
および比較例品においてもＴＣＴテスト特性および耐リ
フロー特性の双方ともクラックや内部剥離が発生せず良
好な結果が得られた。しかし、パッケージに生じた反り
量に関しては、比較例２品は１５０μｍ以下であった
が、比較例１品が１５０μｍを超えた。これに対して、
実施例品は全て１５０μｍ以下であり、反り量の低減が
なされたことがわかる。また、ワイヤー流れの評価で
は、比較例１品はワイヤー流れ値Ｚは１５％以内であっ
たが、比較例２品が１５％を超えた。これに対して実施
例品は全て１５％以内であった。このように、比較例品
は反り量およびワイヤー流れ値のいずれかの値が高く、
双方とも良好なものは得られなかった。このような比較
例品に対して全ての実施例品は、反り発生の低減がなさ
れ、しかもワイヤー流れの発生が抑制されており、双方
とも良好な結果が得られたことがわかる。
および比較例品においてもＴＣＴテスト特性および耐リ
フロー特性の双方ともクラックや内部剥離が発生せず良
好な結果が得られた。しかし、パッケージに生じた反り
量に関しては、比較例２品は１５０μｍ以下であった
が、比較例１品が１５０μｍを超えた。これに対して、
実施例品は全て１５０μｍ以下であり、反り量の低減が
なされたことがわかる。また、ワイヤー流れの評価で
は、比較例１品はワイヤー流れ値Ｚは１５％以内であっ
たが、比較例２品が１５％を超えた。これに対して実施
例品は全て１５％以内であった。このように、比較例品
は反り量およびワイヤー流れ値のいずれかの値が高く、
双方とも良好なものは得られなかった。このような比較
例品に対して全ての実施例品は、反り発生の低減がなさ
れ、しかもワイヤー流れの発生が抑制されており、双方
とも良好な結果が得られたことがわかる。
【図１】この発明の半導体装置の一例を示す断面図であ
る。
る。
【図２】実施例品である半導体装置を示す断面図であ
る。
る。
【図３】比較例品である半導体装置を示す断面図であ
る。
る。
【図４】片面樹脂封止の半導体装置の一例を示す構成図
である。
である。
【図５】上記片面樹脂封止の半導体装置において、ヒー
トシンクを設けた例を示す構成図である。
トシンクを設けた例を示す構成図である。
【図６】（ａ）は半導体装置の反り量の測定位置を示す
平面図であり、（ｂ）はその側面図である。
平面図であり、（ｂ）はその側面図である。
【図７】（ａ）はワイヤー流れの評価方法を示す説明図
であり、（ｂ）は樹脂組成物の流動により生じたワイヤ
ー流れの状態を示す説明図である。
であり、（ｂ）は樹脂組成物の流動により生じたワイヤ
ー流れの状態を示す説明図である。
２ ＢＴ基板 ４ 半導体素子 １０ ワイヤー １１ 樹脂硬化体内層 １２ 樹脂硬化体外層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/08 Ａ (72)発明者 秋月 伸也 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 池村 和弘 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 福島 喬 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (2)
- 【請求項１】 半導体素子搭載基板の片面に半導体素子
が搭載され、この半導体素子が搭載された基板面側のみ
が樹脂硬化体層によって封止された半導体装置であっ
て、上記樹脂硬化体層が、樹脂硬化体内層と樹脂硬化体
外層の２層構造からなり、かつ上記樹脂硬化体内層中の
充填材含有量が、上記樹脂硬化体外層中の充填材含有量
より少なく設定されていることを特徴とする半導体装
置。 - 【請求項２】 上記樹脂硬化体内層中の充填材含有量が
全体の９０重量％未満、上記樹脂硬化体外層中の充填材
含有量が全体の８０重量％以上にそれぞれ設定されてい
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305036A JPH08162573A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305036A JPH08162573A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162573A true JPH08162573A (ja) | 1996-06-21 |
Family
ID=17940334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305036A Pending JPH08162573A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162573A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001261941A (ja) * | 2000-03-14 | 2001-09-26 | Sumitomo Bakelite Co Ltd | タブレット及び半導体装置 |
| JP2002300000A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Media Device Kk | 弾性表面波装置 |
| JP2006013368A (ja) * | 2004-06-29 | 2006-01-12 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US7635912B2 (en) | 2007-04-19 | 2009-12-22 | Nec Electronics Corporation | Semiconductor device |
| US8022533B2 (en) | 2004-06-29 | 2011-09-20 | Sanyo Electric Co., Ltd. | Circuit apparatus provided with asperities on substrate surface |
| JP2014183302A (ja) * | 2013-03-21 | 2014-09-29 | Mitsubishi Electric Corp | 半導体モジュール及びその製造方法 |
| WO2017138402A1 (ja) * | 2016-02-08 | 2017-08-17 | ローム株式会社 | 半導体装置、パワーモジュール、およびその製造方法 |
| EP2365492A4 (en) * | 2008-11-07 | 2018-02-21 | Littelfuse Japan G.K. | Ptc device |
-
1994
- 1994-12-08 JP JP6305036A patent/JPH08162573A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001261941A (ja) * | 2000-03-14 | 2001-09-26 | Sumitomo Bakelite Co Ltd | タブレット及び半導体装置 |
| JP2002300000A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Media Device Kk | 弾性表面波装置 |
| US7251873B2 (en) | 2001-03-30 | 2007-08-07 | Fujitsu Media Devices Limited | Method of manufacturing surface acoustic wave device |
| JP2006013368A (ja) * | 2004-06-29 | 2006-01-12 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US8022533B2 (en) | 2004-06-29 | 2011-09-20 | Sanyo Electric Co., Ltd. | Circuit apparatus provided with asperities on substrate surface |
| US7635912B2 (en) | 2007-04-19 | 2009-12-22 | Nec Electronics Corporation | Semiconductor device |
| EP2365492A4 (en) * | 2008-11-07 | 2018-02-21 | Littelfuse Japan G.K. | Ptc device |
| JP2014183302A (ja) * | 2013-03-21 | 2014-09-29 | Mitsubishi Electric Corp | 半導体モジュール及びその製造方法 |
| WO2017138402A1 (ja) * | 2016-02-08 | 2017-08-17 | ローム株式会社 | 半導体装置、パワーモジュール、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI417338B (zh) | 半導體密封用環氧樹脂組成物及半導體裝置 | |
| JPH08162573A (ja) | 半導体装置 | |
| JP2002212264A (ja) | 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置 | |
| JP3292452B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3347228B2 (ja) | 半導体装置 | |
| JP3365725B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP4710200B2 (ja) | エリア実装型半導体封止用エポキシ樹脂組成物の製造方法及びエリア実装型半導体装置 | |
| JPH0855867A (ja) | 樹脂封止型半導体装置 | |
| JP3844098B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3649554B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP2002212393A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH1192629A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3915545B2 (ja) | 封止用エポキシ樹脂組成物及び片面封止型半導体装置 | |
| JPH1160901A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH11100491A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP4765159B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH1192631A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP4491884B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP4543638B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH11106612A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH11130937A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH08153743A (ja) | 半導体装置の製法およびそれに用いる成形型 | |
| JP3292456B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3459322B2 (ja) | 半導体装置 | |
| JPH1192630A (ja) | エポキシ樹脂組成物及び半導体装置 |