JP2007123545A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007123545A JP2007123545A JP2005313598A JP2005313598A JP2007123545A JP 2007123545 A JP2007123545 A JP 2007123545A JP 2005313598 A JP2005313598 A JP 2005313598A JP 2005313598 A JP2005313598 A JP 2005313598A JP 2007123545 A JP2007123545 A JP 2007123545A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- connection electrode
- connection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】それぞれ配線基板1,11の表面に半導体素子3,13が配置されてなる2個の半導体パッケージ6,16を、各配線基板の対向する面にそれぞれ複数設けられた上下部の接続電極4,14同士間に配置される半田ボール18を介して、積層してなる半導体装置であって、両配線基板同士を積層する際に、当該配線基板の反りにより両配線基板間の距離(隙間)が短くなる箇所における、すなわち一方の配線基板1に配置された外側列の下部接続電極4Bに凹状部4bを形成したものである。
【選択図】図1
Description
この場合、上下の半導体パッケージの形状が略同一であるため、半導体パッケージに反りが発生したとしても、反りが略同程度となり、半田ボール68による接続状態も上下の接続電極55,65間で均一になっている。
この製造方法は、図16に示すように、両半導体パッケージ51,61の反りにより生じる隙間の状態により、下部半導体パッケージ51の上部接続電極54と上部半導体パッケージ61の下部接続電極64との大きさ(サイズ)をソルダレジスト67に形成された接続開口部67aの開口面積を、反りによる隙間が大きい位置では小さくし、隙間が小さい位置では大きくして、半田ボール68と下部接続電極54との接続面積を変えて半田ボール68の高さを変化させることにより、反りによる隙間の変化による影響を緩和する方法である。
上記両配線基板同士を積層する際に、当該配線基板の反りにより両配線基板間の距離が短くなる箇所における、上記一方の配線基板に配置された接続電極に凹状部を形成したものである。
また、請求項4に係る半導体装置は、請求項1に記載の装置における凹状部が形成された接続電極が設けられた配線基板の反対側表面に配置されるとともに、導電性突起電極を介して実装基板に接続される実装用接続電極に凹状部を形成したものである。
上記一方の配線基板の表面に半導体素子および接続電極を形成する工程と、
上記他方の配線基板の表面に半導体素子を形成するとともに裏面に接続電極を形成する工程と、
上記両配線基板における接続電極同士間に導電性突起電極を配置して両半導体パッケージを接続する工程とを具備し、
さらに上記一方の配線基板に接続電極を形成する工程において、
上記両配線基板同士を積層する際に当該配線基板の反りにより両配線基板同士間の距離が短くなる箇所における接続電極に凹状部を形成するようにした方法である。
以下に示す実施の形態に係る半導体装置は、それぞれ配線基板の表面に半導体素子(半導体チップともいう)が載置されてなる半導体パッケージを2個積層したもので、それぞれの配線基板の少なくとも互いに対向する表面(面)に設けられた複数の接続電極同士間に配置される半田ボール、バンプなどの導電性突起電極(以下においては、半田ボールとして説明する)を介して電気的に接続されたものである。
[実施の形態1]
以下、本発明の実施の形態1に係る半導体装置およびその製造方法について、図1〜図3を参照しながら説明する。
すなわち、図1に示すように、この半導体装置は、第1配線基板1の表面(上面)に封止樹脂2が施された半導体素子3およびその周縁部の少なくとも両側に例えば2列でもって複数の上部接続電極4が配置されるとともに、その裏面に、複数の下部接続電極(実装基板に実装するための実装用接続電極である)5が配置されてなる下部の第1半導体パッケージ6と、第2配線基板11の表面(上面)に封止樹脂12が施された半導体素子13が配置されるとともに、その裏面(下面)に複数の下部接続電極14が配置されてなる上部の第2半導体パッケージ16とが、互いに対向する上下部の接続電極4,14同士間に配置される半田ボール18を介して接続(積層)されたものである。
まず、図2(a)に示すように、第1配線基板1の基板本体部1aの下面に下部接続電極5を形成するとともに上面に凹状部4aを有する外側列の上部接続電極4Bの底部となる底電極部4cを形成する。なお、これらの接続電極は、エッチング、またはメッキなどを用いて形成される。
次に、(e)に示すように、半導体素子3を載置した後、封止樹脂2を行う。なお、この時点で、反りが発生する。
そして、(g)に示すように、第1半導体パッケージ6の上に、別の工程で形成された第2半導体パッケージ16を載置するとともに、リフロー工程で半田ボール18を加熱して下部接続電極14と上部接続電極4とを接続することにより、半導体装置を得る。
すなわち、この製造方法は、それぞれ配線基板1,11の表面に半導体素子3,13が配置されてなる2個の半導体パッケージ6,16を、上記各配線基板1,11の対向する面にそれぞれ複数設けられた接続電極4,14同士間に配置される半田ボール8,18などの導電性突起電極を介して、積層してなる半導体装置の製造方法であって、
下部の第1半導体パッケージ6の第1配線基板1の表面に半導体素子3および上部接続電極4を形成するとともに裏面に下部接続電極5を形成する工程と、
上部の第2半導体パッケージ16の第2配線基板11の表面に半導体素子13を形成するとともに裏面に下部接続電極14を形成する工程と、
上記両配線基板1,11における接続電極4,14同士間に半田ボール18などの導電性突起電極を配置して両半導体パッケージ6,16を接続する工程とを具備し、
さらに上記第1配線基板1に上部接続電極4を形成する工程において、
上記両配線基板1,11同士を積層する際に当該配線基板の反りにより両配線基板同士間の距離が短くなる箇所における例えば外側列の上部接続電極4(4B)に凹状部4bを形成する方法である。
また、上記実施の形態1においては、下部の第1半導体パッケージ6の下部接続電極5については、実装基板側の接続電極に対する距離を変化させなかったが、両半導体パッケージ6,16同士の接続と同様に、実装基板に対しての接続状態の改善を図る場合には、図4および図5に示すように、中央寄りに位置する内側の下部接続電極5(5A)に凹状部5aを形成してもよい。勿論、図4は、下部の半導体パッケージ6の中央が下側に突出した場合を示し、図5は、上下の半導体パッケージ6,16とも、中央がそれぞれ上下にすなわち外側に突出するように反った場合を示す。
[実施の形態2]
次に、本発明の実施の形態2に係る半導体装置について、図6を参照しながら説明する。
また、図7に示すように、下部の第1半導体パッケージ6の中央が上方に突出するように反った場合に加えて、上部の第2半導体パッケージ16の中央が下側に突出するように反った場合も、同様に、内側列の上部接続電極4(4A)に凹状部4aが形成される。
[実施の形態3]
次に、本発明の実施の形態3に係る半導体装置について、図10を参照しながら説明する。
[実施の形態4]
次に、本発明の実施の形態4に係る半導体装置について、図11を参照しながら説明する。
ところで、上記各実施の形態においては、半導体パッケージの形成時に、当該パッケージが反るものとして説明したが、半導体パッケージ同士を接続する際のリフロー工程で反る場合にも、上述した装置構成および製造方法を適用することができる。
4 上部接続電極
4a 凹状部
4b 凹状部
4c 底電極部
4d 孔部
5 下部接続電極
5a 凹状部
5b 凹状部
6 第1半導体パッケージ
8 半田ボール
11 第2配線基板
14 上部接続電極
16 第2半導体パッケージ
18 半田ボール
Claims (5)
- それぞれ配線基板の表面に半導体素子が配置されてなる2個の半導体パッケージを、各配線基板の対向する面にそれぞれ複数設けられた接続電極同士間に配置される導電性突起電極を介して、積層してなる半導体装置であって、
上記両配線基板同士を積層する際に、当該配線基板の反りにより両配線基板間の距離が短くなる箇所における、上記一方の配線基板に配置された接続電極に凹状部を形成したことを特徴とする半導体装置。 - 凹状部が形成された接続電極の配線基板側に、当該凹状部内をその反対側の表面に連通させる孔部を形成したことを特徴とする請求項1に記載の半導体装置。
- 凹状部の内壁面を階段状に形成したことを特徴とする請求項1に記載の半導体装置。
- 凹状部が形成された接続電極が設けられた配線基板の反対側表面に配置されるとともに、導電性突起電極を介して実装基板に接続される実装用接続電極に、凹状部を形成したことを特徴とする請求項1に記載の半導体装置。
- それぞれ配線基板の表面に半導体素子が配置されてなる2個の半導体パッケージを、上記各配線基板の対向する面にそれぞれ複数設けられた接続電極同士間に配置される導電性突起電極を介して、積層してなる半導体装置の製造方法であって、
上記一方の配線基板の表面に半導体素子および接続電極を形成する工程と、
上記他方の配線基板の表面に半導体素子を形成するとともに裏面に接続電極を形成する工程と、
上記両配線基板における接続電極同士間に導電性突起電極を配置して両半導体パッケージを接続する工程とを具備し、
さらに上記一方の配線基板に接続電極を形成する工程において、
上記両配線基板同士を積層する際に当該配線基板の反りにより両配線基板同士間の距離が短くなる箇所における接続電極に凹状部を形成するようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005313598A JP4637720B2 (ja) | 2005-10-28 | 2005-10-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005313598A JP4637720B2 (ja) | 2005-10-28 | 2005-10-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123545A true JP2007123545A (ja) | 2007-05-17 |
JP4637720B2 JP4637720B2 (ja) | 2011-02-23 |
Family
ID=38147063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005313598A Expired - Fee Related JP4637720B2 (ja) | 2005-10-28 | 2005-10-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4637720B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8710642B2 (en) | 2011-03-25 | 2014-04-29 | Fujitsu Semiconductor Limited | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus |
US8716868B2 (en) | 2009-05-20 | 2014-05-06 | Panasonic Corporation | Semiconductor module for stacking and stacked semiconductor module |
KR20160017796A (ko) * | 2014-08-05 | 2016-02-17 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
JP2019197770A (ja) * | 2018-05-08 | 2019-11-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340277A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 |
JP2003133519A (ja) * | 2001-10-30 | 2003-05-09 | Sharp Corp | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 |
JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004289002A (ja) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | 半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
-
2005
- 2005-10-28 JP JP2005313598A patent/JP4637720B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340277A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 |
JP2003133519A (ja) * | 2001-10-30 | 2003-05-09 | Sharp Corp | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 |
JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004289002A (ja) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | 半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8716868B2 (en) | 2009-05-20 | 2014-05-06 | Panasonic Corporation | Semiconductor module for stacking and stacked semiconductor module |
US8710642B2 (en) | 2011-03-25 | 2014-04-29 | Fujitsu Semiconductor Limited | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus |
KR20160017796A (ko) * | 2014-08-05 | 2016-02-17 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
KR102283505B1 (ko) * | 2014-08-05 | 2021-07-30 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
JP2019197770A (ja) * | 2018-05-08 | 2019-11-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
JP7086702B2 (ja) | 2018-05-08 | 2022-06-20 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4637720B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8823187B2 (en) | Semiconductor package, semiconductor package manufacturing method and semiconductor device | |
JP5222509B2 (ja) | 半導体装置 | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
JP5795196B2 (ja) | 半導体パッケージ | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
KR20190037559A (ko) | 반도체 패키지 | |
US7952199B2 (en) | Circuit board including solder ball land having hole and semiconductor package having the circuit board | |
JP2015195263A (ja) | 半導体装置及びその製造方法 | |
US11437326B2 (en) | Semiconductor package | |
JP5054440B2 (ja) | 電子部品内蔵基板の製造方法及び電子部品内蔵基板 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP4637720B2 (ja) | 半導体装置およびその製造方法 | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
JP4934444B2 (ja) | 半導体装置とその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JPH11260960A (ja) | 半導体パッケージおよびその製造方法 | |
JP2007103681A (ja) | 半導体装置およびその製造方法 | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
JP2010141043A (ja) | 半導体装置 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JP2008078646A (ja) | パッケージ用印刷回路基板及びその製造方法 | |
JP2017152448A (ja) | 多数個取り配線基板 | |
JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
JP2008171904A (ja) | 積層型半導体装置、及びその製造方法 | |
JP5286957B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |