CN109585473A - 图像感测设备及其制造方法 - Google Patents

图像感测设备及其制造方法 Download PDF

Info

Publication number
CN109585473A
CN109585473A CN201811132946.8A CN201811132946A CN109585473A CN 109585473 A CN109585473 A CN 109585473A CN 201811132946 A CN201811132946 A CN 201811132946A CN 109585473 A CN109585473 A CN 109585473A
Authority
CN
China
Prior art keywords
substrat structure
image sensing
sensing apparatus
substrat
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811132946.8A
Other languages
English (en)
Inventor
尹惺铉
权杜原
金宽植
白寅圭
宋泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109585473A publication Critical patent/CN109585473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种制造图像感测设备的方法，包含：形成包含像素区域的第一区域的第一衬底结构，第一衬底结构具有第一表面和第二表面；形成包含用于驱动像素区域的电路区域的第二衬底结构，第二衬底结构具有第三表面和第四表面；将第一衬底结构结合到第二衬底结构，以使得第一表面连接到第三表面；在第二表面上形成像素区域的第二区域；形成第一连接通孔，第一连接通孔从第二表面延伸以穿过第一衬底结构；使用导电凸块将半导体芯片安装在第四表面上；以及将第一衬底结构、第二衬底结构以及半导体芯片的堆叠结构分离成单元图像感测设备。

Description

图像感测设备及其制造方法
相关申请案的交叉引用
2017年9月29日在韩国知识产权局提交的名称为《图像感测设备及其制造方法(Image Sensing Apparatus and Manufacturing Method Thereof)》的韩国专利申请案第10-2017-0127985号以全文引用的方式并入本文中。
技术领域
实施例涉及图像感测设备及其制造方法。
背景技术
捕获图像并将图像转换成电信号的图像感测设备已用于安装在汽车、安全装置和机器人以及消费型电子装置(诸如数码相机、移动电话的相机模块和便携式摄录影机)中的相机中。
发明内容
实施例是针对一种制造图像感测设备的方法，包含：形成包含像素区域的第一区域的第一衬底结构，第一衬底结构具有第一表面和与第一表面相对的第二表面；形成包含用于驱动像素区域的电路区域的第二衬底结构，第二衬底结构具有第三表面和与第三表面相对的第四表面；将第一衬底结构结合到第二衬底结构，以使得第一衬底结构的第一表面连接到第二衬底结构的第三表面；在第一衬底结构的第二表面上形成像素区域的第二区域；形成第一连接通孔，第一连接通孔从第一衬底结构的第二表面延伸以穿过第一衬底结构；使用导电凸块将半导体芯片安装在第二衬底结构的第四表面上；以及将第一衬底结构、第二衬底结构以及半导体芯片的堆叠结构分离成单元图像感测设备。
实施例还可提供一种制造图像感测设备的方法，包含：在像素区域中形成包含光电转换元件的第一衬底结构，第一衬底结构具有第一表面和与第一表面相对的第二表面；形成包含用于驱动像素区域的电路区域的第二衬底结构，第二衬底结构具有第三表面和与第三表面相对的第四表面；将第一衬底结构结合到第二衬底结构，以使得第一衬底结构的第一表面连接到第二衬底结构的第三表面；在第一衬底结构的第二表面上形成像素区域的滤色器和微透镜；以及使用导电凸块将半导体芯片安装在第二衬底结构的第四表面上。
实施例还可提供一种制造图像感测设备的方法，包含：形成第一衬底结构和第二衬底结构的堆叠结构，第一衬底结构包含像素区域，且第二衬底结构包含用于驱动像素区域的电路区域；将载体衬底结合到第一衬底结构的一个表面；从第二衬底结构的一个表面去除第二衬底结构的一部分；在第二衬底结构的一个表面上形成再分布层和再分布层上的导电连接焊盘；使用导电凸块将半导体芯片连接在第二衬底结构的一个表面上；形成包封部分，包封部分包封半导体芯片；从第一衬底结构的一个表面去除载体衬底；以及将第一衬底结构、第二衬底结构以及半导体芯片的堆叠结构分离成单元图像感测设备。
实施例还可提供图像感测设备，包含：第一衬底结构，其包含像素区域，像素区域具有光电转换元件；第二衬底结构，其具有连接到第一衬底结构的第一表面和与第一表面相对的第二表面，第二衬底结构包含电路区域，且电路区域通过第一连接通孔电连接到像素区域以驱动像素区域，第一连接通孔穿过第一衬底结构；以及存储器芯片，其安装在第二衬底结构的第二表面上、通过导电凸块连接到第二衬底结构且通过第二连接通孔电连接到电路区域，第二连接通孔从第二衬底结构的第二表面延伸以穿过第二衬底结构的一部分。
实施例还可提供图像感测设备，包含：第一衬底结构，其包含像素区域，像素区域具有光电转换元件；第二衬底结构，其包含电路区域，电路区域电连接到第一衬底结构的像素区域以驱动像素区域；以及至少一个半导体芯片，其安装在第二衬底结构上、通过导电凸块连接到第二衬底结构且通过第二连接通孔电连接到电路区域，第二连接通孔穿过第二衬底结构的一部分。
附图说明
通过参看附图详细描述实例实施例，特征对于本领域的技术人员来说将变得显而易见。其中：
图1示出根据实例实施例的图像感测设备的示意性框图。
图2示出根据实例实施例的图像感测设备的示意性布局。
图3示出根据实例实施例的图像感测设备的示意性截面视图。
图4A和图4B示出根据实例实施例的图像感测设备的部分的示意性截面视图。
图5A和图5B示出根据实例实施例的形成图像感测设备的像素区域的像素的示意性截面视图。
图6A和图6B示出根据实例实施例的图像感测设备的像素电路的电路图。
图7A和图7B示出根据实例实施例的图像感测设备的示意性截面视图。
图8示出根据实例实施例的图像感测设备的示意性截面视图。
图9示出根据实例实施例的图像感测设备的示意性截面视图。
图10A和图10B示出根据实例实施例的制造图像感测设备的方法的示意性流程图。
图11A至图11L示出根据实例实施例的制造图像感测设备的方法的示意性截面视图。
图12A和图12B示出根据实例实施例的制造图像感测设备的方法的视图。
图13A、图13B和图13C示出根据实例实施例的制造图像感测设备的方法的示意性截面视图。
图14示出根据实例实施例的包含图像感测设备的系统的框图。
具体实施方式
现将在下文中参看附图更完整地描述实例实施例；然而，这些实施例可以通过不同形式体现并且不应解释为局限于本文中所阐述的实施例。相反地，提供这些实施例是为了使得本公开将是透彻并且完整的，并且这些实施例将把实例实施方案完整地传达给本领域的技术人员。在各图式中，为清楚说明起见，层和区域的尺寸可以放大。相同参考编号在全文中指代相同元件。
除术语通过参考标志指示且单独地提及的情况外，术语“上部”、“上部部分”、“上部表面”、“下部”、“下部部分”、“下部表面”以及“侧表面”可在下文基于在随附图式中描绘的方向理解。
图1示出根据实例实施例的图像感测设备的示意性框图。
参考图1，图像感测设备1000可包含图像感测单元1100和存储器1200。
图像感测单元1100可包含控制寄存器块1110、时序产生器1120、斜坡信号产生器1130、缓冲器单元1140、有源像素传感器(active pixel sensor,APS)阵列1150、行驱动器1160、相关双采样器1170、比较器1180以及模数转换器(analog-to-digital converter,ADC)1190。
控制寄存器块1110可控制图像感测单元1100的总体操作。控制寄存器块1110可将操作信号直接地传输到时序产生器1120、斜坡信号产生器1130以及缓冲器单元1140。时序产生器1120可产生用于图像感测单元1100的各种组件的操作时序参考信号。由时序产生器1120产生的操作时序参考信号可传输到行驱动器1160、相关双采样器1170、比较器1180和/或ADC 1190。斜坡信号产生器1130可产生和传输用于相关双采样器1170和/或比较器1180的斜坡信号。缓冲器单元1140可包含锁存部分(latch portion)。缓冲器单元1140可临时存储待传输到外部源的图像信号且可将图像数据传输到存储器1200和外部装置。
APS阵列1150可感测外部图像。APS阵列1150可包含多个有源像素。行驱动器1160可选择性地激活APS阵列1150的行。相关双采样器1170对从APS阵列1150产生的模拟信号进行采样和输出所述模拟信号。比较器1180可将从相关双采样器1170所传输的数据与根据其模拟参考电压反馈的斜坡信号的斜率等等进行比较，来产生各种参考信号。ADC 1190可将模拟图像数据转换成数字图像数据。
存储器1200可从图像感测单元1100接收图像数据，存储或处理所接收的图像数据，且将已处理的图像数据传输到图像感测单元1100。存储器1200可包含如动态随机存取存储器(dynamic random access memory,DRAM)元件、静态随机存取存储器(staticrandom access memory,SRAM)元件、自旋转移力矩磁性随机存取存储器(spin-transfertorque magnetic random-access memory,STT-MRAM)元件或闪存元件的存储器元件。当存储器1200包含DRAM元件时，存储器1200可以相对较高速度接收图像数据且处理所接收的图像数据。
图2示出根据实例实施例的图像感测设备的示意性布局。
参考图2，图像感测设备10A可包含在竖直方向上堆叠的第一区域R1到第三区域R3。第一区域R1和第二区域R2可构成图1的图像感测单元1100，且第三区域R3可构成图1的存储器1200。
第一区域R1可包含传感器阵列区域SA和第一焊盘区域PA1，且第二区域R2可包含逻辑电路区域LC和第二焊盘区域PA2。第三区域R3可包含存储器芯片MC和虚设芯片DC。第一区域R1到第三区域R3可在竖直方向上依序堆叠。
在第一区域R1中，传感器阵列区域SA可为对应于上文参看图1所描述的APS阵列1150的区域。传感器阵列区域SA可包含以矩阵布置在的多个单元像素P。每一单元像素P可包含例如光电二极管和晶体管。单元像素P的实例实施例将在下文参看图5A到图6B更详细地描述。
第一焊盘区域PA1可包含多个焊盘PAD，且可例如绕传感器阵列区域SA设置。焊盘PAD可被配置成将电信号传输到外部装置等或从外部装置等接收电信号。
在第二区域R2中，逻辑电路区域LC可实施为例如包含多个晶体管的电子元件。逻辑电路区域LC可被配置成电连接到传感器阵列区域SA，以将预定信号提供到传感器阵列区域SA的每一单元像素P或控制从此输出的信号。
逻辑电路区域LC可包含对应于例如控制寄存器块1110、时序产生器1120、斜坡信号产生器1130、缓冲器单元1140、行驱动器1160、相关双采样器1170、比较器1180以及ADC1190的区域。举例来说，逻辑电路区域LC可包含图1的图像感测单元1100中除APS阵列1150以外的区域。第二区域R2可包含对应于第一区域R1的第一焊盘区域PA1的区域中的第二焊盘区域PA2。
在第三区域R3中，存储器芯片MC可通过包封部分EN包封。在实施方案中，存储器芯片MC可连同虚设芯片DC一起通过包封部分EN包封。第一区域R1和第二区域R2可为半导体晶片类结构。相比之下，第三区域R3可为包含半导体芯片的结构。存储器芯片MC可电连接到第二区域R2的逻辑电路区域LC以传输或接收图像数据。虚设芯片DC可选择性设置在可设置存储器芯片MC的区域外部，且可执行例如散热功能。
图3示出根据实例实施例的图像感测设备的示意性截面视图。
参考图3，图像感测设备10可包含在例如y方向的一个方向上堆叠的第一衬底结构100、第二衬底结构200以及第三芯片结构300。第一衬底结构100可包含像素，第二衬底结构200可包含驱动像素的电路，且第三芯片结构300可包含连接到电路的存储器芯片。第一衬底结构100、第二衬底结构200以及第三芯片结构300可分别对应于上文参考图2描述的第一区域R1、第二区域R2以及第三区域R3。
第一衬底结构100可包含具有以矩阵布置的像素P的像素区域PIXEL、在焊盘层197中具有焊盘以将电信号传输到外部装置等或从外部装置等接收电信号的焊盘区域PAD以及将第一衬底结构100的像素区域PIXEL电连接到设置在第一衬底结构100下方的第二衬底结构200的连接区域CONNECT。在图3中，出于描述的目的选择性和示意性地示出像素区域PIXEL、焊盘区域PAD以及连接区域CONNECT中的每一个的仅一部分。第一衬底结构100可包含第一衬底101、第一层间绝缘层120以及第一结合层195。
第一衬底101可为例如半导体衬底。举例来说，第一衬底101可为p型硅衬底。在实例实施例中，第一衬底101可包含p型块状衬底和生长于其上的p-型外延层或n型外延层。在另一实施方案中，第一衬底101可包含n型块状衬底和生长于其上的p-型外延层或n型外延层。在另一实施方案中，第一衬底101可为有机塑料衬底。
第一层间绝缘层120可由例如绝缘材料形成且可包含一个或多个层。举例来说，第一层间绝缘层120可包含氧化硅和/或氮化硅。
第一结合层195可为用于将第一衬底结构100结合到第二衬底结构200的层。第一结合层195可由绝缘材料形成，所述绝缘材料例如SiO、SiN、SiCN、SiOC、SiON和SiOCN中的一种或多种。
像素区域PIXEL可包含：设置在第一衬底101内的存储节点区域105和光电二极管130；设置在第一层间绝缘层120内的像素栅极层110、第一布线层140以及第一通孔150；以及设置在第一衬底101上方的滤色器180和微透镜190。像素区域PIXEL可进一步包含设置在第一衬底101内的像素隔离区域165和设置在第一衬底101上的缓冲层170、栅格175、下部平坦化层177以及上部平坦化层185。像素区域PIXEL的实例结构将在下文参看图5A到图6B更详细地描述。
焊盘区域PAD和连接区域CONNECT可围绕像素区域PIXEL设置，且可包含设置在第一衬底101、穿过第一衬底101和第一层间绝缘层120的第一连接通孔CV1和设置在第一连接通孔CV1中的每一个的侧壁的一部分上的第一通孔绝缘层172上的上部绝缘层192。焊盘区域PAD可进一步包含设置在第一衬底101上的焊盘层197，以使得焊盘层197可被上部绝缘层192暴露。
上部绝缘层192可由绝缘材料形成，所述绝缘材料例如氧化硅和/或氮化硅。焊盘层197可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一种或多种。
第一连接通孔CV1可将第一衬底结构100电连接到第二衬底结构200。第一连接通孔CV1可穿过整个第一衬底101和第一层间绝缘层120，且可延伸直到第二衬底结构200的第二层间绝缘层220的一部分。第一连接通孔CV1可连接到设置在第一连接通孔CV1的下部部分上的第二层间绝缘层220内的第二布线层240。第一连接通孔CV1可连接到设置在第一层间绝缘层120内的第一布线层140。在焊盘区域PAD中，第一连接通孔CV1可连接到其上部部分上的焊盘层197。第一连接通孔CV1可具有圆柱形形状，可具有从其上部部分到其下部部分变窄的宽度。第一连接通孔CV1可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一或多种。
第一通孔绝缘层172可设置在第一衬底101内，以使第一衬底101与第一连接通孔CV1电隔离。如图3中所示出，第一通孔绝缘层172可与第一连接通孔CV1接触。在实例实施例中，第一通孔绝缘层172也可与第一连接通孔CV1间隔开。第一通孔绝缘层172可由绝缘材料形成，所述绝缘材料例如氧化硅和/或氮化硅。
第二衬底结构200可包含第二衬底201、第二层间绝缘层220以及第二结合层295。第二衬底结构200可进一步包含：设置在第二层间绝缘层220内的电路栅极层210、第二布线层240以及第二通孔250；以及设置在第二衬底201内的第二连接通孔CV2和第二通孔绝缘层272。第二衬底结构200可进一步包含设置在第二衬底201的下部表面上的第一再分布层260和第一连接焊盘270。
第二衬底201可为半导体衬底。举例来说，第二衬底201可包含如第IV族半导体材料的半导体材料。举例来说，第IV族半导体材料可包含硅、锗或硅锗。第二衬底201也可提供为例如块状晶片、外延层、绝缘体上硅(silicon on insulator,SOI)层、绝缘体上半导体(semiconductor on insulator,SOI)层等等。
第二层间绝缘层220可由绝缘材料形成且可包含一个或多个层。举例来说，第二层间绝缘层220可包含氧化硅和/或氮化硅。
第二结合层295可为用于将第一衬底结构100结合到第二衬底结构200的层。第二结合层295可由绝缘材料形成，所述绝缘材料例如SiO、SiN、SiCN、SiOC、SiON和SiOCN中的一种或多种。
电路栅极层210可为电路元件的栅极电极层。电路栅极层210可包含经掺杂的半导体材料和/或金属材料。第二布线层240和第二通孔250中的每一个可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一种或多种。第二布线层240的数目和第二通孔250的数目和布置可从所示出的那些变化。
第二连接通孔CV2可将第二衬底结构200电连接到第三芯片结构300。第二连接通孔CV2可穿过整个第二衬底201，且可延伸到第二层间绝缘层220中。第二连接通孔CV2可连接到设置在第二连接通孔CV2的上部部分上的第二层间绝缘层220内的第二布线层240。第二连接通孔CV2可连接到在第二连接通孔CV2的下部部分上的第一再分布层260或第一连接焊盘270。第二连接通孔CV2可具有圆柱形形状，且还可具有从其上部部分到其下部部分或从其下部部分到其上部部分变窄的宽度。第二连接通孔CV2可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一或多种。
第二通孔绝缘层272可设置在第二衬底201和第二层间绝缘层220内，以使第二衬底201与第二连接通孔CV2电隔离。第二通孔绝缘层272可由绝缘材料形成，所述绝缘材料例如氧化硅和/或氮化硅。
第一再分布层260和第一连接焊盘270可为用于将第二衬底结构200结合到第三芯片结构300的连接结构。第一再分布层260和第一连接焊盘270将在下文参看图4A和图4B更详细地描述。在实例实施例中，可省略第一再分布层260。在这种情况下，第二连接通孔CV2可直接连接到第一连接焊盘270。
第三芯片结构300可包含存储器芯片310、虚设芯片320以及包封部分350，且可进一步包含设置在包封部分350内的第二连接焊盘330、凸块340以及结合层370。
存储器芯片310可包含如动态随机存取存储器(DRAM)元件、静态随机存取存储器(SRAM)元件、自旋转移力矩磁性随机存取存储器(STT-MRAM)元件或闪存元件的存储器元件。存储器芯片310可具有可为有源表面的上部表面，且可以倒装芯片结合(flip-chipbonding)方式结合到第二衬底201的下部表面。然而，实例实施例不限于此。虚设芯片320可在x方向上与存储器芯片310并联地设置到存储器芯片310的侧面。当存储器芯片310的大小相对小于第二衬底201的大小时，虚设芯片320可设置在包封部分350内，其可有助于增强图像感测设备10的散热特性和机械强度。存储器芯片310和虚设芯片320中的每一个的数目和布置可在实例实施例中进行不同改变。在实例实施例中，可省略虚设芯片320。在这种情况下，可仅设置存储器芯片310。
包封部分350可由例如树脂材料形成且可包含一个或多个层。包封部分350可由例如环氧树脂或有机硅(silicone)树脂形成。包封部分350可包封第二连接焊盘330、凸块340以及结合层370。包封部分350可直接地接触存储器芯片310的有源表面和存储器芯片310的管芯(例如半导体管芯)的侧面和背表面中的一个或多个。可设置包封部分350以使得可暴露存储器芯片310和虚设芯片320的下部表面，或包封部分350可覆盖存储器芯片310和虚设芯片320的下部表面。
第二连接焊盘330和凸块340中的每一个可由导电材料形成。凸块340可具有例如圆柱形形状、球状形状或对应于球形形状的一部分的形状。凸块340可包含例如Sn、Pb、Sn-Pb、Sn-Ag、Sn-Au、Sn-Cu、Sn-Bi、Sn-Zn、Sn-Ag-Cu、Sn-Ag-Bi、Sn-Ag-Zn、Sn-Cu-Bi、Sn-Cu-Zn、Sn-Bi-Zn等等。
结合层370可将虚设芯片320结合到第二衬底结构200。结合层370可包含例如不导电膜(non-conductive film,NCF)或不导电膏(non-conductive paste,NCP)。在实例实施例中，结合层370的厚度可相对小于第二连接焊盘330和凸块340的厚度总和。在这种情况下，虚设芯片320的下部表面可由包封部分350覆盖。
在本实例实施例中，第三芯片结构300可设置在图像感测设备10的最低部分中。在另一实例实施例中，第三芯片结构300可设置于第一衬底结构100与第二衬底结构200之间。在这种情况下，第一连接通孔CV1可通过穿过包封部分350连接到第二衬底结构200。
图4A和图4B示出根据实例实施例的图像感测设备的部分的示意性截面视图。图4A和图4B为图3的区域A的放大视图。
图4A示出第二衬底201与存储器芯片310之间的连接部分。第二衬底201和存储器芯片310可通过第一再分布部分RL1、第一连接焊盘270、凸块340、第二连接焊盘330以及第二再分布部分RL2连接。
第一再分布部分RL1可包含从第二衬底201的下部表面依序堆叠的第一再分布绝缘层262、势垒层261、第一再分布层260以及第一钝化层265。第二再分布部分RL2可包含从存储器芯片310的上部表面依序堆叠的第二再分布绝缘层352、第二再分布层351、第三再分布绝缘层362、第三再分布层360以及第二钝化层365。
第一再分布绝缘层262、第二再分布绝缘层352以及第三再分布绝缘层362中的每一个可由绝缘材料形成。第一再分布绝缘层262可使具有导电性的第一再分布层260与第二衬底201电隔离。第二再分布绝缘层352可设置在未设置第二再分布层351的区域中。第三再分布绝缘层362可设置在第二再分布层351与第三再分布层360之间。
势垒层261和第一再分布层260、第二再分布层351以及第三再分布层360中的每一个可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一种或多种。第一再分布层260可将第二连接通孔CV2连接到第一连接焊盘270。第一再分布层260可限定第一连接焊盘270的位置，无论第二连接通孔CV2的位置如何。在实施方案中，势垒层261和第一再分布层260可为由图案化工艺形成的层，且势垒层261可仅设置在第一再分布层260的上部表面上。第二再分布层351可将存储器芯片310连接到第三再分布层360。第三再分布层360可将第二再分布层351连接到第二连接焊盘330，且可具有包含通孔VA的结构。通过第二再分布层351和第三再分布层360，存储器芯片310可电连接到第二连接焊盘330。在第一再分布部分RL1和第二再分布部分RL2中，第一再分布层260、第二再分布层351和第三再分布层360以及所得的第一再分布绝缘层262、第二再分布绝缘层352和第三再分布绝缘层362中的每一个的数目可在实例实施例中进行各种改变。
第一钝化层265和第二钝化层365中的每一个可由例如感光性树脂的绝缘材料形成。
第一连接焊盘270和第二连接焊盘330中的每一个可包含一个或多个层。第一连接焊盘270和第二连接焊盘330中的每一个可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、锡(Sn)、镍(Ni)、铝(Al)、金(Au)、银(Ag)和其合金中的一种或多种。
在实例实施例中，第二衬底201和存储器芯片310也可仅通过第一连接焊盘270、凸块340以及第二连接焊盘330连接而无需第一再分布部分RL1和第二再分布部分RL2。
参考图4B，第二衬底201和存储器芯片310可通过第一再分布部分RL1a、第一连接焊盘270a、凸块340a以及第二连接焊盘330a和第二再分布部分RL2a连接。
第一再分布部分RL1a可包含从第二衬底201的下部表面依序堆叠的第一再分布绝缘层262a、势垒层261a、第一再分布层260a以及第一钝化层265a。第二再分布部分RL2a可包含从存储器芯片310的上部表面依序堆叠的第三再分布绝缘层362a、第三再分布层360a以及第二钝化层365a。
在本实例实施例中，势垒层261a和第一再分布层260a可为由大马士革(damascene)工艺形成的层，且势垒层261a可设置在第一再分布层260a的上部表面和侧表面上。第一再分布层260a可具有包含通孔VA的结构。另外，第一连接焊盘270a可具有从第一钝化层265a的下部表面延伸到第一再分布层260a的结构，且可包含凸块下金属(under-bump metallurgy,UBM)层。另外，第二再分布部分RL2a可具有围绕第二连接焊盘330a设置的第二钝化层365a，且相对于图4A的实例实施例可仅包含单一再分布层(第三再分布层360a)。
如上文所描述，第二衬底201与存储器芯片310之间的连接部分的结构可在实例实施例中进行各种改变，且图4A和图4B中所示出的相应结构可在实例实施例中选择性地组合。举例来说，在实例实施例中，第一再分布部分RL1和第二再分布部分RL2的位置可反向。
图5A和图5B示出根据实例实施例的形成图像感测设备的像素区域的像素的示意性截面视图。图5A和图5B为图3的区域P的放大视图。
参考图5A，像素Pa可包含设置在第一衬底101内的存储节点区域105、元件隔离区域107、光电二极管130以及像素隔离区域165。像素Pa可包含设置在第一层间绝缘层120内的像素栅极层110、第一布线层140以及第一通孔150。像素Pa可包含设置在第一衬底101上方的缓冲层170、栅格175、下部平坦化层177、滤色器180、上部平坦化层185以及微透镜190。
存储节点区域105可设置在第一衬底101内以通过元件隔离区域107与光电二极管130间隔开。存储节点区域105可包含与第一衬底101的导电性类型不同的导电性类型的杂质。存储节点区域105可为对应于将在下文参看图6A和图6B描述的浮置扩散FD的区域。
元件隔离区域107可从第一衬底101的一个表面延伸到第一衬底101中，且可为由绝缘材料形成的区域。
光电二极管130可设置在第一衬底101内，且可作为光电转换元件吸收入射光来对应于光的强度产生和积累电荷。光电二极管130可包含杂质区域。
像素隔离区域165可设置在每个像素Pa的边界下方。像素隔离区域165可包围光电二极管130。像素隔离区域165与光电二极管130之间的相对布置关系不限于图中所示出的关系，且可在实例实施例中进行各种改变。举例来说，像素隔离区域165的下部表面可比光电二极管130的下部表面更高或更低。像素隔离区域165可包含绝缘材料。举例来说，像素隔离区域165可包含氧化硅和/或氮化硅。
像素栅极层110可设置在第一布线层140与光电二极管130之间。像素栅极层110可构成设置在像素Pa内的像素电路元件的栅极电极。
第一布线层140和第一通孔150可设置在第一层间绝缘层120内，以电连接到设置在第一衬底101内的存储节点区域105和光电二极管130。第一布线层140可平行于第一衬底101的一个表面，且第一通孔150可垂直于第一衬底101的所述一个表面，且可具有圆柱形形状或截锥形形状。第一布线层140和第一通孔150中的每一个可由导电材料形成，所述导电材料例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和其合金中的一或多种。第一布线层140的数目和第一通孔150的数目和布置可从图中所示出的那些变化。
缓冲层170可设置在光电二极管130和像素隔离区域165上。缓冲层170可包含绝缘材料，所述绝缘材料例如SiO2、SiON、Al2O3、HfO2、Ta2O5以及ZrO2中的一种或多种，且可包含由不同材料形成的多层膜。
在实例实施例中，抗反射层可进一步设置在缓冲层170下方。抗反射层可允许调节入射光的折射率，以使得光可移动到具有高水平透射率的光电二极管130。
栅格175可设置在缓冲层170上，且可设置在每个像素Pa的边界下方。栅格175可在垂直于第一衬底101的一个表面的方向上设置在像素隔离区域165上方。栅格175可包含例如如铝金属(Al)、铬(Cr)、钼(Mo)、钛(Ti)或钨(W)的金属。在实例实施例中，栅格175还可设置在滤色器180内。在这种情况下，可省略下部平坦化层177。
下部平坦化层177可设置在缓冲层170和栅格175上。下部平坦化层177可完全覆盖栅格175，且可具有高于栅格175中的每一个的上部表面的上部表面。下部平坦化层177可包含例如氧化硅的绝缘材料。
滤色器180可设置在下部平坦化层177上。滤色器180可设置在光电二极管130上方。滤色器180可使具有一定波长的光穿过，以使得已过滤光可到达设置其下的光电二极管130。滤色器180可实施为包含例如红色(red,R)滤光器、绿色(green,G)滤光器以及蓝色(blue,B)滤光器的滤色器阵列。滤色器180可由例如树脂与包含金属或金属氧化物的如颜料的着色剂的混合物形成。
上部平坦化层185可设置在滤色器180上。上部平坦化层185可包含例如氧化硅的绝缘材料。
微透镜190可将所接收的光的路径再导向到使光集中在光电二极管130上的区域。微透镜190可由透明材料形成，所述透明材料例如TMR类树脂(东京应化公司(Tokyo OhkaKogyo Co.,Ltd.))或MFR类树脂(JSR公司)。
参考图5B，相对于图5A的实例实施例，像素Pb可具有除光电二极管130a之外包含有机光电二极管OPD的结构。举例来说，像素Pb可包含设置在第一衬底101内的存储节点区域105、元件隔离区域107、光电二极管130a以及像素通孔160。像素Pb可进一步包含设置在第一层间绝缘层120内的像素栅极层110、第一布线层140以及第一通孔150。像素Pb可包含设置在第一衬底101上的缓冲层170、有机光电二极管OPD、滤色器180以及微透镜190。在下文中，将描述与图5A的像素Pa的特征不同的像素Pb的特征。
光电二极管130a可由半导体材料形成，如在图5A的实例实施例中。根据实例实施例的光电二极管130a可具有与第一衬底101的下部表面共面的下部表面。光电二极管130a可包含例如具有不同导电类型的两个杂质区域。
像素通孔160可通过像素通孔绝缘层162与第一衬底101和光电二极管130a电隔离。像素通孔160可由导电材料形成，且可将有机光电二极管OPD连接到第一通孔150。在实例实施例中，像素通孔160还可包含在竖直方向上堆叠的两个或多于两个层。
有机光电二极管OPD可设置在光电二极管130a上方，且可接收具有与接收到光电二极管130a的光的颜色不同的颜色的光，从而产生电荷。有机光电二极管OPD可包含面向彼此的第一电极层182和第二电极层186以及设置在第一电极层182的部分之间的电极绝缘层181，所述第一电极层182可连接到像素通孔160。颜色选择层184可设置在第一电极层182与第二电极层186之间来使用光电效应产生电荷。颜色选择层184可包含有机材料，且可包含主载流子为空穴(hole)的p型层和主载流子为电子的n型层。颜色选择层184可响应于具有特定波长带的光产生电荷，且作为实例，可响应于具有绿色的光产生电荷。在这种情况下，具有除绿色以外的不同颜色的光可通过滤色器180转移到光电二极管130a。
第一电极层182和第二电极层186中的每一个可由透明导电材料或半透明导电材料形成，所述透明导电材料如ITO、IZO、ZnO或SnO2，所述半透明导电材料如金属薄膜等等。在实例实施例中，第二电极层186可由具有大于或等于第一电极层182的逸出功的逸出功的材料形成。
图5A和图5B的对应像素Pa和像素Pb可包含如一个或多个光电二极管130的光电转换元件，且可包含处理由光电转换元件产生的电荷的像素电路。此类像素电路将在下文参看图6A和图6B描述。
图6A和图6B示出根据实例实施例的图像感测设备的像素电路的电路图。
参考图6A，像素电路可为使用由有机光电二极管(organic photodiode,OPD)产生的电荷产生电信号的电路。
像素电路可包含例如多个晶体管RX、晶体管DX以及晶体管SX，且可具有三晶体管(three transistor,3T)电路结构。像素电路可包含复位晶体管RX、驱动晶体管DX以及选择晶体管SX。驱动晶体管DX的栅极端可连接到浮置扩散FD，且由有机光电二极管OPD产生的电荷可积累在浮置扩散FD中。有机光电二极管OPD可包含彼此平行的第一电极和第二电极以及其间的有机光转化层。有机光转化层可接收具有预定波长带的光来产生电荷。
驱动晶体管DX可通过浮置扩散FD中积累的电荷操作为源极跟随器缓冲放大器。驱动晶体管DX可放大浮置扩散FD中积累的电荷且将已放大电荷转移到选择晶体管SX。
选择晶体管SX可响应于通过行驱动器输入的选择控制信号SEL操作，且可执行交换和编址操作。举例来说，当选择控制信号SEL从行驱动器应用时，第一像素信号VOpix可输出到连接到选择晶体管SX的第一列线。第一像素信号VOpix可通过列驱动器和读出电路检测。
复位晶体管RX可响应于通过行驱动器输入的重置控制信号RG操作。复位晶体管RX可响应于重置控制信号RG将浮置扩散FD的电压重置为读出电压VRD。
在本实例实施例中，有机光电二极管OPD可使用空穴作为主要电荷载流子。举例来说，当空穴用作主要电荷载流子时，有机光电二极管OPD的阴极可连接到浮置扩散FD，且有机光电二极管OPD的阳极可连接到上部电极电压Vtop。上部电极电压Vtop可具有数伏的电压，例如约3.0伏。因为空穴作为有机光电二极管OPD中的主要电荷载流子产生，所以复位晶体管RX的漏极端可连接到具有与电源电压VDD的电压电平不同的电压电平的读出电压VRD。暗电流特征可通过实施像素电路改良，以使得像素电路可使用空穴作为主要电荷载流子。在实例实施例中，有机光电二极管OPD还可产生电子作为主要电荷载流子，且可具有所得电路结构。
参考图6B，像素电路可为使用由半导体光电二极管SPD产生的电荷产生电信号的电路。
像素电路可为例如包含四个晶体管的4T电路。像素电路除复位晶体管RX、驱动晶体管DX、选择晶体管SX之外还可进一步包含转移晶体管TX。连接到像素电路的半导体光电二极管SPD可为形成于包含硅等的半导体衬底上的半导体光电二极管，且可通过转移晶体管TX连接到浮置扩散FD。举例来说，相对于上文参看图6A所描述的实例实施例，半导体光电二极管SPD的阴极或阳极可不直接连接到浮置扩散FD。
转移晶体管TX可基于通过行驱动器所传输的转移控制信号TG将半导体光电二极管SPD中积累的电荷转移到浮置扩散FD。半导体光电二极管SPD可产生电子作为主要电荷载流子。复位晶体管RX、驱动晶体管DX以及选择晶体管SX的操作可类似于上文参看图6A所描述的操作，且第二像素信号VSpix可通过连接到选择晶体管SX的第二列线输出。第二像素信号VSpix可通过列驱动器和读出电路检测。
图7A和图7B示出根据实例实施例的图像感测设备的示意性截面视图。
参考图7A，相对于图3的实例实施例，图像感测设备10a可不包含第一连接通孔CV1。图像感测设备10a可包含设置在第一层间绝缘层120的下部部分中的第一连接部分198和设置在第二层间绝缘层220的上部部分中的第二连接部分298，以将第一衬底结构100电连接到第二衬底结构200。第一连接部分198可连接到第一布线层140，且第二连接部分298可连接到第二布线层240。第一连接部分198和第二连接部分298可分别穿过第一结合层195和第二结合层295。
第一连接部分198和第二连接部分298中的每一个可具有柱状形状。第一连接部分198和第二连接部分298中的每一个可由导电材料形成，且例如，可为由金属材料形成的金属层。举例来说，第一连接部分198和第二连接部分298中的每一个可由铜(Cu)形成。第一连接部分198中的每一个的宽度W1和第二连接部分298中的每一个的宽度W2可相同，或宽度W1和宽度W2中的一个可大于另一个，且第一连接部分198和第二连接部分298的宽度W1和宽度W2以及厚度不限于图7A中所示出的宽度和厚度。
衬底通孔TV可设置在焊盘区域PAD和连接区域CONNECT中，且衬底通孔TV可穿过第一衬底101连接到设置在第一层间绝缘层120内的第一布线层140和第一通孔150。如图7A中所示出，多个衬底通孔TV可以单一群组布置。然而，实例实施例不限于此。衬底通孔TV可由导电材料形成，且绝缘层可进一步设置在其侧表面上。
参考图7B，相对于图7A的实例实施例，图像感测设备10b除第一连接部分198和第二连接部分298之外还可进一步包含第一虚设连接部分198D和第二虚设连接部分298D。
第一虚设连接部分198D可设置在第一层间绝缘层120的上部部分中，第二虚设连接部分298D可设置在第二层间绝缘层220的上部部分中，且第一虚设连接部分198D和第二虚设连接部分298D可由与第一连接部分198和第二连接部分298的材料相同的材料形成。第一虚设连接部分198D和第二虚设连接部分298D可不电连接到第一布线层140和第二布线层240。举例来说，第一虚设连接部分198D和第二虚设连接部分298D中的每一个可处于浮置状态。为这个目的，第一虚设连接部分198D和第二虚设连接部分298D可具有分别小于第一连接部分198和第二连接部分298的厚度的厚度。然而，实例实施例不限于此。举例来说，当第一虚设连接部分198D和第二虚设连接部分298D设置在未设置最下第一布线层140和最上第二布线层240的区域中时，第一虚设连接部分198D和第二虚设连接部分298D可具有与第一连接部分198和第二连接部分298的形状相同的形状。
图8示出根据实例实施例的图像感测设备的示意性截面视图。
参考图8，相对于图3的实例实施例，图像感测设备10c可包含除存储器芯片310之外还可具有逻辑芯片320a的第三芯片结构300。逻辑芯片320a可具有可为有源表面的上部表面，且可以倒装芯片结合方式结合到第二衬底201的下部表面。逻辑芯片320a可与存储器芯片310平行设置，且可具有被包封部分350覆盖的侧表面和上部表面。
逻辑芯片320a可为例如微处理器芯片，且可包含例如中央处理单元(centralprocessing unit,CPU)、控制器或专用集成电路(application-specific integratedcircuit,ASIC)芯片。逻辑芯片320a可从第二衬底结构200接收图像数据且处理图像数据。逻辑芯片320a可通过第二连接焊盘330a和通过凸块340a电连接到第二衬底结构200。在实例实施例中，逻辑芯片320a可通过再分布结构直接连接到存储器芯片310。
在实例实施例中，图像感测设备10c还可包含逻辑芯片320a和根据图3的实例实施例的虚设芯片320中的所有。
图9示出根据实例实施例的图像感测设备的示意性截面视图。
参考图9，相对于图3的实例实施例，图像感测设备10d可具有仅延伸到第二衬底201的上部表面的第二连接通孔CV2。在这种情况下，第二连接通孔CV2可通过单独连接通孔245连接到第二布线层240。如上文所描述的第二连接通孔CV2的结构可通过形成第二连接通孔CV2的方法形成。举例来说，第二连接通孔CV2可通过在形成电路元件之前形成通孔的先通孔(via-first)工艺或通过在形成布线结构之后形成通孔的后通孔(via-last)工艺形成。形成第二连接通孔CV2的工艺的实例实施例将在下文参看图13A到图13C更详细地描述。
连接通孔245可由导电材料形成，且可具有类似于第二连接通孔CV2的尺寸的尺寸。在实例实施例中，连接通孔245的形状可各种修改。举例来说，连接通孔245还可具有包含多个第二通孔250的结构。
图10A和图10B示出根据实例实施例的制造图像感测设备的方法的示意性流程图，且图11A和图11B示出根据实例实施例的制造图像感测设备的方法的示意性截面视图。
参考图10A和图11A，像素区域的第一区域可形成于第一衬底结构100p上(步骤S110)。在工艺中，设置在第一衬底101中的组件和设置在第一层间绝缘层120中的组件可在图3的像素区域PIXEL中形成。
第一衬底101可具有第一厚度T1，所述第一厚度T1可大于图3的第一衬底101的极限厚度。可形成设置在第一衬底101内同时包含存储节点区域105和光电二极管130的组件。存储节点区域105和光电二极管130可通过将杂质通过离子植入方法注入到第一衬底101中形成。举例来说，存储节点区域105可通过将n型杂质注入到第一衬底101中形成，且光电二极管130中的每一个可包含n型杂质区域和p型杂质区域。
随后，像素栅极层110、第一布线层140以及第一通孔150可形成于第一衬底101上以构成像素电路。在形成像素栅极层110之后，第一层间绝缘层120的至少一部分可形成于第一衬底101的上部表面上。第一层间绝缘层120可在形成第一布线层140和第一通孔150的工艺中部分形成，以最终覆盖设置在第一衬底101上的组件。第一结合层195可形成于第一层间绝缘层120的上部表面上。
在工艺中，包含第一衬底101和第一层间绝缘层120的第一衬底结构100p可具有第一表面100A和第二表面100B，第一区域(像素区域的一部分)形成于所述第一衬底结构100p中。
参考图10A和图11B，电路区域和第二连接通孔CV2可形成于第二衬底结构200中(步骤S120)。
第二衬底201可具有第二厚度T2，所述第二厚度T2可大于图3的第二衬底201的极限厚度。用于电路配置的区域，如元件隔离区域和杂质区域，可形成于第二衬底201中，且随后电路栅极层210可形成于第二衬底201上。
随后，可形成第二层间绝缘层220的一部分以覆盖电路栅极层210。第二层间绝缘层220和第二衬底201可从其上部表面被蚀刻到某些深度以形成孔洞，且孔洞可依序用绝缘材料和导电材料填充，以使得可形成第二通孔绝缘层272和第二连接通孔CV2。在本实例实施例中，第二连接通孔CV2可通过在形成布线之前在形成电路元件之后形成通孔的通孔中间(via-middle)工艺形成。
第二层间绝缘层220的至少一部分可形成于第二衬底201上，且第二布线层240和第二通孔250可形成于其上。可形成第二层间绝缘层220以覆盖所有的电路栅极层210、第二布线层240以及第二通孔250。第二结合层295可形成于第二层间绝缘层220的上部表面上。
在工艺中，包含第二衬底201和第二层间绝缘层220的第二衬底结构200可具有第一表面200A和第二表面200B，用于驱动像素的电路形成于所述第二衬底结构200中。
参考图10A和图11C，第一衬底结构100p可结合到第二衬底结构200(步骤S130)。
举例来说，第一衬底结构100p和第二衬底结构200可通过将第一衬底结构100p的第一表面100A结合到第二衬底结构200的第一表面200A来结合。第一衬底结构100p的第一结合层195和第二衬底结构200的第二结合层295可彼此结合。举例来说，当第一结合层195和第二结合层295由相同材料形成时，第一结合层195和第二结合层295可通过压力在无单独结合层的情况下结合。
上文参看图7A和图7B所描述的图像感测设备10a和图像感测设备10b可通过形成第一连接部分198和第二连接部分298构成，以使得第一连接部分198和第二连接部分298可在上文参看图11A和图11B所描述的先前工艺中分别穿过第一结合层195和第二结合层295，且随后将第一结合层195和第二结合层295结合，以使得第一连接部分198和第二连接部分298可彼此连接。
参考图10A和图11D，像素区域的第二区域可形成于第一衬底结构100p的一个表面上(步骤S140)。在工艺中，设置在第一衬底101上的组件可主要形成于图3的像素区域PIXEL中。
首先，可进行薄化第一衬底101的工艺。可以预定厚度从第一衬底结构100p的第二表面100B去除第一衬底101的材料，以具有小于图11A的第一厚度T1的第三厚度T3。第一衬底101的一部分可通过抛光工艺或背面研磨工艺去除。
可形成像素隔离区域165以具有从已去除部分的第一衬底101的上部表面的预定深度。随后，缓冲层170可形成于第一衬底101的上部表面上，且栅格175可形成于包含像素的边界的区域中。可形成下部平坦化层177以覆盖栅格175。在对应像素中，滤色器180可形成为例如红色(R)滤光器、绿色(G)滤光器以及蓝色(B)滤光器。上部平坦化层185可形成于滤色器180上，且微透镜190可形成于上部平坦化层185上。
参考图10A和图11E，可形成第一连接通孔CV1以从第一衬底结构100p的一个表面延伸(步骤S150)。
第一连接通孔CV1可穿过第一衬底101和第一层间绝缘层120，且可从第一衬底101的上部表面延伸到第二层间绝缘层220中。第一连接通孔CV1可连接到第二层间绝缘层220中的最上第二布线层240。在实例实施例中，第一连接通孔CV1的延伸长度可不同。举例来说，形成于图3的连接区域CONNECT中的第一连接通孔CV1可延伸到设置在第一层间绝缘层120内的至少一个第一布线层140，且形成于焊盘区域PAD中的第一连接通孔CV1可延伸到第二层间绝缘层220中。
可形成孔洞以从第一衬底101的上部表面延伸，且导电材料可沉积在孔洞中以形成第一连接通孔CV1。第一通孔绝缘层172可形成于第一衬底101中的第一连接通孔CV1的侧表面上。
随后，可形成上部绝缘层192以覆盖第一衬底101的上部表面，且焊盘层197可形成于图3的焊盘区域PAD中以连接到第一连接通孔CV1。
通过工艺，可完成包含第一衬底101的第一衬底结构100。在实例实施例中，可进一步进行包含第一衬底结构100和第二衬底结构200的用于图像感测单元的测试工艺，所述图像感测单元例如图像传感器。
参考图10A，可进行在第二衬底结构200的一个表面上安装半导体芯片的工艺(步骤S160)。用于所述工艺的操作在图10B中示出。
参考图10B和图11F，载体衬底400可结合到第一衬底结构100的一个表面(步骤S161)。
可结合载体衬底400以在后续工艺中支撑第一衬底结构100和第二衬底结构200的堆叠结构。载体衬底400可例如使用结合层结合到第一衬底结构100的第二表面100B。结合层可由使得载体衬底400能够在后续工艺中附接到其或从其剥离的材料形成，且可使用膜型或液态型材料。载体衬底400可包含例如硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、玻璃、塑料或陶瓷。
参考图10B和图11G，第二连接通孔CV2可通过去除第二衬底结构200的一部分暴露(步骤S162)。第二衬底201的一部分可从第二衬底结构200去除，且第二衬底201可从对应于第二衬底结构200的第二表面200B的上部表面变薄。因此，第二衬底201可具有小于图11B的第二厚度T2的第四厚度T4。
参考图10B和图11H，可形成连接到经暴露第二连接通孔CV2的第一连接焊盘270(步骤S163)。除了第一连接焊盘270之外，还可在工艺中形成上文参看图4A和图4B所描述的第一再分布绝缘层262或第一再分布绝缘层262a、第一再分布层260或第一再分布层260a以及第一钝化层265或第一钝化层265a。
参考图10B和图11I，可制备具有形成于其一个表面上的第二连接焊盘330的半导体芯片(步骤S164)。半导体芯片可包含存储器芯片310。存储器芯片310可为已测试芯片，且可具有形成于存储器芯片310的上部表面上的第二连接焊盘330。除第二连接焊盘330、再分布层(例如第二再分布绝缘层352、第二再分布层351以及第三再分布绝缘层362或第三再分布绝缘层362a)之外，还可在工艺中形成上文参看图4A和图4B所描述的第三再分布层360或第三再分布层360a和第二钝化层365或第二钝化层365a。
参考图10B和图11J，半导体芯片可使用凸块340连接到第二衬底结构200(步骤S165)。第一连接焊盘270和第二连接焊盘330可使用凸块340连接，且由此存储器芯片310可安装在第一衬底结构100和第二衬底结构200的堆叠结构上。在工艺中，虚设芯片320可连同存储器芯片310一起安装，且可通过结合层370连接到第二衬底201。虚设芯片320也可使用虚设凸块以与安装存储器芯片310的方式类似的方式连接到第二衬底201。上文参看图8所描述的图像感测设备10c可通过在工艺中以与安装存储器芯片310的方式相同的方式安装逻辑芯片320a来构成。
参考图10B和图11K，可形成包封部分350以包封半导体芯片(步骤S166)。包封部分350可覆盖存储器芯片310和虚设芯片320，且可填充凸块340之间的空间。在实例实施例中，包封部分350可具有多层结构，且可包含填充凸块340之间的空间的底部填充部分。
参考图10B和图11L，载体衬底400可从第一衬底结构100去除(步骤S167)。在载体衬底400从第一衬底结构100剥离之后，可去除用于结合载体衬底400的结合层，且可进行净化工艺。在实例实施例中，可进一步进行用于包含存储器芯片310的图像感测设备的测试工艺。
参考图3和图10B，可去除包封部分350的一部分，以使得可暴露半导体芯片的一个表面(步骤S168)。包封部分350的部分可通过研磨工艺去除，从而可暴露存储器芯片310和虚设芯片320的下部表面。
参考图3和图10A，可进行将第一衬底结构100和第二衬底结构200的堆叠结构分离成单元图像感测设备10的工艺(步骤S170)，所述第二衬底结构200具有安装其上的半导体芯片。
首先，第一衬底结构100和第二衬底结构200的堆叠结构可通过刀片切割工艺或激光切割工艺分离成单元图像感测设备10，所述第二衬底结构200具有安装其上的存储器芯片310。
图12A和图12B为根据实例实施例的制造图像感测设备的方法的视图。
参考图12A和图12B，上文参看图11A到图11L所描述的制造图像感测设备的方法以晶片尺度示意性地示出。第一晶片WF1可为包含图3的第一衬底结构100(例如多个)的晶片。第二晶片WF2可为包含图3的第二衬底结构200(例如多个)的晶片。芯片CP可包含图3的存储器芯片310和虚设芯片320。
如图12A中所示出，第一晶片WF1和第二晶片WF2可在晶片级上结合。芯片CP可以晶片上芯片(chip on wafer,COW)方式结合到第二晶片WF2。随后，如图12B中所示出，第一晶片WF1、第二晶片WF2以及芯片CP可以结合状态分离成图像感测设备10。分别分离的图像感测设备10中的每一个可包含第一衬底结构100、第二衬底结构200以及第三芯片结构300。
图13A到图13C为根据实例实施例的制造图像感测设备的方法的示意性截面视图。相对于上文参看图11B所描述的工艺，图13A到图13C示出在将第一衬底101结合到第二衬底201之后通过后通孔工艺形成第二连接通孔CV2的工艺(步骤S130)。
参考图13A，虽然仅电路区域在步骤S120中形成于第二衬底结构200上，上文参看图11B所描述，但是可结合第一衬底结构100p和第二衬底结构200(步骤S130)。
参考图13B，如上文参看图11D所描述，像素区域的第二区域可形成于第一衬底结构100p的一个表面上(步骤S140)。
参考图13C，如上文参看图11E到图11G所描述，可形成第一连接通孔CV1以从第一衬底结构100p的一个表面延伸(步骤S150)，载体衬底400可结合到第一衬底结构100的一个表面(步骤S161)，且可去除第二衬底201的一部分。随后，通孔孔洞CV2p可形成于第二衬底结构200内，以便形成第二连接通孔CV2。通孔孔洞CV2p可依序用绝缘材料和导电材料填充以形成第二通孔绝缘层272和第二连接通孔CV2。
随后，可以相同方式进行上文参看图11H到图11L所描述的工艺。
图14示出根据实例实施例的包含图像感测设备的系统的框图。
参考图14，系统2000可为可需要图像数据的计算系统、相机系统、扫描仪、交通工具导航装置、视频电话、安全系统或运动检测系统中的任何一种。
系统2000可包含图像感测设备2010、输入/输出(input/output,I/O)装置2020、存储器装置2030、处理器2040以及电源2050。系统2000可进一步包含可与显卡、声卡、存储卡、通用串行总线(universal serial bus,USB)装置或与其它电子装置连通的端口。
处理器2040可执行特定算术运算或任务。根据实例实施例，处理器2040可为微处理器或中央处理单元(CPU)。处理器2040可通过总线2060与图像感测设备2010、存储器设备2030以及I/O装置2020连通。根据实例实施例，处理器2040可连接到扩展总线，如外围组件互连(peripheral component interconnect,PCI)总线。
图像感测设备2010还可具有作为单一独立半导体芯片提供的图像传感器和存储器。图像感测设备2010可根据上文参看图1到图13C所描述的实例实施例来构造或提供。
I/O装置2020可包含输入装置和输出装置，所述输入装置如触摸屏、键盘、小键盘或鼠标，所述输出装置如打印机或显示器。存储器设备2030可存储用于系统2000的操作的数据。举例来说，存储器设备2030可提供为动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)、相变随机存取存储器(phase change random access memory,PRAM)、铁电随机存取存储器(ferroelectric random access memory,FRAM)、电阻随机存取存储器(resistance random access memory,RRAM)以及/或磁性随机存取存储器(magnetic random access memory,MRAM)。另外，系统2000可进一步包含如固态驱动器(solid-state drive,SSD)、硬盘驱动器(hard disk drive,HDD)或光盘只读存储器(compact disk-read only memory,CD-ROM)的存储装置。电源2050可供应系统2000的操作所要求的操作电压。
如上文所阐述，实施例可提供可具有紧密尺寸和已改良图像处理速度的图像感测设备以及制造所述图像感测设备的方法。图像感测设备可包含像素区域、电路区域以及半导体芯片的堆叠。
实例实施例已在本文中公开，并且尽管采用特定术语，但这些术语只是在一般性和描述性意义上使用并解释，而非出于限制的目的。在一些情况下，如对于本领域的普通技术人员将显而易见的是(截至本申请递交时)，关于特定实施例描述的特征、特征以及/或要素可以单独使用或与关于其它实施例描述的特点、特征和/或要素组合使用，除非另有具体指示。因此，本领域的技术人员应理解，可以作出形式和细节的各种变化而这些变化不脱离如上文技术方案所阐明的本发明精神和范围。

Claims (25)

1.一种制造图像感测设备的方法，包括：
形成包含像素区域的第一区域的第一衬底结构，所述第一衬底结构具有第一表面以及与所述第一表面相对的第二表面；
形成包含用于驱动所述像素区域的电路区域的第二衬底结构，所述第二衬底结构具有第三表面以及与所述第三表面相对的第四表面；
将所述第一衬底结构结合到所述第二衬底结构，以使得所述第一衬底结构的所述第一表面连接到所述第二衬底结构的所述第三表面；
在所述第一衬底结构的所述第二表面上形成所述像素区域的第二区域；
形成第一连接通孔，所述第一连接通孔从所述第一衬底结构的所述第二表面延伸以穿过所述第一衬底结构；
使用导电凸块将半导体芯片安装在所述第二衬底结构的所述第四表面上；以及
将所述第一衬底结构、所述第二衬底结构以及所述半导体芯片的堆叠结构分离成单元图像感测设备。
2.根据权利要求1所述的制造图像感测设备的方法，进一步包括：形成穿过所述第二衬底结构的一部分的第二连接通孔。
3.根据权利要求2所述的制造图像感测设备的方法，其中形成所述第二连接通孔在将所述第一衬底结构结合到所述第二衬底结构之前执行，以及进一步包含在将所述第一衬底结构结合到所述第二衬底结构之后，通过从所述第四表面去除所述第二衬底结构的一部分来暴露所述第二连接通孔。
4.根据权利要求2所述的制造图像感测设备的方法，其中形成所述第二连接通孔在将所述第一衬底结构结合到所述第二衬底结构之后执行。
5.根据权利要求1所述的制造图像感测设备的方法，进一步包括：
在将所述第一衬底结构结合到所述第二衬底结构之后，将载体衬底结合到所述第一衬底结构的所述第二表面；以及
从所述第一衬底结构的所述第二表面去除所述载体衬底。
6.根据权利要求1所述的制造图像感测设备的方法，进一步包括：在安装所述半导体芯片之前，在所述第二衬底结构的所述第四表面上形成再分布层及导电连接焊盘，所述导电连接焊盘设置在所述再分布层上以及连接到所述导电凸块。
7.根据权利要求1所述的制造图像感测设备的方法，进一步包括：形成包封所述半导体芯片的包封部分。
8.根据权利要求7所述的制造图像感测设备的方法，进一步包括：去除所述包封部分的一部分，以使得暴露所述半导体芯片的一个表面。
9.根据权利要求1所述的制造图像感测设备的方法，其中所述半导体芯片包含：
再分布层，设置在与所述第二衬底结构的所述第四表面相对的所述半导体芯片的表面上；以及
连接焊盘，设置在所述再分布层上以及连接到所述导电凸块。
10.根据权利要求1所述的制造图像感测设备的方法，其中安装所述半导体芯片包含将与所述电路区域电隔离的虚设芯片连同所述半导体芯片一起安装。
11.根据权利要求1所述的制造图像感测设备的方法，其中安装所述半导体芯片包含将电连接到所述电路区域的逻辑芯片连同所述半导体芯片一起安装。
12.根据权利要求1所述的制造图像感测设备的方法，其中所述第二衬底结构包含：
第二衬底，具有设置其上的元件以形成所述电路区域；以及
层间绝缘层，设置在所述第二衬底上以及具有设置其中的布线结构，
其中所述第一连接通孔延伸到所述层间绝缘层的一部分。
13.根据权利要求12所述的制造图像感测设备的方法，进一步包括：形成穿过所述第二衬底结构的一部分的第二连接通孔，
其中所述第二连接通孔穿过所述第二衬底，以及连接到设置在所述层间绝缘层中的所述布线结构。
14.根据权利要求13所述的制造图像感测设备的方法，其中所述第一连接通孔以及所述第二连接通孔设置在一个平面上的不同位置中。
15.根据权利要求1所述的制造图像感测设备的方法，其中：
所述第一衬底结构包含第一衬底，所述第一衬底具有光电转换元件以及具有第五表面以及第六表面，
所述像素区域的所述第一区域包含由所述第一衬底的所述第五表面形成的区域，以及
所述像素区域的所述第二区域包含由所述第一衬底的所述第六表面形成的区域。
16.一种制造图像感测设备的方法，包括：
在像素区域中形成包含光电转换元件的第一衬底结构，所述第一衬底结构具有第一表面以及与所述第一表面相对的第二表面；
形成包含用于驱动所述像素区域的电路区域的第二衬底结构，所述第二衬底结构具有第三表面以及与所述第三表面相对的第四表面；
将所述第一衬底结构结合到所述第二衬底结构，以使得所述第一衬底结构的所述第一表面连接到所述第二衬底结构的所述第三表面；
在所述第一衬底结构的所述第二表面上形成所述像素区域的滤色器及微透镜；以及
使用导电凸块将半导体芯片安装在所述第二衬底结构的所述第四表面上。
17.根据权利要求16所述的制造图像感测设备的方法，其中安装所述半导体芯片包含：
将载体衬底结合到所述第一衬底结构的所述第二表面；
从所述第四表面去除所述第二衬底结构的一部分；
在所述第二衬底结构的所述第四表面上形成再分布层及导电连接焊盘，所述导电连接焊盘设置在所述再分布层上以及连接到所述导电凸块；
使用所述导电凸块将所述半导体芯片连接在所述第二衬底结构的所述第四表面上；
形成包封所述半导体芯片的包封部分；以及
从所述第一衬底结构的所述第二表面去除所述载体衬底。
18.根据权利要求16所述的制造图像感测设备的方法，其中将所述第一衬底结构结合到所述第二衬底结构包含：
在所述第一衬底结构的所述第一表面上形成第一金属连接部分；
在所述第二衬底结构的所述第三表面上形成第二金属连接部分；以及
将所述第一金属连接部分结合到所述第二金属连接部分。
19.根据权利要求18所述的制造图像感测设备的方法，其中所述第一金属连接部分以及所述第二金属连接部分各自具有柱状形状，以及所述第一衬底结构以及所述第二衬底结构通过所述第一金属连接部分以及所述第二金属连接部分电连接。
20.一种制造图像感测设备的方法，包括：
形成第一衬底结构以及第二衬底结构的堆叠结构，所述第一衬底结构包含像素区域，以及所述第二衬底结构包含用于驱动所述像素区域的电路区域；
将载体衬底结合到所述第一衬底结构的一个表面；
从所述第二衬底结构的一个表面去除所述第二衬底结构的一部分；
在所述第二衬底结构的所述一个表面上形成再分布层以及设置在所述再分布层上的导电连接焊盘；
使用导电凸块将半导体芯片连接在所述第二衬底结构的所述一个表面上；
形成包封所述半导体芯片的包封部分；
从所述第一衬底结构的所述一个表面去除所述载体衬底；以及
将所述第一衬底结构、所述第二衬底结构以及所述半导体芯片的堆叠结构分离成单元图像感测设备。
21.一种图像感测设备，包括：
第一衬底结构，包含像素区域，所述像素区域具有光电转换元件；
第二衬底结构，具有连接到所述第一衬底结构的第一表面以及与所述第一表面相对的第二表面，所述第二衬底结构包含电路区域，以及所述电路区域通过第一连接通孔电连接到所述像素区域以驱动所述像素区域，所述第一连接通孔穿过所述第一衬底结构；以及
存储器芯片，安装在所述第二衬底结构的所述第二表面上、通过导电凸块连接到所述第二衬底结构以及通过第二连接通孔电连接到所述电路区域，所述第二连接通孔从所述第二衬底结构的所述第二表面延伸以穿过所述第二衬底结构的一部分。
22.根据权利要求21所述的图像感测设备，其中所述第二衬底结构进一步包含：
再分布层，设置在所述第二表面上；以及
连接焊盘，设置在所述再分布层上以及连接到所述导电凸块。
23.根据权利要求21所述的图像感测设备，其中所述存储器芯片包含：
再分布层，设置在连接到所述第二衬底结构的表面上；以及
连接焊盘，设置在所述再分布层上以及连接到所述导电凸块。
24.根据权利要求21所述的图像感测设备，进一步包括：安装在所述第二衬底结构的所述第二表面上的虚设芯片，所述虚设芯片与所述电路区域电隔离。
25.根据权利要求21所述的图像感测设备，进一步包括：安装在所述第二衬底结构的所述第二表面上的逻辑芯片，所述逻辑芯片电连接到所述电路区域。
CN201811132946.8A 2017-09-29 2018-09-27 图像感测设备及其制造方法 Pending CN109585473A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170127985A KR102430496B1 (ko) 2017-09-29 2017-09-29 이미지 센싱 장치 및 그 제조 방법
KR10-2017-0127985 2017-09-29

Publications (1)

Publication Number Publication Date
CN109585473A true CN109585473A (zh) 2019-04-05

Family

ID=65728098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811132946.8A Pending CN109585473A (zh) 2017-09-29 2018-09-27 图像感测设备及其制造方法

Country Status (6)

Country Link
US (2) US10741607B2 (zh)
JP (1) JP6818721B2 (zh)
KR (1) KR102430496B1 (zh)
CN (1) CN109585473A (zh)
DE (1) DE102018122234B4 (zh)
SG (1) SG10201805011QA (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085615A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
CN110277417A (zh) * 2019-06-12 2019-09-24 德淮半导体有限公司 图像传感器及其形成方法
WO2021097730A1 (zh) * 2019-11-20 2021-05-27 华为技术有限公司 一种多芯片堆叠封装及制作方法
US11961783B2 (en) 2019-05-20 2024-04-16 Sony Semiconductor Solutions Corporation Semiconductor apparatus and electronic apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079282B2 (en) * 2018-11-28 2021-08-03 Semiconductor Components Industries, Llc Flexible interconnect sensing devices and related methods
JP7334498B2 (ja) * 2019-06-27 2023-08-29 凸版印刷株式会社 光学デバイス
EP3992675A4 (en) * 2019-06-27 2022-08-10 Toppan Inc. WAVELENGTH SELECTION FILTER, DISPLAY BODY, OPTICAL DEVICE AND METHOD OF MAKING WAVELENGTH SELECTION FILTER
US11393864B2 (en) 2019-08-12 2022-07-19 Samsung Electronics Co., Ltd. Image sensor
KR102632469B1 (ko) * 2019-08-20 2024-01-31 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN112599532A (zh) 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
US11594571B2 (en) 2020-02-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked image sensor device and method of forming same
DE102020116340A1 (de) 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
JP2022119382A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体
DE112022001206T5 (de) * 2021-02-25 2024-01-04 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren
CN116998017A (zh) 2021-03-30 2023-11-03 索尼半导体解决方案公司 光电检测装置和电子设备
US11990404B2 (en) 2021-05-05 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation for semiconductor devices and methods of manufacture
JPWO2023042416A1 (zh) * 2021-09-16 2023-03-23
TW202410437A (zh) * 2022-06-16 2024-03-01 日商索尼半導體解決方案公司 半導體裝置及攝像裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094038A (ja) * 1999-09-20 2001-04-06 Rohm Co Ltd 半導体装置
JP2007165454A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置
CN105593995A (zh) * 2013-12-19 2016-05-18 索尼公司 半导体器件及其制造方法和电子装置
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
WO2003041174A1 (fr) 2001-11-05 2003-05-15 Mitsumasa Koyanagi Capteur d'images a semi-conducteur et procede de fabrication associe
JP2005072978A (ja) 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置およびその製造方法
JP3990347B2 (ja) 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP2006049569A (ja) 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
CN100423560C (zh) 2005-07-08 2008-10-01 采钰科技股份有限公司 堆栈式影像感应模块
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
KR101334099B1 (ko) 2011-11-17 2013-11-29 (주)실리콘화일 이중 감지 기능을 가지는 기판 적층형 이미지 센서
CN104247401B (zh) 2012-03-30 2019-07-02 株式会社尼康 拍摄元件以及拍摄装置
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
JPWO2013164915A1 (ja) 2012-05-02 2015-12-24 株式会社ニコン 撮像装置
WO2013179764A1 (ja) 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9711555B2 (en) 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
US9312294B2 (en) 2013-10-25 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacturing thereof, and image sensor devices
KR101545951B1 (ko) 2013-12-02 2015-08-21 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈
US9087759B1 (en) 2014-03-28 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming an image sensor device and method of forming the same
CN104637967A (zh) 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
KR102410028B1 (ko) 2015-06-24 2022-06-15 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP6652285B2 (ja) 2015-08-03 2020-02-19 キヤノン株式会社 固体撮像装置
US20180294302A1 (en) 2015-11-27 2018-10-11 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and method
KR102472566B1 (ko) 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
KR102464716B1 (ko) 2015-12-16 2022-11-07 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094038A (ja) * 1999-09-20 2001-04-06 Rohm Co Ltd 半導体装置
JP2007165454A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置
CN105593995A (zh) * 2013-12-19 2016-05-18 索尼公司 半导体器件及其制造方法和电子装置
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085615A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
CN110085615B (zh) * 2019-04-30 2021-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
US11961783B2 (en) 2019-05-20 2024-04-16 Sony Semiconductor Solutions Corporation Semiconductor apparatus and electronic apparatus
CN110277417A (zh) * 2019-06-12 2019-09-24 德淮半导体有限公司 图像传感器及其形成方法
WO2021097730A1 (zh) * 2019-11-20 2021-05-27 华为技术有限公司 一种多芯片堆叠封装及制作方法

Also Published As

Publication number Publication date
KR102430496B1 (ko) 2022-08-08
KR20190038031A (ko) 2019-04-08
US20200357834A1 (en) 2020-11-12
US10741607B2 (en) 2020-08-11
DE102018122234A1 (de) 2019-04-04
SG10201805011QA (en) 2019-04-29
JP6818721B2 (ja) 2021-01-20
US20190103425A1 (en) 2019-04-04
US11482564B2 (en) 2022-10-25
JP2019068049A (ja) 2019-04-25
DE102018122234B4 (de) 2023-09-14

Similar Documents

Publication Publication Date Title
CN109585473A (zh) 图像感测设备及其制造方法
US10998366B2 (en) Image sensor and image sensing appartatus
US11594577B2 (en) Image sensor and method of fabricating thereof
US10930699B2 (en) Method and apparatus for image sensor packaging
KR102605618B1 (ko) 이미지 센서 패키지
US9966405B2 (en) Method and apparatus for image sensor packaging
US10090349B2 (en) CMOS image sensor chips with stacked scheme and methods for forming the same
US8957358B2 (en) CMOS image sensor chips with stacked scheme and methods for forming the same
KR101392594B1 (ko) 이미지 센서 패키징을 위한 방법 및 장치
US9917123B2 (en) Method and apparatus for image sensor packaging
TWI517375B (zh) 半導體裝置及其製作方法
WO2015125443A1 (ja) 受光デバイスおよびその製造方法
US20230299109A1 (en) Stacked image sensors and methods of manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination