DE102020116340A1 - Gestapelter bildsensorvorrichtung und deren herstellungsverfahren - Google Patents

Gestapelter bildsensorvorrichtung und deren herstellungsverfahren Download PDF

Info

Publication number
DE102020116340A1
DE102020116340A1 DE102020116340.1A DE102020116340A DE102020116340A1 DE 102020116340 A1 DE102020116340 A1 DE 102020116340A1 DE 102020116340 A DE102020116340 A DE 102020116340A DE 102020116340 A1 DE102020116340 A1 DE 102020116340A1
Authority
DE
Germany
Prior art keywords
die
logic die
integrated circuit
logic
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020116340.1A
Other languages
English (en)
Inventor
Wen-Chih Chiou
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/890,019 external-priority patent/US11594571B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020116340A1 publication Critical patent/DE102020116340A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Abstract

Eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung werden bereitgestellt. Die Halbleitervorrichtung weist einen ersten Logik-Die mit einer ersten Durchkontaktierung, einen Bildsensor-Die, der an den ersten Logik-Die hybridgebondet ist, und einen zweiten Logik-Die auf, der an den ersten Logik-Die gebondet ist. Eine Vorderseite des ersten Logik-Dies ist einer Vorderseite des Bildsensor-Dies zugewandt. Eine Vorderseite des zweiten Logik-Dies ist einer Rückseite des ersten Logik-Dies zugewandt. Der zweite Logik-Die weist ein erstes leitendes Pad auf, das mit der ersten Durchkontaktierung elektrisch gekoppelt ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der am 27. Februar 2020 eingereichten vorläufigen US-Patentanmeldung mit der Anmeldenummer 62/982,250 , die hiermit durch Bezugnahme hierin aufgenommen wird.
  • TECHNISCHER HINTERGRUND
  • Die Halbleiterindustrie hat ein rasantes Wachstum erfahren, da die Integrationsdichte mehrerer elektronischen Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ständig verbessert wird. Die Verbesserung der Integrationsdichte ergab sich größtenteils aus der iterativen Reduzierung der minimalen Feature-Größe, die es ermöglicht, mehr Komponenten in einen gegebenen Bereich zu integrieren. Da die Nachfrage nach immer kleineren elektronischen Vorrichtungen gestiegen ist, entstand der Bedarf an kleineren und kreativeren Packaging-Techniken für Halbleiter-Dies. Ein Beispiel für solche Packagingssysteme ist die Package-on-Package-Technologie (PoP-Technologie). Bei einer PoP-Vorrichtung wird ein oberes Halbleiterpackage auf ein unteres Halbleiterpackage gestapelt, um ein hohes Maß an Integration und Komponentendichte zu erreichen. Die PoP-Technologie ermöglicht allgemein die Herstellung von Halbleitervorrichtungen mit erweiterten Funktionalitäten und geringem Platzbedarf auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Offenlegung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies gemäß einigen Ausführungsformen.
    • 2 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies gemäß einigen Ausführungsformen.
    • 3 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies gemäß einigen Ausführungsformen.
    • 4 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies gemäß einigen Ausführungsformen.
    • Die 5-18 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages gemäß einigen Ausführungsformen.
    • 19 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 20 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 21 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 22-27 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages gemäß einigen Ausführungsformen.
    • 28 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 29 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 30 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 31-36 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages gemäß einigen Ausführungsformen.
    • 37 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 38-43 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eine Packages gemäß einigen Ausführungsformen.
    • 44 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 45 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 46 zeigt eine Querschnittsansicht eines Packages gemäß einigen Ausführungsformen.
    • 47 ist ein Flussdiagramm, das ein Verfahren zur Bildung eines Packages gemäß einigen Ausführungsformen veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale der Erfindung. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend spezifische Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen in der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen vor, die hierin diskutiert sind.
  • Darüber hinaus können hier der Einfachheit halber räumlich relative Begriffe wie „unten“, „unter“, „unterhalb“, „oben“, „über“, „oberhalb“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmal(en) wie in den Zeichnungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Zeichnungen dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung in Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Deskriptoren können entsprechend auszulegen sein.
  • Ausführungsformen werden in Verbindung mit Ausführungsformen in einem bestimmten Zusammenhang beschrieben, nämlich eines Packages, wie z.B. ein mehrstufiges gestapeltes Bildsensorpackage und ein Verfahren zu dessen Herstellung. Verschiedene hier vorgestellte Ausführungsformen ermöglichen die Bildung von Packages für Edge-AI (artificial intelligence) Anwendungen, wie z.B. autonome Autos, die eine hohe Verarbeitungsgeschwindigkeit anfordern können. Ausführungsformen wie hierin beschrieben integrieren den Logik-Die und/oder den Speicher (z.B. DRAM-Chip(s)) innerhalb des mehrstufig gestapelten Bildsensorpackages zur Verarbeitung der Bildinformationen, wodurch die Verarbeitungsgeschwindigkeit erhöht wird, um die Anforderungen an Funktionalität und Verarbeitungsgeschwindigkeit von KI-Anwendungen zu erfüllen.
  • 1 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies 10 gemäß einigen Ausführungsformen. Der Integrierte-Schaltung-Die 10 wird in der nachfolgenden Verarbeitung verpackt, um ein Integrierte-Schaltung-Package zu bilden. Der Integrierte-Schaltung-Die 10 kann ein Logik-Die (z.B. Zentraleinheit (CPU), Grafikverarbeitungseinheit (GPU), System-on-a-Chip (SoC), Anwendungsprozessor (AP), Mikrocontroller usw.), ein Speicher-Die (z.B. DRAM-Die, SRAM-Die usw.), ein Power-Management-Die (z.B. PMIC-Die), ein Hochfrequenz-Die (HF-Die), ein Sensor-Die, ein MEMS-Die, ein Signalverarbeitungs-Die (z.B. DSP-Die), ein Front-End-Die (z.B. Analog-Front-End-Die (AFE-Die)) usw. oder Kombinationen hiervon.
  • Der Integrierte-Schaltung-Die 10 kann in einem Wafer gebildet werden, der verschiedene Vorrichtungsbereiche aufweisen kann, die in nachfolgenden Schritten vereinzelt werden, um mehre Integrierte-Schaltung-Dies zu bilden. Der Integrierte-Schaltung-Die 10 kann gemäß verfügbaren Herstellungsprozesse verarbeitet werden, um integrierte Schaltungen zu bilden. Zum Beispiel weist der Integrierte-Schaltung-Die 10 ein Substrat 52, wie z.B. Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) auf. Das Substrat 52 kann andere Halbleitermaterialien wie Germanium, einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP oder Kombinationen hiervon enthalten. Andere Substrate, wie Mehrschicht- oder Gradientensubstrate, können auch verwendet werden. Das Substrat 52 weist eine aktive Oberfläche (z.B. die nach oben gerichtete Oberfläche in 1), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z.B. die nach unten gerichtete Oberfläche in 1) auf, die manchmal als Rückseite bezeichnet wird.
  • Vorrichtungen (dargestellt durch einen Transistor) 54 können auf der Vorderseite des Substrats 52 gebildet sein. Die Vorrichtungen 54 können aktive Vorrichtungen (z.B. Transistoren, Dioden usw.), Kondensatoren, Widerstände, Induktivitäten usw. oder Kombinationen hiervon sein. Ein Zwischenschichtdielektrikum (ILD) 56 liegt auf der Vorderseite des Substrats 52. Das ILD 56 umgibt die Vorrichtungen 54 und kann diese bedecken. Das ILD 56 kann eine oder mehrere dielektrische Schichten aus Materialien wie Phosphorsilikatglas (PSG), Borosilikatglas (BSG), Bor-dotiertem Phosphorsilikatglas (BPSG), undotiertem Silikatglas (USG) oder dergleichen enthalten und kann durch Schleuderbeschichtung, Laminierung, Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD) oder dergleichen gebildet werden.
  • Leitende Stopfen 58 erstrecken sich durch das ILD 56, um die Vorrichtungen 54 elektrisch und physikalisch zu koppeln. Wenn die Vorrichtungen 54 beispielsweise Transistoren sind, können die leitenden Stopfen 58 die Gates und Source/Drain-Bereiche der Transistoren koppeln. Die leitenden Stopfen 58 können aus Wolfram, Kobalt, Nickel, Kupfer, Silber, Gold, Aluminium oder dergleichenn Materialien oder Kombinationen hiervon gebildet sein. Eine Zwischenverbindungsstruktur 60 liegt über dem ILD 56 und den leitenden Stopfen 58. Die Zwischenverbindungsstruktur 60 verbindet die Vorrichtungen 54, um eine integrierte Schaltung zu bilden. Die Zwischenverbindungsstruktur 60 kann z.B. durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 56 gebildet werden. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren Low-k-Dielektrikumschichten gebildet werden. In einigen Ausführungsformen kann die Zwischenverbindungsstruktur 60 aus abwechselnden Schichten dielektrischer (z.B. Low-k-Dielektrikum) und leitender (z.B. Kupfer) Materialien mit Durchkontaktierungen gebildet werden, die die Schichten des leitenden Materials miteinander verbinden, und kann durch jeden geeigneten Prozess (wie Abscheidung, Damaszener, Doppeldamaszener oder dergleichen) gebildet werden. Die Metallisierungsstrukturen der Zwischenverbindungsstruktur 60 sind durch die leitenden Stopfen 58 mit den Vorrichtungen 54 elektrisch verbunden.
  • Der Integrierte-Schaltung-Die 10 weist ferner Pads 62 auf, wie z.B. Aluminium-Pads, an die externe Verbindungen gebildet werden. Die Pads 62 liegen auf der aktiven Seite des Integrierte-Schaltung-Dies 10, wie z.B. in und/oder auf der Zwischenverbindungsstruktur 60. Eine Isolierschicht 64 liegt auf dem Integrierte-Schaltung-Die 10, so dass die Pads 62 in die Isolierschicht 64 eingebettet sind. Die Isolierschicht 64 kann auch als Passivierungsschicht bezeichnet werden. In einigen Ausführungsformen kann die Isolierschicht 64 eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen oder Kombinationen hiervon enthalten und kann durch ALD, CVD oder dergleichen gebildet werden. In einigen Ausführungsformen können die Pads 62 und die Isolierschicht 64 gebildet werden, indem ein leitendes Material über der Zwischenverbindungsstruktur 60 gebildet und strukturiert wird, um die Pads 62 zu bilden, ein isolierendes Material der Isolierschicht 64 über der Zwischenverbindungsstruktur 60 und den Pads 62 gebildet wird, und das isolierende Material planarisiert wird, um die Pads 62 freizulegen.
  • In anderen Ausführungsformen können die Pads 62 und die Isolierschicht 64 gebildet werden, indem ein isolierendes Material der Isolierschicht 64 über der Zwischenverbindungsstruktur 60 gebildet wird, das isolierende Material strukturiert wird, um Öffnungen für die Pads 62 zu bilden, ein leitendes Material der Pads 62 in den Öffnungen abgeschieden wird und das leitende Material planarisiert wird, um Abschnitte des leitenden Materials zu entfernen, die die Öffnungen überfüllen. Abschnitte des leitenden Materials, die in den Öffnungen verbleiben, bilden die Pads 62. In einigen Ausführungsformen kann der Planarisierungsprozess ein chemisch-mechanisches Polieren (CMP), Schleifen, Ätzen, eine Kombination davon oder dergleichen umfassen. In einigen Ausführungsformen sind eine Oberseite der Isolierschicht 64 und die Oberseiten der Pads 62 im Wesentlichen eben oder im Wesentlichen koplanar innerhalb der Abweichungen des Planarisierungsprozesses.
  • In einigen Ausführungsformen wird ein Chipsonde -Test (chip probe, CP, test) auf dem Integrierte-Schaltung-Die 10 durchgeführt. Der CP-Test kann auf dem Integrierte-Schaltung-Die 10 durchgeführt werden, um festzustellen, ob der Integrierte-Schaltung-Die 10 ein bekannter guter Die (known good die, KGD) ist. Somit werden nur diejenigen Integrierte-Schaltung-Dies 10, die KGDs sind, einer Weiterverarbeitung unterzogen und verpackt und diejenigen Dies, die den CP-Test nicht bestehen, werden nicht verpackt.
  • In einigen Ausführungsformen ist der Integrierte-Schaltung-Die 10 eine gestapelte Vorrichtung, die mehrere Substrate 52 aufweist. Zum Beispiel kann der Integrierte-Schaltung-Die 10 eine Speichervorrichtung wie ein Hybrid-Speicherwürfel-Modul (hybrid memory cube, HMC, modul), ein High-Bandwidth-Speicher-Modul (HBM-Modul) oder dergleichen sein, der mehrere Speicher-Die aufweist. In solchen Ausführungsformen weist der Integrierte-Schaltung-Die 10 mehrere Substrate 52 auf, die durch Substrat-Durchkontaktierungen (through substrate vias, TSVs) miteinander verbunden sind (nicht abgebildet). Jedes der Substrate 52 kann (oder auch nicht) eine Zwischenverbindungsstruktur 60 aufweisen.
  • 2 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies 20 gemäß einigen Ausführungsformen. Der Integrierte-Schaltung-Die 20 wird in der nachfolgenden Verarbeitung verpackt, um ein Integrierte-Schaltung-Package zu bilden. In einigen Ausführungsformen ähnelt der Integrierte-Schaltung-Die 20 dem Integrierte-Schaltung-Die 10 (siehe 1), wobei ähnliche Merkmale mit entsprechenden Bezugszeichen versehen sind und die zugehörigen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann der Integrierte-Schaltung-Die 20 durch die vorstehend mit Bezug auf 1 beschriebenen Prozessschritte hergestellt werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In der abgebildeten Ausführungsform weist der Integrierte-Schaltung-Die 20 TSVs 66 auf, die sich durch das Substrat 52 erstrecken. In einigen Ausführungsformen können die TSVs 66 ein geeignetes leitendes Material enthalten, wie z.B. Kupfer oder dergleichen.
  • 3 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies 30 gemäß einigen Ausführungsformen. Der Integrierte-Schaltung-Die 30 wird in der nachfolgenden Verarbeitung verpackt, um ein Integrierte-Schaltung-Package zu bilden. In einigen Ausführungsformen ähnelt der Integrierte-Schaltung-Die 30 dem Integrierte-Schaltung-Die 10 (siehe 1), wobei ähnliche Merkmale mit entsprechenden Bezugszeichen versehen sind und zugehörige Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann der Integrierte-Schaltung-Die 30 durch die vorstehend mit Bezug auf 1 beschriebenen Prozessschritte hergestellt werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In der abgebildeten Ausführungsform liegt die Isolierschicht 64 auf dem Integrierte-Schaltung-Die 30, wie z.B. auf Abschnitten der Zwischenverbindungsstruktur 60 und den Pads 62. Öffnungen erstrecken sich durch die Isolierschicht 64 bis zu den Pads 62. Under-Bump-Metallisierungen, UBMs, 68 erstrecken sich durch die Öffnungen in der Isolierschicht 64 und sind physisch und elektrisch mit den jeweiligen Pads 62 gekoppelt. Die UBMs 68 können aus einem oder mehreren geeigneten leitenden Materialien gebildet sein.
  • Nach der Bildung der UBMs 68 werden leitende Verbinder 70 auf den UBMs 68 gebildet. Die leitenden Verbinder 70 können Ball-Grid-Array-Verbinder (BGA), Lotkugeln, Metallsäulen, C4-Bumps, Mikro-Bumps, ENEPIG-Bumps oder dergleichen sein. Die leitenden Verbinder 70 können ein leitendes Material wie Lötmittel, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder eine Kombination hiervon enthalten. In einigen Ausführungsformen werden die leitenden Verbinder 70 durch anfängliche Bildung einer Lotschicht durch Verdampfen, Galvanisieren, Bedrucken, Lotübertragung, Kulgelplatzierung oder dergleichen gebildet. Sobald eine Lotschicht auf der Struktur gebildet ist, kann ein Wiederaufschmelzprozess durchgeführt werden, um das Material in die gewünschten Bump-Formen zu bringen. In einer anderen Ausführungsform weisen die leitenden Verbinder 70 Metallsäulen (z.B. eine Kupfersäule) auf, die durch Sputtern, Bedrucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen gebildet werden. Die Metallsäulen können lötmittelfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. Bei einigen Ausführungsformen wird eine Metalldeckschicht auf der Oberseite der Metallsäulen gebildet. Die Metalldeckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder eine Kombination hiervon enthalten und kann durch einen Plattierungsprozess gebildet werden.
  • 4 zeigt eine Querschnittsansicht eines Integrierte-Schaltung-Dies 40 gemäß einigen Ausführungsformen. Der Integrierte-Schaltung-Die 40 wird in der nachfolgenden Verarbeitung verpackt, um ein Integrierte-Schaltung-Package zu bilden. In einigen Ausführungsformen ähnelt der Integrierte-Schaltung-Die 40 dem Integrierte-Schaltung-Die 30 (siehe 3), wobei ähnliche Merkmale mit entsprechenden Bezugszeichen versehen sind und zugehörige Beschreibungen der ähnlichen Merkmale an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann der Integrierte-Schaltung-Die 40 durch die vorstehend mit Bezug auf 1 und 3 beschriebenen Prozessschritte hergestellt werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In der abgebildeten Ausführungsform weist der Integrierte-Schaltung-Die 40 TSVs 66 auf, die sich durch das Substrat 52 erstrecken. In einigen Ausführungsformen können die TSVs 66 ein geeignetes leitendes Material enthalten, wie z.B. Kupfer oder dergleichen.
  • 5-18 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages 1000 gemäß einigen Ausführungsformen. 5 zeigt Querschnittsansichten eines Die-Bereichs 100A eines Wafers 100 gemäß einigen Ausführungsformen. Der Wafer 100 kann auch als Logikwafer bezeichnet werden. In einigen Ausführungsformen weist der Wafer 100 mehrere Die-Bereiche (wie z.B. den Die-Bereich 100A). In einigen Ausführungsformen weist der Wafer 100 ein Substrat 102 auf. Das Substrat 102 kann unter Verwendung ähnlicher Materialien und Verfahren wie das Substrat 52 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Das Substrat 102 weist eine aktive Oberfläche (z.B. die nach oben gerichtete Oberfläche in 5), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z.B. die nach unten gerichtete Oberfläche in 5) auf, die manchmal als Rückseite bezeichnet wird. In einigen Ausführungsformen werden die TSVs 104 in dem Substrat 102 gebildet. In einigen Ausführungsformen können die TSVs 104 ein geeignetes leitendes Material enthalten, wie z.B. Kupfer oder dergleichen. Die TSVs 104 erstrecken sich von der Vorderseite des Substrats 102 in Richtung der Rückseite des Substrats 102.
  • Vorrichtungen (dargestellt durch einen Transistor) 106 können auf der Vorderseite des Substrats 102 gebildet werden. Bei den Vorrichtungen 106 kann es sich um aktive Vorrichtungen (z.B. Transistoren, Dioden usw.), Kondensatoren, Widerstände, Induktivitäten usw. oder Kombinationen davon handeln. Ein ILD 108 liegt auf der Vorderseite des Substrats 102. Das ILD 108 umgibt die Vorrichtungen 106 und kann diese bedecken. Das ILD 108 kann unter Verwendung ähnlicher Materialien und Verfahren wie das ILD 56 wie vorstehend mit Bezug auf 1 beschrieben hergestellt werden; die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Leitende Stopfen 110 erstrecken sich durch das ILD 108, um die Vorrichtungen 106 elektrisch und physikalisch zu koppeln. Wenn die Vorrichtungen 106 beispielsweise Transistoren sind, können die leitenden Stopfen 110 die Gates und Source/Drain-Bereiche der Transistoren koppeln. Die leitenden Stopfen 110 können unter Verwendung ähnlicher Materialien und Verfahren wie die leitenden Stopfen 58 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Eine Verbindungsstruktur 112 liegt über dem ILD 108 und den leitenden Stopfen 110. Die Zwischenverbindungsstruktur 112 verbindet die Vorrichtungen 106, um eine integrierte Schaltung zu bilden. Die Zwischenverbindungsstruktur 112 kann z.B. durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 108 gebildet werden. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren Low-k-Dielektrikumschichten gebildet sind. Die Zwischenverbindungsstruktur 112 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Zwischenverbindungsstruktur 60 wie vorstehend mit Bezug auf 1 beschrieb gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In einigen Ausführungsformen weist der Wafer 100 ferner eine Isolierschicht 116 und Pads 114 auf, die in die Isolierschicht 116 eingebettet sind. Die Pads 114 können unter Verwendung ähnlicher Materialien und Verfahren wie die Pads 62 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Isolierschicht 116 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Isolierschicht 64 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen sind eine obere Oberfläche der Isolierschicht 116 und obere Oberflächen der Pads 114 im Wesentlichen eben oder im Wesentlichen koplanar innerhalb der Abweichungen des Planarisierungsprozesses.
  • 6 zeigt eine Querschnittsansicht eines Die-Bereichs 200A eines Wafers 200 gemäß einigen Ausführungsformen. Der Wafer 200 kann auch als Bildsensorwafer bezeichnet werden. In einigen Ausführungsformen weist der Wafer 200 mehrere Die-Bereiche (wie z.B. den Die-Bereich 200A). In einigen Ausführungsformen weist der Wafer 200 ein Substrat 202 auf. Das Substrat 202 kann unter Verwendung ähnlicher Materialien und Verfahren wie das Substrat 52 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Das Substrat 202 weist eine aktive Oberfläche (z.B. die nach oben gerichtete Oberfläche in 6), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z.B. die nach unten gerichtete Oberfläche in 6) auf, die manchmal als Rückseite bezeichnet wird.
  • Mehrere lichtempfindliche Pixel 218 sind auf der Vorderseite (einer oberen Oberfläche) des Substrats 202 gebildet. Die lichtempfindlichen Pixel 218 weisen jeweils lichtempfindliche Vorrichtungen (nicht abgebildet) auf, die z.B. durch Implantieren geeigneter Verunreinigung-Ionen in das Substrat 202 gebildet werden können. Die lichtempfindlichen Vorrichtungen sind eingerichtet, Lichtsignale (z.B. Photonen) in elektrische Signale umzuwandeln, und können PN-Übergang-Photodioden, PNP-Phototransistoren, NPN-Phototransistoren oder dergleichen sein. Zum Beispiel können die lichtempfindlichen Vorrichtungen einen n-Typ-Implantationsbereich aufweisen, der innerhalb einer p-Typ-Halbleiterschicht gebildet ist (z.B. mindestens einem Abschnitt des Substrats 202). In solchen Ausführungsformen kann das p-Typ-Substrat das elektrische Übersprechen (crosstalk) zwischen benachbarten photoaktiven Bereichen der lichtempfindlichen Pixel 218 isolieren und reduzieren. In einer Ausführungsform erstrecken sich die lichtempfindlichen Pixel 218 von der Vorderseite des Substrats 202 in Richtung der Rückseite des Substrats 202 und bilden eine lichtempfindliche Pixelanordnung. In einigen Ausführungsformen bilden die lichtempfindlichen Pixel 218 von oben betrachtet ein zweidimensionales rechteckiges Array. In einigen Ausführungsformen kann jedes lichtempfindliche Pixel 218 außerdem einen Transfer-Gate-Transistor (nicht abgebildet) und einen schwebenden Diffusionskondensator (nicht abgebildet) enthalten. In jedem lichtempfindlichen Pixel 218 ist ein erstes Source/Drain-Gebiet, in dem der jeweilige Transfer-Gate-Transistor elektrisch mit einer zugehörigen lichtempfindlichen Vorrichtung gekoppelt ist, und ein zweites Source/Drain-Gebiet, in dem der jeweilige Transfer-Gate-Transistor elektrisch mit einem zugehörigen schwebenden Diffusionskondensator gekoppelt ist.
  • In einigen Ausführungsformen werden Isolationsbereiche 220 in dem Substrat 202 zwischen benachbarten lichtempfindlichen Pixeln 218 gebildet, um ein elektrisches Übersprechen (crosstalk) zwischen den lichtempfindlichen Pixeln 218 zu verhindern. In einigen Ausführungsformen können die Isolationsbereiche 220 flache Grabenisolationsstrukturen (STI) aufweisen. In einigen Ausführungsformen können die STI-Strukturen gebildet werden, indem die vordere Oberfläche des Substrats 202 strukturiert wird, um Gräben in dem Substrat 202 zu bilden, und die Gräben mit geeigneten dielektrischen Materialien gefüllt werden, um die STI-Strukturen zu bilden. In einigen Ausführungsformen wird das Substrat 202 durch geeignete Photolithografie- und Ätzprozesse strukturiert. In anderen Ausführungsformen können die Isolationsbereiche 220 verschiedene Dotierungsbereiche aufweisen, die durch geeignete Implantationsprozesse gebildet werden.
  • Vorrichtungen (dargestellt durch einen Transistor) 206 können auf der Vorderseite des Substrats 202 gebildet werden. Die Vorrichtungen 206 können aktive Vorrichtungen (z.B. Transistoren, Dioden usw.), Kondensatoren, Widerstände, Induktivitäten usw. oder Kombinationen hiervon sein. Ein ILD 208 liegt auf der Vorderseite des Substrats 202. Das ILD 208 umgibt die Vorrichtungen 206 und kann diese bedecken. Das ILD 208 kann unter Verwendung ähnlicher Materialien und Verfahren wie das ILD 56 wie vorstehend mit Bezug auf 1 beschrieben hergestellt werden; die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Leitende Stopfen 210 erstrecken sich durch das ILD 208, um die Vorrichtungen 206 elektrisch und physikalisch zu koppeln. Wenn die Vorrichtungen 206 beispielsweise um Transistoren sind, können die leitenden Stopfen 210 die Gates und Source/Drain-Bereiche der Transistoren koppeln. Die leitenden Stopfen 210 können unter Verwendung ähnlicher Materialien und Verfahren wie die leitenden Stopfen 58 wie vorstehend mit Bezug auf 1 beschrieben hergestellt werden; die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Eine Zwischenverbindungsstruktur 212 liegt über dem ILD 208 und den leitenden Stopfen 210. Die Zwischenverbindungsstruktur 212 verbindet die Vorrichtungen 206, um eine integrierte Schaltung zu bilden. Die Zwischenverbindungsstruktur 212 kann z.B. durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 208 gebildet werden. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren Low-k-Dielektrikumschichten ausgebildet sind. Die Zwischenverbindungsstruktur 212 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Zwischenverbindungsstruktur 60 wie vorstehend mit Bezug auf 1 beschrieb hergestellt werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In einigen Ausführungsformen weist der Wafer 200 ferner eine Isolierschicht 216 und Pads 214 auf, die in die Isolierschicht 216 eingebettet sind. Die Pads 214 können unter Verwendung ähnlicher Materialien und Verfahren wie die Pads 62 wie vorstehend mit Bezug auf 1 beschrieben hergestellt werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Isolierschicht 216 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Isolierschicht 64 wie vorstehend mit Bezug auf 1 beschrieben hergestellt werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen sind eine obere Oberfläche der Isolierschicht 216 und obere Oberflächen der Pads 214 im Wesentlichen eben oder im Wesentlichen koplanar innerhalb von Abweichungen des Planarisierungsprozesses.
  • 7 zeigt das Bonden des Wafers 100 auf den Wafer 200. In einigen Ausführungsformen wird der Wafer 100 durch einen Hybridbondverfahren an den Wafer 200 gebondet. Das Hybridbondverfahren umfasst direktes Bonden der Pads 114 des Wafers 100 an die zugehörigen Pads 214 des Wafers 200 und direktes Bonden der Isolierschicht 116 des Wafers 100 an die Isolierschicht 216 des Wafers 200. In einigen Ausführungsformen wird der Wafer 100 so an den Wafer 200 gebondet, dass Die-Bereiche (wie der Die-Bereich 100A) des Wafers 100 an die jeweiligen Die-Bereiche (wie den Die-Bereich 200A) des Wafers 200 gebondet werden.
  • 8 zeigt einen Abdünnungsprozess, der auf der Rückseite des Substrats 102 des Wafers 100 durchgeführt wird. In einigen Ausführungsformen umfasst der Abdünnungsprozess CMP, Schleifen, Ätzen, eine Kombination hiervon oder dergleichen. Der Abdünnungsprozess entfernt einen Abschnitt des Substrats 102 und legt die TSVs 104 frei, die in dem Substrat 102 gebildet sind. In einigen Ausführungsformen sind die Rückseite des Substrats 102 und die freigelegten Oberflächen der TSVs 104 im Wesentlichen eben oder im Wesentlichen koplanar innerhalb von Abweichungen des Abdünnungsprozesses.
  • 9-14 zeigen das Bilden einer Wafer-Level-Package-Struktur 3000 auf der Rückseite des Wafers 100. Die Wafer-Level-Package-Struktur 3000 kann auch als integrierte Wafer-Level-Fan-Out-Struktur (InFO-Struktur) bezeichnet werden. Die Wafer-Level-Packaged-Struktur 3000 umfasst mehrere Die-Bereiche, wie z.B. den Die-Bereich 3000A. Der Die-Bereich 3000A der Wafer-Level-Packaged-Struktur 3000 entspricht dem Die-Bereich 100A des Wafers 100 und dem Die-Bereich 200A des Wafers 200.
  • 9 zeigt das Bilden einer Isolierschicht 304 und von Pads 306 auf der Rückseite des Wafers 100. Die Pads 306 können unter Verwendung ähnlicher Materialien und Verfahren wie Pads 62 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden; die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Isolierschicht 304 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Isolierschicht 64 wie vorstehend mit Bezug auf 1 beschrieben gebildet werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen sind eine obere Oberfläche der Isolierschicht 304 und obere Oberflächen der Pads 306 im Wesentlichen eben oder im Wesentlichen koplanar innerhalb der Abweichungen des Planarisierungsprozesses. In einigen Ausführungsformen bilden die Isolierschicht 304 und die Pads 306 eine Umverteilungsstruktur 302. In der abgebildeten Ausführungsform weist die Umverteilungsstruktur 302 eine einzige leitende Schicht und eine einzige isolierende Schicht auf. In anderen Ausführungsformen kann die Umverteilungsstruktur 302 mehrere leitende Schichten und mehrere isolierende Schichten aufweisen.
  • 10 zeigt das Bilden von Durchkontaktierungen 308 über den Pads 306 der Umverteilungsstruktur 302. Als ein Beispiel für die Bildung der Durchkontaktierungen 308 wird eine Keimschicht (nicht dargestellt) über der Isolierschicht 304 und den Pads 306 gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mehrerer Unterschichten aus unterschiedlichen Materialien sein kann. In einer bestimmten Ausführungsform weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann z.B. mittels PVD oder dergleichen gebildet werden. Auf der Keimschicht wird ein Photoresist gebildet und strukturiert. Das Photoresist kann durch Schleuderbeschichtung oder dergleichen gebildet und zur Strukturierung mit Licht belichtet werden. Die Struktur des Photoresists entspricht leitenden Durchkontaktierungen. Das Strukturieren bildet Öffnungen durch das Photoresist, um die Keimschicht zu belichten. In den Öffnungen des Photoresists und auf den belichteten Abschnitten der Keimschicht wird ein leitendes Material gebildet. Das leitende Material kann durch Plattieren gebildet werden, wie z.B. Galvanisieren oder stromloses Plattieren oder dergleichen. Das leitende Material kann ein Metall enthalten, wie z.B. Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Photoresist und Abschnitte der Keimschicht, auf denen das leitende Material nicht gebildet wird, werden entfernt. Das Photoresist kann durch ein akzeptables Veraschungs- oder Abziehverfahren (stripping) entfernt werden, z.B. durch Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald das Photoresist entfernt ist, werden freigelegte Abschnitte der Keimschicht entfernt, z.B. durch einen akzeptablen Ätzprozess, z.B. durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Keimschicht und des leitenden Materials bilden die Durchkontaktierungen 308.
  • In 11 werden mehrere Integrierte-Schaltung-Dies 10 (z.B. ein erster Integrierte-Schaltung-Die 10A und ein zweiter Integrierte-Schaltung-Die 10B) an die Rückseite des Wafers 100 gebondet. Ein gewünschter Typ und eine gewünschte Anzahl von Integrierte-Schaltung-Dies 10 werden in jedem der Die-Level-Bereiche gebondet. In der abgebildeten Ausführungsform sind der erste Integrierte-Schaltung-Die 10A und der zweite Integrierte-Schaltung-Die 10B nebeneinander gebondet. Der erste Integrierte-Schaltung-Die 10A kann eine Logikvorrichtung sein, z.B. eine Zentraleinheit (CPU), eine Grafikverarbeitungseinheit (GPU), ein System-on-a-Die (SoC), ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der erste Integrierte-Schaltung-Die 10A integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der zweite Integrierte-Schaltung-Die 10B kann eine Speichervorrichtung sein, z.B. ein DRAM-Die (Dynamic Random Access Memory), ein SRAM-Die (Static Random Access Memory), ein HMC-Modul, ein HBM-Modul oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 10A und 10B gleiche Art von Dies sein, wie z.B. SoC-Dies. Der erste Integrierte-Schaltung-Die 10A und der zweite Integrierte-Schaltung-Die 10B können in Prozessen desselben Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Zum Beispiel kann der erste Integrierte-Schaltung-Die 10A von einem fortschrittlicheren Prozessknoten als der zweite Integrierte-Schaltung-Die 10B sein. Die Integrierte-Schaltung-Dies 10A und 10B können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder die gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • In einigen Ausführungsformen werden die Integrierte-Schaltung-Dies 10A und 10B durch ein Hybridbondverfahren an die Isolierschicht 304 und die Pads 306 der Umverteilungsstruktur 302 gebondet. Das Hybridbondverfahren umfasst direktes Bonden der Pads 62 der Integrierte-Schaltung-Dies 10A und 10B an die zugehörigen Pads 306 der Umverteilungsstruktur 302 und direktes Bonden der Isolierschichten 64 der Integrierte-Schaltung-Dies 10A und 10B an die Isolierschicht 304 der Umverteilungsstruktur 302.
  • In 12 wird ein Verkapselungsmaterial 310 auf den, und um die, Integrierte-Schaltung-Dies 10A und 10B sowie auf den, und um die, Durchkontaktierungen 308 gebildet. Das Verkapselungsmaterial 310 kann eine Formmasse, Epoxidharz oder dergleichen sein. Das Verkapselungsmaterial 310 kann durch Formpressen, Spritzpressen oder dergleichen aufgetragen und über die gebondeten Wafer 100 und 200 gebildet werden, so dass die Integrierte-Schaltung-Dies 10A und 10B und die Durchkontaktierungen 308 vergraben oder bedeckt sind. Das Verkapselungsmaterial 310 kann in flüssiger oder halbflüssiger Form aufgetragen und anschließend ausgehärtet werden.
  • In 13 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 310 durchgeführt, um die Durchkontaktierungen 308 freizulegen. Der Planarisierungsprozess kann auch Abschnitte der Durchkontaktierungen 308 entfernen. In der abgebildeten Ausführungsform werden die Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B nach der Durchführung des Planarisierungsprozesses von dem Verkapselungsmaterial 310 bedeckt. In anderen Ausführungsformen werden die Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B nach der Durchführung des Planarisierungsprozesses freigelegt. Eine obere Oberfläche des Verkapselungsmaterials 310 und obere Oberflächen der Durchkontaktierungen 308 sind im Wesentlichen koplanar innerhalb von Abweichungen des Planarisierungsprozesses. Der Planarisierungsprozess kann CMP, Schleifen, Ätzen, eine Kombination hiervon oder dergleichen umfassen. In einigen Ausführungsformen kann die Planarisierung weggelassen werden, z.B. wenn die Durchkontaktierungen 308 bereits freigelegt sind.
  • In 14 wird eine Umverteilungsstruktur 312 über dem Verkapselungsmaterial 310, den Integrierte-Schaltung-Dies 10A und 10B und den Durchkontaktierungen 308 gebildet. Die Umverteilungsstruktur 312 weist die isolierenden Schichten 314, 318, 322 und 326 und die Metallisierungsstrukturen 316, 320 und 324 auf. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die Umverteilungsstruktur 312 wird als Beispiel mit drei Schichten von Metallisierungsstrukturen gezeigt. In der Umverteilungsstruktur 312 können mehr oder weniger isolierende Schichten und Metallisierungsstrukturen gebildet werden. Wenn weniger isolierende Schichten und Metallisierungsstrukturen zu bilden sind, können die nachstehend erläuterten Schritte und Verfahren ausgelassen werden. Wenn mehr isolierende Schichten und Metallisierungsstrukturen zu bilden sind, können die nachstehend erläuterten Schritte und Prozesse wiederholt werden.
  • In einigen Ausführungsformen wird die Isolierschicht 314 auf dem Verkapselungsmaterial 120, den Integrierte-Schaltung-Dies 10A und 10B und den Durchkontaktierungen 308 abgeschieden. In einigen Ausführungsformen enthält die Isolierschicht 314 ein lichtempfindliches Material, wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen, das unter Verwendung einer Lithographie-Maske strukturiert werden kann. Die Isolierschicht 314 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination hiervon gebildet werden. In anderen Ausführungsformen kann die Isolierschicht 314 nicht lichtempfindliche Materialien wie Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten und durch ALD, CVD oder dergleichen oder eine Kombination hiervon gebildet werden. Die Isolierschicht 314 wird dann strukturiert. Das Strukturieren bildet Öffnungen in der Isolierschicht 314, die Abschnitte der Durchkontaktierungen 308 freilegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, z.B. durch Belichten und Entwickeln der Isolierschicht 314, wenn die Isolierschicht 314 ein lichtempfindliches Material ist, oder durch Ätzen z.B. unter Verwendung einer anisotropen Ätzung, wenn die Isolierschicht 314 ein lichtunempfindliches Material ist.
  • Anschließend wird die Metallisierungsstruktur 316 gebildet. Die Metallisierungsstruktur 316 enthält leitende Elemente, die sich entlang der Hauptoberfläche der Isolierschicht 314 erstrecken und sich durch die Isolierschicht 314 erstrecken, um physisch und elektrisch mit den Durchkontaktierungen 308 zu koppeln. Als ein Beispiel für das Bilden der Metallisierungsstruktur 316 wird eine Keimschicht über der Isolierschicht 314 und in den Öffnungen gebildet, die sich durch die Isolierschicht 314 erstrecken. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mehrerer Unterschichten aus unterschiedlichen Materialien sein kann. In einigen Ausführungsformen weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann z.B. durch PVD oder dergleichen gebildet werden. Dann wird ein Photoresist auf der Keimschicht gebildet und strukturiert. Das Photoresist kann durch Schleuderbeschichtung oder dergleichen gebildet und zur Strukturierung mit Licht bestrahlt (belichtet) werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 316. Die Strukturierung bildet Öffnungen durch das Photoresist, um die Keimschicht zu belichten. In den Öffnungen des Photoresists und auf den belichteten Abschnitten der Keimschicht wird dann ein leitendes Material gebildet. Das leitende Material kann durch Plattieren gebildet werden, wie z.B. Galvanisieren, stromloses Plattieren oder dergleichen. Das leitende Material kann ein Metall enthalten, wie z.B. Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Die Kombination des leitenden Materials und der darunter liegenden Abschnitte der Keimschicht bilden die Metallisierungsstruktur 316. Das Photoresist und Abschnitte der Keimschicht, auf denen das leitende Material nicht gebildet wird, werden entfernt. Das Photoresist kann durch einen akzeptablen Veraschungs- oder Abziehprozess entfernt werden, z.B. durch Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald das Photoresist entfernt ist, werden freigelegte Abschnitte der Keimschicht entfernt, z.B. durch einen akzeptablen Ätzprozess, z.B. durch Nass- oder Trockenätzen.
  • Nach der Bildung des Metallisierungsstruktur 316 wird die Isolierschicht 318 auf die Metallisierungsstruktur 316 und die Isolierschicht 314 aufgebracht. Die Isolierschicht 318 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Isolierschicht 314 gebildet werden.
  • Anschließend wird die Metallisierungsstruktur 320 gebildet. Die Metallisierungsstruktur 320 weist Abschnitte auf und entlang der Hauptoberfläche der Isolierschicht 318 auf. Die Metallisierungsstruktur 320 weist ferner Abschnitte auf, die sich durch die Isolierschicht 318 erstrecken, um physisch und elektrisch mit der Metallisierungsstruktur 316 zu koppeln. Die Metallisierungsstruktur 320 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Metallisierungsstruktur 316 gebildet werden. In einigen Ausführungsformen weist die Metallisierungsstruktur 320 eine andere Größe auf als die Metallisierungsstruktur 316. Beispielsweise können die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 320 breiter oder dicker als die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 316 sein. Ferner kann die Metallisierungsstruktur 320 mit einem größeren Zwischenabstand (pitch) als die Metallisierungsstruktur 316 gebildet sein.
  • Nach der Bildung der Metallisierungsstruktur 320 wird die Isolierschicht 322 auf die Metallisierungsstruktur 320 und die Isolierschicht 318 aufgebracht. Die Isolierschicht 322 kann mit ähnlichen Materialien und Verfahren wie die Isolierschicht 314 gebildet werden.
  • Anschließend wird die Metallisierungsstruktur 324 gebildet. Die Metallisierungsstruktur 324 weist Abschnitte auf und entlang der Hauptoberfläche der Isolierschicht 322 auf. Die Metallisierungsstruktur 324 weist ferner Abschnitte auf, die sich durch die Isolierschicht 322 erstrecken, um physisch und elektrisch mit der Metallisierungsstruktur 320 zu koppeln. Die Metallisierungsstruktur 324 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Metallisierungsstruktur 316 gebildet werden. Die Metallisierungsstruktur 324 ist die oberste Metallisierungsstruktur der Umverteilungsstruktur 312. Demnach sind alle Zwischenmetallisierungsstrukturen der Umverteilungsstruktur 312 (z.B. die Metallisierungsstrukturen 316 und 320) zwischen der Metallisierungsstruktur 324 und dem Verkapselungsmaterial 310 angeordnet. In einigen Ausführungsformen weist die Metallisierungsstruktur 324 eine andere Größe auf als die Metallisierungsstrukturen 316 und 320. Beispielsweise können die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 324 breiter oder dicker als die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstrukturen 316 und 320 sein. Ferner kann die Metallisierungsstruktur 324 mit einem größeren Zwischenabstand (pitch) als die Metallisierungsstrukturen 316 und 320 gebildet werden.
  • Nach der Bildung der Metallisierungsstruktur 324 wird die Isolierschicht 326 auf die Metallisierungsstruktur 324 und die Isolierschicht 322 aufgebracht. Die Isolierschicht 326 kann mit ähnlichen Materialien und Verfahren wie die Isolierschicht 314 gebildet werden. Die Isolierschicht 326 ist die oberste Isolierschicht der Umverteilungsstruktur 312. Demnach sind alle Metallisierungsstrukturen der Umverteilungsstruktur 312 (z.B. die Metallisierungsstrukturen 316, 320 und 324) zwischen der Isolierschicht 326 und dem Verkapselungsmaterial 310 angeordnet. Ferner sind alle isolierenden Zwischenschichten der Umverteilungsstruktur 312 (z.B. die Isolierschichten 314, 318, 322) zwischen der Isolierschicht 326 und dem Verkapselungsmaterial 310 angeordnet.
  • Ferner in 14 werden nach der Bildung der Umverteilungsstruktur 312 die UBMs 328 für externe Verbindung an die Umverteilungsstruktur 312 gebildet. Die UBMs 328 weisen Bump-Abschnitte auf der Hauptoberfläche der Isolierschicht 326 auf, die sich entlang der Hauptoberfläche der Isolierschicht 326 erstrecken, und weisen Durchgangsabschnitte auf, die sich durch die Isolierschicht 326 erstrecken, um physisch und elektrisch mit der Metallisierungsstruktur 324 zu koppeln. Folglich sind die UBMs 328 durch die Umverteilungsstruktur 312 mit den Durchkontaktierungen 308 und den Integrierte-Schaltung-Dies 10A und 10B elektrisch gekoppelt. Die UBMs 328 können aus dem gleichen Material gebildet werden wie die Metallisierungsstruktur 324. In einigen Ausführungsformen weisen die UBMs 328 eine andere Größe auf als die Metallisierungsstrukturen 316, 320 und 324.
  • Nach der Bildung der UBMs 328 werden leitende Verbinder 330 auf den UBMs 328 gebildet. Die leitenden Verbinder 330 können Ball-Grid-Array (BGA)-Verbinder, Lotkugeln, Metallsäulen, C4-Bumps, Mikro-Bumps, ENEPIG-Bumps oder dergleichen sein. Die leitenden Verbinder 330 können unter Verwendung ähnlicher Materialien und Verfahren wie die leitenden Verbinder 70 wie vorstehend mit Bezug auf 3 beschrieben gebildet werden, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 15 wird die gestapelte Wafer-Level-Struktur der 14 gewendet und durch ein Klebematerial 334 auf einem Trägersubstrat 332 befestigt. Das Trägersubstrat 332 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Anschließend wird ein Abdünnungsprozess auf der Rückseite des Substrats 202 des Wafers 200 durchgeführt. In einigen Ausführungsformen umfasst der Abdünnungsprozess CMP, Schleifen, Ätzen, eine Kombination davon oder dergleichen. Durch den Abdünnungsprozess wird ein Abschnitt des Substrats 202 entfernt und der Abstand zwischen der Rückseitenfläche des Substrats 202 und den lichtempfindlichen Pixeln 218 wird verringert.
  • In 16 sind Farbfilter 336 über der Rückseitenfläche des Substrats 202 des Wafers 200 ausgebildet. In einigen Ausführungsformen fluchten die Farbfilter 336 mit den lichtempfindlichen Pixel 218. Die Farbfilter 336 können verwendet werden, um bestimmte Wellenlängen des Lichts durchzulassen, während andere Wellenlängen reflektiert werden, so dass der Bildsensor die Farbe des Lichts bestimmen kann, das von den lichtempfindlichen Pixeln 218 empfangen wird. Die Farbfilter 336 können variieren, z.B. als Rotfilter, Grünfilter und Blaufilter wie in einer Bayer-Struktur. Andere Kombinationen wie Cyan, Gelb und Magenta, können ebenfalls verwendet werden. Die Anzahl der verschiedenen Farben der Farbfilter 336 kann ebenfalls variieren. Die Farbfilter 336 können ein polymeres Material oder Harz, wie Polymethylmethacrylat (PMMA), Polyglycidylmethacrylat (PGMA) oder dergleichen enthalten, das Farbpigmente aufweist. In einigen Ausführungsformen sind reflektierende Leitschichten (nicht abgebildet) entlang der Seitenwände der Farbfilter 336 gebildet. Die reflektierenden Leitschichten sind einem Metall oder einem anderen Material mit hohem Brechungsindex gebildet, das Licht reflektieren kann, wie z.B. Kupfer, Aluminium, Tantalnitrid, Titannitrid, Wolfram, Siliziumnitrid, oder dergleichen oder eine Kombination hiervon.
  • Ferner in 16 wird eine Dammstruktur 338 über der Rückseitenfläche des Substrats 202 des Wafers 200 und die Farbfilter 336 umgebend ausgebildet. In einigen Ausführungsformen weist die Dammstruktur 338 eine ringförmige Struktur in einer Draufsicht auf. In einigen Ausführungsformen kann die ringförmige Struktur ein Ring, eine quadratische ringförmige Struktur oder dergleichen sein. Die Dammstruktur 338 kann Epoxid, Silikon oder dergleichen oder eine Kombination hiervon enthalten. In einigen Ausführungsformen ist die Dammstruktur 338 innerhalb des Die-Bereichs 200A des Wafers 200 angeordnet. Anschließend wird eine Abdeckung 340 an der Dammstruktur 338 befestigt. Die Abdeckung 340 kann ein transparentes Material enthalten, wie z.B. Glas oder dergleichen. In einigen Ausführungsformen wird die Abdeckung 340 durch ein Klebematerial an der Dammstruktur 338 befestigt (nicht abgebildet).
  • In 17 wird die gestapelte Wafer-Level-Struktur der 16 von dem Trägersubstrat 332 (siehe 16) debondet (entkoppelt, abgelöst) und auf ein Auftrennungsband 342 platziert. Anschließend wird ein Vereinzelungsprozess 344 durchgeführt, indem entlang von Schnittlinienbereichen, z.B. zwischen benachbarten Die-Bereichen der gestapelten Wafer-Level-Struktur, gesägt wird. Das Sägen vereinzelt die Die-Bereiche aus der gestapelten Wafer-Level-Struktur und bildet mehrere Packages 1000. Jedes der Packages 1000 umfasst den Die-Bereich 100A des Wafers 100, den Die-Bereich 200A des Wafers 200 und den Die-Bereich 3000A der Wafer-Level-Packaged-Struktur 3000.
  • In 18 wird das Package 1000 unter Verwendung der leitenden Verbinder 330 auf einem Packagesubstrat 400 montiert. In einigen Ausführungsformen weist das Packagesubstrat 400 einen Substratkern 402 und Bondpads 404 über dem Substratkern 402 auf. Der Substratkern 402 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen gebildet sein. Alternativ können ferner Verbindungsmaterialien wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Gallium-Indiumphosphid, Kombinationen hiervon und dergleichen verwendet werden. Zusätzlich kann der Substratkern 402 ein SOI-Substrat sein. Im Allgemeinen weist ein SOI-Substrat eine Schicht eines Halbleitermaterials wie epitaktischen Siliziums, Germaniums, Siliziumgermaniums, SOI, SGOI oder Kombinationen hiervon auf. In einer alternativen Ausführungsform basiert der Substratkern 402 auf einem isolierenden Kern, wie z.B. einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz wie z.B. FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin-Harz (BT-Harz) oder alternativ andere Materialien oder Filme für Leiterplatten (PCB). Aufbaufilme wie ABF oder andere Laminate können für den Substratkern 402 verwendet werden.
  • Der Substratkern 402 kann aktive und passive Vorrichtungen aufweisen (nicht abgebildet). Mehrere Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen hiervon und dergleichen können verwendet werden, um die strukturellen und funktionellen Anforderungen des Designs für die resultierende Vorrichtung zu errichten. Die Vorrichtungen können durch jedes geeignete Verfahren hergestellt werden.
  • Der Substratkern 402 kann ferner Metallisierungsschichten und Durchkontaktierungen (nicht abgebildet) aufweisen, wobei die Bondpads 404 physikalisch und/oder elektrisch mit den Metallisierungsschichten und Durchkontaktierungen gekoppelt sind. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen gebildet werden und dienen dazu, die verschiedenen Vorrichtungen miteinander zu verbinden, um eine funktionelle Schaltung zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten aus dielektrischem (z.B. einem Low-k-Dielektrikum) und leitendem Material (z.B. Kupfer) gebildet werden, wobei Durchkontaktierungen die Schichten aus leitendem Material miteinander verbinden, und können durch jedes geeignete Verfahren (wie z.B. Abscheidung, Damaszener, Doppeldamaszener oder dergleichen) gebildet werden. In einigen Ausführungsformen ist der Substratkern 402 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • In einigen Ausführungsformen werden die leitenden Verbinder 330 mit wiederaufgeschmolzen, um das Package 1000 an den Bondpads 404 zu befestigen. Die leitenden Verbinder 330 koppeln das Packagesubstrat 400, einschließlich der Metallisierungsschichten in dem Substratkern 402, elektrisch und/oder physikalisch mit dem Package 1000. In einigen Ausführungsformen wird ein Lötresist 406 auf dem Substratkern 402 gebildet. Die leitenden Verbinder 330 können in Öffnungen in dem Lötresist 406 angeordnet sein, um mit den Bondpads 404 elektrisch und mechanisch gekoppelt zu werden. Das Lötresist 406 kann verwendet werden, um Bereiche des Substratkerns 402 vor äußerer Beschädigung zu schützen.
  • In einigen Ausführungsformen kann eine Unterfüllung 408 zwischen dem Package 1000 und dem Packagesubstrat 400 gebildet werden, die die leitenden Verbinder 330 umgibt. Die Unterfüllung 408 kann durch einen Kapillarflussprozess gebildet werden, nachdem das Package 1000 an dem Packagesubstrat 400 befestigt ist, oder durch ein geeignetes Abscheidungsverfahren, bevor das Package 1000 an dem Packagesubstrat 400 befestigt wird.
  • In einigen Ausführungsformen können passive Vorrichtungen (z.B. oberflächenmontierte Vorrichtungen, SMDs, nicht abgebildet) auch an dem Package 1000 (z.B. an den UBMs 328) oder an dem Packagesubstrat 400 (z.B. an den Bondpads 404) befestigt werden. Die passiven Vorrichtungen können z.B. an eine gleiche Oberfläche des Packages 1000 oder des Packagesubstrats 400 gebondet werden wie die leitenden Verbinder 330. Die passiven Vorrichtungen können an dem Package 1000 befestigt werden, bevor das Packages 1000 auf dem Packagesubstrat 400 montiert wird, oder an dem Packagesubstrat 400 befestigt werden, bevor das Packages 1000 auf dem Packagesubstrat 400 montiert wird.
  • 19 zeigt eine Querschnittsansicht eines Packages 1100, das gemäß einigen Ausführungsformen an ein Packungssubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1100 dem Package 1000 in 18, wobei gleiche/ähnliche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann das Package 1100 unter Verwendung der Prozessschritte wie vorstehend mit Bezug auf 5-18 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3100A des Packages 1100 ähnelt dem Die-Bereich 3000A des Packages 1000 mit dem Unterschied, dass eine untere Fläche des Verkapselungsmaterials 301 des Die-Bereichs 3100A im Wesentlichen auf gleicher Höhe mit den unteren Flächen der Durchkontaktierungen und den Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B innerhalb von Prozessabweichungen liegt. In der abgebildeten Ausführungsform steht die Isolierschicht 314 der Umverteilungsstruktur 312 in physischem Kontakt mit den Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B. In einigen Ausführungsformen ist das Verkapselungsmaterial 301 so planarisiert, dass zusätzlich zu den Durchkontaktierungen 308 auch die Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B freigelegt werden.
  • 20 zeigt eine Querschnittsansicht eines Packages 1200, das gemäß einigen Ausführungsformen an ein Packagesubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1200 dem Package 1000 in 18, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann das Package 1200 unter Verwendung der Prozessschritte wie vorstehend mit Bezug auf 5-18 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3200A des Packages 1200 ähnelt dem Die-Bereich 3000A des Packages 1000 mit dem Unterschied, dass die Integrierte-Schaltung-Dies 30 (siehe 3) anstelle der Integrierte-Schaltung-Dies 10 verpackt sind. In der abgebildeten Ausführungsform sind die Integrierte-Schaltung-Dies 30 (wie der erste Integrierte-Schaltung-Die 30A und der zweite Integrierte-Schaltung-Die 30B) nebeneinander an die Rückseite des Die-Bereichs 100A gebondet. Die Integrierte-Schaltung-Dies 30A und 30B werden durch die leitenden Verbinder 70 an die Pads 306 der Umverteilungsstruktur 302 gebondet. Der erste Integrierte-Schaltung-Die 30A kann eine Logikvorrichtung sein, z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der erste Integrierte-Schaltung-Die 30A integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der zweite Integrierte-Schaltung-Die 30B kann eine Speichervorrichtung sein, z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, ein HBM-Speichermodul mit hoher Bandbreite oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 30A und 30B die gleiche Art von Dies sein, wie z.B. SoC-Dies. Der erste Integrierte-Schaltung-Die 30A und der zweite Integrierte-Schaltung-Die 30B können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Zum Beispiel kann der erste Integrierte-Schaltung-Die 30A von einem fortschrittlicheren Prozessknoten als der zweite Integrierte-Schaltung-Die 30B sein. Die Integrierte-Schaltung-Dies 30A und 30B können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder eine gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • 21 zeigt eine Querschnittsansicht eines Packes 1300, das gemäß einigen Ausführungsformen an ein Packungssubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1300 dem Package 1200 in 20, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann das Package 1300 durch die Prozessschritte wie vorstehend mit Bezug auf 5-18 und 20 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3300A des Packages 1300 ähnelt dem Die-Bereich 3200A des Packages 1200 mit dem Unterschied, dass eine untere Fläche des Verkapselungsmaterials 301 des Die-Bereichs 3300A im Wesentlichen auf gleicher Höhe mit den unteren Flächen der Durchkontaktierungen 308 und den Rückseitenflächen der Integrierte-Schaltung-Dies 30A und 30B innerhalb der Prozessabweichungen liegt. In der abgebildeten Ausführungsform steht die Isolierschicht 314 der Umverteilungsstruktur 312 in physischem Kontakt mit den Rückseitenflächen der Integrierte-Schaltung-Dies 30A und 30B. In einigen Ausführungsformen wird das Verkapselungsmaterial 301 so planarisiert, dass zusätzlich zu den Durchkontaktierungen 308 auch die Rückseitenflächen der Integrierte-Schaltung-Dies 30A und 30B freigelegt werden.
  • 22-27 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packes 1400 gemäß einigen Ausführungsformen. Einige Merkmale und Prozessschritte, die mit Bezug auf 22-27 beschrieben sind, können den vorstehend mit Bezug auf 5-18 beschriebenen Merkmalen und Prozessschritten ähnlich sein, und die zugehörigen Beschreibungen werden an dieser Stelle nicht wiederholt. 22-24 zeigen das Bilden einer Wafer-Level-Package-Struktur 3400 auf der Rückseite des Wafers 100 nach dem Bonden des Wafers 100 an den Wafer 200. Der Wafer 100 kann wie vorstehend mit Bezug auf 7 beschrieb an den Wafer 200 gebondet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 22 wird die Rückseitenfläche des Wafers 100 abgedünnt, um die TSVs 104 freizulegen, und die Umverteilungsstruktur 302, die eine Isolierschicht 304 und Pads 306 aufweist, wird auf der Rückseite des Wafers 100 gebildet. In einigen Ausführungsformen wird die Rückseitenfläche des Wafers 100 wie vorstehend mit Bezug auf 8 beschrieben abgedünnt und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird die Umverteilungsstruktur 302 wie vorstehend mit Bezug auf 9 beschrieben gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Anschließend werden mehrere Integrierte-Schaltung-Dies 10 (z.B. ein erster integrierter Schaltung-Die 10A und ein zweiter integrierter Schaltung-Die 10B) durch die Isolierschicht 304 und die Pads 306 der Umverteilungsstruktur 302 an die Rückseite des Wafers 100 gebondet. In einigen Ausführungsformen werden der erste Integrierte-Schaltung-Die 10A und der zweite Integrierte-Schaltung-Die 10B wie vorstehend mit Bezug auf 11 beschrieben an die Rückseite des Wafers 100 gebondet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 23 wird ein Verkapselungsmaterial 310 wie vorstehend mit Bezug auf 12 beschrieben auf und um die Integrierte-Schaltung-Dies 10A und 10B gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 24 wird ein Planarisierungsprozess auf dem Verkapselungsmaterial 310 durchgeführt, um die Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B freizulegen. Der Planarisierungsprozess kann auch Abschnitte der Rückseiten der Integrierte-Schaltung-Dies 10A und 10B entfernen. Eine obere Oberfläche des Verkapselungsmaterials 301 und Rückseitenflächen der Integrierte-Schaltung-Dies 10A und 10B sind im wesentlichen koplanar oder im Wesentlichen eben innerhalb von Abweichungen des Planarisierungsprozesses. Der Planarisierungsprozess kann CMP, Schleifen, Ätzen, eine Kombination davon oder dergleichen umfassen.
  • In 25 wird die gestapelte Wafer-Level-Struktur der 24 gewendet und durch ein Klebematerial 334 an einem Trägersubstrat 332 befestigt. Anschließend wird ein Abdünnungsprozess auf der Rückseite des Substrats 202 des Wafers 200 wie vorstehend mit Bezug auf 15 beschrieben durchgeführt und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Durchführung des Abdünnungsprozesses werden Farbfilter 336 auf der Rückseite des Substrats 202 des Wafers 200 wie vorstehend mit Bezug auf 16 beschrieben gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird eine Dammstruktur 338 über der Rückseitenfläche des Substrats 202 des Wafers 200 und die Farbfilter 336 umgebend wie vorstehend mit Bezug auf 16 beschrieb gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Anschließend wird eine Abdeckung 340 wie vorstehend mit Bezug auf 16 beschrieben an der Dammstruktur 338 befestigt und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen werden die Pads 346 auf der Rückseite des Substrats 202 des Wafers 200 gebildet. In einigen Ausführungsformen sind die Pads 346 außerhalb der Dammstruktur 338, aber innerhalb des Die-Bereichs 200A des Wafers 200 angeordnet. In einigen Ausführungsformen können die Pads 346 ähnliche Materialien enthalten wie die Pads 62 wie vorstehend mit Bezug auf 1 beschrieben und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Pads 346 können verwendet werden, um das resultierende Package mit externen Vorrichtungen zu koppeln.
  • In 26 wird die gestapelte Wafer-Level-Struktur der 25 von dem Trägersubstrat 332 (siehe 25) debondet (entkoppelt, abgelöst) und auf ein Auftrennungsband 342 platziert. Anschließend wird ein Vereinzelungsprozess 344 durchgeführt, indem entlang von Schnittlinienbereichen, z.B. zwischen benachbarten Die-Bereichen der gestapelten Wafer-Level-Struktur, gesägt wird. Durch das Sägen werden die Die-Bereiche aus der gestapelten Wafer-Level-Struktur vereinzelt und Packages 1400 gebildet. Jedes der Packages 1400 weist den Die-Bereich 100A des Wafers 100, den Die-Bereich 200A des Wafers 200 und den Die-Bereich 3400A der Wafer-Level-Packaged-Struktur 3400 auf.
  • In 27 wird das Package 1400 durch ein Klebematerial 350 an einem Packagesubstrat 400 befestigt. In einigen Ausführungsformen wird das Package 1400 mit dem Packagesubstrat 400 elektrisch gekoppelt, indem die Pads 346 des Packages 1400 durch Drahtverbinder 348 mit den Bondpads 404 des Packagesubstrats 400 gekoppelt werden. In einigen Ausführungsformen werden die Drahtverbinder 348 durch Thermokompressionsbonden, Ultraschallbonden, Thermoschallbonden oder dergleichen an die Pads 346 und 404 gebondet.
  • 28 zeigt eine Querschnittsansicht eines Packages 1500, das gemäß einigen Ausführungsformen an ein Packagesubstrat 400 verklebt ist. In einigen Ausführungsformen ähnelt das Package 1500 dem Package 1400 in 27, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen werden an dieser Stelle nicht wiederholt. In einigen Ausführungsformen kann das Package 1500 durch die Prozessschritte wie vorstehend mit Bezug auf 22-27 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3500A des Packages 1500 ähnelt dem Die-Bereich 3400A des Packages 1400 mit dem Unterschied, dass ein Abschnitt des Verkapselungsmaterials 301 zwischen dem Klebematerial 350 und den Rückseiten der Integrierte-Schaltung-Dies 10A und 10B angeordnet ist. In solchen Ausführungsformen wird das Verkapselungsmaterial 301 so planarisiert, dass die Rückseiten der Integrierte-Schaltung-Dies 10A und 10B nach der Durchführung des Planarisierungsprozesses nicht freigelegt sind.
  • 29 zeigt eine Querschnittsansicht eines Packages 1600, das gemäß einigen Ausführungsformen an ein Packungssubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1600 dem Package 1400 in 27, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen werden an dieser Stelle nicht wiederholt. In einigen Ausführungsformen kann das Package 1600 durch die Prozessschritte wie vorstehend mit Bezug auf 22-27 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3600A des Packages 1600 ähnelt dem Die-Bereich 3400A des Packages 1400 mit dem Unterschied, dass die Integrierte-Schaltung-Dies 30 (siehe 3) anstelle der Integrierte-Schaltung-Dies 10 verpackt sind. In der abgebildeten Ausführungsform sind die Integrierte-Schaltung-Dies 30 (wie der erste Integrierte-Schaltung-Die 30A und der zweite Integrierte-Schaltung-Die 30B) nebeneinander an die Rückseite des Die-Bereichs 100A gebondet. Die Integrierte-Schaltung-Dies 30A und 30B sind durch die leitenden Verbinder 70 an die Pads 306 der Umverteilungsstruktur 302 gebondet. Der erste Integrierte-Schaltung-Die 30A kann eine Logikvorrichtung sein, z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der erste Integrierte-Schaltung-Die 30A integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der zweite Integrierte-Schaltung-Die 30B kann eine Speichervorrichtung sein, z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, ein HBM-Speichermodul mit hoher Bandbreite oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 30A und 30B die gleiche Art von Dies sein, wie z.B. SoC-Dies. Der erste Integrierte-Schaltung-Die 30A und der zweite Integrierte-Schaltung-Die 30B können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Zum Beispiel kann der erste Integrierte-Schaltung-Die 30A von einem fortschrittlicheren Prozessknoten als der zweite Integrierte-Schaltung-Die 30B sein. Die Integrierte-Schaltung-Dies 30A und 30B können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder eine gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • 30 zeigt eine Querschnittsansicht eines Packages 1700, das gemäß einigen Ausführungsformen an ein Packungssubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1700 dem Package 1600 in 29, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann das Package 1700 durch die Prozessschritte wie vorstehend mit Bezug auf 22-27 und 29 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3700A des Packages 1700 ähnelt dem Die-Bereich 3600A des Packages 1600 (siehe 29) mit dem Unterschied, dass ein Abschnitt des Verkapselungsmaterials 301 zwischen dem Klebematerial 350 und den Rückseiten der Integrierte-Schaltung-Dies 30A und 30B angeordnet ist. In solchen Ausführungsformen wird das Verkapselungsmaterial 301 so planarisiert, dass die Rückseiten der Integrierte-Schaltung-Dies 30A und 30B nach der Durchführung des Planarisierungsprozesses nicht freigelegt sind.
  • 31-36 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages 1800 gemäß einigen Ausführungsformen. Einige Merkmale und Prozessschritte, die mit Bezug auf 31-36 beschrieben werden, können den Merkmalen und Prozessschritten wie vorstehend mit Bezug auf 5-18 beschrieben ähnlich sein und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. 31-33 zeigt die Bildung einer Wafer-Level-Packaged-Struktur 3800 auf der Rückseite des Wafers 100 nach dem Bonden des Wafers 100 an den Wafer 200. Die Wafer-Level-Packaged-Struktur 3800 kann auch als integrierte Wafer-Level-Fan-out-Struktur (InFO-Struktur) bezeichnet werden. Der Wafer 100 kann wie vorstehend mit Bezug auf 7 beschrieb an den Wafer 200 gebondet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 31 wird eine Rückseitenfläche des Wafers 100 abgedünnt, um die TSVs 104 freizulegen, und die Umverteilungsstruktur 302, die eine Isolierschicht 304 und Pads 306 aufweist, wird nach dem Abdünnen auf der Rückseite des Wafers 100 gebildet. In einigen Ausführungsformen wird die Rückseitenfläche des Wafers 100 wie vorstehend mit Bezug auf 8 beschrieben abgedünnt und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird die Umverteilungsstruktur 302 wie vorstehend mit Bezug auf 9 beschrieben gebildet, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Anschließend werden mehrere Integrierte-Schaltung-Dies 20 (siehe 2) wie z.B. ein erster integrierter Schaltung-Die 20A und ein zweiter integrierter Schaltung-Die 20B an die Rückseite des Wafers 100 gebondet. Ein gewünschter Typ und eine gewünschte Anzahl von Integrierte-Schaltung-Dies 20 werden in jedem der Die-Bereiche (wie z.B. dem Die-Bereich 100A) des Wafers 100 gebondet. In der abgebildeten Ausführungsform sind der erste Integrierte-Schaltung-Die 20A und der zweite Integrierte-Schaltung-Die 20B nebeneinander gebondet. Der erste Integrierte-Schaltung-Die 20A kann eine Logikvorrichtung sein, wie z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der erste Integrierte-Schaltung-Die 20A integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der zweite Integrierte-Schaltung-Die 20B kann eine Speichervorrichtung sein, z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, HBM-Modul oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 20A und 20B die gleiche Art von Dies sein, wie z.B. SoC-Dies. Der erste Integrierte-Schaltung-Die 20A und der zweite Integrierte-Schaltung-Die 20B können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Zum Beispiel kann der erste Integrierte-Schaltung-Die 20A von einem fortschrittlicheren Prozessknoten als der zweite Integrierte-Schaltung-Die 20B sein. Die Integrierte-Schaltung-Dies 20A und 20B können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder eine gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • In einigen Ausführungsformen werden die Integrierte-Schaltung-Dies 20A und 20B durch ein Hybridbondverfahren an die Isolierschicht 304 und die Pads 306 der Umverteilungsstruktur 302 gebondet. Das Hybridbondverfahren umfasst direktes Bonden der Pads 62 der Integrierte-Schaltung-Dies 20A und 20B an die jeweiligen Pads 306 der Umverteilungsstruktur 302 und direktes Bonden der Isolierschichten 64 der Integrierte-Schaltung-Dies 20A und 20B an die Isolierschicht 304 der Umverteilungsstruktur 302.
  • In 32 wird ein Verkapselungsmaterial 310 wie vorstehend mit Bezug auf 12 beschrieben auf und um die Integrierte-Schaltung-Dies 20A und 20B gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Anschließend wird ein Planarisierungsprozess auf dem Verkapselungsmaterial 310 durchgeführt, um die Rückseitenflächen der Integrierte-Schaltung-Dies 20A und 20B freizulegen. Durch den Planarisierungsprozess werden auch die TSVs 66 der Integrierte-Schaltung-Dies 20A und 20B freigelegt. Der Planarisierungsprozess kann auch Abschnitte der Rückseiten der Integrierte-Schaltung-Dies 20A und 20B und Abschnitte der TSVs 66 entfernen. Obere Oberfläche des Verkapselungsmaterials 301, die Rückseitenflächen der Integrierte-Schaltung-Dies 20A und 20B und freigelegte Oberfläche der TSVs 66 sind im Wesentlichen koplanar oder im Wesentlichen eben innerhalb von Abweichungen des Planarisierungsprozesses. Der Planarisierungsprozess kann CMP, Schleifen, Ätzen, eine Kombination hiervon oder dergleichen umfassen.
  • In 33 wird eine Umverteilungsstruktur 502 über dem Verkapselungsmaterial 310 und den Integrierte-Schaltung-Dies 20A und 20B gebildet. Die Umverteilungsstruktur 502 weist die Isolierschichten 504, 508, 512 und 516 und die Metallisierungsstrukturen 506, 510 und 514 auf. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die Umverteilungsstruktur 502 ist beispielhaft mit drei Schichten von Metallisierungsstrukturen abgebildet. In der Umverteilungsstruktur 502 können mehr oder weniger isolierende Schichten und Metallisierungsstrukturen gebildet sein. Die Umverteilungsstruktur 502 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Umverteilungsstruktur 312 wie vorstehend mit Bezug auf 14 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Isolierschichten 504, 508, 512 und 516 können unter Verwendung ähnlicher Materialien und Verfahren wie die Isolierschicht 314 wie vorstehend mit Bezug auf 14 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Die Metallisierungsstrukturen 506, 510 und 514 können unter Verwendung ähnlicher Materialien und Verfahren wie die Metallisierungsstruktur 316 wie vorstehend mit Bezug auf 14 beschriebene gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Bildung der Umverteilungsstruktur 502 werden die UBMs 328 und die jeweiligen leitenden Verbinder 330 wie vorstehend mit Bezug auf 14 beschrieben über der Umverteilungsstruktur 502 gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 34 wird die gestapelte Wafer-Level-Struktur von 33 gewendet und durch ein Klebematerial 334 an einem Trägersubstrat 332 befestigt. Anschließend wird wie vorstehend mit Bezug auf 15 beschrieben ein Abdünnungsprozess auf der Rückseite des Substrats 202 des Wafers 200 durchgeführt und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Durchführung des Abdünnungsprozesses werden Farbfilter 336 wie vorstehend mit Bezug auf 16 beschrieben auf der Rückseite des Substrats 202 des Wafers 200 gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird eine Dammstruktur 338 über der Rückseitenfläche des Substrats 202 des Wafers 200 und die Farbfilter 336 umgebend gebildet wie vorstehend mit Bezug auf 16 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Anschließend wird eine Abdeckung 340 an der Dammstruktur 338 befestigt, wie vorstehend mit Bezug auf 16 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 35 wird die gestapelte Wafer-Level-Struktur der 34 von dem Trägersubstrat 332 (siehe 34) debondet und auf ein Auftrennungsband 342 gelegt. Anschließend wird ein Vereinzelungsprozess 344 durchgeführt, indem entlang von Schnittlinienbereichen, z.B. zwischen benachbarten Die-Bereichen der gestapelten Wafer-Level-Struktur, gesägt wird. Durch das Sägen werden die Die-Bereiche aus der gestapelten Wafer-Level-Struktur vereinzelt und Packages 1800 gebildet. Jedes der Packages 1800 umfasst den Die-Bereich 100A des Wafers 100, den Die-Bereich 200A des Wafers 200 und den Die-Bereich 3800A der Wafer-Level-Packaged-Struktur 3800.
  • In 36 wird das Package 1800 durch Verbinder 330 an einem Packagesubstrat 400 befestigt, wie vorstehend mit Bezug auf 18 beschrieben. Anschließend wird eine Unterfüllung 408 zwischen dem Package 1800 und dem Packagesubstrat 400 gebildet, die die leitenden Verbinder 330 umgibt, wie vorstehend mit Bezug auf 18 beschrieben.
  • 37 zeigt eine Querschnittsansicht eines Packages 1900, das gemäß einigen Ausführungsformen an ein Packagesubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 1900 dem Package 1800 in 36, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen an dieser Stelle nicht wiederholt werden. In einigen Ausführungsformen kann das Package 1900 durch die Prozessschritte wie vorstehend mit Bezug auf 31-36 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 3900A des Packages 1900 ähnelt dem Die-Bereich 3800A des Packages 1800 mit dem Unterschied, dass die Integrierte-Schaltung-Dies 40 (siehe 4) anstelle der Integrierte-Schaltung-Dies 10 verpackt sind. In der abgebildeten Ausführungsform sind die Integrierte-Schaltung-Dies 40 (wie der erste Integrierte-Schaltung-Die 40A und der zweite Integrierte-Schaltung-Die 40B) nebeneinander an die Rückseite des Die-Bereichs 100A gebondet. Die Integrierte-Schaltung-Dies 40A und 40B werden durch die leitenden Verbinder 70 an die Pads 306 der Umverteilungsstruktur 302 gebondet. Der erste Integrierte-Schaltung-Die 40A kann eine Logikvorrichtung sein, z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der erste Integrierte-Schaltung-Die 40A integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der zweite Integrierte-Schaltung-Die 40B kann eine Speichervorrichtung sein, z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, ein HBM-Speichermodul mit hoher Bandbreite oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 40A und 40B die gleiche Art von Dies sein, wie z.B. SoC-Dies. Der erste Integrierte-Schaltung-Die 40A und der zweite Integrierte-Schaltung-Die 40B können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Zum Beispiel kann der erste Integrierte-Schaltung-Die 40A von einem fortschrittlicheren Prozessknoten als der zweite Integrierte-Schaltung-Die 40B sein. Die Integrierte-Schaltung-Dies 40A und 40B können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder die gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • 38-43 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zur Bildung eines Packages 2000 gemäß einigen Ausführungsformen. Einige Merkmale und Prozessschritte, die mit Bezug auf 33-43 beschrieben werden, können den vorstehend mit Bezug auf 5-18 beschriebenen Merkmalen und Prozessschritten ähnlich sein und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. 38-40 zeigen das Bilden einer Wafer-Level-Packagestruktur 4000 auf der Rückseite des Wafers 100 nach dem Bonden des Wafers 100 an den Wafer 200. Die Wafer-Level-Packagestruktur 4000 kann auch als integrierte Wafer-Level-Fan-Out-Struktur (InFO-Struktur) bezeichnet werden. Der Wafer 100 kann wie vorstehend mit Bezug auf 7 beschrieben an den Wafer 200 gebondet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 38 wird eine Rückseitenfläche des Wafers 100 abgedünnt, um die TSVs 104 freizulegen, und eine Umverteilungsstruktur 302, die eine Isolierschicht 304 und Pads 306 aufweist, wird nach der Verzinnung auf der Rückseite des Wafers 100 gebildet. In einigen Ausführungsformen wird die Rückseitenfläche des Wafers 100 abgedünnt, wie vorstehend mit Bezug auf 8 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird die Umverteilungsstruktur 302 wie vorstehend mit Bezug auf 9 beschrieben gebildet und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Bildung der Umverteilungsstruktur 302 werden Durchkontaktierungen 308 über den Pads 306 der Umverteilungsstruktur 302 gebildet, wie vorstehend mit Bezug auf 10 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • Anschließend wird mehrere Die-Stapel (z.B. ein Die-Stapel 606 mit Integrierte-Schaltung-Dies 10 und 20) an die Rückseite des Wafers 100 gebondet. Der Integrierte-Schaltung-Die 20 kann eine Logikvorrichtung sein, wie z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der Integrierte-Schaltung-Die 20 integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind. Der Integrierte-Schaltung-Die 10 kann eine Speichervorrichtung sein, wie z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, HBM-Modul oder dergleichen. Der Integrierte-Schaltung-Die 10 und der Integrierte-Schaltung-Die 20 können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Beispielsweise kann der Integrierte-Schaltung-Die 20 von einem fortschrittlicheren Prozessknoten als der Integrierte-Schaltung-Die 10 sein. Die Integrierte-Schaltung-Dies 10 und 20 können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder die gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • In einigen Ausführungsformen wird der Die-Stapel 606 durch Bonden des Integrierte-Schaltung-Dies 10 an den Integrierte-Schaltung-Die 20 gebildet. In einigen Ausführungsformen werden eine Isolierschicht 604 und Pads 602 auf der Rückseite des Integrierte-Schaltung-Dies 20 gebildet. Die Isolierschicht 604 und die Pads 602 können unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die Isolierschicht 64 und die Pads 62 wie vorstehend mit Bezug auf 1 beschrieben und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der integrierte Die 10 kann durch ein Hybridbondverfahren an den integrierten Die 20 gebondet werden. Das Hybridbondverfahren umfasst direktes Bonden der Pads 62 des Integrierte-Schaltung-Dies 10 an die jeweiligen Pads 602 des Integrierte-Schaltung-Dies 20 und direktes Bonden der Isolierschicht 64 des Integrierte-Schaltung-Dies 10 an die Isolierschicht 604 des Integrierte-Schaltung-Dies 20.
  • Nach der Bildung des Die-Stapels 606 wird der Die-Stapel 606 durch ein Hybridbondverfahren an der Rückseite des Wafers 100 befestigt. Das Hybridbondverfahren umfasst direktes Bonden der Pads 62 des Integrierte-Schaltung-Dies 20 an die entsprechenden Pads 306 der Umverteilungsstruktur 302 und direktes Bonden der Isolierschicht 64 des Integrierte-Schaltung-Dies 20 an die Isolierschicht 304 der Umverteilungsstruktur 302.
  • In 39 wird ein Verkapselungsmaterial 310 auf und um den Die-Stapel 606 und auf der, und um die, Durchkontaktierungen 308 gebildet, wie vorstehend mit Bezug auf 12 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 40 wird ein Planarisierungsprozess auf der Verkapselungsmaterial 310 durchgeführt, um die Durchkontaktierungen 308 freizulegen. In einigen Ausführungsformen bedeckt ein Abschnitt des Verkapselungsmaterials 310 die Rückseite des Integrierte-Schaltung-Dies 10, nachdem der Planarisierungsprozess durchgeführt ist. Der Planarisierungsprozess kann auch Abschnitte der Durchkontaktierungen 308 entfernen. Eine obere Oberfläche des Verkapselungsmaterials 301 und die freigelegten Oberflächen der Durchkontaktierungen 308 sind im Wesentlichen koplanar oder im Wesentlichen eben innerhalb von Abweichungen des Planarisierungsprozesses. Der Planarisierungsprozess kann CMP, Schleifen, Ätzen, eine Kombination davon oder dergleichen umfassen. Nach der Durchführung des Planarisierungsprozesses wird eine Umverteilungsstruktur 312 über dem Verkapselungsmaterial 301 und den Durchkontaktierungen 308 gebildet, wie vorstehend mit Bezug auf 14 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Bildung der Umverteilungsstruktur 312 werden die UBMs 328 und die zugehörigen leitenden Verbinder 330 über der Umverteilungsstruktur 312 gebildet, wie vorstehend mit Bezug auf 14 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 41 wird die gestapelte Wafer-Level-Struktur von 40 gewendet und durch ein Klebematerial 334 an einem Trägersubstrat 332 befestigt. Anschließend wird ein Abdünnungsprozess an der Rückseite des Substrats 202 des Wafers 200 durchgeführt, wie vorstehend mit Bezug auf 15 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Nach der Durchführung des Abdünnungsprozesses werden Farbfilter 336 auf der Rückseite des Substrats 202 des Wafers 200 gebildet, wie vorstehend mit Bezug auf 16 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. In einigen Ausführungsformen wird eine Dammstruktur 338 über der Rückseitenfläche des Substrats 202 des Wafers 200 und die Farbfilter 336 umgebend gebildet, wie vorstehend mit Bezug auf 16 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Anschließend wird eine Abdeckung 340 an der Dammstruktur 338 befestigt, wie vorstehend mit Bezug auf 16 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt.
  • In 42 wird die gestapelte Wafer-Level-Struktur von 41 von dem Trägersubstrat 332 (siehe 41) debondet und auf ein Auftrennungsband 342 gelegt. Anschließend wird ein Vereinzelungsprozess 344 durchgeführt, indem entlang von Schnittlinienbereichen, z.B. zwischen benachbarten Die-Bereichen der gestapelten Wafer-Level-Struktur, gesägt wird. Durch das Sägen werden die Die-Bereiche aus der gestapelten Wafer-Level-Struktur vereinzelt und Packages 2000 gebildet. Jedes der Packages 2000 umfasst den Die-Bereich 100A des Wafers 100, den Die-Bereich 200A des Wafers 200 und den Die-Bereich 4000A der Wafer-Level-Packaged-Struktur 4000.
  • In 43 wird das Package 2000 durch leitende Verbinder 330 an einem Packagesubstrat 400 befestigt, wie vorstehend mit Bezug auf 18 beschrieben. Anschließend wird eine Unterfüllung 408 zwischen dem Package 2000 und dem Packagesubstrat 400 gebildet, die die leitenden Verbinder 330 umgibt, wie vorstehend mit Bezug auf 18 beschrieben.
  • 44 zeigt eine Querschnittsansicht eines Packages 2100, das gemäß einigen Ausführungsformen an ein Packagesubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 2100 dem Package 2000 in 43, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen werden an dieser Stelle nicht wiederholt. In einigen Ausführungsformen kann das Package 2100 durch die Prozessschritte wie vorstehend mit Bezug auf 38-43 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 4100A des Packages 2100 ähnelt dem Die-Bereich 4000A des Packages 2000 mit dem Unterschied, dass eine untere Fläche des Verkapselungsmaterials 301 des Die-Bereichs 4100A im Wesentlichen koplanar oder im Wesentlichen auf gleicher Höhe mit den unteren Flächen der Durchkontaktierungen 308 und den Rückseitenflächen des Integrierte-Schaltung-Dies 10 des Die-Stapels 606 ist. In der abgebildeten Ausführungsform steht die Isolierschicht 314 der Umverteilungsstruktur 312 in physischem Kontakt mit der Rückseitenfläche des Integrierte-Schaltung-Dies 10. In solchen Ausführungsformen wird das Verkapselungsmaterial 301 so planarisiert, dass zusätzlich zu den Durchkontaktierungen 308 auch die Rückseitenflächen des Integrierte-Schaltung-Dies 10 freigelegt werden.
  • 45 zeigt eine Querschnittsansicht eines Packages 2200, das gemäß einigen Ausführungsformen an ein Packagesubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 2200 dem Package 2000 in 43, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen werden an dieser Stelle nicht wiederholt. In einigen Ausführungsformen kann das Package 2200 durch die Prozessschritte wie vorstehend mit Bezug auf 38-43 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 4200A des Packages 2200 ähnelt dem Die-Bereich 4000A des Packages 2000 mit dem Unterschied, dass der Die-Stapel 608 anstatt des Die-Stapels 606 verpackt wird. Der Die-Stapel 608 weist einen Integrierte-Schaltung-Die 10 (siehe 1) gebondet an einen Integrierte-Schaltung-Die 40 auf (siehe FIG.). In einigen Ausführungsformen wird der Integrierte-Schaltung-Die 10 durch ein Hybridbondverfahren an den Integrierte-Schaltung-Die 40 gebondet, wie vorstehend mit Bezug auf 38 beschrieben, und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Stapel 608 wird durch leitende Verbinder 70 des Integrierte-Schaltung-Dies 40 an die Pads 306 der Umverteilungsstruktur 302 gebondet. Der Integrierte-Schaltung-Die 40 kann eine Logikvorrichtung sein, z.B. eine CPU, GPU, SoC, ein Mikrocontroller oder dergleichen. In einigen Ausführungsformen kann der Integrierte-Schaltung-Die 40 integrierte Schaltungen aufweisen, die für Edge-AI-Anwendungen eingerichtet sind.
  • Der Integrierte-Schaltung-Die 10 kann eine Speichervorrichtung sein, wie z.B. ein DRAM-Die, SRAM-Die, HMC-Modul, ein HBM-Speichermodul mit hoher Bandbreite oder dergleichen. In einigen Ausführungsformen können die Integrierte-Schaltung-Dies 10 und 40 die gleiche Art von Dies sein, wie z.B. SoC-Dies. Der Integrierte-Schaltung-Die 10 und der Integrierte-Schaltung-Die 40 können in Prozessen eines gleichen Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten gebildet werden. Beispielsweise kann der Integrierte-Schaltung-Die 40 einen fortschrittlicheren Prozessknoten aufweisen als der Integrierte-Schaltung-Die 10. Die Integrierte-Schaltung-Dies 10 und 40 können unterschiedliche Größen (z.B. unterschiedliche Höhen und/oder Oberflächenbereiche) oder die gleiche Größe (z.B. gleiche Höhen und/oder Oberflächenbereiche) aufweisen.
  • 46 zeigt eine Querschnittsansicht eines Packages 2300, das gemäß einigen Ausführungsformen an ein Packungssubstrat 400 gebondet ist. In einigen Ausführungsformen ähnelt das Package 2300 dem Package 2200 in 45, wobei ähnliche/gleiche Merkmale durch gleiche Bezugszeichen gekennzeichnet sind und die zugehörigen ausführlichen Beschreibungen werden an dieser Stelle nicht wiederholt. In einigen Ausführungsformen kann das Package 2300 durch die Prozessschritte wie vorstehend mit Bezug auf 38-43 und 45 beschrieben gebildet werden und die zugehörige Beschreibung wird an dieser Stelle nicht wiederholt. Der Die-Bereich 4300A des Packages 2300 ähnelt dem Die-Bereich 4200A des Packages 2200 mit dem Unterschied, dass eine untere Fläche des Verkapselungsmaterials 301 des Die-Bereichs 4300A im Wesentlichen koplanar oder im Wesentlichen auf gleicher Höhe mit den unteren Flächen der Durchkontaktierungen 308 und den Rückseitenflächen des Integrierte-Schaltung-Dies 10 des Die-Stapels 608 ist. In der abgebildeten Ausführungsform steht die Isolierschicht 314 der Umverteilungsstruktur 312 in physischem Kontakt mit der Rückseitenfläche des Integrierte-Schaltung-Dies 10. In solchen Ausführungsformen wird das Verkapselungsmaterial 301 so planarisiert, dass zusätzlich zu den Durchkontaktierungen 308 auch die Rückseitenfläche des Integrierte-Schaltung-Dies 10 freigelegt werden.
  • 47 ist ein Flussdiagramm, das ein Verfahren 4700 zur Herstellung eines Packages gemäß einigen Ausführungsformen zeigt. Das Verfahren 4700 beginnt bei Schritt 4701, bei dem ein Logikwafer (wie der Wafer 100 in 7) an einen Bildsensorwafer (wie der Wafer 200 in 7) gebondet wird, wie vorstehend mit Bezug auf 7 beschrieben. Bei Schritt 4703 wird eine erste Umverteilungsstruktur (wie die Umverteilungsstruktur 302 in 9) auf einer Rückseite des Logikwafers gebildet, wie vorstehend mit Bezug auf 9 beschrieben. Bei Schritt 4705 werden eine erste leitende Säule (wie die Durchkontaktierung 308 in 10) und eine zweite leitende Säule (wie die Durchkontaktierung 308 in 10) auf der ersten Umverteilungsstruktur gebildet, wie vorstehend mit Bezug auf 10 beschrieben. Bei Schritt 4707 werden ein erster integrierter Schaltung-Die (z.B. der Integrierte-Schaltung-Die 10A in 11) und ein zweiter integrierter Schaltung-Die (z.B. der Integrierte-Schaltung-Die 10B in 11) an die erste Umverteilungsstruktur gebondet, wie vorstehend mit Bezug auf 11 beschrieben. In einigen Ausführungsformen ist der erste Integrierte-Schaltung-Die ein Logik-Die. In einigen Ausführungsformen werden der erste Integrierte-Schaltung-Die und der zweite Integrierte-Schaltung-Die durch ein Hybridbondverfahren an die erste Umverteilungsstruktur gebondet. In anderen Ausführungsformen werden der erste Integrierte-Schaltung-Die und der zweite Integrierte-Schaltung-Die durch leitende Verbinder an die erste Umverteilungsstruktur gebondet. In weiteren Ausführungsformen werden der erste Integrierte-Schaltung-Die und der zweite Integrierte-Schaltung-Die so an die erste Umverteilungsstruktur gebondet, dass der erste Integrierte-Schaltung-Die und der zweite Integrierte-Schaltung-Die einen Die-Stapel über der ersten Umverteilungsstruktur bilden. Bei Schritt 4709 werden der erste Integrierte-Schaltung-Die und der zweite Integrierte-Schaltung-Die in einem Verkapselungsmaterial (wie das Verkapselungsmaterial in 12) eingekapselt, wie vorstehend mit Bezug auf 12 beschrieben. Bei Schritt 4711 wird eine zweite Umverteilungsstruktur (wie die Umverteilungsstruktur 302 in 14) über dem Verkapselungsmaterial, dem ersten Integrierte-Schaltung-Die, dem zweiten Integrierte-Schaltung-Die, der ersten leitenden Säule und der zweiten leitenden Säule gebildet, wie vorstehend mit Bezug auf 14 beschrieben. Bei Schritt 4713 werden Farbfilter (wie die Farbfilter 336 in 16) auf der Rückseite des Bildsensorwafers gebildet, wie vorstehend mit Bezug auf 16 beschrieben. Bei Schritt 4715 wird eine Dammstruktur (wie die Dammstruktur 338 in 16) die Farbfilter umgebend ausgebildet, wie vorstehend mit Bezug auf 16 beschrieben. Bei Schritt 4717 wird eine Abdeckung (wie die Abdeckung 340 in 16) an der Dammstruktur über den Farbfiltern befestigt, wie vorstehend mit Bezug auf 16 beschrieben. In anderen Ausführungsformen kann der Schritt 4705 entfallen. In wieder anderen Ausführungsformen können die Schritte 4705 und 4711 entfallen.
  • Es können auch andere Merkmale und Verfahren einbezogen werden. Beispielsweise können Teststrukturen einbezogen werden, um die Verifikationsprüfung der 3D-Packages oder der 3DIC-Vorrichtungen zu unterstützen. Zu den Prüfstrukturen können z.B. Testpads gehören, die in einer Umverteilungsschicht oder auf einem Substrat ausgebildet sind, die die Prüfung der 3D-Packaging oder des 3DIC, die Verwendung von Sonden und/oder Sondenkarten und ähnliches ermöglichen. Die Verifikationstests können sowohl an Zwischenstrukturen als auch an der finalen Struktur durchgeführt werden. Ferner können die hier offenbarten Strukturen und Verfahren in Verbindung mit Testverfahren verwendet werden, die eine Zwischenprüfung bekannter guter Dies umfassen, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: einen ersten Logik-Die, der eine erste Durchkontaktierung aufweist; einen Bildsensor-Die, der mit dem ersten Logik-Die hybridgebondet ist, wobei eine Vorderseite des ersten Logik-Dies einer Vorderseite des Bildsensor-Dies zugewandt ist; und einen zweiten Logik-Die, der mit dem ersten Logik-Die verbunden ist, wobei eine Vorderseite des zweiten Logik-Dies einer Rückseite des ersten Logik-Dies zugewandt ist, wobei der zweite Logik-Die ein erstes leitendes Pad aufweist, das elektrisch mit der ersten Durchkontaktierung gekoppelt ist. In einer Ausführungsform ist der zweite Logik-Die an den ersten Logik-Die hybridgebondet. In einer Ausführungsform ist der zweite Logik-Die durch mehrere erste Verbinder an den ersten Logik-Die gebondet. In einer Ausführungsform weist die Halbleitervorrichtung ferner einen Speicher-Die auf, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des Speicher-Dies der Rückseite des ersten Logik-Dies zugewandt ist. In einer Ausführungsform ist ein Speicher-Die an den ersten Logik-Die hybridgebondet. In einer Ausführungsform ist ein Speicher-Die durch mehrere zweite Verbinder an den ersten Logik-Die gebondet. In einer Ausführungsform weist die Halbleitervorrichtung ferner einen Speicher-Die auf, der mit dem zweiten Logik-Die hybridgebondet ist, wobei eine Vorderseite des Speicher-Dies einer Rückseite des zweiten Logik-Dies zugewandt ist.
  • Gemäß einer anderen Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: einen ersten Logik-Die, wobei eine Vorderseite des ersten Logik-Dies eine erste Isolierschicht und ein erstes leitendes Pad aufweist, wobei eine Rückseite des ersten Logik-Dies eine zweite Isolierschicht und ein zweites leitendes Pad aufweist; einen Bildsensor-Die, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des Bildsensor-Dies eine dritte Isolierschicht und ein drittes leitendes Pad aufweist, wobei das dritte leitende Pad in physischem Kontakt mit dem ersten leitenden Pad steht, wobei die dritte Isolierschicht in physischem Kontakt mit der ersten Isolierschicht steht; und einen zweiten Logik-Die, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des zweiten Logik-Dies eine vierte Isolierschicht und ein viertes leitendes Pad aufweist, wobei die vierte Isolierschicht der zweiten Isolierschicht zugewandt ist. In einer Ausführungsform steht die zweite Isolierschicht in physischem Kontakt mit der vierten Isolierschicht, und das zweite leitende Pad steht in physischem Kontakt mit dem vierten leitenden Pad. In einer Ausführungsform weist die Halbleitervorrichtung ferner einen leitenden Verbinder auf, wobei der leitende Verbinder das zweite leitende Pad mit dem vierten leitenden Pad elektrisch und mechanisch verbindet. In einer Ausführungsform weist das Halbleitervorrichtung ferner ein Verkapselungsmaterial auf, das sich entlang der Seitenwände des zweiten Logik-Dies erstreckt. In einer Ausführungsform weist die Halbleitervorrichtung ferner eine Durchkontaktierung auf, die sich durch das Verkapselungsmaterial neben dem zweiten Logik-Die erstreckt. In einer Ausführungsform weist die Halbleitervorrichtung ferner eine Umverteilungsstruktur auf, die mit der Durchkontaktierung elektrisch gekoppelt ist, wobei der zweite Logik-Die zwischen der Umverteilungsstruktur und dem ersten Logik-Die angeordnet ist. In einer Ausführungsform ist ein Abschnitt des Verkapselungsmaterials zwischen dem zweiten Logik-Die und der Umverteilungsstruktur angeordnet.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren das Bonden eines Logikwafers an einen Bildsensor-Wafer. Eine Vorderseite des Logikwafers weist ein erstes leitendes Pad auf. Eine Vorderseite des Bildsensor-Wafers weist ein zweites leitendes Pad auf. Das Bonden des Logikwafers an den Bildsensorwafer umfasst direktes Bonden des ersten leitenden Pads an das zweite leitende Pad. Eine erste Umverteilungsstruktur wird auf einer Rückseite des Logikwafers gebildet. Ein Logik-Die wird an die erste Umverteilungsstruktur gebondet. Eine Vorderseite des Logik-Dies weist ein drittes leitendes Pad auf. Das dritte leitende Pad ist mit der ersten Umverteilungsstruktur elektrisch gekoppelt. In einer Ausführungsform umfasst das Bonden des Logik-Dies an die erste Umverteilungsstruktur direktes Bonden des dritten leitenden Pads des Logik-Dies an ein viertes leitendes Pad der ersten Umverteilungsstruktur. In einer Ausführungsform umfasst das Bonden des Logik-Dies an die erste Umverteilungsstruktur elektrisches und mechanisches Koppeln des dritten leitenden Pads des Logik-Dies an ein viertes leitendes Pad der ersten Umverteilungsstruktur durch einen leitenden Verbinder. In einer Ausführungsform umfasst das Verfahren ferner das Bilden eines Verkapselungsmaterials auf der ersten Umverteilungsstruktur und um den Logik-Die. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer zweiten Umverteilungsstruktur in elektrischem Kontakt mit der ersten Umverteilungsstruktur, wobei der Logik-Die zwischen der ersten Umverteilungsstruktur und der zweiten Umverteilungsstruktur angeordnet ist. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer leitenden Säule über der ersten Umverteilungsstruktur vor dem Bonden des Logik-Dies an die erste Umverteilungsstruktur, wobei die leitende Säule die erste Umverteilungsstruktur mit der zweiten Umverteilungsstruktur elektrisch verbindet.
  • Die vorstehenden Ausführungsformen umreißen die Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenlegung besser verstehen kann. Der Fachmann sollte ferner erkennen, dass die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Prozesse und Strukturen verwendet werden kann, um die gleichen Zwecke zu verwirklichen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erreichen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/982250 [0001]

Claims (20)

  1. Halbleitervorrichtung aufweisend: einen ersten Logik-Die, der eine erste Durchkontaktierung aufweist; einen Bildsensor-Die, der an den ersten Logik-Die hybridgebondet ist, wobei eine Vorderseite des ersten Logik-Dies einer Vorderseite des Bildsensor-Dies zugewandt ist; und einen zweiten Logik-Die, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des zweiten Logik-Dies einer Rückseite des ersten Logik-Dies zugewandt ist, wobei der zweite Logik-Die ein erstes leitendes Pad aufweist, das mit der ersten Durchkontaktierung elektrisch gekoppelt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Logik-Die an den ersten Logik-Die hybridgebondet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der zweite Logik-Die unter Verwendung mehrerer erster Verbinder an den ersten Logik-Die gebondet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner aufweisend: einen Speicher-Die, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des Speicher-Dies der Rückseite des ersten Logik-Dies zugewandt ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei ein Speicher-Die an den ersten Logik-Die hybridgebondet ist.
  6. Halbleitervorrichtung nach Anspruch 4, wobei ein Speicher-Die unter Verwendung mehrerer zweiter Verbinder an den ersten Logik-Die gebondet ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner aufweisend: einen Speicher-Die, der an den zweiten Logik-Die hybrid gebondet ist, wobei eine Vorderseite des Speicher-Dies einer Rückseite des zweiten Logik-Dies zugewandt ist.
  8. Halbleitervorrichtung aufweisend: einen ersten Logik-Die, wobei eine Vorderseite des ersten Logik-Dies eine erste Isolierschicht und ein erstes leitendes Pad aufweist, wobei eine Rückseite des ersten Logik-Dies eine zweite Isolierschicht und ein zweites leitendes Pad aufweist; einen Bildsensor-Die, der an den ersten Logik-Die verbunden ist, wobei eine Vorderseite des Bildsensor-Dies eine dritte Isolierschicht und eins drittes leitendes Pad aufweist, wobei die dritte leitende Pad in physischem Kontakt mit der ersten leitenden Pad steht, wobei die dritte Isolierschicht in physischem Kontakt mit der ersten Isolierschicht steht; und einen zweiten Logik-Die, der an den ersten Logik-Die gebondet ist, wobei eine Vorderseite des zweiten Logik-Dies eine vierte Isolierschicht und ein viertes leitendes Pad aufweist, wobei die vierte Isolierschicht der zweiten Isolierschicht zugewandt ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die zweite Isolierschicht in physischem Kontakt mit der vierten Isolierschicht steht, wobei das zweite leitende Pad in physischem Kontakt mit dem vierten leitenden Pad steht.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, ferner aufweisend: einen leitenden Verbinder, wobei der leitende Verbinder die zweite leitende Kontaktfläche mit der vierten leitenden Kontaktfläche elektrisch und mechanisch gekoppelt.
  11. Halbleitervorrichtung eines der Ansprüche 8 bis 10, ferner aufweisend: ein Verkapselungsmaterial, das sich entlang der Seitenwände des zweiten Logik-Dies erstreckt.
  12. Halbleitervorrichtung nach Anspruch 11, ferner aufweisend: eine Durchkontaktierung, die sich durch das Verkapselungsmaterial neben dem zweiten Logik-Die erstreckt.
  13. Halbleitervorrichtung nach Anspruch 12, ferner aufweisend: eine Umverteilungsstruktur, die mit der Durchkontaktierung elektrisch gekoppelt ist, wobei der zweite Logik-Die zwischen der Umverteilungsstruktur und dem ersten Logik-Die angeordnet ist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei ein Abschnitt des Verkapselungsmaterials zwischen dem zweiten Logik-Die und der Umverteilungsstruktur angeordnet ist.
  15. Verfahren umfassend: Bonden eines Logikwafers an einen Bildsensorwafer, wobei eine Vorderseite des Logikwafers ein erstes leitendes Pad aufweist, wobei eine Vorderseite des Bildsensorwafers ein zweites leitendes Pad aufweist, wobei das Bonden des Logikwafers an den Bildsensorwafer direktes Bonden des ersten leitenden Pads an das zweite leitende Pad umfasst; Bilden einer ersten Umverteilungsstruktur auf einer Rückseite des Logikwafers; und Bonden eines Logik-Dies an die erste Umverteilungsstruktur, wobei eine Vorderseite des Logik-Dies ein drittes leitendes Pad aufweist, wobei das dritte leitende Pad mit der ersten Umverteilungsstruktur elektrisch gekoppelt ist.
  16. Verfahren nach Anspruch 15, wobei das Bonden des Logik-Dies an die erste Umverteilungsstruktur direktes Bonden des dritten leitenden Pads des Logik-Dies an ein viertes leitendes Pad der ersten Umverteilungsstruktur umfasst.
  17. Verfahren nach Anspruch 15, wobei das Bonden des Logik-Dies an die erste Umverteilungsstruktur elektrisches und mechanisches Koppeln des dritten leitenden Pads des Logik-Dies mit einem vierten leitenden Pad der ersten Umverteilungsstruktur unter Verwendung eines leitenden Verbinders umfasst.
  18. Verfahren eines der Ansprüche 15 bis 17, ferner umfassend: Bilden eines Verkapselungsmaterials auf der ersten Umverteilungsstruktur und um den Logik-Die.
  19. Verfahren nach einem der Ansprüche 15 bis 18, ferner umfassend: Bilden einer zweiten Umverteilungsstruktur in elektrischem Kontakt mit der ersten Umverteilungsstruktur, wobei der Logik-Die zwischen der ersten Umverteilungsstruktur und der zweiten Umverteilungsstruktur angeordnet wird.
  20. Verfahren nach Anspruch 19, ferner umfassend: vor dem Bonden des Logik-Die an die erste Umverteilungsstruktur, Bilden einer leitenden Säule über der ersten Umverteilungsstruktur, wobei die leitende Säule die erste Umverteilungsstruktur mit der zweiten Umverteilungsstruktur elektrisch koppelt.
DE102020116340.1A 2020-02-27 2020-06-22 Gestapelter bildsensorvorrichtung und deren herstellungsverfahren Pending DE102020116340A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982250P 2020-02-27 2020-02-27
US62/982,250 2020-02-27
US16/890,019 US11594571B2 (en) 2020-02-27 2020-06-02 Stacked image sensor device and method of forming same
US16/890,019 2020-06-02

Publications (1)

Publication Number Publication Date
DE102020116340A1 true DE102020116340A1 (de) 2021-09-02

Family

ID=77270924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020116340.1A Pending DE102020116340A1 (de) 2020-02-27 2020-06-22 Gestapelter bildsensorvorrichtung und deren herstellungsverfahren

Country Status (4)

Country Link
US (1) US20230197760A1 (de)
CN (1) CN113314553A (de)
DE (1) DE102020116340A1 (de)
TW (1) TWI741793B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223482A1 (en) * 2022-01-11 2023-07-13 Nanya Technology Corporation Optical semiconductor device with cascade vias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075902A1 (en) 2008-12-05 2013-03-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive Posts Embedded in Photosensitive Encapsulant
US20180278869A1 (en) 2013-01-31 2018-09-27 Apple Inc. Image Sensor Having Full Well Capacity Beyond Photodiode Capacity
DE102018122234A1 (de) 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Bilderfassungsvorrichtung und Herstellungsverfahren davon

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494981B (zh) * 2017-04-04 2024-04-19 索尼半导体解决方案公司 固态成像器件和电子装置
US10672820B2 (en) * 2017-11-23 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
JP7328221B2 (ja) * 2017-12-01 2023-08-16 シリコン ジェネシス コーポレーション 三次元集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075902A1 (en) 2008-12-05 2013-03-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive Posts Embedded in Photosensitive Encapsulant
US20180278869A1 (en) 2013-01-31 2018-09-27 Apple Inc. Image Sensor Having Full Well Capacity Beyond Photodiode Capacity
DE102018122234A1 (de) 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Bilderfassungsvorrichtung und Herstellungsverfahren davon

Also Published As

Publication number Publication date
CN113314553A (zh) 2021-08-27
TW202133380A (zh) 2021-09-01
US20230197760A1 (en) 2023-06-22
TWI741793B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021113405A1 (de) Packagestruktur
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102021103541A1 (de) Ic-package und verfahren
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
US20230197760A1 (en) Stacked image sensor device and method of forming same
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102023100013A1 (de) Halbleitervorrichtung und verfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
KR102533936B1 (ko) 적층형 이미지 센서 소자 및 그 형성 방법
DE102021108156A1 (de) Halbleiter-package und verfahren zur bildung derselben
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021112200A1 (de) Integriertes schaltungspackage und verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication