DE102021112200A1 - Integriertes schaltungspackage und verfahren - Google Patents

Integriertes schaltungspackage und verfahren Download PDF

Info

Publication number
DE102021112200A1
DE102021112200A1 DE102021112200.7A DE102021112200A DE102021112200A1 DE 102021112200 A1 DE102021112200 A1 DE 102021112200A1 DE 102021112200 A DE102021112200 A DE 102021112200A DE 102021112200 A1 DE102021112200 A1 DE 102021112200A1
Authority
DE
Germany
Prior art keywords
die
integrated circuit
circuit device
heat
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021112200.7A
Other languages
English (en)
Inventor
Hsien-Wei Chen
Ming-Fa Chen
Sung-Feng Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021112200A1 publication Critical patent/DE102021112200A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Interposer; eine erste integrierte Schaltungsvorrichtung, die an dem Interposer befestigt ist; eine zweite integrierte Schaltungsvorrichtung, die an dem Interposer benachbart zu der ersten integrierten Schaltungsvorrichtung befestigt ist; einen Wärmeabführungs-Die auf der zweiten integrierten Schaltungsvorrichtung; und ein Verkapselungsmaterial um den Wärmeabführungs-Die, die zweite Schaltungsvorrichtung und die erste Schaltungsvorrichtung, wobei eine Oberseite des Verkapselungsmaterials koplanar mit einer Oberseite des Wärmeabführungs-Dies und einer Oberseite der ersten integrierten Schaltungsvorrichtung ist.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 24. März 2021 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/165.280, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Die Halbleiterindustrie hat auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein rasches Wachstum erfahren. Zum größten Teil ist diese Verbesserung der Integrationsdichte auf mehrmalige Verringerungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach Verkleinerung von elektronischen Vorrichtungen stärker geworden ist, ist ein Bedarf an schnelleren und kreativeren Packaging-Verfahren für Halbleiter-Dies entstanden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine Schnittansicht eines integrierten Schaltungs-Dies.
    • Die 2A und 2B sind Schnittansichten von Die-Stapeln gemäß einigen Ausführungsformen.
    • Die 3 bis 11 sind Schnittansichten von Zwischenstufen beim Herstellen eines integrierten Schaltungspackages gemäß einigen Ausführungsformen.
    • Die 12 bis 15 sind Schnittansichten von integrierten Schaltungspackages gemäß einigen Ausführungsformen.
    • Die 16 bis 19 sind Schnittansichten von Zwischenstufen beim Herstellen eines Die-Stapels gemäß einigen Ausführungsformen.
    • Die 20 bis 23 sind Schnittansichten von integrierten Schaltungspackages gemäß einigen Ausführungsformen.
    • Die 24 bis 29 sind Schnittansichten von Zwischenstufen beim Herstellen eines Die-Stapels gemäß einigen Ausführungsformen.
    • Die 30 bis 33 sind Schnittansichten von integrierten Schaltungspackages gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Bei verschiedenen Ausführungsformen wird ein integriertes Schaltungspackage hergestellt, das integrierte Schaltungsvorrichtungen mit verschiedenen Dicken sowie einen Wärmeabführungs-Die über den integrierten Schaltungsvorrichtungen mit kleineren Dicken aufweist. Der Wärmeabführungs-Die wird durch ein Verkapselungsmaterial freigelegt, das um die integrierten Schaltungsvorrichtungen hergestellt ist. Durch Verwenden des Wärmeabführungs-Dies wird die Menge des Verkapselungsmaterials über den integrierten Schaltungsvorrichtungen mit kleineren Dicken reduziert, was zum Vermeiden einer Spannungskonzentration und einer Die-Rissbildung in dem integrierten Schaltungspackage beitragen kann. Außerdem kann ein Wärmeverteiler an einer Oberseite des Wärmeabführungs-Dies befestigt werden, was dazu beitragen kann, die Effizienz der Wärmeabführung in dem integrierten Schaltungspackage zu verbessern.
  • 1 ist eine Schnittansicht eines integrierten Schaltungs-Dies 50. Bei einer späteren Bearbeitung werden mehrere integrierte Schaltungs-Dies 50 verkappt, um integrierte Schaltungspackages herzustellen. Jeder integrierte Schaltungs-Die 50 kann Folgendes sein: ein Logik-Die, z. B. ein CPU-Die (CPU: Hauptprozessor), ein GPU-Die (GPU: Grafikprozessor), ein Microcontroller-Die; ein Speicher-Die, z. B. ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher), ein Power-Management-Die, z. B. ein integrierter Power-Management-Schaltkreis-Die (PMIC-Die), ein Hochfrequenz-Die (HF-Die), ein Schnittstellen-Die, ein Sensor-Die; ein MEMS-Die (MEMS: mikroelektromechanisches System); ein Signalverarbeitungs-Die, z. B. ein DSP-Die (DSP: digitale Signalverarbeitung); ein Front-End-Die, z. B. ein analoger Front-End-Die (AFE-Die), oder dergleichen; oder eine Kombination davon, z. B. ein SoC-Die (SoC: System-on-a-Chip). Der integrierte Schaltungs-Die 50 kann in einem Wafer hergestellt werden, der unterschiedliche Die-Bereiche aufweisen kann, die in späteren Schritten zu einer Mehrzahl von integrierten Schaltungs-Dies 50 vereinzelt werden. Der integrierte Schaltungs-Die 50 weist ein Halbleitersubstrat 52, eine Interconnect-Struktur 54, Die-Verbindungselemente 56 und eine dielektrische Schicht 58 auf.
  • Das Halbleitersubstrat 52 kann ein Substrat aus Silizium, das dotiert oder undotiert ist, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) sein. Das Halbleitersubstrat 52 kann Folgendes umfassen: andere Halbleitermaterialien, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa Siliziumgermanium, Galliumarsenphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenphosphid; oder eine Kombination davon. Das Halbleitersubstrat 52 hat eine aktive Seite (z. B. die Seite, die in 1 nach oben zeigt) und eine inaktive Seite (z. B. die Seite, die in 1 nach unten zeigt). Auf der aktiven Seite des Halbleitersubstrats 52 werden Vorrichtungen hergestellt. Die Vorrichtungen können aktive Vorrichtungen (z. B. Transistoren, Dioden usw.), Kondensatoren, Widerstände usw. sein. Die inaktive Seite kann keine Vorrichtungen aufweisen.
  • Die Interconnect-Struktur 54 ist über der aktiven Seite des Halbleitersubstrats 52 angeordnet und wird zum elektrischen Verbinden der Vorrichtungen des Halbleitersubstrats 52 verwendet, um einen integrierten Schaltkreis herzustellen. Die Interconnect-Struktur 54 kann eine oder mehrere dielektrische Schichten und jeweilige Metallisierungsschichten in den dielektrischen Schichten aufweisen. Geeignete dielektrische Materialien für die dielektrischen Schichten sind Oxide, wie etwa Siliziumoxid oder Aluminiumoxid; Nitride, wie etwa Siliziumnitrid; Carbide, wie etwa Siliziumcarbid; oder dergleichen oder Kombinationen davon, wie etwa Siliziumoxidnitrid, Siliziumoxidcarbid, Siliziumcarbonitrid, Siliziumoxidcarbonitrid oder dergleichen. Andere dielektrische Materialien können ebenfalls verwendet werden, wie etwa ein Polymer, z. B. Polybenzoxazol (PBO), ein Polyimid, ein BCB-basiertes Polymer (BCB: Benzocyclobuten), oder dergleichen. Die Metallisierungsschichten können leitfähige Durchkontaktierungen und/oder leitfähige Leitungen aufweisen, um die Vorrichtungen des Halbleitersubstrats 52 miteinander zu verbinden. Die Metallisierungsschichten können aus einem leitfähigen Material hergestellt werden, wie etwa einem Metall wie Kupfer, Cobalt, Aluminium, Gold, Kombinationen davon oder dergleichen. Die Interconnect-Struktur 54 kann mit einem Damascene-Prozess hergestellt werden, wie etwa einem Single-Damascene-Prozess, einem Dual-Damascene-Prozess oder dergleichen.
  • Auf einer Vorderseite 50F des integrierten Schaltungs-Dies 50 sind Die-Verbindungselemente 56 angeordnet. Die Die-Verbindungselemente 56 können leitfähige Säulen, Pads oder dergleichen sein, mit denen Außenanschlüsse hergestellt werden. Zum Beispiel können die Die-Verbindungselemente 56 Teil einer oberen Metallisierungsschicht der Interconnect-Struktur 54 sein. Die Die-Verbindungselemente 56 können aus einem Metall wie Kupfer, Aluminium oder dergleichen zum Beispiel durch Plattierung oder dergleichen hergestellt werden.
  • Optional können während der Herstellung des integrierten Schaltungs-Dies 50 Lotbereiche (nicht einzeln dargestellt) auf den Die-Verbindungselementen 56 erzeugt werden. Die Lotbereiche können zum Durchführen einer Chipsondenprüfung (CP-Prüfung) an dem integrierten Schaltungs-Die 50 verwendet werden. Die Lotbereiche können zum Beispiel Lotkugeln, Lötkontakthügel oder dergleichen sein, die zum Befestigen einer Chipsonde an den Die-Verbindungselementen 56 verwendet werden. Die Chipsondenprüfung kann an dem integrierten Schaltungs-Die 50 durchgeführt werden, um zu ermitteln, ob der integrierte Schaltungs-Die 50 ein erwiesenermaßen guter Die (KGD) ist. Somit werden nur integrierte Schaltungs-Dies 50, die KGDs sind, weiterbearbeitet und verkappt, und Dies, die die Chipsondenprüfung nicht bestehen, werden nicht verkappt. Nach der Prüfung können die Lotbereiche in späteren Bearbeitungsschritten entfernt werden.
  • Auf der Vorderseite 50F des integrierten Schaltungs-Dies 50 befindet sich eine dielektrische Schicht 58. Die dielektrische Schicht 58 ist auf und/oder in der Interconnect-Struktur 54 angeordnet. Die dielektrische Schicht 58 kann zum Beispiel eine obere dielektrische Schicht der Interconnect-Struktur 54 sein. Die dielektrische Schicht 58 verkapselt die Die-Verbindungselemente 56 seitlich. Die dielektrische Schicht 58 kann ein Oxid, ein Nitrid, ein Carbid, ein Polymer oder dergleichen oder eine Kombination davon sein. Die dielektrische Schicht 58 kann zum Beispiel durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD) oder dergleichen hergestellt werden. Zunächst können die Die-Verbindungselemente 56 in der dielektrischen Schicht 58 vergraben werden, sodass sich eine Oberseite der dielektrischen Schicht 58 über Oberseiten der Die-Verbindungselemente 56 befindet. Die Die-Verbindungselemente 56 werden während der Herstellung des integrierten Schaltungs-Dies 50 durch die dielektrische Schicht 58 freigelegt. Durch das Freiliegen der Die-Verbindungselemente 56 können Lotbereiche entfernt werden, die sich auf den Die-Verbindungselementen 56 befinden können. An den verschiedenen Schichten kann ein Entfernungsprozess durchgeführt werden, um überschüssige Materialien über den Die-Verbindungselementen 56 zu entfernen. Der Entfernungsprozess kann ein Planarisierungsprozess, wie etwa eine chemisch-mechanische Polierung (CMP), eine Rückätzung, eine Kombination davon oder dergleichen, sein. Nach dem Planarisierungsprozess sind Oberseiten der Die-Verbindungselemente 56 und der dielektrischen Schicht 58 (innerhalb von Prozessschwankungen) koplanar, und sie liegen auf der Vorderseite 50F des integrierten Schaltungs-Dies 50 frei.
  • Die 2A und 2B sind Schnittansichten eines Die-Stapels 60A bzw. eines Die-Stapels 60B gemäß einigen Ausführungsformen. Die Die-Stapel 60A und 60B können jeweils nur eine Funktion (z. B. die einer Logikvorrichtung, eines Speicher-Dies usw.) oder aber mehrere Funktionen haben. Bei einigen Ausführungsformen ist der Die-Stapel 60A eine Logikvorrichtung, wie etwa eine SoIC-Vorrichtung (SoIC: System-on-Integrated-Chip), und der Die-Stapel 60B ist eine Speichervorrichtung, wie etwa eine HBM-Vorrichtung (HBM: Speicher mit hoher Bandbreite).
  • Wie in 2A gezeigt ist, weist der Die-Stapel 60A zwei aneinandergebondete integrierte Schaltungs-Dies 50 (z. B. einen ersten integrierten Schaltungs-Die 50A und einen zweiten integrierten Schaltungs-Die 50B) auf. Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die 50A ein Logik-Die, und der zweite integrierte Schaltungs-Die 50B ist ein Schnittstellen-Die. Der Schnittstellen-Die schaltet den Logik-Die in Brücke mit Speicher-Dies und übersetzt Befehle zwischen dem Logik-Die und den Speicher-Dies. Bei einigen Ausführungsformen sind der erste integrierte Schaltungs-Die 50A und der zweite integrierte Schaltungs-Die 50B so aneinandergebondet, dass die aktiven Seiten zueinander zeigen (d. h., sie sind „Vorderseite an Vorderseite“ gebondet). Durch einen der integrierten Schaltungs-Dies 50 können leitfähige Durchkontaktierungen 62 hergestellt werden, sodass Außenanschlüsse mit dem Die-Stapel 60A hergestellt werden können. Die leitfähigen Durchkontaktierungen 62 können Substrat-Durchkontaktierungen (TSVs), wie etwa Silizium-Durchkontaktierungen oder dergleichen, sein. Bei der dargestellten Ausführungsform werden die leitfähigen Durchkontaktierungen 62 in dem zweiten integrierten Schaltungs-Die 50B (z. B. dem Schnittstellen-Die) hergestellt. Die leitfähigen Durchkontaktierungen 62 erstrecken sich durch das Halbleitersubstrat 52 des jeweiligen integrierten Schaltungs-Dies 50, um mit den Metallisierungsschichten der Interconnect-Struktur 54 physisch und elektrisch verbunden zu werden. Verfahren zum Herstellen des Die-Stapels 60A werden später beschrieben.
  • Wie in 2B gezeigt ist, ist der Die-Stapel 60B eine Stapelvorrichtung, die mehrere Halbleitersubstrate 52 aufweist. Der Die-Stapel 60B kann zum Beispiel eine Speichervorrichtung sein, die mehrere Speicher-Dies aufweist, wie etwa eine HMC-Vorrichtung (HMC: Hybridspeicherwürfel), eine HBM-Vorrichtung (HBM: Speicher mit hoher Bandbreite) oder dergleichen. Jedes dieser Halbleitersubstrate 52 kann eine gesonderte Interconnect-Struktur 54 haben (oder auch nicht). Die Halbleitersubstrate 52 sind durch die leitfähigen Durchkontaktierungen 62 miteinander verbunden.
  • Die 3 bis 11 sind Schnittansichten von Zwischenstufen beim Herstellen eines integrierten Schaltungspackages gemäß einigen Ausführungsformen. Insbesondere wird ein integriertes Schaltungspackage 150 durch Bonden von integrierten Schaltungsvorrichtungen 80 an einen Wafer 70 hergestellt. Bei einer Ausführungsform ist das integrierte Schaltungspackage 150 ein Chip-auf-Wafer-Package (CoW-Package), aber es versteht sich, dass Ausführungsformen auch für andere dreidimensionale integrierte Schaltungspackages (3DIC-Packages) verwendet werden können. Der Wafer 70 hat einen Packagebereich 70A, in dem eine Vorrichtung, wie etwa ein Interposer 110, hergestellt ist. Der Packagebereich 70A wird bei der späteren Bearbeitung zu dem integrierten Schaltungspackage 150 vereinzelt, das einen vereinzelten Teil des Wafers 70 (z. B. den Interposer 110) und die integrierten Schaltungsvorrichtungen 80 aufweist, die an den vereinzelten Teil des Wafers 70 gebondet sind. Das integrierte Schaltungspackage 150 wird dann auf ein Package-Substrat 200 montiert. Bei einer Ausführungsform ist das resultierende Package ein Chip-auf-Wafer-auf-Substrat-Package (CoWoS-Package), aber es versteht sich, dass Ausführungsformen auch für andere 3DIC-Packages verwendet werden können.
  • Nachstehend wird die Bearbeitung eines Packagebereichs 70A des Wafers 70 erläutert. Es versteht sich, dass mehrere Packagebereiche 70A eines Wafers 70 gleichzeitig bearbeitet und vereinzelt werden können, um aus den vereinzelten Teilen des Wafers 70 mehrere integrierte Schaltungspackages 150 herzustellen.
  • In 3 wird ein Wafer 70 erhalten oder hergestellt. Der Wafer 70 weist Vorrichtungen in dem Packagebereich 70A auf, die bei der späteren Bearbeitung vereinzelt werden, um in das integrierte Schaltungspackage 150 integriert zu werden. Die Vorrichtungen in dem Wafer 70 können Interposer, integrierte Schaltungs-Dies oder dergleichen sein. Bei einigen Ausführungsformen werden in dem Wafer 70 Interposer 110 hergestellt, die ein Substrat 72, eine Interconnect-Struktur 74 und leitfähige Durchkontaktierungen 76 aufweisen.
  • Das Substrat 72 kann ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat), ein mehrschichtiges Halbleitersubstrat oder dergleichen sein. Das Substrat 72 kann Folgendes umfassen: ein Halbleitermaterial, wie etwa Silizium; Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder eine Kombination davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Das Substrat 72 kann dotiert oder undotiert sein. Bei Ausführungsformen, bei denen Interposer in dem Wafer 70 hergestellt werden, weist das Substrat 72 in der Regel keine aktiven Vorrichtungen auf, aber die Interposer können passive Vorrichtungen aufweisen, die in und/oder auf einer Vorderseite (z. B. der Fläche, die in 3 nach oben zeigt) des Substrats 72 hergestellt sind. Bei Ausführungsformen, bei denen integrierte Schaltungsvorrichtungen in dem Wafer 70 hergestellt werden, können aktive Vorrichtungen, wie etwa Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, in und/oder auf der Vorderseite des Substrats 72 hergestellt werden.
  • Die Interconnect-Struktur 74 ist über der Vorderseite des Substrats 72 angeordnet und dient zum elektrischen Verbinden von Vorrichtungen (falls vorhanden) des Substrats 72. Die Interconnect-Struktur 74 kann eine oder mehrere dielektrische Schichten und jeweilige Metallisierungsschichten in den dielektrischen Schichten aufweisen. Geeignete dielektrische Materialien für die dielektrischen Schichten sind Oxide, wie etwa Siliziumoxid oder Aluminiumoxid; Nitride, wie etwa Siliziumnitrid; Carbide, wie etwa Siliziumcarbid; oder dergleichen oder Kombinationen davon, wie etwa Siliziumoxidnitrid, Siliziumoxidcarbid, Siliziumcarbonitrid, Siliziumoxidcarbonitrid oder dergleichen. Andere dielektrische Materialien können ebenfalls verwendet werden, wie etwa ein Polymer, z. B. Polybenzoxazol (PBO), ein Polyimid, ein BCB-basiertes Polymer oder dergleichen. Die Metallisierungsschichten können leitfähige Durchkontaktierungen und/oder leitfähige Leitungen umfassen, um die Vorrichtungen miteinander und/oder mit einer externen Vorrichtung zu verbinden. Die Metallisierungsschichten können aus einem leitfähigen Material hergestellt werden, wie etwa einem Metall wie Kupfer, Cobalt, Aluminium, Gold, Kombinationen davon oder dergleichen. Die Interconnect-Struktur 74 kann mit einem Damascene-Prozess hergestellt werden, wie etwa einem Single-Damascene-Prozess, einem Dual-Damascene-Prozess oder dergleichen.
  • Bei einigen Ausführungsformen werden Die-Verbindungselemente und eine dielektrische Schicht (nicht einzeln dargestellt) auf einer Vorderseite 70F des Wafers 70 angeordnet. Insbesondere kann der Wafer 70 Die-Verbindungselemente und eine dielektrische Schicht aufweisen, die denen des unter Bezugnahme auf 1 beschriebenen integrierten Schaltungs-Dies 50 ähnlich sind. Zum Beispiel können die Die-Verbindungselemente und die dielektrische Schicht Teil einer oberen Metallisierungsschicht der Interconnect-Struktur 74 sein.
  • Die leitfähigen Durchkontaktierungen 76 erstrecken sich in die Interconnect-Struktur 74 und/oder das Substrat 72. Die leitfähigen Durchkontaktierungen 76 sind mit einer oder mehreren Metallisierungsschichten der Interconnect-Struktur 74 elektrisch verbunden. Die leitfähigen Durchkontaktierungen 76 werden gelegentlich auch als TSVs bezeichnet. Die leitfähigen Durchkontaktierungen 76 können zum Beispiel wie folgt hergestellt werden. Zunächst können Aussparungen in der Interconnect-Struktur 74 und/oder dem Substrat 72 zum Beispiel mit Ätz-, Fräs-, Laserverfahren, einer Kombination davon oder dergleichen erzeugt werden. Dann kann ein dünnes dielektrisches Material zum Beispiel mit einem Oxidationsverfahren in den Aussparungen abgeschieden werden. In den Aussparungen kann eine dünne Sperrschicht zum Beispiel durch CVD, Atomlagenabscheidung (ALD), physikalische Aufdampfung (PVD), thermische Oxidation, eine Kombination davon und/oder dergleichen konform abgeschieden werden. Die Sperrschicht kann aus einem Oxid, einem Nitrid, einem Carbid, Kombinationen davon oder dergleichen hergestellt werden. Über der Sperrschicht und in den Öffnungen kann ein leitfähiges Material mit einem elektrochemischen Plattierungsprozess, durch CVD, ALD, PVD, einer Kombination davon und/oder dergleichen abgeschieden werden. Beispiele für leitfähige Materialien sind Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon und/oder dergleichen. Überschüssiges leitfähiges Material und überschüssige Sperrschicht werden von einer Oberseite der Interconnect-Struktur 74 oder des Substrats 72 zum Beispiel mit einer CMP entfernt. Verbliebene Teile der Sperrschicht und des leitfähigen Materials bilden die leitfähigen Durchkontaktierungen 76.
  • In 4 werden integrierte Schaltungsvorrichtungen 80 (z. B. eine erste integrierte Schaltungsvorrichtung 80A und eine Mehrzahl von zweiten integrierten Schaltungsvorrichtungen 80B) an dem Wafer 70 befestigt. Die integrierten Schaltungsvorrichtungen 80 werden in einer gewünschten Art und Anzahl in dem Packagebereich 70A befestigt. Bei der dargestellten Ausführungsform werden mehrere Schaltungsvorrichtungen 80 zueinander benachbart platziert, wie etwa die erste integrierte Schaltungsvorrichtung 80A und die zweiten integrierten Schaltungsvorrichtungen 80B, wobei die erste integrierte Schaltungsvorrichtung 80A zwischen den zweiten integrierten Schaltungsvorrichtungen 80B angeordnet wird. Die erste integrierte Schaltungsvorrichtung 80A kann eine andere Funktion als die zweiten integrierten Schaltungsvorrichtungen 80B haben. Die erste integrierte Schaltungsvorrichtung 80A kann eine Logikvorrichtung sein, wie etwa ein CPU, ein GPU, ein SoC, ein Microcontroller oder dergleichen. Die zweite integrierte Schaltungsvorrichtung 80B kann eine Speichervorrichtung sein, wie etwa ein DRAM-Die, ein SRAM-Die, ein HMC-Modul, ein HBM-Modul oder dergleichen. Die erste integrierte Schaltungsvorrichtung 80A und die zweite integrierte Schaltungsvorrichtung 80B können in Prozessen desselben Technologieknotens oder unterschiedlicher Technologieknoten hergestellt werden. Zum Beispiel kann die erste integrierte Schaltungsvorrichtung 80A eine Vorrichtung eines moderneren Prozessknotens als die zweite Schaltungsvorrichtung 80B sein.
  • Bei der dargestellten Ausführungsform werden die integrierten Schaltungsvorrichtungen 80B mit Lotverbindungen, wie etwa leitfähigen Verbindungselementen 82, an dem Wafer 70 befestigt. Die integrierten Schaltungsvorrichtungen 80 können z. B. mit einem Pick-and-Place-Gerät auf der Interconnect-Struktur 74 platziert werden. Die leitfähigen Verbindungselemente 82 können aus einem aufschmelzbaren leitfähigen Material hergestellt werden, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder einer Kombination davon. Bei einigen Ausführungsformen werden die Verbindungselemente 82 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um die leitfähigen Verbindungselemente 82 in die gewünschten Kontakthügelformen zu bringen. Das Befestigen der integrierten Schaltungsvorrichtungen 80 an dem Wafer 70 kann durch Platzieren der integrierten Schaltungsvorrichtungen 80 auf dem Wafer 70 und anschließendes Aufschmelzen der leitfähigen Verbindungselemente 82 erfolgen. Die leitfähigen Verbindungselemente 82 bilden Verbindungsstellen zwischen entsprechenden Die-Verbindungselementen des Wafers 70 und den integrierten Schaltungsvorrichtungen 80, wodurch der Interposer 110 mit den integrierten Schaltungsvorrichtungen 80 elektrisch verbunden wird.
  • Um die leitfähigen Verbindungselemente 82 und zwischen dem Wafer 70 und den integrierten Schaltungsvorrichtungen 80 kann eine Unterfüllung 84 hergestellt werden. Die Unterfüllung 84 kann mechanische Spannungen reduzieren und die durch das Aufschmelzen der leitfähigen Verbindungselemente 82 entstandenen Verbindungsstellen schützen. Die Unterfüllung 84 kann aus einem Unterfüllungsmaterial, wie etwa einer Formmasse, einem Epoxid oder dergleichen, hergestellt werden. Die Unterfüllung 84 kann nach dem Befestigen der integrierten Schaltungsvorrichtungen 80 an dem Wafer 70 mit einem Kapillarfluss-Verfahren hergestellt werden, oder sie kann vor dem Befestigen der integrierten Schaltungsvorrichtungen 80 an dem Wafer 70 mit einem geeigneten Abscheidungsverfahren hergestellt werden. Die Unterfüllung 84 kann in einer flüssigen oder einer halbflüssigen Form aufgebracht werden und anschließend gehärtet werden.
  • Bei anderen Ausführungsformen (die unter Bezugnahme auf 15 beschrieben werden) werden die integrierten Schaltungsvorrichtungen 80 durch Direktbonden an dem Wafer 70 befestigt. Zum direkten Bonden von entsprechenden dielektrischen Schichten und/oder Die-Verbindungselementen des Wafers 70 und der integrierten Schaltungsvorrichtungen 80 ohne Verwendung eines Klebstoffs oder Lots kann zum Beispiel eine Hybridbondung, Schmelzbondung, Dielektrikumbondung, Metallbondung oder dergleichen verwendet werden. Wenn eine Direktbondung verwendet wird, kann die Unterfüllung 84 weggelassen werden. Außerdem könnte auch eine Kombination aus verschiedenen Bondverfahren verwendet werden, zum Beispiel könnten einige integrierte Schaltungsvorrichtungen 80 durch Lotverbindungen an dem Wafer 70 befestigt werden, und andere integrierte Schaltungsvorrichtungen 80 könnten durch Direktbonden an dem Wafer 70 befestigt werden.
  • Die erste integrierte Schaltungsvorrichtung 80A kann ein integrierter Schaltungs-Die (der dem unter Bezugnahme auf 1 beschriebenen integrierten Schaltungs-Die 50 ähnlich ist) sein, oder er kann ein Die-Stapel (der dem unter Bezugnahme auf 2A beschriebenen Die-Stapel 60A ähnlich ist) sein. Bei dieser Ausführungsform ist die erste integrierte Schaltungsvorrichtung 80A ein integrierter Schaltungs-Die. Bei anderen Ausführungsformen (die später näher beschrieben werden) ist die erste integrierte Schaltungsvorrichtung 80A ein Die-Stapel.
  • Die zweite integrierte Schaltungsvorrichtung 80B kann ein integrierter Schaltungs-Die (der dem unter Bezugnahme auf 1 beschriebenen integrierten Schaltungs-Die 50 ähnlich ist) sein, oder er kann ein Die-Stapel (der dem unter Bezugnahme auf 2B beschriebenen Die-Stapel 60B ähnlich ist) sein. Bei dieser Ausführungsform ist die zweite integrierte Schaltungsvorrichtung 80B ein Die-Stapel. Die-Stapel, und insbesondere Speicher-Die-Stapel, wie etwa HBM-Vorrichtungen, haben dadurch, dass sie mehrere Halbleitersubstrate aufweisen, eine große Dicke. Zum Beispiel können HBM-Vorrichtungen mit hoher Kapazität zwölf oder mehr Halbleitersubstrate aufweisen. Wenn die zweiten integrierten Schaltungsvorrichtungen 80B Speicher-Die-Stapel sind, können sie eine größere Dicke als die erste integrierte Schaltungsvorrichtung 80A haben. Zum Beispiel kann die erste integrierte Schaltungsvorrichtung 80A eine Dicke T1 von 200 µm bis 775 µm haben, und die zweiten integrierten Schaltungsvorrichtungen 80B können jeweils eine Dicke T2 von 300 µm bis 1000 µm haben, wobei eine Differenz D1 zwischen der Dicke T1 und der Dicke T2 50 µm bis 800 µm beträgt. Dementsprechend sind Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B weiter von dem Wafer 70 entfernt als eine Oberseite der ersten integrierten Schaltungsvorrichtung 80A. Somit befindet sich ein Spalt G1 über der ersten integrierten Schaltungsvorrichtung 80A, wobei der Spalt G1 von einem Bereich zwischen der Oberseite der ersten integrierten Schaltungsvorrichtung 80A und den Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B definiert wird.
  • In 5 wird ein Wärmeabführungs-Die 94 an der ersten integrierten Schaltungsvorrichtung 80A befestigt. Der Wärmeabführungs-Die 94 weist ein massives Substrat auf und kann keine Vorrichtungen, Metallisierungsschichten oder dergleichen aufweisen. Der Wärmeabführungs-Die 94 wird aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt, wie etwa Silizium, Keramik, wärmeleitendem Glas, einem Metall wie Kupfer oder Eisen, oder dergleichen. Bei einigen Ausführungsformen wird der Wärmeabführungs-Die 94 aus einem Material hergestellt, bei dem während einer CMP nur eine geringe Menge von Rückständen, wie etwa Silizium, entsteht. Der Wärmeabführungs-Die 94 kann auch als ein Dummy-Die oder ein Thermische-Verbesserung-Die bezeichnet werden.
  • Bei einigen Ausführungsformen wird eine Haftschicht 92 zum Ankleben des Wärmeabführungs-Dies 94 an die erste integrierte Schaltungsvorrichtung 80A verwendet. Die Haftschicht 92 kann ein thermisches Grenzflächenmaterial (TIM), eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Die Haftschicht 92 kann zum Beispiel ein TIM, wie etwa ein Polymermaterial, eine Lotpaste, eine Indium-Lotpaste oder dergleichen sein, das/die auf der ersten integrierten Schaltungsvorrichtung 80A und/oder dem Wärmeabführungs-Die 94 verteilt werden kann. Der Wärmeabführungs-Die 94 kann auch mit anderen Verfahren an der ersten integrierten Schaltungsvorrichtung 80A befestigt werden.
  • Die Haftschicht 92 (falls vorhanden) und der Wärmeabführungs-Die 94 können verschiedene Breiten haben. Bei dieser Ausführungsform haben die Haftschicht 92 und der Wärmeabführungs-Die 94 dieselbe Breite wie die erste integrierte Schaltungsvorrichtung 80A, sodass äußere Seitenwände der ersten integrierten Schaltungsvorrichtung 80A, der Haftschicht 92 und des Wärmeabführungs-Dies 94 seitlich aneinandergrenzen. Bei anderen Ausführungsformen (die später näher beschrieben werden) haben die Haftschicht 92 und der Wärmeabführungs-Die 94 eine größere oder kleinere Breite als die erste integrierte Schaltungsvorrichtung 80A.
  • Wie später näher dargelegt wird, werden die integrierten Schaltungsvorrichtungen 80 verkapselt. Wenn die Dicke T2 größer als die Dicke T1 ist, besteht die Gefahr, dass Verkapselungsmaterial in dem Spalt G1 (siehe 4) über der ersten integrierten Schaltungsvorrichtung 80A verbleibt, was zu einer Spannungskonzentration, einer Die-Rissbildung und einer schlechten Wärmeabführungseffizienz in dem integrierten Schaltungspackage 150 führen kann. Die Haftschicht 92 (falls vorhanden) und der Wärmeabführungs-Die 94 füllen den Spalt G1 über der ersten integrierten Schaltungsvorrichtung 80A, sodass nach einem späteren Dünnungsprozess kein Verkapselungsmaterial über der ersten integrierten Schaltungsvorrichtung 80A zurückbleibt. Insbesondere haben die zweiten integrierten Schaltungsvorrichtungen 80B eine kleinere Dicke als eine vereinte Dicke der ersten integrierten Schaltungsvorrichtung 80A, der Haftschicht 92 (falls vorhanden) und des Wärmeabführungs-Dies 94. Zum Beispiel kann die Haftschicht 92 (falls vorhanden) eine Dicke T3 von 5 µm bis 50 µm haben, und der Wärmeabführungs-Die 94 kann eine Dicke T4 von 100 µm bis 800 µm haben, sodass die erste integrierte Schaltungsvorrichtung 80A, die Haftschicht 92 (falls vorhanden) und der Wärmeabführungs-Die 94 eine vereinte Dicke Tc von 105 µm bis 850 µm haben, wobei eine Differenz D2 zwischen der vereinten Dicke Tc und der Dicke T2 50 µm bis 500 µm beträgt. Dadurch befinden sich die Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B näher an dem Wafer 70 als die Oberseite des Wärmeabführungs-Dies 94.
  • In 6 wird ein Verkapselungsmaterial 96 auf den und um die verschiedenen Komponenten hergestellt. Nach der Herstellung verkapselt das Verkapselungsmaterial 96 die integrierten Schaltungsvorrichtungen 80, die Unterfüllung 84 (falls vorhanden), die Haftschicht 92 (falls vorhanden) und den Wärmeabführungs-Die 94. Das Verkapselungsmaterial 96 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 96 kann durch Formpressen, Pressspritzen oder dergleichen über dem Wafer 70 aufgebracht werden, sodass der Wärmeabführungs-Die 94 und die integrierten Schaltungsvorrichtungen 80 vergraben oder bedeckt werden. Außerdem wird das Verkapselungsmaterial 96 in Spaltbereichen zwischen den integrierten Schaltungsvorrichtungen 80 und dem Wärmeabführungs-Die 94 hergestellt. Da die Haftschicht 92 (falls vorhanden) und der Wärmeabführungs-Die 94 den Spalt G1 (siehe 4) über der ersten integrierten Schaltungsvorrichtung 80A füllen, wird kein Verkapselungsmaterial 96 in dem Spalt G1 hergestellt. Das Verkapselungsmaterial 96 kann in einer flüssigen oder einer halbflüssigen Form aufgebracht werden und anschließend gehärtet werden.
  • In 7 wird das Verkapselungsmaterial 96 gedünnt, um die zweiten integrierten Schaltungsvorrichtungen 80B und den Wärmeabführungs-Die 94 freizulegen. Der Dünnungsprozess kann ein Schleifprozess, eine CMP, eine Rückätzung, eine Kombination davon oder dergleichen sein. Nach dem Dünnungsprozess sind die Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B, des Wärmeabführungs-Dies 94 und des Verkapselungsmaterials 96 (innerhalb von Prozessschwankungen) koplanar. Das Dünnen wird so lange durchgeführt, bis eine gewünschte Menge der zweiten integrierten Schaltungsvorrichtungen 80B, des Wärmeabführungs-Dies 94 und des Verkapselungsmaterials 96 entfernt worden ist. Insbesondere werden durch das Dünnen die Teile des Verkapselungsmaterials 96, die die Oberseite des Wärmeabführungs-Dies 94 bedecken, entfernt, bis kein Verkapselungsmaterial 96 mehr über dem Wärmeabführungs-Die 94 verbleibt. Außerdem wird durch das Dünnen die Dicke des Wärmeabführungs-Dies 94 reduziert, bis die Dicke der zweiten integrierten Schaltungsvorrichtungen 80B gleich der vereinten Dicke der ersten integrierten Schaltungsvorrichtung 80A, der Haftschicht 92 (falls vorhanden) und des Wärmeabführungs-Dies 94 ist. Nach dem Dünnen kann der Wärmeabführungs-Die 94 zum Beispiel eine Dicke T4 von 100 µm bis 800 µm haben, sodass die erste integrierte Schaltungsvorrichtung 80A, die Haftschicht 92 (falls vorhanden) und der Wärmeabführungs-Die 94 eine vereinte Dicke Tc von 300 µm bis 1000 µm haben. Die Dicke Tc ist gleich der Dicke T2. Dementsprechend haben die Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B und die Oberseite des Wärmeabführungs-Dies 94 dieselbe Entfernung von dem Wafer 70.
  • In 8 wird die Zwischenstruktur gewendet (nicht einzeln dargestellt), um sie für die Bearbeitung einer Rückseite 70B des Wafers 70 vorzubereiten. Die Zwischenstruktur kann auf einem Trägersubstrat 98 oder einer anderen geeigneten Stützstruktur für die Weiterbearbeitung platziert werden. Zum Beispiel kann das Trägersubstrat 98 an dem Verkapselungsmaterial 96, dem Wärmeabführungs-Die 94 und den zweiten integrierten Schaltungsvorrichtungen 80B befestigt werden. Das Trägersubstrat 98 kann mittels einer Ablöseschicht an dem Verkapselungsmaterial 96, dem Wärmeabführungs-Die 94 und den zweiten integrierten Schaltungsvorrichtungen 80B befestigt werden. Die Ablöseschicht kann aus einem polymerbasierten Material hergestellt werden und kann zusammen mit dem Trägersubstrat 98 nach der Bearbeitung entfernt werden. Bei einigen Ausführungsformen ist das Trägersubstrat 98 zum Beispiel ein massives Halbleiter- oder Glassubstrat. Bei einigen Ausführungsformen ist die Ablöseschicht ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa ein LTHC-Ablösebelag (LTHC: Licht-Wärme-Umwandlung).
  • In 9 wird das Substrat 72 gedünnt, um die leitfähigen Durchkontaktierungen 76 freizulegen. Die leitfähigen Durchkontaktierungen 76 können mit einem Dünnungsprozess, wie etwa einem Schleifprozess, einer CMP, einer Rückätzung, einer Kombination davon oder dergleichen, freigelegt werden. Bei der dargestellten Ausführungsform wird ein Abscheidungsprozess durchgeführt, um die Rückseite des Substrats 72 auszusparen, sodass die leitfähigen Durchkontaktierungen 76 auf der Rückseite 70B des Wafers 70 herausragen. Der Abscheidungsprozess kann z. B. ein geeigneter Rückätzprozess, eine CMP oder dergleichen sein. Bei einigen Ausführungsformen ist der Dünnungsprozess zum Freilegen der leitfähigen Durchkontaktierungen 76 eine CMP, und die leitfähigen Durchkontaktierungen 76 ragen durch Dishing, das bei der CMP entsteht, auf der Rückseite 70B des Wafers 70 heraus. Optional wird auf der Rückseite des Substrats 72 eine Isolierschicht 102 so hergestellt, dass sie die überstehenden Teile der leitfähigen Durchkontaktierungen 76 umschließt. Bei einigen Ausführungsformen wird die Isolierschicht 102 aus einem siliziumhaltigen Isoliermaterial hergestellt, wie etwa Siliziumnitrid, Siliziumoxid, Siliziumoxidnitrid oder dergleichen, und sie kann mit einem geeigneten Abscheidungsverfahren wie Schleuderbeschichtung, CVD, plasmaunterstützte CVD (PECVD), CVD mit einem Plasma hoher Dichte (HDP-CVD) oder dergleichen hergestellt werden. Zunächst kann die Isolierschicht 102 die leitfähigen Durchkontaktierungen 76 vergraben. An den verschiedenen Schichten kann ein Entfernungsprozess durchgeführt werden, um überschüssige Materialien über den leitfähigen Durchkontaktierungen 76 zu entfernen. Der Entfernungsprozess kann ein Planarisierungsprozess, wie etwa eine CMP, eine Rückätzung, eine Kombination davon oder dergleichen, sein. Nach dem Planarisierungsprozess sind Oberseiten der dielektrischen Durchkontaktierungen 76 und der Isolierschicht 102 (innerhalb von Prozessschwankungen) koplanar, und sie liegen auf der Rückseite 70B des Wafers 70 frei. Bei einigen anderen Ausführungsform wird die Isolierschicht 102 weggelassen, und die freigelegten Oberflächen des Substrats 72 und der leitfähigen Durchkontaktierungen 76 sind (innerhalb von Prozessschwankungen) koplanar.
  • In 10 werden Metallisierungen unter dem Kontakthügel (UBMs) 104 auf den freigelegten Oberflächen der leitfähigen Durchkontaktierungen 76 und der Isolierschicht 102 (oder des Substrats 72, wenn die Isolierschicht 102 fehlt) hergestellt. Die UBMs 104 werden zum Beispiel dadurch hergestellt, dass zunächst eine Seedschicht (nicht einzeln dargestellt) über den freigelegten Oberflächen der leitfähigen Durchkontaktierungen 76 und der Isolierschicht 102 (falls vorhanden) oder des Substrats 72 hergestellt wird. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den UBMs 104. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird dann ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess entfernt. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials bilden die UBMs 104.
  • Außerdem werden leitfähige Verbindungselemente 106 auf den UBMs 104 hergestellt. Die leitfähigen Verbindungselemente 106 können BGA-Verbindungselemente (BGA: Ball Grid Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 106 können aus einem aufschmelzbaren leitfähigen Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder einer Kombination davon hergestellt werden. Bei einigen Ausführungsformen werden die Verbindungselemente 106 dadurch hergestellt, dass zunächst eine Schicht aus Lot durch Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in gewünschte Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 106 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Verkappungsschicht auf den Metallsäulen hergestellt. Die metallische Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 11 wird eine Trägerablösung durchgeführt, um das Trägersubstrat 98 von dem Verkapselungsmaterial 96, dem Wärmeabführungs-Die 94 und den zweiten integrierten Schaltungsvorrichtungen 80B abzulösen. Bei Ausführungsformen, bei denen das Trägersubstrat 98 an dem Verkapselungsmaterial 96, dem Wärmeabführungs-Die 94 und den zweiten integrierten Schaltungsvorrichtungen 80B mit einer Ablöseschicht befestigt worden ist, erfolgt das Ablösen durch Projizieren von Licht, wie etwa Laserlicht oder UV-Licht auf die Ablöseschicht, sodass sich die Ablöseschicht durch die Wärme des Lichts zersetzt und das Trägersubstrat 98 entfernt werden kann. Dann wird die Struktur gewendet und auf einem Band platziert (nicht einzeln dargestellt).
  • Weiterhin wird ein Vereinzelungsprozess durch Zertrennen entlang Ritzgrabenbereichen, z. B. um den Packagebereich 70A, durchgeführt. Der Vereinzelungsprozess kann ein Zersägen, Vereinzeln oder dergleichen sein. Zum Beispiel können bei dem Vereinzelungsprozess die Isolierschicht 102, das Verkapselungsmaterial 96, die Interconnect-Struktur 74 und das Substrat 72 zersägt werden. Durch den Vereinzelungsprozess wird der Packagebereich 70A von benachbarten Package-Bereichen getrennt. Das resultierende vereinzelte integrierte Schaltungspackage 150 stammt aus dem Packagebereich 70A. Durch den Vereinzelungsprozess entstehen Interposer 110 aus den vereinzelten Teilen des Wafers 70. Durch den Vereinzelungsprozess grenzen äußere Seitenwände des Interposers 110 und des Verkapselungsmaterials 96 (innerhalb von Prozessschwankungen) seitlich aneinander an.
  • Das integrierte Schaltungspackage 150 wird dann gewendet und unter Verwendung der leitfähigen Verbindungselemente 106 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 weist einen Substratkern 202 auf, der aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt sein kann. Alternativ können auch Verbundmaterialien wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon oder dergleichen verwendet werden. Außerdem kann der Substratkern 202 ein SOI-Substrat sein. Im Allgemeinen weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Bei einer alternativen Ausführungsform ist der Substratkern 202 ein Isolierkern, wie etwa ein glasfaserverstärkter Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin-Harz (BT-Harz) oder alternativ andere Leiterplatten-Materialien (PCB-Materialien)
    oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für den Substratkern 202 verwendet werden.
  • Der Substratkern 202 kann aktive und passive Vorrichtungen (nicht einzeln dargestellt) aufweisen. Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen können zum Erfüllen von baulichen und funktionellen Anforderungen an den Entwurf für das System verwendet werden.
  • Der Substratkern 202 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht einzeln dargestellt) sowie Bondpads 204 über den Metallisierungsschichten und den Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und den passiven Vorrichtungen hergestellt werden, und sie sind so konzipiert, dass sie die verschiedenen Vorrichtungen zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus dielektrischem Material (z. B. einem dielektrischen Low-k-Material) und leitfähigem Material (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen weist der Substratkern 202 im Wesentlichen keine aktiven und passiven Vorrichtungen auf.
  • Die leitfähigen Verbindungselemente 106 werden aufgeschmolzen, um die UBMs 104 an den Bondpads 204 zu verfestigen. Die leitfähigen Verbindungselemente 106 verbinden das integrierte Schaltungspackage 150, das Metallisierungsschichten der Interconnect-Struktur 74 aufweist, mit dem Package-Substrat 200, das Metallisierungsschichten in dem Kernsubstrat Substratkern 202 aufweist. Somit wird das Package-Substrat 200 mit den integrierten Schaltungsvorrichtungen 80 elektrisch verbunden. Bei einigen Ausführungsformen können passive Vorrichtungen, z. B. Vorrichtungen zur Oberflächenmontage (SMDs; nicht einzeln dargestellt) an dem integrierten Schaltungspackage 150 befestigt werden (z. B. an die UBMs 104 gebondet werden), bevor sie auf das Package-Substrat 200 montiert werden. Bei diesen Ausführungsformen können die passiven Vorrichtungen an dieselbe Fläche des integrierten Schaltungspackages 150 wie die leitfähigen Verbindungselemente 106 gebondet werden. Bei einigen Ausführungsformen können passive Vorrichtungen (z. B. SMDs; nicht einzeln dargestellt) an dem Package-Substrat 200, z. B. an den Bondpads 204, befestigt werden.
  • Bei einigen Ausführungsformen wird eine Unterfüllung 206 zwischen dem integrierten Schaltungspackage 150 und dem Package-Substrat 200 so hergestellt, dass sie die leitfähigen Verbindungselemente 106 und die UBMs 104 umschließt. Die Unterfüllung 206 kann nach dem Befestigen des integrierten Schaltungspackages 150 mit einem Kapillarfluss-Verfahren hergestellt werden, oder sie kann vor dem Befestigen des integrierten Schaltungspackages 150 mit einem geeigneten Abscheidungsverfahren hergestellt werden. Die Unterfüllung 206 kann ein zusammenhängendes Material sein, das sich von dem Package-Substrat 200 bis zu dem Interposer 110 (z. B. der Isolierschicht 102) erstreckt.
  • An dem integrierten Schaltungspackage 150 kann ein Wärmeverteiler 208 befestigt werden. Der Wärmeverteiler 208 kann aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt werden, wie etwa Silizium, Keramik, wärmeleitendem Glas, einem Metall wie Kupfer oder Eisen, oder dergleichen. Der Wärmeverteiler 208 schützt das integrierte Schaltungspackage 150 und bildet einen thermischen Pfad zum Abführen von Wärme von den verschiedenen Komponenten des integrierten Schaltungspackages 150 (z. B. den integrierten Schaltungsvorrichtungen 80). Der Wärmeverteiler 208 ist mit den Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B, des Wärmeabführungs-Dies 94 und des Verkapselungsmaterials 96 thermisch gekoppelt. Der Wärmeverteiler 208 kann aus demselben Material wie oder einem anderen Material als der Wärmeabführungs-Die 94 hergestellt werden. Zum Beispiel kann der Wärmeabführungs-Die 94 aus Silizium hergestellt werden, und der Wärmeverteiler 208 kann aus Kupfer hergestellt werden.
  • Wie vorstehend dargelegt worden ist, wird das Verkapselungsmaterial 96 gedünnt, sodass die Oberseite des Wärmeabführungs-Dies 94 freigelegt wird. Durch Freilegen der Oberseite des Wärmeabführungs-Dies 94 kann der Wärmeverteiler 208 an der Oberseite des Wärmeabführungs-Dies 94 befestigt werden. Der Wärmeabführungs-Die 94 wird aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt. Insbesondere hat das Material des Wärmeabführungs-Dies 94 eine höhere Wärmeleitfähigkeit als das Verkapselungsmaterial 96. Somit erhöht der Wärmeabführungs-Die 94 das Wärmeabführvermögen von der ersten integrierten Schaltungsvorrichtung 80A zu dem Wärmeverteiler 208 gegenüber der Verwendung des Verkapselungsmaterials 96 zum Abführen von Wärme von der ersten integrierten Schaltungsvorrichtung 80A zu dem Wärmeverteiler 208.
  • Bei einigen Ausführungsformen wird eine Haftschicht 210 zum Ankleben des Wärmeverteilers 208 an das integrierte Schaltungspackage 150 verwendet. Die Haftschicht 210 kann ein thermisches Grenzflächenmaterial (TIM), eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Die Haftschicht 210 kann zum Beispiel ein TIM, wie etwa ein Polymermaterial, eine Lotpaste, eine Indium-Lotpaste oder dergleichen sein, das/die auf dem integrierten Schaltungspackage 150 (z. B. auf den Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B, des Wärmeabführungs-Dies 94 und des Verkapselungsmaterials 96) und/oder des Wärmeverteilers 208 verteilt werden kann. Der Wärmeverteiler 208 kann auch mit anderen Verfahren an dem integrierten Schaltungspackage 150 befestigt werden. Bei der dargestellten Ausführungsform weist der Wärmeverteiler 208 Finnen auf, die sich nach oben von dem integrierten Schaltungspackage 150 weg erstrecken. Bei einigen Ausführungsformen kann der Wärmeverteiler 208 auch andere Formen haben, und er kann zum Beispiel ein flacher Deckel oder ein Kastendeckel mit einer Aussparung in der Unterseite sein, sodass der Kastendeckel das integrierte Schaltungspackage 150 bedecken kann.
  • 12 ist eine Schnittansicht eines integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsform ist der unter Bezugnahme auf 11 beschriebenen Ausführungsform ähnlich, mit der Ausnahme, dass der Wärmeabführungs-Die 94 eine kleinere Breite als die erste integrierte Schaltungsvorrichtung 80A hat. Eine Differenz D3 zwischen der Breite der ersten integrierten Schaltungsvorrichtung 80A und der Breite des Wärmeabführungs-Dies 94 kann zum Beispiel 1 µm bis 5 µm betragen. Somit verbleibt etwas Verkapselungsmaterial 96 in dem Spalt G1 (siehe 4), aber die Menge des Verkapselungsmaterials 96 in dem Spalt G1 ist kleiner als die Menge des Verkapselungsmaterials 96, das in dem Spalt G1 verbleiben würde, wenn der Wärmeabführungs-Die 94 fehlt. Durch Herstellen des Wärmeabführungs-Dies 94 mit einer kleineren Breite als der der ersten integrierten Schaltungsvorrichtung 80A kann eine Die-Rissbildung vermieden werden, die während des Pressens beim Formpressen zum Herstellen des Verkapselungsmaterials 96 auftreten kann. Bei der dargestellten Ausführungsform hat die Haftschicht 92 eine kleinere Breite als die erste integrierte Schaltungsvorrichtung 80A, aber es versteht sich, dass die Haftschicht 92 auch dieselbe Breite wie die erste integrierte Schaltungsvorrichtung 80A haben kann, wie etwa bei Ausführungsformen, bei denen die Haftschicht 92 auf der ersten integrierten Schaltungsvorrichtung 80A verteilt wird.
  • 13 ist eine Schnittansicht eines integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsform ist der unter Bezugnahme auf 11 beschriebenen Ausführungsform ähnlich, mit der Ausnahme, dass der Wärmeabführungs-Die 94 eine größere Breite als die erste integrierte Schaltungsvorrichtung 80A hat. Eine Differenz D4 zwischen der Breite der ersten integrierten Schaltungsvorrichtung 80A und der Breite des Wärmeabführungs-Dies 94 kann zum Beispiel 1 µm bis 5 µm betragen. Durch Herstellen des Wärmeabführungs-Dies 94 mit einer größeren Breite als der der ersten integrierten Schaltungsvorrichtung 80A kann die Menge des Verkapselungsmaterials 96 auf der Oberseite des integrierten Schaltungspackages 150 weiter reduziert werden, wodurch die Wärmeabführung verbessert wird. Bei der dargestellten Ausführungsform hat die Haftschicht 92 dieselbe Breite wie die erste integrierte Schaltungsvorrichtung 80A, aber es versteht sich, dass die Haftschicht 92 auch eine größere Breite als die erste integrierte Schaltungsvorrichtung 80A haben kann, wie etwa bei Ausführungsformen, bei denen die Haftschicht 92 auf dem Wärmeabführungs-Die 94 verteilt wird.
  • 14 ist eine Schnittansicht eines integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsform ist den unter Bezugnahme auf die 11 bis 13 beschriebenen Ausführungsformen ähnlich, mit der Ausnahme, dass ein Stapel von Wärmeabführungs-Dies 94 an der ersten integrierten Schaltungsvorrichtung 80A befestigt wird. Insbesondere werden mehrere Wärmeabführungs-Dies 94 (z. B. ein unterer Wärmeabführungs-Die 94A, ein mittlerer Wärmeabführungs-Die 94B und ein oberer Wärmeabführungs-Die 94C) auf der ersten integrierten Schaltungsvorrichtung 80A aufeinandergestapelt. Bei einigen Ausführungsformen werden mehrere Haftschichten 92 (z. B. eine erste Haftschicht 92A, eine zweite Haftschicht 92B und eine dritte Haftschicht 92C) zum Ankleben jedes Wärmeabführungs-Dies 94 an den jeweiligen darunter befindlichen Wärmeabführungs-Die 94 oder an die erste integrierte Schaltungsvorrichtung 80A verwendet. Die Anzahl von Wärmeabführungs-Dies 94 kann auf Grund der Größe des Spalts G1 (siehe 4) über der ersten integrierten Schaltungsvorrichtung 80A gewählt werden, wobei mehr Wärmeabführungs-Dies 94 zum Füllen eines größeren Spalts G1 verwendet werden. Bei der dargestellten Ausführungsform haben die Wärmeabführungs-Dies 94 in dem Stapel jeweils eine kleinere Breite als die erste integrierte Schaltungsvorrichtung 80A (ähnlich wie es unter Bezugnahme auf 12 dargelegt worden ist), aber es versteht sich, dass die Wärmeabführungs-Dies 94 in dem Stapel jeweils auch eine größere Breite als die erste integrierte Schaltungsvorrichtung 80A haben können (ähnlich wie es unter Bezugnahme auf 13 dargelegt worden ist) oder dieselbe Breite wie die erste integrierte Schaltungsvorrichtung 80A haben können (ähnlich wie es unter Bezugnahme auf 11 dargelegt worden ist).
  • Wenn ein Stapel von Wärmeabführungs-Dies 94 an der ersten integrierten Schaltungsvorrichtung 80A befestigt wird, wird durch den Prozess zum Dünnen des Verkapselungsmaterials 96 (der vorstehend unter Bezugnahme auf 7 beschrieben worden ist) die Oberseite des oberen Wärmeabführungs-Dies 94C des Stapels freigelegt. Insbesondere wird durch das Dünnen das Verkapselungsmaterial 96 entfernt, bis kein Verkapselungsmaterial 96 mehr über dem oberen Wärmeabführungs-Die 94C verbleibt, und ein Teil des oberen Wärmeabführungs-Dies 94C kann ebenfalls entfernt werden. Bei einigen Ausführungsformen haben die Wärmeabführungs-Dies 94 zunächst jeweils dieselbe Dicke, aber nach dem Dünnen hat der obere Wärmeabführungs-Die 94C eine kleinere Dicke als der untere Wärmeabführungs-Die 94A und der mittlere Wärmeabführungs-Die 94B (die ihre Anfangsdicke beibehalten). Nach dem Dünnungsprozess sind die Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B, des oberen Wärmeabführungs-Dies 94C und des Verkapselungsmaterials 96 (innerhalb von Prozessschwankungen) koplanar. Dementsprechend haben die Oberseiten der zweiten integrierten Schaltungsvorrichtungen 80B und die Oberseite des oberen Wärmeabführungs-Dies 94C denselben Abstand von dem Wafer 70. Der Wärmeverteiler 208 kann an der Oberseite des oberen Wärmeabführungs-Dies 94C befestigt werden.
  • 15 ist eine Schnittansicht eines integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsform ist der unter Bezugnahme auf 11 beschriebenen Ausführungsform ähnlich, mit der Ausnahme, dass die integrierten Schaltungsvorrichtungen 80 durch Direktbonden an dem Wafer 70 befestigt werden. Zum Beispiel kann eine Hybridbondung, Schmelzbondung, Dielektrikumbondung, Metallbondung oder dergleichen zum direkten Bonden von entsprechenden dielektrischen Schichten und/oder Die-Verbindungselementen des Wafers 70 und der integrierten Schaltungsvorrichtungen 80 ohne Verwendung von Klebstoff oder Lot verwendet werden. Für die unter Bezugnahme auf 11 beschriebene Ausführungsform ist zwar eine Direktbondung angegeben, aber es versteht sich, dass eine Direktbondung auch bei einer der Ausführungsformen, die vorstehend unter Bezugnahme auf die 12 bis 14 beschrieben worden sind, oder bei einer der Ausführungsformen, die später unter Bezugnahme auf die 20 bis 23 und 30 bis 33 beschrieben werden, verwendet werden kann
  • Die 16 bis 19 sind Schnittansichten von Zwischenstufen beim Herstellen eines Die-Stapels 60A gemäß einigen Ausführungsformen. Der Die-Stapel 60A wird durch Bonden von integrierten Schaltungs-Dies 50B (die leitfähige Durchkontaktierungen 62 aufweisen) an einen Wafer 300 hergestellt. Bei einer Ausführungsform ist der Die-Stapel 60A eine SoIC-Vorrichtung (SoIC: System-on-Integrated-Chip), aber es versteht sich, dass Ausführungsformen auch für andere dreidimensionale Schaltungspackages (3DIC-Packages) verwendet werden können. Der Wafer 300 hat einen Die-Bereich 300A, in dem ein Die, wie etwa ein integrierter Schaltungs-Die 50A (der keine leitfähigen Durchkontaktierungen 62 haben kann), hergestellt ist. Der Die-Bereich 300A wird bei der späteren Bearbeitung vereinzelt, um den Die-Stapel 60A herzustellen, der einen vereinzelten Teil des Wafers 300 (z. B. einen integrierten Schaltungs-Die 50A) und die integrierten Schaltungs-Dies 50B aufweist, die an den vereinzelten Teil des Wafers 300 gebondet sind. Wie später näher dargelegt wird, kann der Die-Stapel 60A als eine erste integrierte Schaltungsvorrichtung 80A in einem integrierten Schaltungspackage 150 verwendet werden.
  • Nun wird die Bearbeitung eines Die-Bereichs 300A des Wafers 300 erläutert. Es versteht sich, dass mehrere Die-Bereiche 300A eines Wafers 300 gleichzeitig bearbeitet und vereinzelt werden können, um mehrere Die-Stapel 60A aus den vereinzelten Teilen des Wafers 300 herzustellen.
  • In 16 wird ein Wafer 300 erhalten oder hergestellt. Der Wafer 300 weist Vorrichtungen in dem Die-Bereich 300A auf, die bei der späteren Bearbeitung vereinzelt werden, um in den Die-Stapel 60A integriert zu werden. Bei einigen Ausführungsformen werden in dem Wafer 300 integrierte Schaltungs-Dies 50A hergestellt, die ein Substrat 52, eine Interconnect-Struktur 54, Die-Verbindungselemente 56 und eine dielektrische Schicht 58 aufweisen, die denen ähnlich sind, die unter Bezugnahme auf 1 beschrieben worden sind.
  • Die integrierten Schaltungs-Dies 50B werden durch Direktbondung an dem Wafer 300 befestigt. Hybridbondung, Schmelzbondung, Dielektrikumbondung, Metallbondung oder dergleichen können zum direkten Bonden von entsprechenden dielektrischen Schichten 58 und/oder Die-Verbindungselementen 56 der integrierten Schaltungs-Dies 50A und 50B ohne Verwendung von Klebstoff oder Lot verwendet werden. Die integrierten Schaltungs-Dies 50B können in einer gewünschten Anzahl an dem Wafer 300 befestigt werden. Bei einigen Ausführungsformen weisen die integrierten Schaltungs-Dies 50A und 50B außerdem Justiermarken 64 in ihren entsprechenden Interconnect-Strukturen 54 auf, die zum Justieren der integrierten Schaltungs-Dies 50A und 50B während des Bondens verwendet werden können. Die integrierten Schaltungs-Dies 50B weisen leitfähige Durchkontaktierungen 62 auf, die sich in die Interconnect-Struktur 54 und/oder das Halbleitersubstrat 52 erstrecken. Die leitfähigen Durchkontaktierungen 62 werden mit einer oder mehreren Metallisierungsschichten der Interconnect-Strukturen 54 elektrisch verbunden.
  • In 17 werden optional leitfähige Durchkontaktierungen 302 auf dem Wafer 300, z. B. auf den Die-Verbindungselementen 56, hergestellt. Die leitfähigen Durchkontaktierungen 302 werden mit dem integrierten Schaltungs-Die 50A elektrisch verbunden. Die leitfähigen Durchkontaktierungen 302 werden zum Beispiel dadurch hergestellt, dass zunächst eine Seedschicht über dem Wafer 300 hergestellt wird. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den leitfähigen Durchkontaktierungen 302. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird dann eine leitfähige Schicht hergestellt. Die leitfähige Schicht kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen hergestellt werden. Die leitfähige Schicht kann aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen hergestellt werden. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen die Metallschicht nicht hergestellt worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess entfernt, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seedschicht und der Metallschicht bilden die leitfähigen Durchkontaktierungen 302.
  • Dann wird auf den und um die verschiedenen Komponenten ein Verkapselungsmaterial 304 hergestellt. Nach der Herstellung verkapselt das Verkapselungsmaterial 304 die leitfähigen Durchkontaktierungen 302 (falls vorhanden) und die integrierten Schaltungs-Dies 50B. Das Verkapselungsmaterial 304 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 304 kann durch Formpressen, Pressspritzen oder dergleichen über dem Wafer 300 aufgebracht werden, sodass die leitfähigen Durchkontaktierungen 302 (falls vorhanden) und die integrierten Schaltungs-Dies 50B vergraben oder bedeckt werden. Außerdem wird das Verkapselungsmaterial 304 in Spaltbereichen zwischen den leitfähigen Durchkontaktierungen 302 (falls vorhanden) und den integrierten Schaltungs-Dies 50B hergestellt. Das Verkapselungsmaterial 304 kann in einer flüssigen oder einer halbflüssigen Form aufgebracht werden und anschließend gehärtet werden. Das Verkapselungsmaterial 304 wird optional gedünnt, um die leitfähigen Durchkontaktierungen 302 (falls vorhanden) und die integrierten Schaltungs-Dies 50B freizulegen. Der Dünnungsprozess kann ein Schleifprozess, eine CMP, eine Rückätzung, eine Kombination davon oder dergleichen sein. Nach dem Dünnungsprozess sind die Oberseiten des Verkapselungsmaterials 304, der leitfähigen Durchkontaktierungen 302 (falls vorhanden) und der integrierten Schaltungs-Dies 50B (innerhalb von Prozessschwankungen) koplanar. Das Dünnen wird so lange durchgeführt, bis eine gewünschte Menge des Verkapselungsmaterials 304, der leitfähigen Durchkontaktierungen 302 (falls vorhanden) und der integrierten Schaltungs-Dies 50B entfernt worden ist. Das Dünnen des Verkapselungsmaterials 304 kann zum Beispiel dann entfallen, wenn die leitfähigen Durchkontaktierungen 302 (falls vorhanden) und die integrierten Schaltungs-Dies 50B bereits freigelegt sind.
  • In 18 werden das Verkapselungsmaterial 304 und das Halbleitersubstrat 52 der integrierten Schaltungs-Dies 50B geschliffen, um die leitfähigen Durchkontaktierungen 62 freizulegen. Es können ein oder mehrere Entfernungsprozesse durchgeführt werden, mit denen auch die leitfähigen Durchkontaktierungen 302 freigelegt werden, wenn sie noch nicht freigelegt worden sind. Der Entfernungsprozess kann ein Planarisierungsprozess, wie etwa eine CMP, ein Schleifprozess, eine Rückätzung, eine Kombination davon oder dergleichen, sein. Bei einigen Ausführungsformen wird der Entfernungsprozess durchgeführt, um das Halbleitersubstrat 52 der integrierten Schaltungs-Dies 50B zu dünnen und die leitfähigen Durchkontaktierungen 62 freizulegen. Optional können Sperrschichten 306 um die leitfähigen Durchkontaktierungen 62 hergestellt werden. Die Sperrschichten 306 können dazu beitragen, die leitfähigen Durchkontaktierungen 62 gegeneinander zu isolieren, um ein Kurzschließen zu vermeiden. Die Sperrschichten 306 können zum Beispiel dadurch hergestellt werden, dass zunächst das Halbleitersubstrat 52 der integrierten Schaltungs-Dies 50B ausgespart wird, um Seitenwandteile der leitfähigen Durchkontaktierungen 62 freizulegen. Das Aussparen kann mit einem Ätzprozess, wie etwa einer Trockenätzung, erfolgen. Dann kann ein Sperrmaterial in den Aussparungen abgeschieden werden. Das Sperrmaterial kann ein dielektrisches Material, wie etwa ein Tieftemperatur-Polyimid, sein, aber es können auch andere geeignete dielektrische Materialien verwendet werden, wie etwa PBO, ein Verkapselungsmaterial, eine Kombination davon oder dergleichen. Ein Planarisierungsprozess, wie etwa eine CMP, ein Schleifprozess oder eine Rückätzung, kann durchgeführt werden, um überschüssige Teile des Sperrmaterials über dem Halbleitersubstrat 52 der integrierten Schaltungs-Dies 50B zu entfernen. Die verbliebenen Teile des Sperrmaterials in den Aussparungen bilden die Sperrschichten 306. Nach dem Herstellen der Sperrschichten 306 sind sie seitlich von dem Verkapselungsmaterial 304 umschlossen. Die Oberseiten der leitfähigen Durchkontaktierungen 302 (falls vorhanden), des Verkapselungsmaterials 304, der Sperrschichten 306 (falls vorhanden) und der leitfähigen Durchkontaktierungen 62 sind (innerhalb von Prozessschwankungen) koplanar.
  • In 19 wird eine Umverteilungsstruktur 310 auf den Oberseiten der leitfähigen Durchkontaktierungen 302 (falls vorhanden), des Verkapselungsmaterials 304, der Sperrschichten 306 (falls vorhanden) und der leitfähigen Durchkontaktierungen 62 hergestellt. Die Umverteilungsstruktur 310 weist dielektrische Schichten 312 und Metallisierungsschichten 314 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden) zwischen den dielektrischen Schichten 312 auf. Die Umverteilungsstruktur 310 kann zum Beispiel eine Mehrzahl von Metallisierungsschichten 314 aufweisen, die durch jeweilige dielektrische Schichten 312 voneinander getrennt sind. Die Metallisierungsschichten 314 der Umverteilungsstruktur 310 sind mit den leitfähigen Durchkontaktierungen 302 (falls vorhanden) und den leitfähigen Durchkontaktierungen 62 verbunden. Insbesondere sind die Metallisierungsschichten 314 durch die leitfähigen Durchkontaktierungen 302 (falls vorhanden) und die leitfähigen Durchkontaktierungen 62 mit den integrierten Schaltungs-Dies 50A und 50B verbunden.
  • Bei einigen Ausführungsformen werden die dielektrischen Schichten 312 aus einem Polymer hergestellt, das ein lichtempfindliches Material sein kann, wie etwa PBO, ein Polyimid, ein BCB-basiertes Polymer oder dergleichen, und sie können unter Verwendung einer lithografischen Maske strukturiert werden. Bei anderen Ausführungsformen werden die dielektrischen Schichten 312 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG; oder dergleichen hergestellt. Die dielektrischen Schichten 312 können durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Nachdem die dielektrischen Schichten 312 hergestellt worden sind, werden sie strukturiert, um darunter befindliche leitfähige Strukturelemente, wie etwa Teile der darunter befindlichen leitfähigen Durchkontaktierungen 62, leitfähigen Durchkontaktierungen 302 oder Metallisierungsschichten 314, freizulegen. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schichten 312, wenn sie lichtempfindliche Materialien sind, oder durch Ätzen, zum Beispiel anisotropes Ätzen. Wenn die dielektrischen Schichten 312 lichtempfindliche Materialien sind, können sie nach dem Belichten entwickelt werden.
  • Die Metallisierungsschichten 314 weisen jeweils leitfähige Durchkontaktierungen und/oder leitfähige Leitungen auf. Die leitfähigen Durchkontaktierungen erstrecken sich durch die dielektrischen Schichten 312, und die leitfähigen Leitungen erstrecken sich entlang den dielektrischen Schichten 312. Eine Metallisierungsschicht wird zum Beispiel dadurch hergestellt, dass zunächst eine Seedschicht (nicht einzeln dargestellt) über den jeweiligen tieferliegenden Strukturelementen hergestellt wird. Zum Beispiel kann die Seedschicht auf einer jeweiligen dielektrischen Schicht 312 und in Öffnungen durch die jeweilige dielektrische Schicht 312 hergestellt werden, oder sie kann auf den tieferliegenden leitfähigen Durchkontaktierungen 302 (falls vorhanden) oder auf den tieferliegenden leitfähigen Durchkontaktierungen 62 hergestellt werden. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann mit einem Abscheidungsverfahren wie PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsschicht. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird dann ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen, oder eine Kombination davon sein. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess, z. B. durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials bilden die Metallisierungsschicht.
  • Die Umverteilungsstruktur 310 ist lediglich als ein Beispiel dargestellt. Es können mehr oder weniger dielektrische Schichten 312 und Metallisierungsschichten 314 als dargestellt in der Umverteilungsstruktur 310 dadurch hergestellt werden, dass zuvor beschriebene Schritte wiederholt oder weggelassen werden.
  • Auf der Umverteilungsstruktur 310 werden die leitfähigen Verbindungselemente 82 (die vorstehend beschrieben worden sind) hergestellt. Die leitfähigen Verbindungselemente 82 können mit Metallisierungsschichten 314 der Umverteilungsstruktur 310 verbunden werden. Zum Beispiel können die leitfähigen Verbindungselemente 82 auf UBMs 316 der Umverteilungsstruktur 310 hergestellt werden.
  • Ein Vereinzelungsprozess wird durch Zertrennen entlang Ritzgrabenbereichen, z. B. um den Die-Bereich 300A, durchgeführt. Der Vereinzelungsprozess kann ein Zersägen, Vereinzeln oder dergleichen umfassen. Zum Beispiel können bei dem Vereinzelungsprozess die Umverteilungsstruktur 310, das Verkapselungsmaterial 304 und der Wafer 300 zersägt werden. Durch den Vereinzelungsprozess wird der Die-Bereich 300A von benachbarten Die-Bereichen getrennt. Der resultierende vereinzelte Die-Stapel 60A stammt aus dem Die-Bereich 300A. Durch den Vereinzelungsprozess entstehen integrierte Schaltungs-Dies 50A aus den vereinzelten Teilen des Wafers 300. Durch den Vereinzelungsprozess grenzen äußere Seitenwände der Umverteilungsstruktur 310, des Verkapselungsmaterials 304 und des integrierten Schaltungs-Dies 50A (innerhalb von Prozessschwankungen) seitlich aneinander an. Die integrierten Schaltungs-Dies 50B haben jeweils eine kleinere Breite als der integrierte Schaltungs-Die 50A.
  • Die 20 bis 23 sind Schnittansichten von integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsformen sind den Ausführungsformen ähnlich, die unter Bezugnahme auf die 11 bis 14 beschrieben worden sind, mit der Ausnahme, dass die erste integrierte Schaltungsvorrichtung 80A ein Die-Stapel 60A ist, der dem ähnlich ist, der unter Bezugnahme auf die 16 bis 19 beschrieben worden ist. Der Übersichtlichkeit halber werden einige Strukturelemente des Die-Stapels 60A weggelassen. Bei diesen Ausführungsformen wird die Umverteilungsstruktur 310 des Die-Stapels 60A z. B. durch Lotbonden an den leitfähigen Verbindungselementen 82 befestigt. Dadurch wird die Umverteilungsstruktur 310 mit den leitfähigen Durchkontaktierungen 62 (siehe 19), den leitfähigen Durchkontaktierungen 302 (falls vorhanden; siehe 19) und dem Interposer 110 verbunden. Außerdem weist bei diesen Ausführungsformen der Die-Stapel 60A nur einen integrierten Schaltungs-Die 50B statt der drei integrierten Schaltungs-Dies 50B auf, die in den 16 bis 19 gezeigt sind, aber es versteht sich, dass jede gewünschte Anzahl von integrierten Schaltungs-Dies 50B in dem Die-Stapel 60A verwendet werden kann. Der Wärmeverteiler 208 kann an der Oberseite des integrierten Schaltungs-Dies 50A befestigt werden.
  • Die 24 bis 29 sind Schnittansichten von Zwischenstufen beim Herstellen eines Die-Stapels 60A gemäß einigen Ausführungsformen. Der Die-Stapel 60A wird durch Bonden von integrierten Schaltungs-Dies 50A (die keine leitfähigen Durchkontaktierungen 62 aufweisen können) an einen Wafer 400 hergestellt. Bei einer Ausführungsform ist der Die-Stapel 60A eine SoIC-Vorrichtung, aber es versteht sich, dass Ausführungsformen auch für andere dreidimensionale Schaltungspackages (3DIC-Packages) verwendet werden können. Der Wafer 400 hat einen Die-Bereich 400A, in dem ein Die, wie etwa ein integrierter Schaltungs-Die 50B (der leitfähige Durchkontaktierungen 62 aufweist), hergestellt ist. Der Die-Bereich 400A wird bei der späteren Bearbeitung vereinzelt, um den Die-Stapel 60A herzustellen, der einen vereinzelten Teil des Wafers 400 (z. B. einen integrierten Schaltungs-Die 50B) und die integrierten Schaltungs-Dies 50A aufweist, die an den vereinzelten Teil des Wafers 400 gebondet sind. Wie später näher dargelegt wird, kann der Die-Stapel 60A als eine erste integrierte Schaltungsvorrichtung 80A in einem integrierten Schaltungspackage 150 verwendet werden.
  • Nun wird die Bearbeitung eines Die-Bereichs 400A des Wafers 400 erläutert. Es versteht sich, dass mehrere Die-Bereiche 400A eines Wafers 400 gleichzeitig bearbeitet und vereinzelt werden können, um mehrere Die-Stapel 60A aus den vereinzelten Teilen des Wafers 400 herzustellen.
  • In 24 wird ein Wafer 400 erhalten oder hergestellt. Der Wafer 400 kann dem unter Bezugnahme auf 16 beschriebenen Wafer 300 ähnlich sein und einen integrierten Schaltungs-Die 50B in dem Die-Bereich 400A aufweisen. Der integrierte Schaltungs-Die 50B weist leitfähige Durchkontaktierungen 62 auf, die sich in die Interconnect-Struktur 54 und/oder das Halbleitersubstrat 52 erstrecken. Die integrierten Schaltungs-Dies 50A werden dann in einer ähnlichen Weise, wie es unter Bezugnahme auf 16 dargelegt worden ist, an dem Wafer 400 befestigt. Es kann jede gewünschte Anzahl von integrierten Schaltungs-Dies 50A an dem Wafer 400 befestigt werden.
  • In 25 wird ein Verkapselungsmaterial 404 auf den und um die verschiedenen Komponenten hergestellt. Das Verkapselungsmaterial 404 kann dem Verkapselungsmaterial 96 ähnlich sein, das unter Bezugnahme auf 17 beschrieben worden ist, und kann mit ähnlichen Prozessen hergestellt werden. Das Verkapselungsmaterial 404 kann in einer ähnlichen Weise gedünnt werden, wie es unter Bezugnahme auf 17 beschrieben worden ist.
  • In 26 wird die Zwischenstruktur gewendet (nicht einzeln dargestellt), um sie für die Bearbeitung einer Rückseite 400B des Wafers 400 vorzubereiten. Die Zwischenstruktur kann auf einem Trägersubstrat 406 oder einer anderen geeigneten Stützstruktur für die Weiterbearbeitung platziert werden. Das Trägersubstrat 406 kann dem unter Bezugnahme auf 8 beschriebenen Trägersubstrat 98 ähnlich sein, und es kann in einer ähnlichen Weise an dem Verkapselungsmaterial 404 befestigt werden, wie es unter Bezugnahme auf 8 dargelegt worden ist.
  • In 27 wird das Substrat 52 des Wafers 400 gedünnt, um die leitfähigen Durchkontaktierungen 62 freizulegen. Das Substrat 52 kann in einer ähnlichen Weise gedünnt werden, wie es unter Bezugnahme auf 9 dargelegt worden ist. Optional kann eine Isolierschicht 408 auf der Rückseite des Substrats 52 so hergestellt werden, dass sie die überstehenden Teile der leitfähigen Durchkontaktierungen 62 umschließt. Die Isolierschicht 408 kann der unter Bezugnahme auf 9 beschriebenen Isolierschicht 102 ähnlich sein und kann mit ähnlichen Prozessen hergestellt werden.
  • In 28 wird eine Umverteilungsstruktur 410 auf dem Substrat 52, den leitfähigen Durchkontaktierungen 62 und der Isolierschicht 408 (falls vorhanden) hergestellt. Die Umverteilungsstruktur 410 kann der unter Bezugnahme auf 19 beschriebenen Umverteilungsstruktur 310 ähnlich sein und kann mit ähnlichen Prozessen hergestellt werden. Auf der Umverteilungsstruktur 410 werden die (vorstehend beschriebenen) leitfähigen Verbindungselemente 82 hergestellt. Die leitfähigen Verbindungselemente 82 können mit Metallisierungsschichten der Umverteilungsstruktur 410 verbunden werden. Zum Beispiel können die leitfähigen Verbindungselemente 82 auf UBMs der Umverteilungsstruktur 410 hergestellt werden.
  • In 29 wird eine Trägerablösung durchgeführt, um das Trägersubstrat 406 von dem Verkapselungsmaterial 404 abzulösen. Das Trägersubstrat 406 kann in einer ähnlichen Weise abgelöst werden, wie es unter Bezugnahme auf 11 dargelegt worden ist.
  • Dann wird ein Vereinzelungsprozess durch Zertrennen entlang Ritzgrabenbereichen, z. B. um den Die-Bereich 400A, durchgeführt. Der Vereinzelungsprozess kann ein Zersägen, Vereinzeln oder dergleichen sein. Zum Beispiel können bei dem Vereinzelungsprozess die Umverteilungsstruktur 410, das Verkapselungsmaterial 404 und der Wafer 400 zersägt werden. Durch den Vereinzelungsprozess wird der Die-Bereich 400A von benachbarten Die-Bereichen getrennt. Der resultierende vereinzelte Die-Stapel 60A stammt aus dem Die-Bereich 400A. Durch den Vereinzelungsprozess entstehen integrierte Schaltungs-Dies 50B aus den vereinzelten Teilen des Wafers 400. Durch den Vereinzelungsprozess grenzen äußere Seitenwände der Umverteilungsstruktur 410, des Verkapselungsmaterials 40 und des integrierten Schaltungs-Dies 50B (innerhalb von Prozessschwankungen) seitlich aneinander an. Die integrierten Schaltungs-Dies 50A haben jeweils eine kleinere Breite als der integrierte Schaltungs-Die 50B.
  • Die 30 bis 33 sind Schnittansichten von integrierten Schaltungspackages gemäß einigen Ausführungsformen. Diese Ausführungsformen sind den Ausführungsformen ähnlich, die unter Bezugnahme auf die 11 bis 14 beschrieben worden sind, mit der Ausnahme, dass die erste integrierte Schaltungsvorrichtung 80A ein ähnlicher Die-Stapel 60A wie der ist, der unter Bezugnahme auf die 24 bis 29 beschrieben worden ist. Einige Strukturelemente des Die-Stapels 60A werden der Übersichtlichkeit halber weggelassen. Bei diesen Ausführungsformen wird die Umverteilungsstruktur 310 des Die-Stapels 60A durch Lötverbindungen, z. B. die leitfähigen Verbindungselemente 82, an dem Interposer 110 befestigt. Dadurch wird die Umverteilungsstruktur 410 mit den leitfähigen Durchkontaktierungen 62 und dem Interposer 110 verbunden. Außerdem weist bei diesen Ausführungsformen der Die-Stapel 60A nur einen integrierten Schaltungs-Die 50A statt der drei integrierten Schaltungs-Dies 50A auf, die in den 24 bis 29 gezeigt sind, aber es versteht sich, dass jede gewünschte Anzahl von integrierten Schaltungs-Dies 50A in dem Die-Stapel 60A verwendet werden kann. Der Wärmeverteiler 208 kann an der Oberseite des integrierten Schaltungs-Dies 50A befestigt werden.
  • Ausführungsformen können Vorteile erzielen. Das Füllen des Spalts G1 (siehe 4) über der ersten integrierten Schaltungsvorrichtung 80A mit der Haftschicht 92 (falls vorhanden) und dem Wärmeabführungs-Die 94 trägt dazu bei, die Menge von Verkapselungsmaterial 96 zu reduzieren, die über dem ersten integrierten Schaltungsvorrichtung 80A in dem integrierten Schaltungspackage 150 verbleibt. Dadurch können einen Spannungskonzentration und eine Die-Rissbildung vermieden werden. Außerdem kann an der Oberseite des Wärmeabführungs-Dies 94 der Wärmeverteiler 208 befestigt werden, der aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt ist. Der Wärmeabführungs-Die 94 erhöht somit das Wärmeabführvermögen von der ersten integrierten Schaltungsvorrichtung 80A zu dem Wärmeverteiler 208. Dadurch kann die Wärmeabführungseffizienz in dem integrierten Schaltungspackage 150 verbessert werden.
  • Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Interposer; eine erste integrierte Schaltungsvorrichtung, die an dem Interposer befestigt ist; eine zweite integrierte Schaltungsvorrichtung, die an dem Interposer benachbart zu der ersten integrierten Schaltungsvorrichtung befestigt ist; einen Wärmeabführungs-Die auf der zweiten integrierten Schaltungsvorrichtung; und ein Verkapselungsmaterial um den Wärmeabführungs-Die, die zweite Schaltungsvorrichtung und die erste Schaltungsvorrichtung, wobei eine Oberseite des Verkapselungsmaterials koplanar mit einer Oberseite des Wärmeabführungs-Dies und einer Oberseite der ersten integrierten Schaltungsvorrichtung ist. Bei einigen Ausführungsformen der Vorrichtung ist die Oberseite des Wärmeabführungs-Dies mit demselben Abstand von dem Interposer wie die Oberseite der ersten integrierten Schaltungsvorrichtung angeordnet. Bei einigen Ausführungsformen der Vorrichtung ist eine Breite des Wärmeabführungs-Dies gleich einer Breite der zweiten integrierten Schaltungsvorrichtung. Bei einigen Ausführungsformen der Vorrichtung ist eine Breite des Wärmeabführungs-Dies größer als eine Breite der zweiten integrierten Schaltungsvorrichtung. Bei einigen Ausführungsformen der Vorrichtung ist eine Breite des Wärmeabführungs-Dies kleiner als eine Breite der zweiten integrierten Schaltungsvorrichtung. Bei einigen Ausführungsformen der Vorrichtung ist der Wärmeabführungs-Die ein Wärmeabführungs-Die einer Mehrzahl von Wärmeabführungs-Dies, die auf der zweiten integrierten Schaltungsvorrichtung angeordnet sind. Bei einigen Ausführungsformen der Vorrichtung ist die erste integrierte Schaltungsvorrichtung ein erster Die-Stapel, und die zweite integrierte Schaltungsvorrichtung ist ein zweiter Die-Stapel. Bei einigen Ausführungsformen der Vorrichtung ist die erste integrierte Schaltungsvorrichtung ein Die-Stapel, und die zweite integrierte Schaltungsvorrichtung ist ein integrierter Schaltungs-Die. Bei einigen Ausführungsformen weist die Vorrichtung weiterhin einen Wärmeverteiler auf der Oberseite des Verkapselungsmaterials, der Oberseite des Wärmeabführungs-Dies und der Oberseite der ersten integrierten Schaltungsvorrichtung auf.
  • Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Interposer; einen ersten Die-Stapel, der an eine Vorderseite des Interposers gebondet ist; einen zweiten Die-Stapel, der an die Vorderseite des Interposers gebondet ist, wobei eine Oberseite des zweiten Die-Stapels näher an dem Interposer als eine Oberseite des ersten Die-Stapels angeordnet ist; einen Wärmeabführungs-Die auf dem zweiten Die-Stapel, wobei eine Oberseite des Wärmeabführungs-Dies mit dem gleichen Abstand von dem Interposer wie die Oberseite des ersten Die-Stapels angeordnet ist; und einen Wärmeverteiler auf der Oberseite des Wärmeabführungs-Dies und der Oberseite des zweiten Die-Stapels. Bei einigen Ausführungsformen der Vorrichtung weist der zweite Die-Stapel Folgendes auf: einen ersten integrierten Schaltungs-Die; einen zweiten integrierten Schaltungs-Die, der an den ersten integrierten Schaltungs-Die gebondet ist, wobei der zweite integrierte Schaltungs-Die erste leitfähige Durchkontaktierungen aufweist; ein Verkapselungsmaterial um den zweiten integrierten Schaltungs-Die; und eine Umverteilungsstruktur auf dem Verkapselungsmaterial und dem zweiten integrierten Schaltungs-Die, wobei die Umverteilungsstruktur mit den ersten leitfähigen Durchkontaktierungen und dem Interposer verbunden ist. Bei einigen Ausführungsformen der Vorrichtung weist der zweite Die-Stapel weiterhin Folgendes auf: zweite leitfähige Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die zweiten leitfähigen Durchkontaktierungen mit dem ersten integrierten Schaltungs-Die und der Umverteilungsstruktur verbunden sind. Bei einigen Ausführungsformen der Vorrichtung weist der zweite Die-Stapel Folgendes auf: ein Verkapselungsmaterial; einen ersten integrierten Schaltungs-Die in dem Verkapselungsmaterial; einen zweiten integrierten Schaltungs-Die, der an den ersten integrierten Schaltungs-Die gebondet ist, wobei der zweite integrierte Schaltungs-Die leitfähige Durchkontaktierungen aufweist; und eine Umverteilungsstruktur auf dem zweiten integrierten Schaltungs-Die, wobei die Umverteilungsstruktur mit den leitfähigen Durchkontaktierungen und dem Interposer verbunden ist. Bei einigen Ausführungsformen weist die Vorrichtung weiterhin Folgendes auf: ein Verkapselungsmaterial um den ersten Die-Stapel, den zweiten Die-Stapel und den Wärmeabführungs-Die, wobei eine Oberseite des Verkapselungsmaterials mit demselben Abstand von dem Interposer wie die Oberseite des ersten Die-Stapels und die Oberseite des Wärmeabführungs-Dies angeordnet ist.
  • Bei einer Ausführungsform umfasst ein Verfahren die folgenden Schritte: Bonden einer ersten integrierten Schaltungsvorrichtung und einer zweiten integrierten Schaltungsvorrichtung an eine Vorderseite eines Interposers; Ankleben eines Wärmeabführungs-Dies auf der ersten integrierten Schaltungsvorrichtung; Verkapseln des Wärmeabführungs-Dies, der ersten integrierten Schaltungsvorrichtung und der zweiten integrierten Schaltungsvorrichtung mit einem Verkapselungsmaterial; Dünnen des Verkapselungsmaterials, des Wärmeabführungs-Dies und der zweiten integrierten Schaltungsvorrichtung, bis eine Oberseite des Verkapselungsmaterials koplanar mit einer Oberseite des Wärmeabführungs-Dies und einer Oberseite der ersten integrierten Schaltungsvorrichtung ist; und Ankleben eines Wärmeverteilers an die Oberseite des Verkapselungsmaterials, die Oberseite des Wärmeabführungs-Dies und die Oberseite der zweiten integrierten Schaltungsvorrichtung. Bei einigen Ausführungsformen des Verfahrens bedeckt ein erster Teil des Verkapselungsmaterials die Oberseite des Wärmeabführungs-Dies, und durch das Dünnen des Verkapselungsmaterials wird der erste Teil des Verkapselungsmaterials entfernt. Bei einigen Ausführungsformen des Verfahrens ist die Oberseite der zweiten integrierten Schaltungsvorrichtung weiter von dem Interposer entfernt als die Oberseite der ersten integrierten Schaltungsvorrichtung angeordnet, die Oberseite des Wärmeabführungs-Dies ist weiter von dem Interposer entfernt als die Oberseite der zweiten integrierten Schaltungsvorrichtung vor dem Dünnen des Wärmeabführungs-Dies angeordnet, und die Oberseite des Wärmeabführungs-Dies ist mit demselben Abstand von dem Interposer wie die Oberseite der zweiten integrierten Schaltungsvorrichtung nach dem Dünnen des Wärmeabführungs-Dies angeordnet. Bei einigen Ausführungsformen des Verfahrens ist die zweite integrierte Schaltungsvorrichtung eine HBM-Vorrichtung (HBM: Speicher mit hoher Bandbreite). Bei einigen Ausführungsformen des Verfahrens ist die erste integrierte Schaltungsvorrichtung eine SoIC-Vorrichtung (SoIC: System-on-Integrated-Chip). Bei einigen Ausführungsformen des Verfahrens ist die erste integrierte Schaltungsvorrichtung ein integrierter Schaltungs-Die.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Vorrichtung mit: einem Interposer; einer ersten integrierten Schaltungsvorrichtung, die an dem Interposer befestigt ist; einer zweiten integrierten Schaltungsvorrichtung, die an dem Interposer benachbart zu der ersten integrierten Schaltungsvorrichtung befestigt ist; einem Wärmeabführungs-Die auf der zweiten integrierten Schaltungsvorrichtung; und einem Verkapselungsmaterial um den Wärmeabführungs-Die, die zweite Schaltungsvorrichtung und die erste Schaltungsvorrichtung, wobei eine Oberseite des Verkapselungsmaterials koplanar mit einer Oberseite des Wärmeabführungs-Dies und einer Oberseite der ersten integrierten Schaltungsvorrichtung ist.
  2. Vorrichtung nach Anspruch 1, wobei die Oberseite des Wärmeabführungs-Dies mit demselben Abstand von dem Interposer wie die Oberseite der ersten integrierten Schaltungsvorrichtung angeordnet ist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei eine Breite des Wärmeabführungs-Dies gleich einer Breite der zweiten integrierten Schaltungsvorrichtung ist.
  4. Vorrichtung nach Anspruch 1 oder 2, wobei eine Breite des Wärmeabführungs-Dies größer als eine Breite der zweiten integrierten Schaltungsvorrichtung ist.
  5. Vorrichtung nach Anspruch 1 oder 2, wobei eine Breite des Wärmeabführungs-Dies kleiner als eine Breite der zweiten integrierten Schaltungsvorrichtung ist.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Wärmeabführungs-Die ein Wärmeabführungs-Die einer Mehrzahl von Wärmeabführungs-Dies ist, die auf der zweiten integrierten Schaltungsvorrichtung angeordnet sind.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste integrierte Schaltungsvorrichtung ein erster Die-Stapel ist und die zweite integrierte Schaltungsvorrichtung ein zweiter Die-Stapel ist.
  8. Vorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste integrierte Schaltungsvorrichtung ein Die-Stapel ist und die zweite integrierte Schaltungsvorrichtung ein integrierter Schaltungs-Die ist.
  9. Vorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin einen Wärmeverteiler auf der Oberseite des Verkapselungsmaterials, der Oberseite des Wärmeabführungs-Dies und der Oberseite der ersten integrierten Schaltungsvorrichtung aufweist.
  10. Vorrichtung mit: einem Interposer; einem ersten Die-Stapel, der an eine Vorderseite des Interposers gebondet ist; einem zweiten Die-Stapel, der an die Vorderseite des Interposers gebondet ist, wobei eine Oberseite des zweiten Die-Stapels näher an dem Interposer als eine Oberseite des ersten Die-Stapels angeordnet ist; einem Wärmeabführungs-Die auf dem zweiten Die-Stapel, wobei eine Oberseite des Wärmeabführungs-Dies mit demselben Abstand von dem Interposer wie die Oberseite des ersten Die-Stapels angeordnet ist; und einem Wärmeverteiler auf der Oberseite des Wärmeabführungs-Dies und der Oberseite des zweiten Die-Stapels.
  11. Vorrichtung nach Anspruch 10, wobei der zweite Die-Stapel Folgendes aufweist: einen ersten integrierten Schaltungs-Die; einen zweiten integrierten Schaltungs-Die, der an den ersten integrierten Schaltungs-Die gebondet ist, wobei der zweite integrierte Schaltungs-Die erste leitfähige Durchkontaktierungen aufweist; ein Verkapselungsmaterial um den zweiten integrierten Schaltungs-Die; und eine Umverteilungsstruktur auf dem Verkapselungsmaterial und dem zweiten integrierten Schaltungs-Die, wobei die Umverteilungsstruktur mit den ersten leitfähigen Durchkontaktierungen und dem Interposer verbunden ist.
  12. Vorrichtung nach Anspruch 11, wobei der zweite Die-Stapel weiterhin Folgendes aufweist: zweite leitfähige Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die zweiten leitfähigen Durchkontaktierungen mit dem ersten integrierten Schaltungs-Die und der Umverteilungsstruktur verbunden sind.
  13. Vorrichtung nach einem der Ansprüche 10 bis 12, wobei der zweite Die-Stapel Folgendes aufweist: ein Verkapselungsmaterial; einen ersten integrierten Schaltungs-Die in dem Verkapselungsmaterial; einen zweiten integrierten Schaltungs-Die, der an den ersten integrierten Schaltungs-Die gebondet ist, wobei der zweite integrierte Schaltungs-Die leitfähige Durchkontaktierungen aufweist; und eine Umverteilungsstruktur auf dem zweiten integrierten Schaltungs-Die, wobei die Umverteilungsstruktur mit den leitfähigen Durchkontaktierungen und dem Interposer verbunden ist.
  14. Vorrichtung nach einem der Ansprüche 10 bis 12, die weiterhin Folgendes aufweist: ein Verkapselungsmaterial um den ersten Die-Stapel, den zweiten Die-Stapel und den Wärmeabführungs-Die, wobei eine Oberseite des Verkapselungsmaterials mit demselben Abstand von dem Interposer wie die Oberseite des ersten Die-Stapels und die Oberseite des Wärmeabführungs-Dies angeordnet ist.
  15. Verfahren mit den folgenden Schritten: Bonden einer ersten integrierten Schaltungsvorrichtung und einer zweiten integrierten Schaltungsvorrichtung an eine Vorderseite eines Interposers; Ankleben eines Wärmeabführungs-Dies auf der ersten integrierten Schaltungsvorrichtung; Verkapseln des Wärmeabführungs-Dies, der ersten integrierten Schaltungsvorrichtung und der zweiten integrierten Schaltungsvorrichtung mit einem Verkapselungsmaterial; Dünnen des Verkapselungsmaterials, des Wärmeabführungs-Dies und der zweiten integrierten Schaltungsvorrichtung, bis eine Oberseite des Verkapselungsmaterials koplanar mit einer Oberseite des Wärmeabführungs-Dies und einer Oberseite der ersten integrierten Schaltungsvorrichtung ist; und Ankleben eines Wärmeverteilers an die Oberseite des Verkapselungsmaterials, die Oberseite des Wärmeabführungs-Dies und die Oberseite der zweiten integrierten Schaltungsvorrichtung.
  16. Verfahren nach Anspruch 15, wobei ein erster Teil des Verkapselungsmaterials die Oberseite des Wärmeabführungs-Dies bedeckt und durch das Dünnen des Verkapselungsmaterials der erste Teil des Verkapselungsmaterials entfernt wird
  17. Verfahren nach Anspruch 15 oder 16, wobei die Oberseite der zweiten integrierten Schaltungsvorrichtung weiter von dem Interposer entfernt als die Oberseite der ersten integrierten Schaltungsvorrichtung angeordnet ist, die Oberseite des Wärmeabführungs-Dies weiter von dem Interposer entfernt als die Oberseite der zweiten integrierten Schaltungsvorrichtung vor dem Dünnen des Wärmeabführungs-Dies angeordnet ist, und die Oberseite des Wärmeabführungs-Dies mit demselben Abstand von dem Interposer wie die Oberseite der zweiten integrierten Schaltungsvorrichtung nach dem Dünnen des Wärmeabführungs-Dies angeordnet ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die zweite integrierte Schaltungsvorrichtung eine HBM-Vorrichtung (HBM: Speicher mit hoher Bandbreite) ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die erste integrierte Schaltungsvorrichtung eine SoIC-Vorrichtung (SoIC: System-on-Integrated-Chip) ist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die erste integrierte Schaltungsvorrichtung ein integrierter Schaltungs-Die ist.
DE102021112200.7A 2021-03-24 2021-05-11 Integriertes schaltungspackage und verfahren Pending DE102021112200A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163165280P 2021-03-24 2021-03-24
US63/165,280 2021-03-24
US17/314,618 2021-05-07
US17/314,618 US11848246B2 (en) 2021-03-24 2021-05-07 Integrated circuit package and method

Publications (1)

Publication Number Publication Date
DE102021112200A1 true DE102021112200A1 (de) 2022-09-29

Family

ID=83192780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021112200.7A Pending DE102021112200A1 (de) 2021-03-24 2021-05-11 Integriertes schaltungspackage und verfahren

Country Status (5)

Country Link
US (2) US11848246B2 (de)
KR (2) KR20220133068A (de)
CN (1) CN115132675A (de)
DE (1) DE102021112200A1 (de)
TW (1) TWI778691B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610878B1 (en) * 2021-09-02 2023-03-21 Nanya Technology Corporation Semiconductor device with stacked chips and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124071A1 (de) 2017-09-18 2019-03-21 Taiwan Semiconductor Manufacturing Co. Ltd. Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564124B2 (en) * 2006-03-07 2013-10-22 International Rectifier Corporation Semiconductor package
TWI398943B (zh) * 2010-08-25 2013-06-11 Advanced Semiconductor Eng 半導體封裝結構及其製程
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8816495B2 (en) * 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US10714378B2 (en) * 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP2014187346A (ja) * 2013-02-22 2014-10-02 Tokyo Electron Ltd 焼結銀被覆膜の作製方法及び焼成装置及び半導体装置
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
KR102424402B1 (ko) 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10170457B2 (en) * 2016-12-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and method of forming the same
KR20180090527A (ko) 2017-02-03 2018-08-13 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR102404058B1 (ko) * 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
EP4235784A3 (de) * 2017-12-29 2023-10-04 INTEL Corporation Mikroelektronikanordnungen mit kommunikationsnetzwerken
US10510650B2 (en) 2018-02-02 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device packaging structure having through interposer vias and through substrate vias
KR102609445B1 (ko) 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지
KR102480014B1 (ko) 2018-11-23 2022-12-21 삼성전자 주식회사 반도체 패키지 및 그의 제조 방법
US11282759B2 (en) * 2019-09-09 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure having warpage control and method of forming the same
US11164855B2 (en) * 2019-09-17 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with a heat dissipating element and method of manufacturing the same
US11450581B2 (en) * 2020-08-26 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124071A1 (de) 2017-09-18 2019-03-21 Taiwan Semiconductor Manufacturing Co. Ltd. Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben

Also Published As

Publication number Publication date
US20230378015A1 (en) 2023-11-23
TWI778691B (zh) 2022-09-21
US11848246B2 (en) 2023-12-19
KR20220133068A (ko) 2022-10-04
CN115132675A (zh) 2022-09-30
KR20240005646A (ko) 2024-01-12
US20220310470A1 (en) 2022-09-29
TW202238864A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102021113639B3 (de) Integriertes schaltungs-package und verfahren zum bilden desselben
DE102021100133A1 (de) Integriertes schaltungspackage und verfahren
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102020133291A1 (de) Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019129834B4 (de) Integriertes schaltungs-package und verfahren
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
KR20240005646A (ko) 집적 회로 패키지 및 방법
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021103541A1 (de) Ic-package und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication