JP2019160967A - 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法 - Google Patents

赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法 Download PDF

Info

Publication number
JP2019160967A
JP2019160967A JP2018044443A JP2018044443A JP2019160967A JP 2019160967 A JP2019160967 A JP 2019160967A JP 2018044443 A JP2018044443 A JP 2018044443A JP 2018044443 A JP2018044443 A JP 2018044443A JP 2019160967 A JP2019160967 A JP 2019160967A
Authority
JP
Japan
Prior art keywords
wiring
pixel
contact layer
infrared detector
infrared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018044443A
Other languages
English (en)
Other versions
JP7069865B2 (ja
Inventor
一男 尾▲崎▼
Kazuo Ozaki
一男 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018044443A priority Critical patent/JP7069865B2/ja
Publication of JP2019160967A publication Critical patent/JP2019160967A/ja
Application granted granted Critical
Publication of JP7069865B2 publication Critical patent/JP7069865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】画素サイズを低減し、かつ検出効率の低下とクロストークを抑制することのできる赤外線検出器を提供する。【解決手段】複数の画素の配列を含む赤外線検出器において、下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層がこの順で積層された積層体と、前記積層体に形成されて画素を区画する画素分離溝と、を有し、前記画素の積層方向の上面と側面の全体が、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線のいずれかによって覆われている。【選択図】図3

Description

本発明は、赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法に関する。
赤外線検出器アレイでは、画像の高精細化への要求から、多画素化が進められている。一方で、1画素で異なる波長帯に感度を有する多波長化への要求も強い。多画素化については、ウェハサイズやリソグラフィの露光サイズに制限があることから、1画素当たりのサイズを小さくして画素数を増やす方向に進んでいる。これに対し、多波長化の場合は、1画素当たりのコンタクト穴とバンプの数が増大する。
図1は、一般的な2波長素子の画素構造を示す。各画素は、画素分離溝DTI(Deep Trench Isolation)によって区画されている。絶縁層の上に下部コンタクト層(BC)、下部活性層(BA)、中間コンタクト層(MC)、上部活性層(TA)、上部コンタクト層(TC)が積層され、1画素の中に、それぞれのコンタクト層に接続される3つのコンタクト穴CH1、CH2、CH3と、3つのバンプ電極(BMP)が配置される。
コンタクト穴やバンプ電極の微細化には限界があり、コンタクト穴とバンプ電極の数の増大は、画素サイズの縮小の妨げになる。すなわち、多画素化と多波長化は、相反する要求である。
特開2015−50331号公報 特開2008−282850号公報
多画素化と多波長化のトレードオフの問題以外にも、入射光の閉じ込めに関する問題がある。固体撮像装置では、2次元の画素配列を有する赤外線検出器が信号処理回路チップに電気的に接続され、各画素の活性層で吸収された赤外線の光量に比例する光電流が、信号処理回路で処理される。赤外線検出器の裏面を入射側とする構成では、入射した光の一部が、各画素に形成された電極や配線の隙間から通り抜け、検出効率が低下する。また、素子表面の金属で乱反射された光が隣接する画素に入り込む場合もあり、クロストークの原因となる。
本発明は、画素サイズを低減し、かつ検出効率の低下とクロストークを抑制することのできる赤外線検出器とその製造方法を提供することを課題とする。
本発明の一態様では、複数の画素の配列を含む赤外線検出器において、
下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層がこの順で積層された積層体と、
前記積層体に形成されて画素を区画する画素分離溝と、
を有し、前記画素の積層方向の上面と側面の全体が、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線のいずれかによって覆われている。
赤外線検出器において、画素サイズを低減し、かつ検出効率の低下とクロストークを抑制することができる。
一般的な2波長型の赤外線検出器の画素構成を示す図である。 本発明の赤外線検出器が適用される撮像装置の模式図である。 実施形態の赤外線検出器の断面模式図である。 実施形態の赤外線検出器の平面構成の一例を示す図である。 図4AのX−X’断面の模式図である。 図4Aの断面Aの図である。 バンプ形成前の赤外線検出器の画素の表面状態を示す鳥瞰図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 実施形態の赤外線検出器の製造工程図である。 図10(A)の工程の具体例を示す図である。 図10(A)の工程の具体例を示す図である。 図11(B)の工程の具体例を示す図である。 図11(B)の工程の具体例を示す図である。 図8(A)の工程直後の素子の表面状態を示す図である。 図8(B)の工程直後の素子の表面状態を示す図である。 図10(A)の工程直後の素子の表面状態を示す図である。 図11(B)の工程直後の素子の表面状態を示す図である。 実施形態の赤外線撮像装置を用いた赤外線撮像システムの概略ブロック図である。
実施形態では、画素サイズを低減し、かつ入射光の漏れ、隣接画素への乱反射等を抑制することのできる赤外線検出器の構成と製造方法を提供する。
画素サイズを低減するために、1画素中のバンプ電極の数を2つに減らす。3つのコンタクト層のうちの1つ、たとえば中間コンタクト層と信号処理回路チップとの電気的な接続は、素子分離溝の内壁に形成された表面配線を赤外線検出器アレイの外周に引き出すことで実現する。素子分離溝の内壁に形成された表面配線は、画素内部での乱反射光が隣接する画素に入りこむのを防止する機能も果たす。
また、各画素の表面に配置される配線を、絶縁膜を挟んで互いにオーバーラップさせることで、入射方向からみたときに光が突き抜ける隙間ができないようにする。
図2は、実施形態の赤外線検出器100を適用した赤外線撮像装置150の模式図である。赤外線撮像装置150は、赤外線検出器100と信号処理回路チップ50を有する。赤外線検出器100は、バンプ電極104によって、電気的、かつ機械的に信号処理回路チップ50に接続されている。
信号処理回路チップ50は、読出し回路部品を含み、各画素1で発生する光電流をバンプ電極104を介してチャネルごとに読み出して、信号処理回路で信号処理する。読出し回路部品は、画素ごとに設けられるトランスインピーダンスアンプ、ピーク検出回路、時間検出回路等を有していてもよい。
光は、赤外線検出器100の裏面から入射し、赤外線検出器100の内部に形成された活性層で吸収される。後述するように、実施形態の赤外線検出器100の光入射面と反対側の画素面、すなわちバンプ電極104側の表面は、間に絶縁膜を介して互いにオーバーラップする配線層で隙間なく覆われており、裏面から入射した光の通り抜けを防止することができる。また、各画素を分離する画素分離溝の内壁も表面配線で覆われている。画素内部での乱反射光の隣接画素への入射が防止され、画素間のクロストークが抑制される。
図3は、実施形態の赤外線検出器100の画素構成を示す概略断面図である。赤外線検出器100の各画素1は、画素分離溝21で互いに分離されている。画素1は、たとえば2次元のアレイ状に配置されている。各画素1で、絶縁層11の上に、下部コンタクト層12、下部活性層13、中間コンタクト層14、上部活性層15、上部コンタクト層16がこの順で積層されている。これらの層はエピタキシャル成長で形成され、「エピタキシャル積層」と呼んでもよい。
画素1の中に、上部コンタクト層16に達するコンタクト穴32と、下部コンタクト層12に達するコンタクト穴33が形成されている。中間コンタクト層14に達するコンタクト穴穴は、画素1の端部に設けられ、画素分離溝21に対して開放されている。
コンタクト穴32の底面に、上部コンタクト層16とオーミック接触する金属パッド51が設けられている。エピタキシャル積層の最表面で、金属パッド51を含む領域に配線24が形成され、バンプ電極41に接続されている。
コンタクト穴33の底面に、下部コンタクト層12とオーミック接触する金属パッド53が設けられている。コンタクト穴33の内壁に、金属パッド53に接続される配線61が形成されている。配線61は、画素1の表面領域まで延びて、その一部が絶縁膜を介して配線24にオーバーラップしている。画素1の表面領域で、配線61はバンプ電極42に接続されている。
コンタクト穴31の底面に、中間コンタクト層14とオーミック接触する金属パッド52が設けられている。コンタクト穴31は、画素分離溝21と連通しており、画素分離溝21とコンタクト穴31の内壁を覆う表面配線66が形成されている。
表面配線66は、画素1の上面まで延びる。表面配線66のうち、コンタクト穴31から画素1の上面に延びる部分は、上部コンタクト層16及びバンプ電極41に電気的に接続される配線24にオーバーラップするオーバーラップ領域66aとなっている。表面配線66のうち、画素分離溝21から画素1の上面に延びる部分は、下部コンタクト層12及びバンプ電極42に電気的に接続される配線61にオーバラップするオーバーラップ領域66bとなっている。
光は、画素1の裏面、すなわち絶縁層11の側から入射する。入射面と反対側の画素表面領域は、互いにオーバーラップする配線24、配線61、及びオーバーラップ領域66a、66bを含む表面配線66によって、隙間なく覆われている。これにより、下部活性層13と上部活性層15で吸収されなかった入射光が、そのまま画素1を通り抜けることを抑制できる。
画素1には、上部コンタクト層16と下部コンタクト層12にそれぞれ接続される2つのバンプ電極41と42が設けられ、画素サイズが低減されている。
中間コンタクト層14は、画素分離溝21の内部に形成された表面配線66によって、画素領域の周囲に引き出されている。表面配線66は、画素分離溝21の内壁を覆っており、画素1に入射して表面で乱反射された光が隣接する画素に入射することを防止する機能を果たす。
図4Aは、赤外線検出器100の平面構成を示す模式図、図4Bは図4AのX−X’断面図、図4Cは図4Aの断面Aの図である。画素領域101に、複数の画素1が2次元状に配置されている。画素領域101の外周に、中間コンタクト取出し用バンプ領域111が配置されている。画素領域101でのバンプ電極41、42の形成と同時に、中間コンタクト取出し用バンプ領域111にバンプ電極82が形成される。
中間コンタクト取出し用バンプ領域111のバンプ電極82は、画素領域101の各画素につながる表面配線66と接続されている。
この構成により、各画素1に配置されるバンプ電極の数を2個にして、中間コンタクト層14を、画素領域101の外周の中間コンタクト取出し用バンプ領域111に引き出している。中間コンタクト層14を、各画素1の上面を部分的に覆い、かつ画素分離溝21の内壁を覆う表面配線66で外周へ引き出すことで、入射光の突き抜けを防止できる構成となっている。
図3に戻って、赤外線検出器100の動作は次のとおりである。表面配線66に接続された中間コンタクト層14から上部活性層15と下部活性層13にバイアス電圧が印加される。バンプ電極42に接続された下部コンタクト層12から下部活性層13にバイアス電圧が印加される。
上部活性層15で吸収される赤外線の光量に比例する電流と、下部活性層13で吸収される赤外線の光量に比例する電流は、それぞれ上部コンタクト層16に電気的に接続されるバンプ電極41と、下部コンタクト層12に電気的に接続されるバンプ電極42から信号として取り出される。
図5は、バンプ形成前の赤外線検出器100の画素1の表面状態を示す鳥瞰図である。より正確には、エピタキシャル積層構造の上面に、上部コンタクト層16に接続される配線24と、下部コンタクト層12に接続される配線61が形成された状態を示す。
配線24で覆われた領域のうち、金属パッド51が設けられた領域は、バンプ電極41が設けられることになるバンプ形成領域141である。バンプ電極41は、配線24と金属パッド51によって、上部コンタクト層16と接続される。
画素1のコーナーに、中間コンタクト層14に到達するコンタクト穴31が設けられ、コンタクト穴31の底面に、中間コンタクト層14とオーミック接触する金属パッド52が形成されている。
配線61で覆われた領域のうち、コンタクト穴31と対角をなす位置に、下部コンタクト層12に達するコンタクト穴33が設けられている。コンタクト穴33の内壁は、配線61で覆われ、配線61はコンタクト穴33の底面の金属パッド53に接続されている。
配線61で覆われる領域のうち、最上層の金属パッド51と対角をなす領域は、バンプ電極42が設けられることになるバンプ形成領域142である。バンプ電極42は、配線61と、コンタクト穴33の底面の金属パッド53により、下部コンタクト層12と接続される。
この段階で、画素1の上面の大部分は金属配線によって覆われているが、配線間の隙間から入射光が突き抜ける可能性がある。そこで、コンタクト穴31と画素分離溝の内壁を覆う表面配線66を、絶縁膜を介して画素1の上面まで延設して、配線24と配線61の隙間部分を覆うように、オーバーラップさせる。画素1にバンプ電極41とバンプ電極42が搭載される段階では、画素1の上面と、画素分離溝21の側壁は、光入射方向からみて、赤外光に対して不透明な膜により隙間なく覆われることになる。
図6から図13は、赤外線検出器100の製造工程図である。図示の便宜上、1つの画素1に着目してその作製工程を示しているが、画素領域101の全体にわたって同じ工程が行われる。
図6(A)で、図示しない基板上に設けられた絶縁層11の上に、下部コンタクト層12、下部活性層13、中間コンタクト層14、上部活性層15、上部コンタクト層16をこの順で形成する。下部コンタクト層12、下部活性層13、中間コンタクト層14、上部活性層15、及び上部コンタクト層16は、エピタキシャル成長により順次形成され、エピタキシャル積層を形成する。
絶縁層11は、たとえば、ノンドープのGaAs基板の上に形成されたノンドープのGaAs層であり、電気的に絶縁性を示す。下部コンタクト層12は、たとえばn型のGaAs層である。GaAsの気相成長時にn型ドーパントガスとしてシリコン(Si)、ゲルマニウム(Ge)、硫黄(S)、セレン(Se)等を含む原料ガスを導入することで、n型のGaAs層が形成される。
下部活性層13は、第1の波長に感度を有する光吸収層であり、量子井戸または量子ドットの層と障壁層が繰り返し積層されている。中間コンタクト層14は、たとえばn型のGaAs層である。上部活性層15は、第1の波長と異なる第2の波長に感度を有する光吸収層である。上部コンタクト層16は、たとえばn型のGaAs層である。
図6(B)で、中間コンタクト層14に達する穴17aと17bを、ドライエッチングとウェットエッチングにより形成する。穴17aは、画素の端部で中間コンタクト層14へのコンタクト穴31となる穴である。穴17bは、後工程で下部コンタクト層12へのコンタクト穴33を形成するための穴である。
図7(A)で、穴17b以外の領域をレジストで覆い、ドライエッチングとウェットエッチングにより、穴17bを下部コンタクト層12までエッチングして、コンタクト穴33を形成する。その後、レジストを剥離する。
図7(B)で、絶縁層11に到達する画素分離溝21を形成する。これにより、穴17aは画素分離溝21と連通し、画素分離溝21に対して開放されたコンタクト穴31となる。
図8(A)で、各画素1の必要な個所に金属パッドを形成する。具体的には、コンタクト穴31の底面に中間コンタクト層14とオーミック接触する金属パッド52を形成し、コンタクト穴33の底面に、下部コンタクト層12とオーミック接触する金属パッド53を形成する。上部コンタクト層16の表面の所定の位置に、上部コンタクト層16とオーミック接触する金属パッド51を形成する。金属パッド51、52、53は、たとえば所定のレジストパターンを形成後に、金(Au)とゲルマニウム(Ge)をこの順に蒸着して、リフトオフにより所定の形状のGe/Au膜を形成することで作製される。
図8(B)で、上部コンタクト層16の表面の所定の領域に、金属パッド51と接続される配線24を形成する。たとえば、2層レジストを用いたパターンニングの後に、沈た(Ti)と白金(Pt)をこの順で蒸着し、リフトオフすることで、配線24が形成される。配線24は、図5に示したように、画素1の上面の約半分を覆っていてもよい。配線24は、後工程でバンプ電極と接続される電極として機能する。
図9(A)で、全面に絶縁膜25を堆積する。絶縁膜25の種類は問わないが、たとえば、シリコン窒化膜(SiN)をプラズマCVDで300nmの厚さに形成する。エピタキシャル積層構造の上面、金属パッド51、配線24、画素分離溝21の内壁、コンタクト穴31及び33の内壁が絶縁膜25で覆われる。
図9(B)で、コンタクト穴33の底面の絶縁膜25をエッチング除去して、金属パッド53を露出する。
図10(A)で、金属パッド53に接続される配線61を、コンタクト穴33の内部とエピタキシャル積層構造の上面の必要な個所に、イオンミリング等で形成する。配線61は、下部コンタクトを引き出す引き出し電極として機能する。実施形態の特徴として、配線61の一部は、絶縁膜25を介して、配線24とオーバーラップする。
図10(B)で、全面にSiN等の絶縁膜62を堆積する。
図11(A)で、コンタクト穴31の底面の絶縁膜をエッチング除去して、中間コンタクト層14とオーミック接触する金属パッド52を露出する。
図11(B)で、金属パッド52に接続され、画素分離溝21の内壁と、画素1の最上面の所定の領域を覆う表面配線66を、イオンンミリング等で形成する。表面配線66のうち、画素1の上面で絶縁膜62を介して配線24とオーバーラップする部分がオーバーラップ領域66aであり、絶縁膜62を介して配線61とオーバーラップする部分がオーバーラップ領域66bである。
図12(A)で、全面にSiN等の絶縁膜47を堆積する。
図12(B)で、所定の位置で絶縁膜の一部をエッチング除去して、配線24を露出する開口48と、配線61を露出する開口49を形成する。
図13で、開口48内にバンプ電極41を形成し、開口49内にバンプ電極42を形成する。バンプ電極41と42は、たとえば、開口48と開口49を除く領域をレジストマスクで覆ってインジウム(In)等の金属を蒸着し、リフトオフで開口48と開口49を埋めるバンプ電極41と42を形成する。バンプ電極41は、配線24と金属パッド51により、上部コンタクト層16と接続されている。バンプ電極42は、配線61と金属パッド53により、下部コンタクト層12と接続されている。
この構成で、画素1の入射面と反対側の上面は、絶縁膜を介して互いにオーバーラップ配置される配線24と配線61、及び表面配線66のオーバーラップ領域66a、66bによって隙間なく覆われる。また、画素1の側面、すなわち画素分離溝21の側壁は、中間コンタクトを取り出す表面配線66によって覆われている。この配線構造により、2波長型の赤外線検出器100で、1画素中のバンプ電極の数を2個に減らし、かつ、入射光の突き抜けと隣接画素への乱反射光の侵入を防止することができる。コンパクトな構造の赤外線検出器100で、検出感度の向上と、クロストークの抑制が実現される。
図14と図15は、図10(A)の配線61の形成工程の具体例を示す。図14(A)で、画素分離溝21と、画素分離溝21に対して開放されるコンタクト穴31を、レジスト26で埋める。レジスト26の表面は、フォトリソグラフィ過程のベーキングで丸みをおびている。
図14(B)で、全面に配線用の金属膜28をスパッタリングにより形成する。金属膜28は、たとえば、TiとPtをこの順にスパッタリングして得られる膜である。
図15(A)で、ミリングで残す部分にレジストパターン29を形成する。レジストパターン29の断面形状は、ベーキングにより丸みをおびている。
図15(B)で、ミリングにより、不要部分の金属膜28を除去し、その後、レジストパターン29と、レジスト26を剥離する。これにより、配線24と一部オーバーラップする配線61が形成される。
図16と図17は、図11(B)の表面配線66の形成工程の具体例を示す。
図16(A)で、コンタクト穴33とその周囲をレジスト44を保護する。レジストはフォトリソグラフィ過程のベーキングで丸みをおびている。
図16(B)で、全面に配線用の金属膜46をスパッタリングにより形成する。金属膜46は、たとえば、TiとPtをこの順にスパッタリングして得られる膜である。
図17(A)で、ミリングで残す部分にレジストパターン67を形成する。レジストパターンはベーキングにより丸みをおびている。
図17(B)で、不要な部分の金属膜46をミリングで除去し、その後、レジスト44とレジストパターン67を除去する。これにより、画素1の表面で配線24と一部オーバーラップするオーバーラップ領域66aと、配線61と一部オーバーラップするオーバーラップ領域66bを有する表面配線66が形成される。
図18は、図8(A)のオーミックコンタクトの形成直後の画素1の上面図である。画素1のコーナー部に、画素分離溝21に対して開放されたコンタクト穴31が形成されている。コンタクト穴31は中間コンタクト層14に達し、コンタクト穴31の底面に、中間コンタクト層14とオーミック接触する金属パッド52が設けられている。
コンタクト穴31と対角をなす位置に、下部コンタクト層12に達するコンタクト穴33が形成されている。コンタクト穴33の底面に、下部コンタクト層12とオーミック接触する金属パッド53が配置されている。
コンタクト穴31とコンタクト穴33を結ぶ対角線と交差する対角線上に、バンプ形成領域141とバンプ形成領域142が設定されている。バンプ形成領域141は、金属パッド51の配置位置を含む。
図19は、図8(B)の配線24の形成直後の画素1の上面図である。配線24は、上部コンタクト層16とオーミック接触する金属パッド51に接続されており、画素1の上面のほぼ半分の領域を占めている。配線24は、コンタクト穴31内の金属パッド52と、コンタクト穴33内の金属パッド53から、電気的に絶縁されている。
図20は、図10(A)の配線61の形成直後の画素1の上面図である。金属パッド51を介して上部コンタクト層16に接続される配線24と、一部オーバーラップして、配線61が形成されている。配線61は、金属パッド53により下部コンタクト層12と接続されている。図10(A)の断面図からわかるように、配線24と配線61は、積層方向に絶縁膜25によって隔てられており、電気的に絶縁されている。
オーバーラップする領域は、紙面の縦方向に延びているが、光入射方向での隙間を低減できる配置であれば、配線24と配線61をどのようにオーバーラップさせてもよい。たとえば、金属パッド51を含む画素1の1/4程度の領域に配線24形成し、配線61をL字型の領域にして、L字型の領域の端部で配線24にオーバーラップさせてもよい。
この段階で、画素1の上面の大部分が入射光に対して不透過の膜で覆われている。したがって、画素1の裏面からの入射光が積層方向に突き抜けることを抑制できる。
図21は、図11(B)の表面配線66の形成直後の画素1の上面図である。金属パッド52に接続され、かつ画素分離溝21の内壁を覆う表面配線66が形成されている。表面配線66の一部は、画素1の上面まで延びている。配線24にオーバーラップする領域が表面配線66のオーバーラップ領域66aであり、配線61にオーバーラップする領域がオーバーラップ領域66bである。
この段階では、画素1の上面は、入射光に対して非透過の膜で隙間なく覆われている。また、画素1の側面、すなわち画素分離溝21の内壁(側壁)も表面配線66で覆われている。したがって、裏面からの入射光の突き抜けを防止するだけでなく、表面の配線層で乱反射された成分が隣接する画素に入射することを防止することができる。
図22は、実施形態の赤外線撮像装置150を用いた撮像システム1000の概略ブロック図である。撮像システム1000は、赤外線撮像装置150、光学系1001、表示装置1002、記憶装置1003、電源1004、及び入出力装置1006を含む。光学系は、レンズ、ミラー等の光学素子を含み、外部からの光を、赤外線撮像装置150の赤外線検出器100に集光する。実施形態の赤外線検出器100では、裏面から光が入射するので、赤外線検出器100の裏面に対向するようにマイクロレンズアレイが配置されてもよい。
表示装置1002は、赤外線撮像装置150によって撮像されたイメージを表示する。記憶装置は、SSD(Solid State Drive)などのメモリデバイスであり、赤外線撮像装置150で撮像された画像データを記録する。電源1004は、撮像システム1000の全体のパワーを供給する。入出力装置1006は、外部機器との間の入出力インタフェースを含む。
撮像システム1000は、実施形態の赤外線検出器100を用いており、1画素当たりのサイズが小さく、入射光の突き抜けや隣接画素への乱反射光の入射が抑制されている。撮像システム1000は、高解像、高感度、低クロストークを実現し、セキュリティシステム、無人探査システム等に適用可能である。赤外光を検出するので、夜間の監視システムにも有効に適用できる。
以上、特定の実施例を参照して本発明を説明したが、本発明は実施形態で例示された構成に限定されない。赤外線検出器100に冷却装置を組み合わせて感度をさらに高めてもよい。エピタキシャル積層を形成する各層には、GaAs以外のIII-V化合物半導体を用いてもよい。各コンタクト層とオーミック接触する金属は、コンタクト層の導電型に応じて適宜選択される。n型コンタクト層とのオーミックコンタクトとして、GeAuとNiを組み合わせた金属材料を用いてもよい。
いずれの場合も、実施形態の赤外線検出器100では画素サイズが低減され、かつ入射光の突き抜けと、隣接画素への乱反射光の入射が抑制され、高解像、高感度のセンシングが可能である。
以上の説明に対して、以下の付記を呈示する。
(付記1)
複数の画素の配列を含む赤外線検出器において、
下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層がこの順で積層された積層体と、
前記積層体に形成されて画素を区画する画素分離溝と、
を有し、前記画素の積層方向の上面と側面の全体が、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線のいずれかによって覆われていることを特徴とする赤外線検出器。
(付記2)
前記積層体の裏面が光入射面であり、
前記画素の前記上面において、前記第1配線、前記第2配線、及び前記第3配線の少なくとも一部が前記積層方向にオーバーラップし、光入射方向から見たときに、前記上面が隙間なく覆われていることを特徴とする付記1に記載の赤外線検出器。
(付記3)
前記画素の前記上面に、前記第1配線に接続される第1のバンプ電極と、前記第2配線に接続される第2のバンプ電極を有し、
前記第3配線は、前記画素分離溝から前記赤外線検出器の画素領域の外周に引き出されていることを特徴とする付記1または2に記載の赤外線検出器。
(付記4)
前記上部コンタクト層に達する第1のコンタクト穴と、
前記下部コンタクト層に達する第2のコンタクト穴と、
前記中間コンタクト層に達する第3のコンタクト穴と、
を有し、
前記第3のコンタクト穴は、前記画素分離溝に対して開放されていることを特徴とする付記1〜3のいずれかに記載の赤外線検出器。
(付記5)
前記第1配線は、前記第1のコンタクト穴から前記画素の前記上面に延び、
前記第2配線は、前記第2のコンタクト穴から前記画素の前記上面に延び、
前記上面で、前記第2配線は第1絶縁膜(25)を介して前記第1配線にオーバーラップしていることを特徴とする付記4に記載の赤外線検出器。
(付記6)
前記第3配線は、前記第3のコンタクト穴と前記画素分離溝から前記画素の前記上面に延び、前記上面で、前記第1配線と前記第2配線に第2絶縁膜を介してオーバーラップしていることを特徴とする付記4に記載の赤外線検出器。
(付記7)
前記画素分離溝の内壁は、前記第3配線によって全面が覆われていることを特徴とする付記4に記載の赤外線検出器。
(付記8)
付記1〜7のいずれか1項に記載の赤外線検出器と、
前記赤外線検出器に電気的に接続される信号処理回路デバイスと、
を有する赤外線撮像装置。
(付記9)
付記8に記載の赤外線撮像装置と、
前記赤外線撮像装置に外部からの光を集光する光学系と、
を有する撮像システム。
(付記10)
絶縁層の上に、下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層をこの順で堆積して積層体を形成し、
前記積層体に画素を区画する画素分離溝を形成し、
前記画素に、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線を形成し、
前記画素の積層方向の上面と側面の全体を、前記第1配線と、前記第2配線と、前記第3配線のいずれかで覆う、
ことを特徴とする赤外線検出器の製造方法。
(付記11)
前記画素の前記上面において、前記第1配線、前記第2配線、及び前記第3配線の少なくとも一部を、間に絶縁膜を介して互いに前記積層方向にオーバーラップさせ、前記積層方向で見たときに、前記上面を隙間なく覆うことを特徴とする付記10に記載の赤外線検出器の製造方法。
(付記12)
前記画素の前記上面に、前記第1配線に接続される第1のバンプ電極と、前記第2配線に接続される第2のバンプ電極を形成し、
前記第3配線を、前記画素分離溝から前記赤外線検出器の画素領域の外周に引き出すことを特徴とする付記10または11に記載の赤外線検出器の製造方法。
(付記13)
前記上部コンタクト層に達する第1のコンタクト穴を形成し、
前記下部コンタクト層に達する第2のコンタクト穴を形成し、
前記中間コンタクト層に達する第3のコンタクト穴を、前記画素分離溝に対して開放するように形成する、
ことを特徴とする付記10〜12のいずれかに記載の赤外線検出器の製造方法。
(付記14)
前記第1配線を、前記第1のコンタクト穴から前記画素の前記上面に延設し、
前記第2配線を、前記第2のコンタクト穴から前記画素の前記上面に延設し、
前記上面で、前記第2配線を第1絶縁膜を介して前記第1配線にオーバーラップさせることを特徴とする付記13に記載の赤外線検出器の製造方法。
(付記15)
前記第3配線を、前記第3のコンタクト穴と前記画素分離溝から前記画素の前記上面に延設し、前記第3配線を、前記上面で、第2絶縁膜を介して前記第1配線と前記第2配線にオーバーラップさせることを特徴とする付記13に記載の赤外線検出器の製造方法。
(付記16)
前記第3配線で、前記画素分離溝の内壁の全面を覆うことを特徴とする付記13に記載の赤外線検出器の製造方法。
1 画素
11 絶縁層
12 下部コンタクト層
13 下部活性層
14 中間コンタクト層
15 上部活性層
16 上部コンタクト層
21 画素分離溝
24 配線(第1配線)
25、47、62 絶縁膜
31、32、33 コンタクト穴
41、42 バンプ電極
50 信号処理回路チップ(信号処理回路デバイス)
61 配線(第2配線)
66 表面配線(第3配線)
66a、66b オーバーラップ領域
100 赤外線検出器
101 画素領域
111 中間コンタクト取出し用バンプ領域
133 下部コンタクト取出し溝
141、142 バンプ形成領域
150 赤外線撮像装置
1000 撮像システム

Claims (8)

  1. 複数の画素の配列を含む赤外線検出器において、
    下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層がこの順で積層された積層体と、
    前記積層体に形成されて画素を区画する画素分離溝と、
    を有し、前記画素の積層方向の上面と側面の全体が、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線のいずれかによって覆われていることを特徴とする赤外線検出器。
  2. 前記積層体の裏面が光入射面であり、
    前記画素の前記上面において、前記第1配線、前記第2配線、及び前記第3配線の少なくとも一部が前記積層方向にオーバーラップし、光入射方向から見たときに、前記上面が隙間なく覆われていることを特徴とする請求項1に記載の赤外線検出器。
  3. 前記画素の前記上面に、前記第1配線に接続される第1のバンプ電極と、前記第2配線に接続される第2のバンプ電極を有し、
    前記第3配線は、前記画素分離溝から前記赤外線検出器の画素領域の外周に引き出されていることを特徴とする請求項1または2に記載の赤外線検出器。
  4. 前記上部コンタクト層に達する第1のコンタクト穴と、
    前記下部コンタクト層に達する第2のコンタクト穴と、
    前記中間コンタクト層に達する第3のコンタクト穴と、
    を有し、
    前記第3のコンタクト穴は、前記画素分離溝に対して開放されていることを特徴とする請求項1〜3のいずれか1項に記載の赤外線検出器。
  5. 請求項1〜4のいずれか1項に記載の赤外線検出器と、
    前記赤外線検出器に電気的に接続される信号処理回路デバイスと、
    を有する赤外線撮像装置。
  6. 請求項5に記載の赤外線撮像装置と、
    前記赤外線撮像装置に外部からの光を集光する光学系と、
    を有する撮像システム。
  7. 絶縁層の上に、下部コンタクト層、赤外帯域の第1の波長に感度を有する下部活性層、中間コンタクト層、前記赤外帯域で前記第1の波長と異なる第2の波長に感度を有する上部活性層、及び上部コンタクト層をこの順で堆積して積層体を形成し、
    前記積層体に画素を区画する画素分離溝を形成し、
    前記画素に、前記上部コンタクト層に接続される第1配線と、前記下部コンタクト層に接続される第2配線と、前記中間コンタクト層に接続される第3配線を形成し、
    前記画素の積層方向の上面と側面の全体を、前記第1配線と、前記第2配線と、前記第3配線のいずれかで覆う、
    ことを特徴とする赤外線検出器の製造方法。
  8. 前記画素の前記上面において、前記第1配線、前記第2配線、及び前記第3配線の少なくとも一部を、間に絶縁膜を介して互いに前記積層方向にオーバーラップさせ、前記積層方向で見たときに、前記上面を隙間なく覆うことを特徴とする請求項7に記載の赤外線検出器の製造方法。
JP2018044443A 2018-03-12 2018-03-12 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法 Active JP7069865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018044443A JP7069865B2 (ja) 2018-03-12 2018-03-12 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018044443A JP7069865B2 (ja) 2018-03-12 2018-03-12 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法

Publications (2)

Publication Number Publication Date
JP2019160967A true JP2019160967A (ja) 2019-09-19
JP7069865B2 JP7069865B2 (ja) 2022-05-18

Family

ID=67994915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018044443A Active JP7069865B2 (ja) 2018-03-12 2018-03-12 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法

Country Status (1)

Country Link
JP (1) JP7069865B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163868A (ja) * 1992-09-28 1994-06-10 Sanyo Electric Co Ltd ホトダイオード内蔵半導体装置
JP2011077165A (ja) * 2009-09-29 2011-04-14 Mitsubishi Heavy Ind Ltd 光検出素子、光検出装置及び赤外線検出素子、赤外線検出装置
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2012104759A (ja) * 2010-11-12 2012-05-31 Fujitsu Ltd 赤外線イメージセンサ及び赤外線撮像装置
JP2012129247A (ja) * 2010-12-13 2012-07-05 Fujitsu Ltd 赤外線撮像装置
JP2013021032A (ja) * 2011-07-07 2013-01-31 Fujitsu Ltd センサ素子アレイ及びその製造方法、撮像装置
JP2017143143A (ja) * 2016-02-09 2017-08-17 富士通株式会社 光検出器
US20180040663A1 (en) * 2016-05-23 2018-02-08 Massachusetts Institute Of Technology Photodiode Array Structure for Cross Talk Suppression
JP2018032663A (ja) * 2016-08-22 2018-03-01 富士通株式会社 光検出器及び撮像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163868A (ja) * 1992-09-28 1994-06-10 Sanyo Electric Co Ltd ホトダイオード内蔵半導体装置
JP2011077165A (ja) * 2009-09-29 2011-04-14 Mitsubishi Heavy Ind Ltd 光検出素子、光検出装置及び赤外線検出素子、赤外線検出装置
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2012104759A (ja) * 2010-11-12 2012-05-31 Fujitsu Ltd 赤外線イメージセンサ及び赤外線撮像装置
JP2012129247A (ja) * 2010-12-13 2012-07-05 Fujitsu Ltd 赤外線撮像装置
JP2013021032A (ja) * 2011-07-07 2013-01-31 Fujitsu Ltd センサ素子アレイ及びその製造方法、撮像装置
JP2017143143A (ja) * 2016-02-09 2017-08-17 富士通株式会社 光検出器
US20180040663A1 (en) * 2016-05-23 2018-02-08 Massachusetts Institute Of Technology Photodiode Array Structure for Cross Talk Suppression
JP2018032663A (ja) * 2016-08-22 2018-03-01 富士通株式会社 光検出器及び撮像装置

Also Published As

Publication number Publication date
JP7069865B2 (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
JP6185287B2 (ja) シリコン貫通ビアの構造物およびその形成方法
US10050078B2 (en) Light sensor
US10361231B2 (en) Image capturing apparatus, manufacturing method thereof, and camera
US20090243016A1 (en) Semiconductor device
US9947714B2 (en) Methods of manufacturing image sensors
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
CN103681704A (zh) Bsi芯片中的多金属膜堆叠件
KR20160017686A (ko) 이미지 센서 및 이의 제조 방법
US11658192B2 (en) Image sensor and image-capturing device
KR20200043772A (ko) Sl 기반의 3d 이미지 센서
JP5263219B2 (ja) 固体撮像装置、その製造方法および撮像装置
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
EP3096355A1 (en) Solid state imaging device, manufacturing method of solid state imaging device, and imaging system
JP7069865B2 (ja) 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法
US20220028916A1 (en) Imaging device
JP2009123780A (ja) 光電変換膜積層型撮像素子及びその製造方法
JP2014086514A (ja) 撮像装置、その製造方法及びカメラ
JP6849900B2 (ja) 検出素子及び検出器
WO2021199673A1 (ja) 固体撮像装置及び電子機器
JP2005303263A (ja) 光電変換膜積層型固体撮像素子の製造方法
WO2023106026A1 (ja) 撮像装置
JP7059336B2 (ja) 光電変換装置およびカメラ
US20240136380A1 (en) Active pixel sensor and method for fabricating an active pixel sensor
US20240096784A1 (en) Extended via connect for pixel array
JP2010109398A (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R150 Certificate of patent or registration of utility model

Ref document number: 7069865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150