JP6849900B2 - 検出素子及び検出器 - Google Patents

Description

本発明は、検出素子及び検出器に関する。

検出素子の１つに、量子井戸構造等を含む下部及び上部の２層の活性層を下部、中間及び上部の３層の電極層で挟んだ積層体を画素（受光部）に用いたものが知られている。３層の電極層に電圧を印加し、それらに挟まれる各活性層に所定の電界を加えることで、各活性層の波長域に感度を有する検出素子として機能させる。このような検出素子として、例えば、異なる２波長域に感度を有する赤外線検出素子が知られている。

特開２０１５−１５５８３９号公報

２層の活性層を３層の電極層で挟んだ積層体を画素に含む検出素子では、その積層体の内層の中間電極層に電圧を印加するため、積層体の一部を切り欠き、中間電極層の上面の一部を露出させ、そこをコンタクト領域（接点）とする手法が採られる場合がある。この手法では、積層体を切り欠いて中間電極層の上面の一部を露出させるため、中間電極層上に積層されている活性層の一部が除去される。活性層の一部の除去は、活性層及びそれを画素に含む検出素子の感度の低下、性能の低下を招く恐れがある。

本発明の一観点によれば、第１電極層と、前記第１電極層の第１領域に設けられた第１活性層と、前記第１活性層の前記第１電極層とは反対の側に設けられた第２電極層と、前記第２電極層の前記第１活性層とは反対の側に設けられた第２活性層と、前記第２活性層の前記第２電極層とは反対の側に設けられた第３電極層とを含む積層体と、前記積層体の積層方向の前記第３電極層側の表面と前記積層方向に沿った表面である側面とに設けられ、前記積層体の側面における前記第２電極層の側面に通じる開口部を有する絶縁膜と、前記絶縁膜の前記開口部内に設けられ、前記第２電極層の側面に接続され、金属が用いられた第１導体部と、前記第１導体部に接続され、前記絶縁膜を介して前記積層体の側面における前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の前記第２活性層とは反対の側に延在する第２導体部とを含み、前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法が同一であるか、又は、前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法差が、前記積層体の側面に設けられる前記絶縁膜と、前記積層体の側面に前記絶縁膜を介して設けられる前記第２導体部との合計厚さである検出素子が提供される。

また、本発明の一観点によれば、上記のような検出素子を備える検出器が提供される。

開示の技術によれば、画素の活性層の減少を抑え、高感度、高性能の検出素子を実現することが可能になる。また、そのような高感度、高性能の検出素子を備える検出器を実現することが可能になる。

検出素子の一例の説明図（その１）である。 検出素子の一例の説明図（その２）である。 第１の実施の形態に係る検出素子の一例を示す図（その１）である。 第１の実施の形態に係る検出素子の一例を示す図（その２）である。 第１の実施の形態に係る検出素子の一例を示す図（その３）である。 第１の実施の形態に係る検出素子の一例を示す図（その４）である。 第１の実施の形態に係る検出素子の活性層の一例を示す図である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その１）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その２）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その３）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その４）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その５）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その６）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その７）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その８）である。 第２の実施の形態に係る検出素子形成方法の一例を示す図（その９）である。 第３の実施の形態に係る検出素子形成方法の一例を示す図である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その１）である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その２）である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その３）である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その４）である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その５）である。 第４の実施の形態に係る検出素子形成方法の一例を示す図（その６）である。 第５の実施の形態に係る検出器の一例を示す図である。 第６の実施の形態に係る電子機器の一例を示す図である。

はじめに、検出素子の一例について説明する。
図１及び図２は検出素子の一例の説明図である。図１及び図２にはそれぞれ、検出素子の一例の要部断面を模式的に図示している。

図１に示す検出素子１００Ａは、画素１０１Ａを有する。画素１０１Ａは、基板１１０上に、下部電極層１２０、下部活性層１３０、中間電極層１４０、上部活性層１５０及び上部電極層１６０が積層された積層体１０１Ａａを含む。

基板１１０には、例えば、ノンドープのガリウムヒ素（ＧａＡｓ）基板が用いられる。下部電極層１２０、中間電極層１４０及び上部電極層１６０には、例えば、ｎ型のＧａＡｓが用いられる。下部活性層１３０及び上部活性層１５０は、例えば、ＧａＡｓ系材料が用いられ、それぞれ所定の波長域に感度を有するように形成された量子井戸構造等の活性層である。

検出素子１００Ａは、例えば、下部活性層１３０及び上部活性層１５０の各々の感度波長が調整され、異なる２波長域に感度を有する赤外線検出素子とされる。
検出素子１００Ａには、赤外線等の光が基板１１０側から内部に入射する。画素１０１Ａの積層体１０１Ａａには更に、上部電極層１６０上に設けられた光結合構造１７０、及びその上に設けられた金属膜１８０が含まれる。光結合構造１７０には、例えば、ノンドープ又はｎ型のＧａＡｓが用いられる。金属膜１８０には、金（Ａｕ）等の金属が用いられる。光結合構造１７０及び金属膜１８０は、基板１１０側から入射する光を回折、反射させる。

下部電極層１２０、下部活性層１３０、中間電極層１４０、上部活性層１５０、上部電極層１６０、光結合構造１７０及び金属膜１８０の表面には、それらを覆うように絶縁膜１９０が設けられる。画素１０１Ａの上面には、下部電極層１２０、中間電極層１４０及び上部電極層１６０とそれぞれ電気的に接続されるバンプ電極２００ａ、バンプ電極２００ｂ及びバンプ電極２００ｃが設けられる。

下部電極層１２０の上面の一部には、絶縁膜１９０を貫通して接続されたコンタクト部２１０ａが設けられ、そこから画素１０１Ａの上面に引き出された配線２２０ａにより、下部電極層１２０とバンプ電極２００ａとが電気的に接続される。中間電極層１４０の上面の一部には、絶縁膜１９０を貫通して接続されたコンタクト部２１０ｂが設けられ、そこから画素１０１Ａの上面に引き出された配線２２０ｂにより、中間電極層１４０とバンプ電極２００ｂとが電気的に接続される。上部電極層１６０と電気的に接続されるバンプ電極２００ｃは、金属膜１８０上に絶縁膜１９０を貫通して設けられる。

検出素子１００Ａには、バンプ電極２００ａ、バンプ電極２００ｂ及びバンプ電極２００ｃを介して、読み出し回路（ReadOut Integrated Circuit；ＲＯＩＣ）等の信号処理用の回路が接続される。

検出素子１００Ａの動作時には、バンプ電極２００ａ、バンプ電極２００ｂ及びバンプ電極２００ｃからそれぞれ下部電極層１２０、中間電極層１４０及び上部電極層１６０に電圧が印加される。この電圧の印加により、下部電極層１２０と中間電極層１４０との間の下部活性層１３０、及び中間電極層１４０と上部電極層１６０との間の上部活性層１５０に所定の電界が加えられる。これにより、検出素子１００Ａは、下部活性層１３０及び上部活性層１５０の波長域に感度を有する（当該波長域の光を吸収する）検出素子１００Ａとして機能する。

尚、図１には便宜上、１つの画素１０１Ａを図示するが、検出素子１００Ａは、例えば、溝３００で分離された複数の画素１０１Ａを含む。
また、図２に示す検出素子１００Ｂは、下部電極層１２０上に、下部活性層１３０、中間電極層１４０、上部活性層１５０、上部電極層１６０、光結合構造１７０及び金属膜１８０が積層された積層体１０１Ｂａを含む画素１０１Ｂを有する。この図２に示す検出素子１００Ｂは、下部電極層１２０及び上部電極層１６０を、溝３００で所定部位が分離された複数の画素１０１Ｂ間で共通としている点で、上記図１に示した検出素子１００Ａと相違する。

図２に示す検出素子１００Ｂでは、画素１０１Ｂ群の配置領域の周辺部に、それらの画素１０１Ｂ群で共通とされた下部電極層１２０とのコンタクト部（図示せず）が設けられる。画素１０１Ｂ群の、各々の上面に設けられ上部電極層１６０と電気的に接続されたバンプ電極２００ｃ群は、配線２２０ｃで接続され、配線２２０ｃ（上部電極層１６０群）とのコンタクト部（図示せず）は、画素１０１Ｂ群の配置領域の周辺部に設けられる。一方、中間電極層１４０は、上記検出素子１００Ａと同様、その上面の一部に絶縁膜１９０を貫通してコンタクト部２１０ｂが接続され、そこから画素１０１Ｂの上面に引き出された配線２２０ｂにより、バンプ電極２００ｂと電気的に接続される。

検出素子１００Ｂには、画素１０１Ｂ群の配置領域の周辺部に設けられたコンタクト部、及び画素１０１Ｂの上面に設けられたバンプ電極２００ｂを介して、ＲＯＩＣ等の信号処理用の回路と接続される。

検出素子１００Ｂの動作時には、画素１０１Ｂ群の配置領域の周辺部に設けられたコンタクト部から下部電極層１２０及び上部電極層１６０にそれぞれ電圧が印加され、バンプ電極２００ｂから中間電極層１４０に電圧が印加される。この電圧の印加により、下部電極層１２０と中間電極層１４０との間の下部活性層１３０、及び中間電極層１４０と上部電極層１６０との間の上部活性層１５０に所定の電界が加えられる。これにより、検出素子１００Ｂは、下部活性層１３０及び上部活性層１５０の波長域に感度を有する検出素子１００Ｂとして機能する。

検出素子１００Ｂでは、下部電極層１２０に繋がるバンプ電極を画素１０１Ｂの上面に設けないため、上記検出素子１００Ａと比べ、画素１０１Ｂの小型化が可能になり、そのような画素１０１Ｂ群を含む検出素子１００Ｂの小型化が可能になる。

ところで、上記図１に示す検出素子１００Ａでは、下部電極層１２０を画素１０１Ａの上面のバンプ電極２００ａと電気的に接続するため、下部電極層１２０の上面の一部に接続されるコンタクト部２１０ａが設けられる。検出素子１００Ａの形成時には、このコンタクト部２１０ａを設けるために、下部電極層１２０上の下部活性層１３０、中間電極層１４０、上部活性層１５０及び上部電極層１６０を部分的に切り欠く。切り欠いて露出させた下部電極層１２０の上面の一部に、コンタクト部２１０ａが形成される。更に、検出素子１００Ａでは、中間電極層１４０を画素１０１Ａの上面のバンプ電極２００ｂと電気的に接続するため、中間電極層１４０の上面の一部に接続されるコンタクト部２１０ｂが設けられる。検出素子１００Ａの形成時には、このコンタクト部２１０ｂを設けるために、中間電極層１４０上に積層した上部活性層１５０及び上部電極層１６０を部分的に切り欠く。切り欠いて露出させた中間電極層１４０の上面の一部に、コンタクト部２１０ｂが形成される。

このように検出素子１００Ａでは、画素１０１Ａにおいて、コンタクト部２１０ａの形成のために下部活性層１３０及び上部活性層１５０の一部が除去され、コンタクト部２１０ｂの形成のために、上部活性層１５０の一部が除去される。図１には、下部活性層１３０及び上部活性層１５０の除去される部位を、点線で模式的に図示する。例えば、平面視で縦２０μｍ×横２０μｍの寸法の画素１０１Ａに対し、コンタクト部２１０ａ及びコンタクト部２１０ｂの形成のために、下部活性層１３０及び上部活性層１５０の、平面視で縦５μｍ×横５μｍの寸法の部位が、除去される。下部活性層１３０及び上部活性層１５０の一部の除去は、それらの感度の低下を招いたり、感度の面内分布に影響したりすることがある。

尚、下部活性層１３０及び上部活性層１５０の一部の除去による感度の低下や面内分布への影響は、画素１０１Ａの面積が比較的大きい場合には顕著とはならず、画素１０１Ａの面積が比較的小さい場合に顕著となる傾向がある。

上記図２に示す検出素子１００Ｂでも同様に、その形成時には、中間電極層１４０を画素１０１Ｂの上面のバンプ電極２００ｂと電気的に接続するコンタクト部２１０ｂを設けるため、中間電極層１４０上の上部活性層１５０及び上部電極層１６０を部分的に切り欠く。切り欠いて露出させた中間電極層１４０の上面の一部に、コンタクト部２１０ｂが形成される。

検出素子１００Ｂでは、下部電極層１２０を画素１０１Ｂ群で共通にすることで、各画素１０１Ｂにおける下部電極層１２０に繋がるコンタクト部２１０ａの形成が不要になり、従って、下部活性層１３０及び上部活性層１５０の一部の除去も不要になる。しかし、中間電極層１４０にはコンタクト部２１０ｂを設ける必要があり、その上面の一部を露出させるために、上部活性層１５０の一部が除去される。図２には、上部活性層１５０の除去される部位を、点線で模式的に図示する。例えば、平面視で縦２０μｍ×横２０μｍの寸法の画素１０１Ｂに対し、コンタクト部２１０ｂの形成のために、上部活性層１５０の、平面視で縦５μｍ×横５μｍの寸法の部位が、除去される。この上部活性層１５０の一部の除去が、その感度の低下を招いたり、感度の面内分布に影響したりすることがある。

尚、検出素子１００Ｂでは、画素１０１Ｂの上面のバンプ電極数を削減することで、検出素子１００Ａよりも小型化が図れる一方、小型化した検出素子１００Ｂでは、上部活性層１５０の一部の除去による感度の低下や面内分布への影響が顕著となる傾向がある。

以上のように、図１に示す検出素子１００Ａ、及び図２に示す検出素子１００Ｂでは、下部活性層１３０及び上部活性層１５０のうち、少なくとも上部活性層１５０の一部が除去され、その除去による感度の低下や面内分布が生じる恐れがある。

以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を用い、検出素子の、画素の活性層の部分的除去に起因して生じる感度の低下や面内分布を抑え、高感度、高性能の検出素子を実現する。また、そのような検出素子を備える検出器を実現する。

まず、第１の実施の形態について説明する。
図３〜図６は第１の実施の形態に係る検出素子の一例を示す図である。図３には、検出素子の一例の要部平面を模式的に図示している。図４には、検出素子に含まれる画素の一例の要部断面を模式的に図示している。図５（Ａ）及び図５（Ｂ）並びに図６（Ａ）及び図６（Ｂ）には、検出素子に含まれる画素の一例の要部平面を模式的に図示している。

図３に示すように、検出素子１は、複数の画素１０を含む。各画素１０の上面には、検出素子１をＲＯＩＣ等の信号処理用の回路と接続するためのバンプ電極２０ｂ及びバンプ電極２０ｃが設けられる。尚、後述のように、バンプ電極２０ｂは、画素１０内の中間電極層に電気的に接続され、バンプ電極２０ｃは、画素１０内の中間電極層に電気的に接続される。縦横に隣接する画素１０間には、溝３０が設けられる。溝３０は、隣接する画素１０間の所定部位を分離するように設けられる。

検出素子１に含まれる画素１０の断面の一例を図４に示す。図４には、図３のＬ１−Ｌ１線に沿った位置に相当する断面を模式的に図示している。図４に示すように、検出素子１は、画素１０群で共通の基板１１と、その上に設けられ、画素１０群で共通の下部電極層１２とを含む。検出素子１は、下部電極層１２の、画素１０の領域上に、下部活性層１３、中間電極層１４、上部活性層１５及び上部電極層１６が積層された構造を含む積層体１０Ａａを有する。隣接する画素１０間は、下部電極層１２に通じ下部電極層１２を貫通しない溝３０で分離される。

基板１１には、例えば、ノンドープのＧａＡｓ基板（ｉ型ＧａＡｓ）が用いられる。下部電極層１２、中間電極層１４及び上部電極層１６には、例えば、シリコン（Ｓｉ）をドーピングしたｎ型のＧａＡｓが用いられる。下部活性層１３及び上部活性層１５は、例えば、ＧａＡｓ系材料が用いられ、それぞれ所定の波長域に感度を有するように形成された量子井戸構造や量子ドット構造等の活性層である。

検出素子１は、例えば、下部活性層１３及び上部活性層１５の各々の感度波長が調整され、異なる２波長域に感度を有する赤外線検出素子とされる。
検出素子１には、赤外線等の光が基板１１側から内部に入射する。画素１０の積層体１０Ａａには更に、上部電極層１６上に設けられた光結合構造１７、及びその上に設けられた金属膜１８が含まれる。光結合構造１７には、例えば、ノンドープ又はｎ型のＧａＡｓが用いられる。金属膜１８には、Ａｕ等の金属が用いられる。光結合構造１７及び金属膜１８は、基板１１側から入射する光を回折、反射させる。

下部電極層１２、下部活性層１３、中間電極層１４、上部活性層１５、上部電極層１６、光結合構造１７及び金属膜１８の表面には、それらを覆うように絶縁膜１９が設けられる。絶縁膜１９には、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の各種絶縁材料が用いられる。

検出素子１では、画素１０群の配置領域の周辺部に、画素１０群で共通とされた下部電極層１２とのコンタクト部（図示せず）が設けられる。検出素子１の画素１０の上面には、絶縁膜１９を貫通し、金属膜１８を介して上部電極層１６と電気的に接続されたバンプ電極２０ｃが設けられる。検出素子１の画素１０の上面には更に、中間電極層１４に電気的に接続されたバンプ電極２０ｂが設けられる。バンプ電極２０ｃ及びバンプ電極２０ｂには、各種導体材料が用いられる。例えばインジウム（Ｉｎ）を用いたバンプ電極２０ｃ及びバンプ電極２０ｂが画素１０の上面に設けられる。

バンプ電極２０ｂと電気的に接続される中間電極層１４の側面１４ａには、絶縁膜１９を貫通するコンタクト部２１（接点）が接続される。中間電極層１４の側面１４ａに接続されたコンタクト部２１には、配線２２が接続される。配線２２は、コンタクト部２１から、絶縁膜１９を介して積層体１０Ａａの側面１０ａに沿って上面１０ｂの上方に引き出され、バンプ電極２０ｂと接続される。配線２２と上部活性層１５、上部電極層１６及び金属膜１８とは、絶縁膜１９が介在され、電気的には接続されない。コンタクト部２１及び配線２２には、各種導体材料が用いられる。例えば、チタン（Ｔｉ）、Ａｕ等の金属材料が用いられたコンタクト部２１及び配線２２が設けられる。

このように検出素子１では、画素１０の中間電極層１４が、その側面１４ａに接続されたコンタクト部２１、及びそのコンタクト部２１に接続された配線２２を介して、画素１０の上面のバンプ電極２０ｂと電気的に接続される。

図５（Ａ）及び図５（Ｂ）にはそれぞれ、図４に示す画素１０をそのバンプ電極２０ｃ及びバンプ電極２０ｂの側から見た時の平面の一例を模式的に図示している。図５（Ａ）及び図５（Ｂ）では便宜上、絶縁膜１９の図示は省略している。

中間電極層１４の側面１４ａに接続されるコンタクト部２１は、例えば図５（Ａ）又は図５（Ｂ）に示すように、平面視で中間電極層１４の側面１４ａ（又は画素１０の積層体１０Ａａの側面１０ａ）の一部に設けられる。ここでは一例として、対向する側面１４ａにそれぞれ１箇所ずつコンタクト部２１を設けた例を図示している。

中間電極層１４の側面１４ａの一部に設けられたコンタクト部２１に、例えば図５（Ａ）に示すように、画素１０の積層体１０Ａａの側面１０ａに沿ってその上面１０ｂの上方まで引き出されたライン状の配線２２が接続される。このような側面１４ａの一部に設けられたコンタクト部２１、及びそれに接続されたライン状の配線２２により、中間電極層１４が、画素１０の上面（積層体１０Ａａの上方）に設けられるバンプ電極２０ｂと電気的に接続される。

或いは、中間電極層１４の側面１４ａの一部に設けられたコンタクト部２１には、例えば図５（Ｂ）に示すように、画素１０の積層体１０Ａａの側面１０ａを覆い、上部電極層１６に繋がるバンプ電極２０ｃが露出する開口部２２ａを有する配線２２が接続される。尚、開口部２２ａの平面形状は、図５（Ｂ）に例示するような矩形に限定されない。このような側面１４ａの一部に設けられたコンタクト部２１、及びそれに接続され積層体１０Ａａの側面１０ａ及び上面１０ｂを覆うように設けられた配線２２により、中間電極層１４が、画素１０の上面（積層体１０Ａａの上方）に設けられるバンプ電極２０ｂと電気的に接続される。この場合、配線２２に金属材料を用いると、基板１１側から画素１０の積層体１０Ａａ内に入射し、光結合構造１７及び金属膜１８により回折、反射された光が、配線２２で積層体１０Ａａ内に反射されるため、光閉じ込め効果が増強され、感度の向上が図られる。

尚、図５（Ａ）及び図５（Ｂ）に示すコンタクト部２１の個数、配置、サイズは、一例である。コンタクト部２１は、中間電極層１４の側面１４ａとの接続部位を広くするほど、中間電極層１４の側面１４ａとの電気的な接続（例えばオーミック接触）の範囲を広くすることが可能になる。

図６（Ａ）及び図６（Ｂ）にはそれぞれ、図４に示す画素１０をそのバンプ電極２０ｃ及びバンプ電極２０ｂの側から見た時の平面の別例を模式的に図示している。図６（Ａ）及び図６（Ｂ）では便宜上、絶縁膜１９の図示は省略している。

中間電極層１４の側面１４ａに接続されるコンタクト部２１は、例えば図６（Ａ）又は図６（Ｂ）に示すように、平面視で中間電極層１４の側面１４ａの全周（側周面）に設けられてもよい。

中間電極層１４の側面１４ａの全周に設けられたコンタクト部２１に、例えば図６（Ａ）に示すように、画素１０の積層体１０Ａａの側面１０ａに沿ってその上面１０ｂの上方まで引き出されたライン状の配線２２、ここでは一例として２本の配線２２が接続される。このような側面１４ａの全周に設けられたコンタクト部２１、及びそれに接続されたライン状の配線２２により、中間電極層１４が、画素１０の上面（積層体１０Ａａの上方）に設けられるバンプ電極２０ｂと電気的に接続される。

或いは、中間電極層１４の側面１４ａの全周に設けられたコンタクト部２１には、例えば図６（Ｂ）に示すように、画素１０の積層体１０Ａａの側面１０ａを覆い、上部電極層１６に繋がるバンプ電極２０ｃが露出する開口部２２ａを有する配線２２が接続される。尚、開口部２２ａの平面形状は、図６（Ｂ）に例示するような矩形に限定されない。このような側面１４ａの全周に設けられたコンタクト部２１、及びそれに接続され積層体１０Ａａの側面１０ａ及び上面１０ｂを覆うように設けられた配線２２により、中間電極層１４が、画素１０の上面（積層体１０Ａａの上方）に設けられるバンプ電極２０ｂと電気的に接続される。この場合、配線２２に金属材料を用いると、光閉じ込め効果が増強され、感度の向上が図られる。

コンタクト部２１は、このように中間電極層１４の側面１４ａの全周に設けると、中間電極層１４の側面１４ａとの接続部位が広くなり、中間電極層１４の側面１４ａとの電気的な接続（例えばオーミック接触）の範囲を一層広げることが可能になる。

図４に示す検出素子１のコンタクト部２１及び配線２２には、例えば図５（Ａ）、図５（Ｂ）、図６（Ａ）又は図６（Ｂ）に示すような構造を採用することができる。
検出素子１では、下部電極層１２が画素１０群で共通とされ、画素１０群の配置領域の周辺部に下部電極層１２のコンタクト部（図示せず）が設けられる。各画素１０に設けられる上部電極層１６には、画素１０の上面に設けられるバンプ電極２０ｃが電気的に接続される。そして、中間電極層１４には、その側面１４ａにコンタクト部２１が設けられ、コンタクト部２１が、配線２２を介して、画素１０の上面に設けられるバンプ電極２０ｂと電気的に接続される。

検出素子１の動作時には、画素１０群の配置領域の周辺部に設けられたコンタクト部から下部電極層１２に電圧が印加され、バンプ電極２０ｃから上部電極層１６に電圧が印加され、バンプ電極２０ｂから中間電極層１４に電圧が印加される。この電圧の印加により、下部電極層１２と中間電極層１４との間の下部活性層１３、及び中間電極層１４と上部電極層１６との間の上部活性層１５に所定の電界が加えられる。これにより、検出素子１は、下部活性層１３及び上部活性層１５の波長域に感度を有する検出素子１として機能する。

検出素子１では、コンタクト部２１を中間電極層１４の側面１４ａに設けるため、画素１０の形成時に、中間電極層１４の上面の一部にコンタクト部を設ける場合（図１及び図２）のような、画素１０の一部を中間電極層１４に達するまで除去する工程が不要になる。従って、中間電極層１４上に設けられる上部活性層１５の減少を抑え、上部活性層１５を、中間電極層１４下に設けられ溝３０で寸法が規定される下部活性層１３と、同一又は同等の寸法とすることができる。これにより、上部活性層１５の除去に起因する感度の低下や面内分布の発生が抑えられ、高感度、高性能の検出素子１が実現される。

例えば、平面視で縦２０μｍ×横２０μｍの寸法の画素に対し、コンタクト部の形成のために、平面視で縦５μｍ×横５μｍの寸法の部位を上部活性層から除去するものに比べ、上記検出素子１では、上部活性層１５の面積を約７％拡大することが可能になる。検出素子１では、このように上部活性層１５の減少が抑えられることで、感度、性能の向上が図られる。上部活性層を除去して中間電極層に形成するコンタクト部の寸法の縮小化には限界があるので、上記検出素子１のような構造による上部活性層１５の減少抑制効果、それによる感度、性能の向上効果は、画素１０の寸法が小さくなるほど大きくなる。

検出素子１の下部活性層１３及び上部活性層１５には、前述のように、量子井戸構造や量子ドット構造等が採用される。
図７は第１の実施の形態に係る検出素子の活性層の一例を示す図である。

図７（Ａ）には、量子井戸構造４０の一例の要部断面を模式的に図示している。量子井戸構造４０は、複数種の半導体層４１の積層構造を含む。例えば、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）とＧａＡｓとの積層構造を１０周期〜５０周期といった所定周期積み重ね、量子井戸構造４０を得る。このほか、ＡｌＧａＡｓとＧａＡｓとインジウムガリウムヒ素（ＩｎＧａＡｓ）との積層構造を所定周期積み重ね、量子井戸構造４０を得てもよい。

また、図７（Ｂ）には、量子ドット構造５０の一例の要部断面を模式的に図示している。量子ドット構造５０は、半導体層５１内に、それとは異種の半導体ドット５２を設けた構造を含む。例えば、ＡｌＧａＡｓやＧａＡｓ内に、インジウムヒ素（ＩｎＡｓ）のドットを設けたものを所定周期積み重ね、量子ドット構造５０を得る。

例えば、図７（Ａ）に示すような量子井戸構造４０、又は図７（Ｂ）に示すような量子ドット構造５０を、検出素子１の下部活性層１３に採用することができ、上部活性層１５に採用することができる。この場合、検出素子１の下部活性層１３及び上部活性層１５に要求される感度波長に基づき、量子井戸構造４０又は量子ドット構造５０に用いられる半導体材料、その厚さ、組成、配置等が調整される。

ここでは量子井戸構造４０及び量子ドット構造５０を例示したが、検出素子１の下部活性層１３及び上部活性層１５にはそれぞれ、量子細線構造、超格子構造（例えばタイプＩＩ超格子構造）を採用してもよい。

下部活性層１３及び上部活性層１５には、例えば、共に量子井戸構造、或いは共に量子ドット構造というように、互いに同種の構造を採用してもよいし、例えば、一方に量子井戸構造、他方に量子ドット構造というように、互いに異種の構造を採用してもよい。

下部活性層１３及び上部活性層１５には、例えば、互いに異なる２波長域に感度を有する活性層が用いられる。下部活性層１３及び上部活性層１５には、同じ波長域に感度を有する活性層を用いることもできる。

次に、第２の実施の形態について説明する。
ここでは、上記のような構成を有する検出素子１の形成方法の一例を、第２の実施の形態として説明する。

図８〜図１６は第２の実施の形態に係る検出素子形成方法の一例を示す図である。図８〜図１６には、検出素子形成の各工程の要部断面を模式的に図示している。以下、各工程について順に説明する。

図８は積層体形成工程の一例を示す図である。
まず、図８に示すように、基板１１上に、分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法又は有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法を用いて、下部電極層１２、下部活性層１３、中間電極層１４、上部活性層１５、上部電極層１６及び光結合構造層１７ａが積層された構造を含む積層体１０Ａが形成される。

形成される検出素子１が、異なる２波長域に感度を有する赤外線検出素子、例えば中波長域ＭＷ（３μｍ〜５μｍ等）と長波長域ＬＷ（８μｍ〜１０μｍ等）の赤外線を検出（吸収）する赤外線検出素子である場合、積層体１０Ａには次のような材料が用いられる。

基板１１には、例えば、半絶縁性のＧａＡｓ基板が用いられる。
下部電極層１２、中間電極層１４及び上部電極層１６には、例えば、１×１０^１８ｃｍ^−３程度又はそれ以上のＳｉをドーピングしたｎ型のＧａＡｓが用いられる。下部活性層１３と上部活性層１５との間に設けられる中間電極層１４には、多層反射膜構造が採用されてもよい。中間電極層１４に多層反射膜構造を採用することで、基板１１側から入射した光のうち、下部活性層１３での検出対象である光が、中間電極層１４を透過して上部活性層１５に入射することが抑えられ、下部活性層１３での検出対象の光の吸収効率が高められる。

下部活性層１３には、例えば、量子井戸構造が用いられる。下部活性層１３を、中波長域ＭＷに感度を有する活性層とする場合には、下部活性層１３の量子井戸構造として、ＩｎＧａＡｓとＧａＡｓとＡｌＧａＡｓとの積層構造を１０周期〜５０周期積み重ねた構造が用いられる。ＩｎＧａＡｓ及びＧａＡｓの量子井戸層が、ＡｌＧａＡｓのバリア層で挟み込まれ、キャリアの閉じ込めが行われる。ＩｎＧａＡｓ、ＧａＡｓ及びＡｌＧａＡｓの各層の厚さ、ＩｎＧａＡｓのＩｎ組成、ＡｌＧａＡｓのＡｌ組成、ＩｎＧａＡｓへのＳｉのドーピング等により、下部活性層１３の感度波長が調整される。下部活性層１３には、量子井戸構造のほか、中波長域ＭＷといった所定の波長域に感度を有する量子ドット構造、量子細線構造、超格子構造等が用いられてもよい。

上部活性層１５には、例えば、量子井戸構造が用いられる。上部活性層１５を、長波長域ＬＷに感度を有する活性層とする場合には、上部活性層１５の量子井戸構造として、ＧａＡｓとＡｌＧａＡｓの積層構造を１０周期〜５０周期積み重ねた構造が用いられる。ＧａＡｓの量子井戸層が、ＡｌＧａＡｓのバリア層で挟み込まれ、キャリアの閉じ込めが行われる。ＧａＡｓ及びＡｌＧａＡｓの各層の厚さ、ＡｌＧａＡｓのＡｌ組成、ＧａＡｓへのＳｉのドーピング等により、上部活性層１５の感度波長が調整される。上部活性層１５には、量子井戸構造のほか、長波長域ＬＷといった所定の波長域に感度を有する量子ドット構造、量子細線構造、超格子構造等が用いられてもよい。

光結合構造層１７ａには、ノンドープ又はｎ型のＧａＡｓが用いられる。
下部電極層１２の厚さは、例えば１．５μｍとされる。下部活性層１３の厚さは、例えば０．３μｍ〜２．０μｍとされる。中間電極層１４の厚さは、例えば１．５μｍとされる。上部活性層１５の厚さは、例えば０．３μｍ〜２．０μｍとされる。上部電極層１６の厚さは、例えば０．５μｍ〜１．５μｍとされる。光結合構造層１７ａの厚さは、例えば０．５μｍ〜１．０μｍとされる。

図９は光結合構造形成工程及び金属膜形成工程の一例を示す図である。
基板１１上に下部電極層１２、下部活性層１３、中間電極層１４、上部活性層１５、上部電極層１６及び光結合構造層１７ａが積層された積層体１０Ａの形成後、光結合構造層１７ａが所定の形状にパターニングされる。この光結合構造層１７ａのパターニングにより、図９に示すように、上部電極層１６上に、光結合構造１７が形成される。

光結合構造１７は、基板１１側から入射した光、例えば上部活性層１５での検出対象である長波長域ＬＷの光を回折する。この回折により、上部活性層１５での検出対象の光の吸収効率が高められる。光結合構造層１７ａは、上部活性層１５での検出対象の光の吸収効率が高められるように、上部活性層１５に対して最適化した凹凸形状にパターニングされる。光結合構造層１７ａのパターニング（光結合構造１７の形成）には、例えば、フォトリソグラフィ技術、及びドライ又はウェットエッチング技術が用いられる。

光結合構造１７の形成後、図９に示すように、形成された光結合構造１７の表面に金属膜１８が形成される。金属膜１８は、基板１１側から入射した光を反射する。金属膜１８には、Ａｕ等が用いられる。金属膜１８の形成には、真空蒸着法、真空スパッタ法等の成膜技術が用いられる。

図１０は溝形成工程及び第１絶縁膜形成工程の一例を示す図である。
光結合構造１７及び金属膜１８の形成後、図１０に示すように、まず上方側（金属膜１８側）から、下部活性層１３の下端を越えて下部電極層１２に達する深さの溝３０が形成される。溝３０の形成には、例えば、フォトリソグラフィ技術、及びドライ又はウェットエッチング技術が用いられる。溝３０の形成には、レーザー加工技術が用いられてもよい。溝３０により、下部電極層１２上に形成された各画素１０の下部活性層１３、中間電極層１４、上部活性層１５、上部電極層１６、光結合構造１７及び金属膜１８が分離され、図１０のような積層体１０Ａａが得られる。

溝３０の形成後、図１０に示すように、積層体１０Ａａの表面に、表面保護膜として絶縁膜１９ａが形成される。絶縁膜１９ａには、例えば、ＳｉＯＮ膜が用いられる。絶縁膜１９ａの形成には、ＣＶＤ（Chemical Vapor Deposition）法等の成膜技術が用いられる。絶縁膜１９ａの厚さは、例えば０．２μｍ〜０．５μｍとされる。

図１１は第１レジスト形成工程の一例を示す図である。
溝３０及び絶縁膜１９ａの形成後、図１１に示すように、絶縁膜１９ａが形成された溝３０内に、溝３０の底の絶縁膜１９ａから下部活性層１３の上端を越えて中間電極層１４の下部に達する高さの被覆材、例えばレジスト６０が形成される。レジスト６０の形成には、フォトリソグラフィ技術が用いられる。

図１２は第１絶縁膜除去工程の一例を示す図である。
レジスト６０の形成後、図１２に示すように、レジスト６０をマスクにして絶縁膜１９ａの一部が除去される。絶縁膜１９ａの除去には、例えば、ドライ又はウェットエッチング技術が用いられる。レジスト６０をマスクにして絶縁膜１９ａの一部が除去されることで、画素１０の積層体１０Ａａの、中間電極層１４の下部よりも上の側面１０ａ、及び上面１０ｂが露出する。

図１３は第２絶縁膜形成工程及び第２レジスト形成工程の一例を示す図である。
絶縁膜１９ａの一部の除去後、まず、図１３に示すように、溝３０内に、溝３０の底の絶縁膜１９ａから中間電極層１４の中部に達し中間電極層１４の上端を越えない高さの被覆材、例えばレジスト６１が形成される。レジスト６１の形成には、フォトリソグラフィ技術が用いられる。

レジスト６１の形成後、図１３に示すように、画素１０の積層体１０Ａａの、レジスト６１で覆われた部位を除く側面１０ａ及び上面１０ｂに、表面保護膜として絶縁膜１９ｂが形成される。絶縁膜１９ｂには、絶縁膜１９ａと同様に、例えば、ＳｉＯＮ膜が用いられる。絶縁膜１９ｂの形成には、ＣＶＤ法等の成膜技術が用いられる。絶縁膜１９ｂの厚さは、例えば０．２μｍ〜０．５μｍとされる。

絶縁膜１９ｂの形成後、画素１０の積層体１０Ａａの側面１０ａ及び上面１０ｂに形成された絶縁膜１９ｂの上に、レジスト６２が形成される。レジスト６２の形成には、フォトリソグラフィ技術が用いられる。

図１４は第２絶縁膜除去工程の一例を示す図である。
レジスト６１、絶縁膜１９ｂ及びレジスト６２の形成後、レジスト６２をマスクにして、溝３０内の、絶縁膜１９ｂの底部が除去される。これにより、図１４に示すような構造が得られる。絶縁膜１９ｂの除去には、例えば、ドライ又はウェットエッチング技術が用いられる。尚、絶縁膜１９ｂをドライエッチングで除去すると、レジスト６１上には、側面１０ａ上に形成されたレジスト６２の厚み程度で絶縁膜１９ｂのバリが形成され得るが、そのドライエッチング後にウェットエッチングを行うことで、絶縁膜１９ｂのバリは除去可能である。

図１５はレジスト除去工程の一例を示す図である。
溝３０内の、絶縁膜１９ｂの底部の除去後、その除去に用いられたレジスト６２、及びレジスト６１が除去される。これにより、図１５に示すような、中間電極層１４の側面１４ａに通じる開口部１９ｃを有する絶縁膜１９（絶縁膜１９ａ，１９ｂ）が形成される。

絶縁膜１９の開口部１９ｃは、例えば、中間電極層１４の側面１４ａの全周に形成される（図６（Ａ）及び図６（Ｂ））。絶縁膜１９の開口部１９ｃは、中間電極層１４の側面１４ａの一部に形成されてもよい（図５（Ａ）及び図５（Ｂ））。開口部１９ｃを形成する部位に応じて、図１１及び図１３の工程で形成するレジスト６０及びレジスト６１の形状、形成位置、高さ等が設定される。レジスト６０及びレジスト６１の形成には、多層レジスト技術が用いられてもよい。

また、レジスト６０及びレジスト６１のような有機系材料に限らず、絶縁膜１９ａ及び絶縁膜１９ｂを選択的に除去することができるものであれば、無機系の被覆材がマスクとして用いられてもよい。

図１６はコンタクト部形成工程及び配線形成工程の一例を示す図である。
開口部１９ｃを有する絶縁膜１９の形成後、図１６に示すように、コンタクト部２１及び配線２２が形成される。例えば、レジスト等によるマスクの形成後、真空スパッタ法等の成膜技術を用いて所定の導体材料が形成される。導体材料の形成後、マスクは除去される。絶縁膜１９の開口部１９ｃに形成される導体材料がコンタクト部２１となり、そのコンタクト部２１と連続し絶縁膜１９上の所定の部位に形成される導体材料が配線２２となる。

配線２２は、コンタクト部２１から、絶縁膜１９を介して画素１０の積層体１０Ａａの側面１０ａに沿って上面１０ｂの上方に延在する。配線２２は、例えば、画素１０の積層体１０Ａａの側面１０ａを覆い、上面１０ｂの上方に開口部を有する形状とされる（図５（Ｂ）及び図６（Ｂ））。配線２２は、コンタクト部２１から画素１０の積層体１０Ａａの上面１０ｂの上方に引き出されたライン状とされてもよい（図５（Ａ）及び図６（Ａ））。

コンタクト部２１及び配線２２の導体材料には、絶縁膜１９の開口部１９ｃから露出する中間電極層１４の側面１４ａに接続され、中間電極層１４の半導体材料、例えばｎ型のＧａＡｓとオーミック接触するものが用いられる。このような導体材料としては、例えば、Ａｕ／Ｔｉ、Ａｕ／ＡｕＮｉＡｕ、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉ、Ａｕ／Ｐｔ／Ｔｉ等の積層膜が挙げられる。

コンタクト部２１及び配線２２の形成後、配線２２上にバンプ電極２０ｂが形成され、絶縁膜１９を貫通して金属膜１８に接続されるバンプ電極２０ｃが形成される。バンプ電極２０ｂ及びバンプ電極２０ｃには、例えばＩｎが用いられる。

以上、第２の実施の形態で述べたような方法により、図４（並びに図５及び図６）に示したような検出素子１が形成される。
次に、第３の実施の形態について説明する。

ここでは、上記のような構成を有する検出素子１の形成方法の別例を、第３の実施の形態として説明する。
図１７は第３の実施の形態に係る検出素子形成方法の一例を示す図である。図１７には、検出素子形成における、絶縁膜の開口部形成工程の要部断面を模式的に図示している。

この第３の実施の形態では、上記第２の実施の形態で述べた図８〜図１０のような工程後、図１７に示すように、フェムト秒レーザー６５及びレンズ６６を用いた絶縁膜１９ａの加工が行われる。

絶縁膜１９ａの加工時には、フェムト秒レーザー６５が、画素１０の上面１０ｂ側から絶縁膜１９ａの所定の部位に、レンズ６６を介して集光照射される。超短パルスであるフェムト秒レーザー６５では、焦点位置６７が選択的に加工される。レンズ６６を介して照射するフェムト秒レーザー６５の焦点位置６７を、絶縁膜１９ａの所定の部位に合わせ、その部位をアブレーションにより除去することで、その部位に開口部１９ｃを形成する。これにより、開口部１９ｃを有する絶縁膜１９（絶縁膜１９ａ）が形成される。

絶縁膜１９の開口部１９ｃは、例えば、中間電極層１４の側面１４ａの全周に形成される（図６（Ａ）及び図６（Ｂ））。この場合は、レンズ６６を介して照射するフェムト秒レーザー６５を、その焦点位置６７を画素１０の中間電極層１４の側面１４ａに合わせ、その側面１４ａの全周を走査する。

絶縁膜１９の開口部１９ｃは、中間電極層１４の側面１４ａの一部に形成されてもよい（図５（Ａ）及び図５（Ｂ））。この場合は、レンズ６６を介して照射するフェムト秒レーザー６５を、その焦点位置６７を中間電極層１４の側面１４ａの一部に合わせ、その側面１４ａの一部に照射する。

図１７のような工程で開口部１９ｃを有する絶縁膜１９が形成された後、上記第２の実施の形態で述べた図１６のような工程が行われ、所定の材料が用いられた所定の形状のコンタクト部２１及び配線２２が形成される。コンタクト部２１及び配線２２の形成後、配線２２上にバンプ電極２０ｂが形成され、絶縁膜１９を貫通して金属膜１８に接続されるバンプ電極２０ｃが形成される。

以上、第３の実施の形態で述べたような方法により、図４（並びに図５及び図６）に示したような検出素子１が形成される。
次に、第４の実施の形態について説明する。

ここでは、検出素子の別例を、その形成方法と共に、第４の実施の形態として説明する。
図１８〜図２３は第４の実施の形態に係る検出素子形成方法の一例を示す図である。図１８〜図２３には、検出素子形成の各工程の要部断面を模式的に図示している。以下、各工程について順に説明する。

図１８は第１溝形成工程及び第１絶縁膜形成工程の一例を示す図である。
この第４の実施の形態では、上記第２の実施の形態で述べた図８及び図９のような工程後、図１８に示すように、まず上方側（金属膜１８側）から、上部活性層１５の下端を越えて下部活性層１３の上端に達しない深さの溝３０ａが形成される。溝３０ａは、画素１０の周囲に設けられる。この溝３０ａにより、各画素１０の、中間電極層１４の一部、上部活性層１５、上部電極層１６、光結合構造１７及び金属膜１８が分離され、図１８に示すような積層体１０Ａｂが形成される。溝３０ａの形成には、例えば、フォトリソグラフィ技術、及びドライ又はウェットエッチング技術が用いられる。溝３０ａの形成には、レーザー加工技術が用いられてもよい。

溝３０ａの形成後、図１８に示すように、積層体１０Ａｂの表面に、表面保護膜としてＳｉＯＮ等の絶縁膜１９ｄが、ＣＶＤ法等の成膜技術を用いて形成される。絶縁膜１９ｄの厚さは、例えば０．２μｍ〜０．５μｍとされる。

図１９はレジスト形成工程の一例を示す図、図２０は第１絶縁膜除去工程の一例を示す図である。
溝３０ａ及び絶縁膜１９ｄの形成後、図１９に示すように、溝３０ａの底の絶縁膜１９ｄが露出する開口部６８ａを有するレジスト６８が形成される。レジスト６８の形成には、フォトリソグラフィ技術が用いられる。

開口部６８ａを有するレジスト６８の形成後、それをマスクにして絶縁膜１９ｄの除去が行われる。絶縁膜１９ｄを除去する際は、まず、レジスト６８をマスクにした異方性のドライエッチングにより、レジスト６８の開口部６８ａに露出する、溝３０ａの底に形成された絶縁膜１９ｄが除去される。次いで、等方性のウェットエッチングにより、溝３０ａの側面の中間電極層１４に接する絶縁膜１９ｄが除去される。エッチング後、レジスト６８は除去される。このようなドライ及びウェットエッチングにより、図２０に示すような、溝３０ａの側面の中間電極層１４に通じる開口部１９ｅを有する絶縁膜１９ｄが形成される。

図２１は導体材料形成工程の一例を示す図である。
開口部１９ｅを有する絶縁膜１９ｄの形成後、図２１に示すように、導体材料２３が形成される。例えば、レジスト等によるマスクの形成後、真空スパッタ法等の成膜技術を用いて所定の導体材料２３が形成される。導体材料２３の形成後、マスクは除去される。導体材料２３は、溝３０ａ内の絶縁膜１９ｄの開口部１９ｅ、及び絶縁膜１９ｄ上の所定の部位に形成される。絶縁膜１９ｄ上の導体材料２３は、開口部１９ｅに形成される導体材料２３と連続し、配線２２として形成される。

図２２は第２溝形成工程及び第２絶縁膜形成工程の一例を示す図である。
導体材料２３の形成後、図２２に示すように、溝３０ａ内に更に、下部活性層１３の下端を越えて下部電極層１２に達する深さの溝３０ｂが形成される。溝３０ｂは、画素１０の周囲に設けられる。溝３０ｂにより、各画素１０の、中間電極層１４の残部及び下部活性層１３が分離され、この溝３０ｂと先に形成された溝３０ａとにより、各画素１０が分離され、図２２のような積層体１０Ａｃが得られる。溝３０ｂの形成には、例えば、フォトリソグラフィ技術、及びドライ又はウェットエッチング技術が用いられる。溝３０ｂの形成には、レーザー加工技術が用いられてもよい。

溝３０ｂの形成により、溝３０ａの底の中央部に形成された導体材料２３が除去され、各画素１０の絶縁膜１９ｄの開口部１９ｅに、中間電極層１４の側面１４ａに接続されるコンタクト部２１が形成される。これにより、絶縁膜１９ｄ上に形成された導体材料２３、即ち配線２２が、絶縁膜１９ｄの開口部１９ｅに形成されたコンタクト部２１と接続された構造が得られる。

溝３０ｂの形成後、図２２に示すように、積層体１０Ａｃの表面に、表面保護膜としてＳｉＯＮ等の絶縁膜１９ｆが、ＣＶＤ法等の成膜技術を用いて形成される。絶縁膜１９ｆは、積層体１０Ａｃの上面１０ｂの上方まで延在された配線２２の一部が露出するように形成される。絶縁膜１９ｆの厚さは、例えば０．２μｍ〜０．５μｍとされる。

図２３はバンプ電極形成工程の一例を示す図である。
溝３０ｂ及び絶縁膜１９ｆの形成後、図２３に示すように、画素１０の上面の絶縁膜１９ｆから露出する配線２２上に、バンプ電極２０ｂが形成される。更に、図２３に示すように、絶縁膜１９ｄを貫通して金属膜１８に接続されるバンプ電極２０ｃが形成される。バンプ電極２０ｂ及びバンプ電極２０ｃには、例えばＩｎが用いられる。

以上、第４の実施の形態で述べたような方法により、図２３に示すような検出素子１ａが形成される。
この第４の実施の形態に係る検出素子１ａでは、溝３０ａの幅と溝３０ｂの幅との寸法差、換言すれば、上部活性層１５と下部活性層１３との寸法差（断面視又は平面視での寸法差）を、絶縁膜１９ｄと導体材料２３との合計厚さ程度に抑えることができる。検出素子１ａでは、画素１０の形成時に、中間電極層１４の上面の一部にコンタクト部を設ける場合（図１及び図２）に比べて、上部活性層１５の、下部活性層１３との寸法差を十分小さく抑えることができる。コンタクト部２１を中間電極層１４の側面１４ａに設ける手法を採用することで、上部活性層１５の、下部活性層１３との寸法差が十分小さく抑えられ、その感度の低下や面内分布の発生が抑えられた、高感度、高性能の検出素子１ａが実現される。

次に、第５の実施の形態について説明する。
上記のような構成を有する検出素子１，１ａ等は、ＲＯＩＣ等の信号処理用の回路と接続される。

図２４は第５の実施の形態に係る検出器の一例を示す図である。図２４には、検出器の一例の要部断面を模式的に図示している。
ここでは検出素子として、上記第１の実施の形態で述べた検出素子１を例にする。図２４に示す検出器７０は、検出素子１と、ＲＯＩＣ等の信号処理用の回路７１（基板）とを含む。回路７１は、所定の信号処理機能を有する半導体チップ（半導体素子）若しくは半導体パッケージ（半導体装置）、又は所定の信号処理機能を有する半導体チップ若しくは半導体パッケージが搭載された回路基板等である。

回路７１には、検出素子１の各画素１０の上面に設けられたバンプ電極２０ｃ及びバンプ電極２０ｂと対応する位置に、バンプ電極やパッド電極等の端子群が設けられる。検出素子１と回路７１とが対向され、検出素子１のバンプ電極２０ｃ及びバンプ電極２０ｂと、回路７１の端子群とが接続される。回路７１は更に、検出素子１の画素１０群で共通とされる下部電極層１２のコンタクト部に対応して設けられた端子を有する。検出素子１の下部電極層１２のコンタクト部と、そのコンタクト部に対応して設けられた回路７１の端子とが接続される。

検出素子１のバンプ電極２０ｃ，２０ｂ及びコンタクト部と、それらに対応して設けられた回路７１の端子群とが接続され、検出素子１と回路７１とが電気的に接続された検出器７０が実現される。

上記のように検出素子１では、中間電極層１４の側面１４ａにコンタクト部２１を設け、コンタクト部２１から画素１０の上面に延在する配線２２を設ける構造を採用することで、上部活性層１５の減少を抑える。これにより、上部活性層１５の減少に起因した感度の低下や面内分布の発生が抑えられ、高感度、高性能の検出素子１が実現される。このような検出素子１が回路７１と接続され、高感度、高性能の検出器７０が実現される。

尚、ここでは上記第１の実施の形態で述べた検出素子１を例にしたが、他の検出素子１ａ等も同様に、回路７１と接続し、高感度、高性能の検出器を実現することができる。
次に、第６の実施の形態について説明する。

上記第５の実施の形態で述べた検出器７０等は、各種電子機器に搭載することができる。例えば、撮像装置、光パワーメーター、放射温度計、水分計、ガス分析計、分光分析装置といった、光の検出機能を有する各種電子機器（検出器）に搭載することができる。

図２５は第６の実施の形態に係る電子機器の一例を示す図である。図２５には、電子機器の一例を模式的に図示している。
図２５に示すように、例えば上記図２４に示したような検出器７０が、電子機器８０に搭載（内蔵）される。検出素子１により、高感度、高性能の検出器７０が実現され、そのような検出器７０が搭載された、高感度、高性能の電子機器８０が実現される。

尚、他の検出素子１ａ等を備えた検出器を搭載する電子機器も同様に実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１電極層と、前記第１電極層の画素領域上に設けられた第１活性層と、前記第１活性層上に設けられた第２電極層と、前記第２電極層上に設けられた第２活性層と、前記第２活性層上に設けられた第３電極層とを含む積層体と、
前記積層体の表面に設けられた絶縁膜と、
前記絶縁膜を貫通し、前記第２電極層の側面に接続された第１導体部と、
前記第１導体部に接続され、前記絶縁膜を介して前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の上方に延在する第２導体部と
を含むことを特徴とする検出素子。

（付記２） 前記第１導体部は、前記第２電極層の側周面に設けられることを特徴とする付記１に記載の検出素子。
（付記３） 前記第１導体部は、前記第２電極層の側面の複数箇所に設けられることを特徴とする付記１に記載の検出素子。

（付記４） 前記第２導体部は、少なくとも１本の配線を含むことを特徴とする付記１乃至３のいずれかに記載の検出素子。
（付記５） 前記第２導体部は、前記積層体の側面を覆うことを特徴とする付記１乃至３のいずれかに記載の検出素子。

（付記６） 前記第２導体部は、金属膜であることを特徴とする付記５に記載の検出素子。
（付記７） 前記第１活性層は、量子井戸構造、量子細線構造、超格子構造、又は量子ドット構造であり、
前記第２活性層は、量子井戸構造、量子細線構造、超格子構造、又は量子ドット構造であることを特徴とする付記１乃至６のいずれかに記載の検出素子。

（付記８） 前記第１活性層と前記第２活性層とは、互いに異なる２波長域に感度を有することを特徴とする付記１乃至７のいずれかに記載の検出素子。
（付記９） 第１電極層と、前記第１電極層上に設けられた第１活性層と、前記第１活性層上に設けられた第２電極層と、前記第２電極層上に設けられた第２活性層と、前記第２活性層上に設けられた第３電極層とを含む第１積層体を形成する工程と、
前記第１積層体に、前記第１電極層に通じる溝を形成し、前記第１電極層の画素領域上に、前記溝で分離された前記第１活性層と前記第２電極層と前記第２活性層と前記第３電極層とを含む第２積層体を形成する工程と、
前記第２積層体の表面に、前記第２電極層の側面に通じる開口部を有する絶縁膜を形成する工程と、
前記開口部に第１導体部を形成する工程と、
前記第１導体部に接続され、前記絶縁膜を介して前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の上方に延在する第２導体部を形成する工程と
を含むことを特徴とする検出素子の製造方法。

（付記１０） 前記絶縁膜を形成する工程は、
前記第２積層体の表面に、前記絶縁膜の材料を形成する工程と、
前記第２電極層の側面の少なくとも一部に形成された前記材料を、エッチングにより除去し、前記開口部を形成する工程と
を含むことを特徴とする付記９に記載の検出素子の製造方法。

（付記１１） 前記絶縁膜を形成する工程は、
前記第２積層体の表面に、前記絶縁膜の材料を形成する工程と、
前記第２電極層の側面の少なくとも一部に形成された前記材料を、レンズを介したフェムト秒レーザーの照射により除去し、前記開口部を形成する工程と
を含むことを特徴とする付記９に記載の検出素子の製造方法。

（付記１２） 第１電極層と、前記第１電極層上に設けられた第１活性層と、前記第１活性層上に設けられた第２電極層と、前記第２電極層上に設けられた第２活性層と、前記第２活性層上に設けられた第３電極層とを含む第１積層体を形成する工程と、
前記第１積層体に、前記第２電極層の内部に通じる第１溝を形成し、画素領域上に、前記第１溝で分離された前記第２活性層と前記第３電極層とを含む第２積層体を形成する工程と、
前記第２積層体の表面に、前記第１溝の側面の前記第２電極層に通じる開口部を有する絶縁膜を形成する工程と、
前記開口部に第１導体部を形成する工程と、
前記第１導体部に接続され、前記絶縁膜を介して前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の上方に延在する第２導体部を形成する工程と、
前記第１導体部及び前記第２導体部が形成された前記第２積層体の前記第１溝内に、前記第１電極層に通じる第２溝を形成する工程と
を含むことを特徴とする検出素子の製造方法。

（付記１３） 第１電極層と、前記第１電極層の画素領域上に設けられた第１活性層と、前記第１活性層上に設けられた第２電極層と、前記第２電極層上に設けられた第２活性層と、前記第２活性層上に設けられた第３電極層とを含む積層体と、
前記積層体の表面に設けられた絶縁膜と、
前記絶縁膜を貫通し、前記第２電極層の側面に接続された第１導体部と、
前記第１導体部に接続され、前記絶縁膜を介して前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の上方に延在する第２導体部と
を含む検出素子と、
前記検出素子が実装された基板と
を備えることを特徴とする検出器。

１，１ａ，１００Ａ，１００Ｂ 検出素子
１０，１０１Ａ，１０１Ｂ 画素
１０Ａ，１０Ａａ，１０Ａｂ，１０Ａｃ，１０１Ａａ，１０１Ｂａ 積層体
１０ａ，１４ａ 側面
１０ｂ 上面
１１，１１０ 基板
１２，１２０ 下部電極層
１３，１３０ 下部活性層
１４，１４０ 中間電極層
１５，１５０ 上部活性層
１６，１６０ 上部電極層
１７，１７０ 光結合構造
１７ａ 光結合構造層
１８，１８０ 金属膜
１９，１９ａ，１９ｂ，１９ｄ，１９ｆ，１９０ 絶縁膜
１９ｃ，１９ｅ，２２ａ，６８ａ 開口部
２０ｂ，２０ｃ，２００ａ，２００ｂ，２００ｃ バンプ電極
２１，２１０ａ，２１０ｂ コンタクト部
２２，２２０ａ，２２０ｂ，２２０ｃ 配線
２３ 導体材料
３０，３０ａ，３０ｂ，３００ 溝
４０ 量子井戸構造
４１，５１ 半導体層
５０ 量子ドット構造
５２ 半導体ドット
６０，６１，６２，６８ レジスト
６５ フェムト秒レーザー
６６ レンズ
６７ 焦点位置
７０ 検出器
７１ 回路
８０ 電子機器

Claims (5)

1. 第１電極層と、前記第１電極層の第１領域に設けられた第１活性層と、前記第１活性層の前記第１電極層とは反対の側に設けられた第２電極層と、前記第２電極層の前記第１活性層とは反対の側に設けられた第２活性層と、前記第２活性層の前記第２電極層とは反対の側に設けられた第３電極層とを含む積層体と、
   前記積層体の積層方向の前記第３電極層側の表面と前記積層方向に沿った表面である側面とに設けられ、前記積層体の側面における前記第２電極層の側面に通じる開口部を有する絶縁膜と、
   前記絶縁膜の前記開口部内に設けられ、前記第２電極層の側面に接続され、金属が用いられた第１導体部と、
   前記第１導体部に接続され、前記絶縁膜を介して前記積層体の側面における前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の前記第２活性層とは反対の側に延在する第２導体部と
   を含み、
   前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法が同一であるか、又は、
   前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法差が、前記積層体の側面に設けられる前記絶縁膜と、前記積層体の側面に前記絶縁膜を介して設けられる前記第２導体部との合計厚さであることを特徴とする検出素子。
2. 前記開口部は、前記積層体の側面における前記第２電極層の側周面に通じるように設けられ、
   前記第１導体部は、前記第２電極層の側周面に接続されることを特徴とする請求項１に記載の検出素子。
3. 前記開口部は、前記積層体の側面における前記第２電極層の側面の複数箇所に通じるように設けられ、
   前記第１導体部は、前記第２電極層の側面の前記複数箇所に接続されることを特徴とする請求項１に記載の検出素子。
4. 前記第２導体部は、前記積層体の側面を覆うことを特徴とする請求項１乃至３のいずれかに記載の検出素子。
5. 第１電極層と、前記第１電極層の第１領域に設けられた第１活性層と、前記第１活性層の前記第１電極層とは反対の側に設けられた第２電極層と、前記第２電極層の前記第１活性層とは反対の側に設けられた第２活性層と、前記第２活性層の前記第２電極層とは反対の側に設けられた第３電極層とを含む積層体と、
   前記積層体の積層方向の前記第３電極層側の表面と前記積層方向に沿った表面である側面とに設けられ、前記積層体の側面における前記第２電極層の側面に通じる開口部を有する絶縁膜と、
   前記絶縁膜の前記開口部内に設けられ、前記第２電極層の側面に接続され、金属が用いられた第１導体部と、
   前記第１導体部に接続され、前記絶縁膜を介して前記積層体の側面における前記第２活性層及び前記第３電極層の側面に沿って前記第３電極層の前記第２活性層とは反対の側に延在する第２導体部と
   を含み、
   前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法が同一であるか、又は、
   前記第１活性層と前記第２活性層との前記積層方向から見た平面視での寸法差が、前記積層体の側面に設けられる前記絶縁膜と、前記積層体の側面に前記絶縁膜を介して設けられる前記第２導体部との合計厚さである検出素子と、
   前記検出素子が実装された基板と
   を備えることを特徴とする検出器。

Images